[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0844784A - フロアプラン設計方法および装置 - Google Patents

フロアプラン設計方法および装置

Info

Publication number
JPH0844784A
JPH0844784A JP6176873A JP17687394A JPH0844784A JP H0844784 A JPH0844784 A JP H0844784A JP 6176873 A JP6176873 A JP 6176873A JP 17687394 A JP17687394 A JP 17687394A JP H0844784 A JPH0844784 A JP H0844784A
Authority
JP
Japan
Prior art keywords
wiring
module
modules
terminal
estimated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6176873A
Other languages
English (en)
Inventor
Tomoki Ajioka
智己 味岡
Kenji Hirose
健志 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6176873A priority Critical patent/JPH0844784A/ja
Publication of JPH0844784A publication Critical patent/JPH0844784A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 モジュール端子位置・方向およびモジュール
配置を最適化し、チップ面積の縮小化を図り、精度の良
いモジュール間タイミング設計を行うことが可能なフロ
アプラン設計方法および装置を提供する。 【構成】 半導体集積回路装置のチップレイアウト設計
における上流段階のフロアプラン設計装置であって、モ
ジュール配置後の端子間距離から推定した配線の配線長
と、配線経路決定結果から算出した配線の配線長とが比
較され(201〜206)、配線経路結果から算出した
配線の配線長が長いときに、この配線ネットを形成する
モジュールの端子位置が抽出されて見直され、これらが
等しくなるようにモジュールの端子位置・方向が最適化
された後に(207,208)、端子位置・方向指定デ
ータを元に自動レイアウトツールによりモジュール間の
レイアウトが行われる(209,210)。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置の
チップレイアウト設計に関し、特に高速・大規模半導体
集積回路装置のチップレイアウト設計の上流段階におけ
るフロアプランの設計において、チップ面積の縮小およ
びモジュール間信号のタイミングを考慮したモジュール
端子位置・方向およびモジュール配置の最適化を可能と
するフロアプラン設計方法および装置に適用して有効な
技術に関する。
【0002】
【従来の技術】たとえば、CMOS LSIの製造技術
は微細化が進み、レイアウトを無視してタイミングを検
討することが難しくなってきており、動作クロック周波
数が50MHzを超え、回路規模が10万ゲートを上回
る高速・大規模ASICの設計では、チップユーザがレ
イアウト設計にある程度関わらざるを得ず、このチップ
のおおまかな配置を決めるフロアプランをユーザが受け
持つ方向で新たな分担形態を探る動きが始まっている。
【0003】従来、チップレイアウト設計のフロアプラ
ンを行うにあたっては、チップ全体のデータの流れを理
解した設計者が、データの流れ、タイミングを考慮しな
がらモジュールの割り付けを人手で行っているため、チ
ップ面積縮小、モジュール間信号のタイミング制御など
の設計を行う場合には定量的な手法で評価を実施してい
る。
【0004】なお、このようなフロアプランに関する技
術としては、たとえば日経BP社、1994年4月25
日発行の「日経エレクトロニクス no.606」P1
37〜P149などに記載されている。
【0005】
【発明が解決しようとする課題】ところが、前記のよう
なフロアプランにおいては、設計者である人手によって
モジュールの割り付けを行っているために、LSIの高
性能化に伴う論理規模の拡大によってモジュール間信号
線数を増加させ、チップ面積の縮小を図ることが困難と
なっている。
【0006】従って、LSIの高集積化を効率よく実現
するためには、フロアプラン段階でブロックの分割、形
状、配置を定量的な手法で評価し、最適化していく必要
があり、特に動作周波数の向上により、モジュール間信
号の配線遅延の影響が今まで以上に大きくなるため、フ
ロアプラン設計の段階で配線遅延を精度良く推定し、モ
ジュール間のタイミング設計にフィードバックする必要
がある。
【0007】そこで、本発明の目的は、モジュール端子
位置・方向およびモジュール配置を最適化し、チップ面
積の縮小化を図り、かつ精度の良いモジュール間タイミ
ング設計を行うことができるようにしたフロアプラン設
計方法および装置を提供することにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0010】すなわち、本発明のフロアプラン設計方法
は、半導体集積回路装置のチップレイアウト設計におけ
る上流段階の設計方法に適用されるものであり、モジュ
ールの相対位置、モジュール端子の概略位置、モジュー
ル間配線の概略経過を最適化する場合に、モジュールの
端子位置・方向の決定に関しては、モジュール配置後の
端子間距離から推定した配線の配線長と、配線経路決定
結果から算出した配線の配線長とを比較し、この結果、
配線経路結果から算出した配線の配線長が長いときに、
この配線ネットを形成するモジュールの端子位置を抽出
し、このモジュールの端子位置を見直して、端子間距離
から推定した配線の配線長と、配線経路結果から算出し
た配線の配線長とが等しくなるようにモジュールの端子
位置・方向を最適化するものである。
【0011】また、モジュール間信号のドライバサイズ
の決定に関しては、端子間距離から推定した配線の配線
長、または配線経路結果から算出した配線の配線長を用
いて決定され、この端子間距離から推定した配線、また
は配線経路結果から算出した配線の抵抗値および容量値
を算出し、これらを用いてモジュール間信号のドライバ
サイズを最適化するものである。
【0012】さらに、モジュールの配置の評価および決
定に関しては、モジュール配置後の端子間距離から推定
した配線の配線長を用いて決定され、この端子間距離か
ら推定した配線のモジュール間の信号依存関係テーブル
を作成して、モジュール間の配線数に基づいてモジュー
ルの配置を評価し、所定の範囲内にない場合には見直し
て、モジュール間の配線数が所定の範囲内となるように
モジュールの配置を最適化するものである。
【0013】また、本発明のフロアプラン設計装置は、
モジュールの端子位置・方向を決定するために、モジュ
ールの相対位置を概略的に配置する配置手段、配置され
たモジュールの端子間距離から配線の配線長を推定する
推定手段、配置されたモジュールの配線経路決定結果か
ら配線の配線長を算出する算出手段、推定された配線の
配線長と、算出された配線の配線長とを比較する比較手
段、配線経路結果から算出した配線の配線長が長い配線
ネットを形成するモジュールの端子位置を抽出する抽出
手段、抽出されたモジュールの端子位置を見直す端子位
置見直し手段、見直された端子間距離から推定した配線
の配線長と、配線経路結果から算出した配線の配線長と
が等しくなるようにモジュールの端子位置・方向を決定
する端子位置決定手段を有するものである。
【0014】また、モジュール間信号のドライバサイズ
を決定するために、推定された配線または算出された配
線の抵抗値および容量値を算出する情報算出手段、抵抗
値および容量値を用いてモジュール間信号のドライバサ
イズを決定するドライバサイズ決定手段を有するもので
ある。
【0015】さらに、モジュールの配置を評価および決
定するために、推定された配線のモジュール間の信号依
存関係テーブルを作成する作成手段、モジュール間の信
号依存関係テーブルからモジュールの配置を評価する評
価手段、モジュール間の配線数が所定の範囲内にない場
合にはモジュール間の信号依存関係テーブルを見直すモ
ジュール配置見直し手段、見直されたモジュール間の配
線数が所定の範囲内となるようにモジュールの配置を決
定するモジュール配置決定手段を有するものである。
【0016】特に、このフロアプラン設計装置と、半導
体集積回路装置のチップレイアウト設計における論理合
成ツール、配置配線ツールおよび論理シミュレーション
ツールとの間でデータの整合性を取るものである。
【0017】
【作用】前記したフロアプラン設計方法および装置によ
れば、モジュール間配置から求まる端子間距離から推定
した配線の配線長と、配線経路決定後に決まる配線の配
線長を最適化の指標として導入して適用することにより
可能となる。
【0018】すなわち、モジュールの端子位置・方向の
決定に関しては、配置手段、推定手段、算出手段、比較
手段、抽出手段、端子位置見直し手段、端子位置決定手
段を有することにより、問題となる配線経路結果から算
出した配線の配線長が長い配線ネットを形成するモジュ
ールの端子位置を見直し、等しくなるようにしてモジュ
ールの端子位置・方向を最適化することができる。これ
により、モジュールの端子位置・方向を最適化し、チッ
プ面積を縮小することができる。
【0019】また、モジュール間信号のドライバサイズ
の決定に関しては、情報算出手段、ドライバサイズ決定
手段を有することにより、モジュールの端子位置・方向
を最適化した後、端子間距離から推定した配線の配線
長、または配線経路結果から算出した配線の配線長端子
間距離から推定した配線の配線長を指標にし、配線の抵
抗値および容量値を論理合成ツールへと容易にインタフ
ェースが行え、モジュール間信号のドライバサイズを最
適化することができる。これにより、精度の良いモジュ
ール間のタイミング設計を行うことができる。
【0020】さらに、モジュールの配置の評価および決
定に関しては、作成手段、評価手段、モジュール配置見
直し手段、モジュール配置決定手段を有することによ
り、モジュールの端子位置・方向を最適化した後、端子
間距離から推定した配線の配線長を指標にし、モジュー
ル間の配線数に基づいてモジュールの配置を評価すると
ともに、配線数が所定の範囲内にない場合にはモジュー
ル間の信号依存関係テーブルを見直し、モジュール間の
配線数が所定の範囲内となるようにモジュールの配置を
最適化することができる。これにより、モジュールの配
置を評価するとともに、モジュール間の配線数を最適化
し、チップ面積を縮小することができる。
【0021】この結果、チップレイアウト設計の上流段
階におけるモジュールの相対配置、モジュール端子の概
略位置、モジュール間配線の概略経路を決めるフロアプ
ラン設計において、モジュール端子位置・方向およびモ
ジュール配置を最適化し、チップ面積の縮小化を図り、
かつ精度の良いモジュール間タイミング設計を行うこと
ができる。
【0022】特に、フロアプラン設計以降の論理合成、
配置配線および論理シミュレーションとの間でデータの
整合性を取る場合には、情報データの算出値およびフォ
ーマットを同じにすることによって容易にタイミング検
証、回路検証、論理合成ツールへのインタフェースが行
え、かつ全体の処理時間を短縮することができるので、
高速・大規模半導体集積回路装置の開発期間の短縮化が
可能となる。
【0023】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【0024】図1は本発明の一実施例であるフロアプラ
ン設計装置を示す機能ブロック図、図2は本実施例のフ
ロアプラン設計装置におけるモジュールの端子位置・方
向の設計方法を示すフローチャート、図3は図2のモジ
ュールの端子位置・方向の設計方法における端子位置最
適化処理を詳細に示すフローチャート、図4はモジュー
ルの端子位置・方向の設計方法を説明するためのレイア
ウト図、図5および図6はモジュール間信号のドライバ
サイズの設計方法を示すフローチャート、図7はモジュ
ールの配置の設計方法を示すフローチャート、図8はモ
ジュールの配置の設計方法におけるモジュール間信号依
存関係テーブルの説明図である。
【0025】まず、図1により本実施例のフロアプラン
設計装置の構成を説明する。
【0026】本実施例のフロアプラン設計装置は、たと
えば半導体集積回路装置のチップレイアウト設計におけ
る上流段階で、モジュールの相対配置、モジュール端子
の概略位置、モジュール間配線の概略経路を決める設計
装置とされ、モジュールの端子位置・方向を決定するた
めの配置部1、推定部2、算出部3、比較部4、抽出部
5、端子位置見直し部6および端子位置決定部7と、モ
ジュール間信号のドライバサイズを決定するための情報
算出部8およびドライバサイズ決定部9と、モジュール
の配置を評価および決定するための作成部10、評価部
11、モジュール配置見直し部12およびモジュール配
置決定部13から構成されている。
【0027】配置部1は、フロアプランの設計におい
て、最初にモジュールの相対位置を概略的に配置する部
分であり、この概略的な配置のデータは推定部2および
算出部3に送られる。
【0028】推定部2は、配置部1から送られてきたモ
ジュールの概略的な配置のデータに基づいて、端子間距
離から配線の配線長を推定する部分であり、この推定さ
れた配線長のデータは比較部4、さらに情報算出部8お
よび作成部10に送られる。
【0029】算出部3は、配置部1から送られてきたモ
ジュールの概略的な配置のデータに基づいて、配線経路
決定結果から配線の配線長を算出する部分であり、この
算出された配線長のデータは比較部4、さらに情報算出
部8に送られる。
【0030】比較部4は、推定部2から送られてきた配
線の配線長のデータと、算出部3から送られてきた配線
の配線長のデータとを比較する部分であり、この配線長
の比較結果のデータは抽出部5に送られる。
【0031】抽出部5は、比較部4から送られてきた比
較結果のデータに基づいて、配線経路結果から算出した
配線の配線長が長いときに、この配線ネットを形成する
モジュールの端子位置を抽出する部分であり、この抽出
されたモジュールの端子位置のデータは端子位置見直し
部6に送られる。
【0032】端子位置見直し部6は、抽出部5から送ら
れてきたモジュールの端子位置のデータを見直す部分で
あり、この見直されたモジュールの端子位置のデータは
端子位置決定部7に送られる。
【0033】端子位置決定部7は、端子位置見直し部6
から送られてきたモジュールの端子位置のデータに基づ
いて、端子間距離から推定した配線の配線長と、配線経
路結果から算出した配線の配線長とが等しくなるように
モジュールの端子位置・方向を決定する部分であり、こ
の端子位置決定部7においてモジュールの端子位置・方
向が最適化されるようになっている。
【0034】情報算出部8は、推定部2から送られてき
た配線のデータ、または算出部3から送られてきた配線
のデータに基づいて、抵抗値および容量値を算出する部
分であり、この算出された抵抗値および容量値のデータ
はドライバサイズ決定部9に送られる。
【0035】ドライバサイズ決定部9は、情報算出部8
から送られてきた抵抗値および容量値のデータに基づい
て、モジュール間信号のドライバサイズを決定する部分
であり、このドライバサイズ決定部9においてモジュー
ル間信号のドライバサイズが最適化されるようになって
いる。
【0036】作成部10は、推定部2から送られてきた
配線のデータに基づいて、モジュール間の信号依存関係
テーブルを作成する部分であり、この信号依存関係テー
ブルのデータは評価部11に送られる。
【0037】評価部11は、作成部10から送られてき
たモジュール間の信号依存関係テーブルのデータに基づ
いて、モジュール間の配線数からモジュールの配置を評
価する部分であり、この評価部11においてモジュール
の配置を評価するとともに、モジュール配置の評価結果
のデータはモジュール配置見直し部12に送られる。
【0038】モジュール配置見直し部12は、評価部1
1から送られてきた評価結果のデータに基づいて、モジ
ュール間の配線数が所定の範囲内にない場合にはモジュ
ール間の信号依存関係テーブルを見直す部分であり、こ
の見直されたモジュール間の信号依存関係テーブルのデ
ータはモジュール配置決定部13に送られる。
【0039】モジュール配置決定部13は、モジュール
配置見直し部12から送られてきたモジュール間の信号
依存関係テーブルのデータに基づいて、モジュール間の
配線数が所定の範囲内となるようにモジュールの配置を
決定する部分であり、このモジュール配置決定部13に
おいてモジュールの配置が最適化されるようになってい
る。
【0040】次に、本実施例の作用について、モジュー
ルの端子位置・方向の設計方法、モジュール間信号のド
ライバサイズの設計方法、モジュールの配置の設計方法
を順に説明する。最初に、モジュールの端子位置・方向
を最適化する場合の設計方法を図2,図3に基づいて説
明する。
【0041】始めに、このモジュールの端子位置・方向
の最適化においては、モジュールの相対位置を概略的に
配置する必要があり、たとえば図4に示すように、チッ
プ14の中央部にはロジックおよびメモリなどの論理回
路モジュール15が配置され、その周りには入出力回路
としての周辺回路モジュール16が配置されているもの
とする。
【0042】図4において、図4(a) はモジュール配置
後の端子間距離から推定した配線17を示し、また図4
(b) においては、配線経路決定結果から算出した配線1
8を示しており、図4(a) に示す配線17の配線長と図
4(b) に示す配線18の配線長とを比較すると、明らか
に図4(b) に示す配線18の方が長く、よってこの配線
18の配線ネットを形成するモジュールの端子位置・方
向は最適でないことを示唆している。
【0043】これを利用して、モジュールの端子位置・
方向が不的確なものを見つけ、端子位置・方向の見直し
も含め、図4(a) に示す端子間距離から推定した配線1
7の配線長と、図4(b) に示す配線経路決定結果から算
出した配線18の配線長が等しくなるように配線経路を
決めてモジュールの端子位置・方向を最適化することが
でき、この方法を図2,図3の処理フローに基づいて以
下において順に説明する。
【0044】まず、ステップ201〜203において、
配置部1によりモジュールの概略的な配置を行い、チッ
プレイアウト用のネットリストを作成してファイルに格
納した後、ステップ204,205において、推定部2
によりモジュール配置の端子間距離から最短の配線長を
推定し、同時に算出部3により配線経路決定結果から配
線間ピッチなどを考慮した配線長の算出を行う。
【0045】続いて、ステップ206において、比較部
4によりステップ204,205において推定または算
出した配線長を比較し、ステップ205において算出し
た配線長が長いものについては、ステップ207におい
て抽出部5によりその配線ネットを形成するモジュール
端子および端子方向を抽出する。
【0046】さらに、モジュール端子および端子方向を
抽出したものについては、ステップ208において、後
述の図3に基づいて詳細に説明する端子位置・方向の最
適化処理を行った後、ステップ209においてファイル
に端子位置・方向指定データを作成する。
【0047】一方、ステップ206において、算出した
配線長が長いという条件に当たらないときには、直接、
ステップ209においてファイルに端子位置・方向指定
データを作成する。そして、ステップ210において、
端子位置・方向指定データを元に自動レイアウトツール
によりモジュール間のレイアウトを行う。
【0048】次に、図2におけるステップ208の端子
位置・方向の最適化処理の処理フローを図3に基づいて
詳細に説明する。
【0049】この端子位置・方向の最適化処理において
は、始めにステップ301,302において、図2のス
テップ201におけるモジュール配置データをファイル
に格納し、ステップ207の不的確な配線ネットを形成
するモジュール端子および端子方向のデータをファイル
に格納し、この2つのファイルと図2のステップ203
のチップレイアウト用のネットリストを格納したファイ
ルを用意する。
【0050】まず、チップレイアウト用ネットリストの
ファイルと、不的確な配線ネットを形成するモジュール
端子および端子方向データのファイルとを入力として、
ステップ303において、不的確な配線ネットを作成す
るモジュール端子がどういう接続関係にあるかを抽出
し、ステップ304において接続モジュール対応テーブ
ルをファイルに出力させ、同時にステップ305におい
て端子名と接続モジュール名を対応させたテーブルをフ
ァイルに出力させる。
【0051】続いて、接続モジュール対応テーブルのフ
ァイルと、モジュール配置データのファイルの2つを入
力として、ステップ306において端子方向の検索を行
っていき、ステップ307において端子位置見直し部6
により接続モジュール端子位置・方向の対応テーブルの
ファイルを出力させる。
【0052】さらに、ステップ305,307のファイ
ルにより、自動レイアウトツールのための配線長に基づ
いた端子位置・方向指定ファイルのデータを生成させる
処理を、ステップ308において端子位置決定部7によ
り行い、図2の全体処理のステップ209に戻って最適
化された端子位置・方向指定データのファイルを作成す
る。
【0053】これにより、モジュール配置後の端子間距
離から推定した配線17の配線長と、配線経路決定後に
決まる配線18の配線長を指標として、効果的にモジュ
ールの端子位置・方向を最適化し、配線領域の面積を縮
小することができる。
【0054】次に、モジュール間信号のドライバサイズ
を最適化する場合の設計方法を図5に基づいて説明す
る。
【0055】このモジュール間信号のドライバサイズの
最適化においては、まず図2のステップ201〜204
における処理を行い、すなわちモジュールの概略的な配
置を行った後、ネットリストを作成してファイルにチッ
プレイアウト用ネットリストを出力し、そしてモジュー
ル配置の端子間距離から配線17の配線長を推定する。
【0056】続いて、ステップ501において、情報算
出部8により配線長推定結果からタイミングに影響する
配線容量、抵抗を算出し、ステップ502における論理
合成ツールの配線負荷条件を用いて論理合成を行い、ス
テップ503において、ドライバサイズ決定部9により
ファイルに容量値および抵抗値を用いて最適化されたモ
ジュール間ドライバサイズを出力する。
【0057】この配線17の容量値および抵抗値は小さ
い方が良く、そのためには配線17を極力短く、かつ幅
広にすることが望ましく、この容量値および抵抗値に応
じてタイミングを最適化するためにモジュール間におけ
るトランジスタのゲート幅およびゲート長などの大きさ
が決定される。
【0058】そして、図2の全体処理のステップ210
に戻って、ステップ503のファイルを入力データと
し、自動レイアウトツールによりレイアウトを行うこと
により、端子間距離から推定された配線17の配線長を
指標にして、モジュール間タイミングを考慮したチップ
レイアウトを容易に行うことができる。
【0059】次に、モジュール間信号のドライバサイズ
を最適化する場合の設計方法を、図5と異なって配線経
路結果から算出された配線18の配線長を用いて行う場
合を図6に基づいて説明する。
【0060】この配線経路結果から算出された配線18
の配線長を用いたモジュール間信号のドライバサイズの
最適化においては、まず図2のステップ201〜20
3,205における処理を行い、すなわちモジュールの
概略的な配置を行った後、ネットリストを作成してファ
イルにチップレイアウト用ネットリストを出力し、そし
て配線経路決定結果から算出した配線18の配線長を算
出する。
【0061】続いて、ステップ601において、情報算
出部8により配線長算出結果から配線容量、抵抗を算出
し、ステップ602における論理合成ツールの配線負荷
条件に用いて論理合成を行い、ステップ603におい
て、前述と同様にドライバサイズ決定部9によりファイ
ルに抵抗値および容量値を用いて最適化されたモジュー
ル間ドライバサイズを出力する。
【0062】そして、図2の全体処理のステップ210
に戻って、ステップ603のファイルを入力データと
し、自動レイアウトツールにてレイアウトを行うことに
より、配線経路決定結果から算出された配線18の配線
長を指標にして、モジュール間タイミングを考慮したチ
ップレイアウトをさらに精度良く容易に行うことができ
る。
【0063】次に、モジュールの配置を評価および最適
化する場合の設計方法を図7に基づいて説明する。
【0064】このモジュールの配置の評価および最適化
においては、まず図2のステップ201〜204におけ
る処理、すなわちモジュールの概略的な配置を行った
後、ネットリストを作成してファイルにチップレイアウ
ト用ネットリストを出力し、そしてモジュール配置の端
子間距離から配線17の配線長を推定する。
【0065】続いて、ステップ701において、作成部
10によりモジュール間の配線数を表すモジュール間依
存関係を示すテーブルを作成し、ステップ702におい
てファイルに図8に示されるような、モジュール間の配
線数を表す依存信号端子数を表示したテーブルを出力す
る。
【0066】この図8においては、たとえばモジュール
AとモジュールB、モジュールC、モジュールDとの間
の配線に関わる端子数は、それぞれ4本、3本、7本で
あることを示し、モジュールAとモジュールBとは4本
の配線、モジュールAとモジュールCとは3本の配線、
モジュールAとモジュールDとは7本の配線で接続され
ていることを表している。
【0067】この場合に、ステップ703において、評
価部11によりモジュール間の依存関係テーブルからモ
ジュール間の配線数を調べ、これが所定の範囲内にある
場合にはモジュールの配置が適当であると評価する。こ
の所定の範囲は、モジュールの全端子数などに対応して
設定される。
【0068】一方、ステップ703による評価の結果、
モジュール間の配線数が極端に多く所定の範囲内にない
場合には、ステップ704においてモジュール配置見直
し部12によりモジュール間の信号依存関係テーブルを
見直して、ステップ705においてモジュール配置決定
部13によりモジュール間の配線数が所定の範囲内とな
るようにモジュールの配置を新たに決定し、この新たな
モジュールの配置についても同様の手順を繰り返して評
価を行う。
【0069】これにより、端子間距離から推定された配
線17の配線長を指標にして、モジュール間の依存関係
テーブルからモジュールの配置を評価するとともに、こ
のモジュール間の配線数に基づいてモジュールの配置を
最適化することができる。
【0070】従って、本実施例のフロアプラン設計装置
によれば、チップレイアウト設計の上流段階におけるフ
ロアプランの設計において、モジュールの概略的な配置
後の端子間距離から推定した配線17の配線長と、配線
経路決定後に決まる配線18の配線長を指標として、モ
ジュールの端子位置・方向およびモジュールの配置を最
適化し、チップ面積の縮小化を図り、かつ精度の良いモ
ジュール間タイミング設計を行うことができる。
【0071】特に、このフロアプラン設計装置におい
て、以降のチップレイアウト設計における論理合成ツー
ル、配置配線ツールおよび論理シミュレーションツール
との間で、タイミングなどの情報データの算出値、さら
に抵抗値および容量値などの情報データのフォーマット
を同じにすることにより、データの整合性を取ってイン
タフェースを容易にして全体の処理時間を短縮すること
ができる。
【0072】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0073】たとえば、本実施例のフロアプラン設計装
置については、モジュールの端子位置・方向の設計、モ
ジュール間信号のドライバサイズの設計、モジュールの
配置の設計を全て行う場合について説明したが、本発明
は前記実施例に限定されるものではなく、特に精度の良
いモジュール間のタイミング設計を主な目的とする場合
には、モジュールの端子位置・方向の設計とモジュール
間信号のドライバサイズの設計を行い、このように目的
に応じて組み合わせて設計することも可能である。
【0074】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0075】(1).モジュール配置後の端子間距離から推
定した配線の配線長と、配線経路決定結果から算出した
配線の配線長とを比較し、配線経路結果から算出した配
線の配線長が長いときに、この配線ネットを形成するモ
ジュールの端子位置を抽出し、このモジュールの端子位
置を見直して、端子間距離から推定した配線の配線長
と、配線経路結果から算出した配線の配線長とが等しく
なるようにモジュールの端子位置・方向を決定すること
ができるので、モジュールの端子位置・方向の最適化が
可能となる。
【0076】(2).前記(1) において、モジュール配置後
の端子間距離から推定した配線の配線長、または配線経
路結果から算出した配線の配線長を用いて、この端子間
距離から推定した配線、または配線経路結果から算出し
た配線の抵抗値および容量値を算出し、これらを用いて
モジュール間信号のドライバサイズを決定することがで
きるので、モジュール間信号のドライバサイズの最適化
が可能となる。
【0077】(3).前記(1) において、モジュール配置後
の端子間距離から推定した配線の配線長を用いて、この
端子間距離から推定した配線のモジュール間の信号依存
関係テーブルを作成して、モジュール間の配線数に基づ
いてモジュールの配置を評価し、所定の範囲内にない場
合には見直して、モジュール間の配線数が所定の範囲内
となるようにモジュールの配置を決定することができる
ので、モジュールの配置を評価するとともに、モジュー
ルの配置の最適化が可能となる。
【0078】(4).前記(1) 〜(3) により、チップレイア
ウト設計の上流段階におけるモジュールの相対配置、モ
ジュール端子の概略位置、モジュール間配線の概略経路
を決めるフロアプラン設計において、モジュール端子位
置・方向およびモジュール配置を最適化し、チップ面積
の縮小化を図り、かつ精度の良いモジュール間タイミン
グ設計が可能となる。
【0079】(5).前記(4) により、特に高速・大規模半
導体集積回路装置のチップレイアウト設計において、半
導体集積回路装置の面積縮小、モジュール間信号のタイ
ミングを考慮したチップレイアウトを設計上流の段階か
ら精度良く、かつ効率的に行うことが可能となる。
【0080】(6).前記(1) 〜(3) において、特にフロア
プラン設計装置と、半導体集積回路装置のチップレイア
ウト設計における論理合成ツール、配置配線ツールおよ
び論理シミュレーションツールとの間でデータの整合性
を取ることにより、容易にタイミング検証、回路検証、
論理合成ツールへのインタフェースが行え、かつ全体の
処理時間を短縮することができるので、高速・大規模半
導体集積回路装置の開発期間の短縮化が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例であるフロアプラン設計装置
を示す機能ブロック図である。
【図2】本実施例のフロアプラン設計装置におけるモジ
ュールの端子位置・方向の設計方法を示すフローチャー
トである。
【図3】本実施例において、図2のモジュールの端子位
置・方向の設計方法における端子位置最適化処理を詳細
に示すフローチャートである。
【図4】本実施例において、モジュールの端子位置・方
向の設計方法を説明するためのレイアウト図である。
【図5】本実施例において、モジュール間信号のドライ
バサイズの設計方法を示すフローチャートである。
【図6】本実施例において、他のモジュール間信号のド
ライバサイズの設計方法を示すフローチャートである。
【図7】本実施例において、モジュールの配置の設計方
法を示すフローチャートである。
【図8】本実施例において、モジュールの配置の設計方
法におけるモジュール間信号依存関係テーブルの説明図
である。
【符号の説明】
1 配置部 2 推定部 3 算出部 4 比較部 5 抽出部 6 端子位置見直し部 7 端子位置決定部 8 情報算出部 9 ドライバサイズ決定部 10 作成部 11 評価部 12 モジュール配置見直し部 13 モジュール配置決定部 14 チップ 15 論理回路モジュール 16 周辺回路モジュール 17,18 配線

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路装置のチップレイアウト
    設計における上流段階で、モジュールの相対位置、モジ
    ュール端子の概略位置、モジュール間配線の概略経路を
    決めるフロアプラン設計方法であって、前記モジュール
    の相対位置を概略的に配置した後、端子間距離から配線
    の配線長を推定し、かつ配線経路決定結果から配線の配
    線長を算出し、前記端子間距離から推定した配線の配線
    長と、前記配線経路決定結果から算出した配線の配線長
    とに基づいて、前記モジュールの相対位置、前記モジュ
    ール端子の概略位置および前記モジュール間配線の概略
    経路を最適化することを特徴とするフロアプラン設計方
    法。
  2. 【請求項2】 前記端子間距離から推定した配線の配線
    長と、前記配線経路決定結果から算出した配線の配線長
    とを比較し、前記配線経路結果から算出した配線の配線
    長が長いときに、この配線長が長い配線の配線ネットを
    形成するモジュールの端子位置を抽出し、この抽出され
    たモジュールの端子位置を見直して、前記端子間距離か
    ら推定した配線の配線長と、前記配線経路結果から算出
    した配線の配線長とが等しくなるように前記モジュール
    の端子位置・方向を決定することを特徴とする請求項1
    記載のフロアプラン設計方法。
  3. 【請求項3】 前記端子間距離から推定した配線の配線
    長、または前記配線経路結果から算出した配線の配線長
    を用いて、前記端子間距離から推定した配線、または前
    記配線経路結果から算出した配線の抵抗値および容量値
    を算出し、これらの抵抗値および容量値を用いてモジュ
    ール間信号のドライバサイズを決定することを特徴とす
    る請求項1記載のフロアプラン設計方法。
  4. 【請求項4】 前記モジュールを配置後、前記端子間距
    離から推定した配線の配線長を用いて、この端子間距離
    から推定した配線のモジュール間の信号依存関係テーブ
    ルを作成し、このモジュール間の信号依存関係テーブル
    からモジュール間の配線数に基づいてモジュールの配置
    を評価し、このモジュール間の配線数が所定の範囲内に
    ない場合には、このモジュール間の信号依存関係テーブ
    ルを見直して、前記モジュール間の配線数が所定の範囲
    内となるように前記モジュールの配置を決定することを
    特徴とする請求項1記載のフロアプラン設計方法。
  5. 【請求項5】 半導体集積回路装置のチップレイアウト
    設計における上流段階で、モジュールの相対配置、モジ
    ュール端子の概略位置、モジュール間配線の概略経路を
    決めるフロアプラン設計装置であって、前記モジュール
    の相対位置を概略的に配置する配置手段と、前記配置手
    段により配置されたモジュールの端子間距離から配線の
    配線長を推定する推定手段と、前記配置手段により配置
    されたモジュールの配線経路決定結果から配線の配線長
    を算出する算出手段と、前記推定手段により推定された
    配線の配線長と、前記算出手段により算出された配線の
    配線長とを比較する比較手段と、前記比較手段に基づい
    て配線経路結果から算出した配線の配線長が長い配線ネ
    ットを形成するモジュールの端子位置を抽出する抽出手
    段と、前記抽出手段により抽出されたモジュールの端子
    位置を見直す端子位置見直し手段と、前記端子位置見直
    し手段により見直された端子間距離から推定した配線の
    配線長と、配線経路結果から算出した配線の配線長とが
    等しくなるようにモジュールの端子位置・方向を決定す
    る端子位置決定手段と、前記推定手段により推定された
    配線、または前記算出手段により算出された配線の抵抗
    値および容量値を算出する情報算出手段と、前記情報算
    出手段による抵抗値および容量値を用いてモジュール間
    信号のドライバサイズを決定するドライバサイズ決定手
    段と、前記推定手段により推定された配線のモジュール
    間の信号依存関係テーブルを作成する作成手段と、前記
    作成手段によるモジュール間の信号依存関係テーブルか
    らモジュール間の配線数に基づいてモジュールの配置を
    評価する評価手段と、前記評価手段に基づいてモジュー
    ル間の配線数が所定の範囲内にない場合にはモジュール
    間の信号依存関係テーブルを見直すモジュール配置見直
    し手段と、前記モジュール配置見直し手段により見直さ
    れたモジュール間の配線数が所定の範囲内となるように
    モジュールの配置を決定するモジュール配置決定手段と
    を有することを特徴とするフロアプラン設計装置。
  6. 【請求項6】 前記フロアプラン設計装置と、半導体集
    積回路装置のチップレイアウト設計における論理合成ツ
    ール、配置配線ツールおよび論理シミュレーションツー
    ルとの間でデータの整合性を取ることを特徴とする請求
    項5記載のフロアプラン設計装置。
JP6176873A 1994-07-28 1994-07-28 フロアプラン設計方法および装置 Pending JPH0844784A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6176873A JPH0844784A (ja) 1994-07-28 1994-07-28 フロアプラン設計方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6176873A JPH0844784A (ja) 1994-07-28 1994-07-28 フロアプラン設計方法および装置

Publications (1)

Publication Number Publication Date
JPH0844784A true JPH0844784A (ja) 1996-02-16

Family

ID=16021283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6176873A Pending JPH0844784A (ja) 1994-07-28 1994-07-28 フロアプラン設計方法および装置

Country Status (1)

Country Link
JP (1) JPH0844784A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171444B2 (en) 2008-09-22 2012-05-01 Fujitsu Limited Layout design method, apparatus and storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171444B2 (en) 2008-09-22 2012-05-01 Fujitsu Limited Layout design method, apparatus and storage medium

Similar Documents

Publication Publication Date Title
US7225423B2 (en) Method for automated design of integrated circuits with targeted quality objectives using dynamically generated building blocks
KR100281977B1 (ko) 집적 회로 설계 방법, 집적 회로 설계용 데이터베이스 장치 및집적 회로 설계 지원 장치
US6487705B1 (en) Timing optimization and timing closure for integrated circuit models
US7239997B2 (en) Apparatus for statistical LSI delay simulation
US6189131B1 (en) Method of selecting and synthesizing metal interconnect wires in integrated circuits
US6477695B1 (en) Methods for designing standard cell transistor structures
JP4521640B2 (ja) 集積回路製作におけるデルタ情報設計クロージャ
CN104376138B (zh) 集成电路芯片的时序确定方法和装置
US7149991B2 (en) Calibrating a wire load model for an integrated circuit
Cong et al. Interconnect delay estimation models for synthesis and design planning
US6463567B1 (en) LSI design system through model creation for functional block and LSI design method therefor
KR20090077692A (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 프로그램 및반도체 장치의 제조 시스템
WO1999009497A1 (fr) Procede d'extraction de caracteristiques de synchronisation de circuits a transistors, support de stockage stockant une bibliotheque de caracteristiques de synchronisation, procede de conception de lsi et procede d'extraction par grille
US6684373B1 (en) Optimize global net timing with repeater buffers
US5903471A (en) Method for optimizing element sizes in a semiconductor device
US8122411B2 (en) Method of performing static timing analysis considering abstracted cell's interconnect parasitics
US6074429A (en) Optimizing combinational circuit layout through iterative restructuring
US7043708B2 (en) Intelligent crosstalk delay estimator for integrated circuit design flow
US6195787B1 (en) Layout designing method for semiconductor integrated circuits
JPH0844784A (ja) フロアプラン設計方法および装置
US8108818B2 (en) Method and system for point-to-point fast delay estimation for VLSI circuits
US20130205271A1 (en) Macro timing analysis device, macro boundary path timing analysis method and macro boundary path timing analysis program
JP2630218B2 (ja) 回路設計装置
US6502227B1 (en) LSI design method which never produces timing error having influence on entire specification of LSI function, after design of layout and circuit of detailed portion
US7568175B2 (en) Ramptime propagation on designs with cycles