JPH083772B2 - マイクロコンピュータシステムのクロック信号供給装置 - Google Patents
マイクロコンピュータシステムのクロック信号供給装置Info
- Publication number
- JPH083772B2 JPH083772B2 JP63052653A JP5265388A JPH083772B2 JP H083772 B2 JPH083772 B2 JP H083772B2 JP 63052653 A JP63052653 A JP 63052653A JP 5265388 A JP5265388 A JP 5265388A JP H083772 B2 JPH083772 B2 JP H083772B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- clock
- backup
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 〔概要〕 マイクロコンピュータシステムのクロック信号供給装
置に係り、特にマイクロコンピュータシステムの各機能
ブロックに所定のタイミングのクロック信号を供給する
ことができるマイクロコンピュータシステムのクロック
信号供給装置に関し、 構成が単純で、マイクロプロセッサに入力するクロッ
ク信号の周波数を可変とすることができると共にバック
アップ用の電源を効率的に使用することができるように
することを目的とし、 マイクロコンピュータシステムのクロック信号供給装
置を、一定周波数の信号を発生する一の発振器と、この
発振器の発振信号に基づいてマイクロコンピュータシス
テムの各機能ブロックに所定のクロック信号を発生する
複数のクロック信号発生手段とから構成する。
置に係り、特にマイクロコンピュータシステムの各機能
ブロックに所定のタイミングのクロック信号を供給する
ことができるマイクロコンピュータシステムのクロック
信号供給装置に関し、 構成が単純で、マイクロプロセッサに入力するクロッ
ク信号の周波数を可変とすることができると共にバック
アップ用の電源を効率的に使用することができるように
することを目的とし、 マイクロコンピュータシステムのクロック信号供給装
置を、一定周波数の信号を発生する一の発振器と、この
発振器の発振信号に基づいてマイクロコンピュータシス
テムの各機能ブロックに所定のクロック信号を発生する
複数のクロック信号発生手段とから構成する。
本発明はマイクロコンピュータシステムのクロック信
号供給装置に係り、特にマイクロコンピュータシステム
の各機能ブロックに所定のタイミングのクロックパルス
を供給することができるマイクロコンピュータシステム
のクロック信号供給装置に関するものである。
号供給装置に係り、特にマイクロコンピュータシステム
の各機能ブロックに所定のタイミングのクロックパルス
を供給することができるマイクロコンピュータシステム
のクロック信号供給装置に関するものである。
一般に、第３図に示すようにマイクロプロセッサ５、
シリアル回線制御部６及びダイナミックRAM7のバックア
ップ機能８等の機能ブロックをバス９で結合したマイク
ロコンピュータシステム10において、これらの各機能ブ
ロックの作動の基本となるクロック信号は、各機能ブロ
ック毎に発振器11,12,13を設けて夫々の必要な周波数の
クロック信号を得るようにしている。ここで第３図にお
いて、14はダイナミックRAMバックアップ用のリフレシ
ュタイミング生成部、15はマイクロプロセッサ５駆動用
のクロックジェネレータ、16はシリアル回線制御部６用
のクロックジェネレータを示している。
シリアル回線制御部６及びダイナミックRAM7のバックア
ップ機能８等の機能ブロックをバス９で結合したマイク
ロコンピュータシステム10において、これらの各機能ブ
ロックの作動の基本となるクロック信号は、各機能ブロ
ック毎に発振器11,12,13を設けて夫々の必要な周波数の
クロック信号を得るようにしている。ここで第３図にお
いて、14はダイナミックRAMバックアップ用のリフレシ
ュタイミング生成部、15はマイクロプロセッサ５駆動用
のクロックジェネレータ、16はシリアル回線制御部６用
のクロックジェネレータを示している。
この例においては各機能ブロック毎に発振器11,12,13
とクロックジェネレータ15,16又はバックアップ用リフ
レッシュタイミング生成部14とを設け、各機能ブロック
に最適な周波数のクロック信号を発生するようにしてい
る。
とクロックジェネレータ15,16又はバックアップ用リフ
レッシュタイミング生成部14とを設け、各機能ブロック
に最適な周波数のクロック信号を発生するようにしてい
る。
例えばマイクロプロセッサ５には高周波数、例えば通
常の場合は2MHzのクロック信号を採用し、この周波数は
ソフトウエア開発ツールにより可変なものとしている、
またシリアル回線制御部６には回線への情報伝送速度に
より規格で定められた周波数のクロック信号を、また、
ダイナミックRAM7のバックアップ用のリフレッシュタイ
ミングは、バックアップ用のバッテリーが最も長持ちす
るように発振周波数を選択するようにしている。
常の場合は2MHzのクロック信号を採用し、この周波数は
ソフトウエア開発ツールにより可変なものとしている、
またシリアル回線制御部６には回線への情報伝送速度に
より規格で定められた周波数のクロック信号を、また、
ダイナミックRAM7のバックアップ用のリフレッシュタイ
ミングは、バックアップ用のバッテリーが最も長持ちす
るように発振周波数を選択するようにしている。
ところで上述したマイクロコンピュータシステムのク
ロック信号供給装置においては各機能ブロックに対応し
て発振器を設けるようにしているから部品点数が増加し
てコストが嵩むという問題がある。これに対応して、例
えば第４図に示すように、一台の発振器21からの信号に
基づいて一台のクロックジェネレータ20から各機能ブロ
ックのクロック信号を供給することも考えられるが、こ
のような方法ではマイクロプロセッサに供給するクロッ
ク信号の周波数を可変とすることが難しかったり、ダイ
ナミックRAMのバックアップ時にバックアップに不必要
な部分にまでバックアップ用の電力を供給しなければな
らず、バックアップ用の電源の効率的な使用を行なうこ
とができないという問題がある。
ロック信号供給装置においては各機能ブロックに対応し
て発振器を設けるようにしているから部品点数が増加し
てコストが嵩むという問題がある。これに対応して、例
えば第４図に示すように、一台の発振器21からの信号に
基づいて一台のクロックジェネレータ20から各機能ブロ
ックのクロック信号を供給することも考えられるが、こ
のような方法ではマイクロプロセッサに供給するクロッ
ク信号の周波数を可変とすることが難しかったり、ダイ
ナミックRAMのバックアップ時にバックアップに不必要
な部分にまでバックアップ用の電力を供給しなければな
らず、バックアップ用の電源の効率的な使用を行なうこ
とができないという問題がある。
そこで本発明は構成が単純で、マイクロプロセッサに
入力するクロック信号の周波数を可変とすることができ
ると共にバックアップ用の電源を効率的に使用すること
ができるマイクロコンピュータシステムのクロック信号
の供給装置を提供することを目的とする。
入力するクロック信号の周波数を可変とすることができ
ると共にバックアップ用の電源を効率的に使用すること
ができるマイクロコンピュータシステムのクロック信号
の供給装置を提供することを目的とする。
本発明において上記の課題を解決するための手段は、
一定周波数の信号を発生する一の発振器１と、この発振
器１の発振信号に基づいて所定のクロック信号を発生す
る複数のクロック信号発生装置3-1〜3-mとからなり、マ
イクロプロセッサ29及びダイナミックRAM24を含んだ機
能ブロックに、上記クロック信号発生装置のうちの所定
のクロック信号発生装置からのクロック信号を発生する
マイクロコンピュータシステム２のクロック信号供給装
置であって、上記マイクロプロセッサ29にクロック信号
を発生するクロック信号発生器は、上記発振器１からの
信号、または、外部発振器からの信号を選択する選択手
段と、この選択された信号に基づいてマイクロプロセッ
サ用クロック信号を発生するシステムクロックジェネレ
ータ28とを備え、上記ダイナミックRAM24にクロック信
号を発生するクロック信号発生器は、上記発振器１から
の信号に基づいてバックアップ用リフレッシュ信号を発
生するバックアップ用リフレッシュ信号生成部22と、こ
のバックアップ用リフレッシュ信号、または、上記マイ
クロプロセッサクロック信号に基づくダイナミックRAM
制御クロック信号を選択して発生するセレクタ23とを備
え、上記発振器１、上記バックアップ用リフレッシュタ
イミング信号生成手段22、セレクタ23、及び、ダイナミ
ックRAM24をバックアップ電源で作動できるものとした
マイクロコンピュータシステムのクロック信号供給装置
である。
一定周波数の信号を発生する一の発振器１と、この発振
器１の発振信号に基づいて所定のクロック信号を発生す
る複数のクロック信号発生装置3-1〜3-mとからなり、マ
イクロプロセッサ29及びダイナミックRAM24を含んだ機
能ブロックに、上記クロック信号発生装置のうちの所定
のクロック信号発生装置からのクロック信号を発生する
マイクロコンピュータシステム２のクロック信号供給装
置であって、上記マイクロプロセッサ29にクロック信号
を発生するクロック信号発生器は、上記発振器１からの
信号、または、外部発振器からの信号を選択する選択手
段と、この選択された信号に基づいてマイクロプロセッ
サ用クロック信号を発生するシステムクロックジェネレ
ータ28とを備え、上記ダイナミックRAM24にクロック信
号を発生するクロック信号発生器は、上記発振器１から
の信号に基づいてバックアップ用リフレッシュ信号を発
生するバックアップ用リフレッシュ信号生成部22と、こ
のバックアップ用リフレッシュ信号、または、上記マイ
クロプロセッサクロック信号に基づくダイナミックRAM
制御クロック信号を選択して発生するセレクタ23とを備
え、上記発振器１、上記バックアップ用リフレッシュタ
イミング信号生成手段22、セレクタ23、及び、ダイナミ
ックRAM24をバックアップ電源で作動できるものとした
マイクロコンピュータシステムのクロック信号供給装置
である。
本発明によれば、発振器は１台となり構造は単純とな
ってコストが嵩むことはなくなる。クロック信号発生手
段が各機能ブロックに合致したクロック信号を発生する
から、ダイナミックRAMのバックアップ時にはこのバッ
クアップに直接関係する個所のみ電力を供給すれば足り
るから、バックアップ用の電源を効率良く使用すること
ができる。また、選択手段で発振器からの信号または外
部発振器からの信号選択して入力することができるの
で、マイクロプロセッサには任意の周波数のクロック信
号を入力することができる。
ってコストが嵩むことはなくなる。クロック信号発生手
段が各機能ブロックに合致したクロック信号を発生する
から、ダイナミックRAMのバックアップ時にはこのバッ
クアップに直接関係する個所のみ電力を供給すれば足り
るから、バックアップ用の電源を効率良く使用すること
ができる。また、選択手段で発振器からの信号または外
部発振器からの信号選択して入力することができるの
で、マイクロプロセッサには任意の周波数のクロック信
号を入力することができる。
以下本発明に係るマイクロコンピュータシステムのク
ロック信号供給装置の実施例を図面に基づいて説明す
る。第２図は本発明に係るマイクロコンピュータシステ
ムのクロック信号供給装置の実施例を示すものである。
本実施例においてクロック信号供給装置は第２図に示す
ような構成を有する。同図において20は周波数15.9744M
Hzの信号を発信する発振器としての水晶発振器、21はク
ロックドライバ、22はバックアップ用リフレッシュタイ
ミング信号を発生するバックアップ用リフレッシュ信号
生成部、23は主電源の停電時には上記のバックアップ用
リフレッシュ信号を、また主電源使用時には通常のタイ
ミング信号を選択して出力するセレクタ、24はダイナミ
ックRAMを示している。そしてこれらの機能ブロック
（一点鎖線で囲い符号25で示した）のみにバックアップ
用電力を供給するようにしている。また、同図において
26はシリアル回線制御部27に上記の水晶発振器20の信号
を26分の１分周して回線制御用クロック信号（614.4KH
z）を発生する制御用クロックジェネレータ、更に28は
マイクロプロセッサ29及びシステムに上記の水晶発振器
20からの信号を８分の１に分周してシステムクロック信
号（1.9968MHz≒2MHz）を発生するシステムクロックジ
ェネレータ、30は上述したシステムクロックジェネレー
タ28からのシステムクロック信号からダイナミックRAM
制御タイミング信号を発生するダイナミックRAM制御信
号生成部、31はシステムクロックジェネレータ28に任意
の周波数の外部信号を供給するための外部信号供給端子
を示している。
ロック信号供給装置の実施例を図面に基づいて説明す
る。第２図は本発明に係るマイクロコンピュータシステ
ムのクロック信号供給装置の実施例を示すものである。
本実施例においてクロック信号供給装置は第２図に示す
ような構成を有する。同図において20は周波数15.9744M
Hzの信号を発信する発振器としての水晶発振器、21はク
ロックドライバ、22はバックアップ用リフレッシュタイ
ミング信号を発生するバックアップ用リフレッシュ信号
生成部、23は主電源の停電時には上記のバックアップ用
リフレッシュ信号を、また主電源使用時には通常のタイ
ミング信号を選択して出力するセレクタ、24はダイナミ
ックRAMを示している。そしてこれらの機能ブロック
（一点鎖線で囲い符号25で示した）のみにバックアップ
用電力を供給するようにしている。また、同図において
26はシリアル回線制御部27に上記の水晶発振器20の信号
を26分の１分周して回線制御用クロック信号（614.4KH
z）を発生する制御用クロックジェネレータ、更に28は
マイクロプロセッサ29及びシステムに上記の水晶発振器
20からの信号を８分の１に分周してシステムクロック信
号（1.9968MHz≒2MHz）を発生するシステムクロックジ
ェネレータ、30は上述したシステムクロックジェネレー
タ28からのシステムクロック信号からダイナミックRAM
制御タイミング信号を発生するダイナミックRAM制御信
号生成部、31はシステムクロックジェネレータ28に任意
の周波数の外部信号を供給するための外部信号供給端子
を示している。
このようなマイクロコンピュータシステムのクロック
信号供給装置において、主電源を使用している通常時に
おいて、水晶発振器20には主電源から電源が供給され信
号が発せられる。これにより回線制御用クロックジェネ
レータ26及びシステムクロクジェネレータ28は夫々回線
制御用クロック信号及びシステムクロック信号を発生す
る。またダイナミックRAM制御タイミング信号生成部30
からダイナミックRAM制御用のタイミング信号が発せら
れる。
信号供給装置において、主電源を使用している通常時に
おいて、水晶発振器20には主電源から電源が供給され信
号が発せられる。これにより回線制御用クロックジェネ
レータ26及びシステムクロクジェネレータ28は夫々回線
制御用クロック信号及びシステムクロック信号を発生す
る。またダイナミックRAM制御タイミング信号生成部30
からダイナミックRAM制御用のタイミング信号が発せら
れる。
この場合においてはセレクタ23は、このダイナミック
RAM制御タイミング信号を選択してダイナミックRAMはこ
の信号によって制御される。
RAM制御タイミング信号を選択してダイナミックRAMはこ
の信号によって制御される。
このように主電源を使用している状態において、ソフ
トウエア開発ツールを使用するに際して、使用するソフ
トウエア開発ツールの仕様に合わせたクロックサイクル
でマイクロプロセッサ29を駆動するためシステムクロッ
クジェネレータ31に所望の周波数の外部信号を外部入力
端子31から入力することができる。
トウエア開発ツールを使用するに際して、使用するソフ
トウエア開発ツールの仕様に合わせたクロックサイクル
でマイクロプロセッサ29を駆動するためシステムクロッ
クジェネレータ31に所望の周波数の外部信号を外部入力
端子31から入力することができる。
また、主電源が停電状態となったとき、上述したバッ
テリ電源が供給される部分（第３図において一点鎖線で
囲い符号25を付した）のみ、即ち水晶発振器20、クロッ
クドライバ21、バックアップ用リフレッシュタイミング
生成部22、セレクタ23及びダイナミックRAM24にはバッ
クアップ用の電力が供給されるから、水晶発振器20から
の信号に基づいてバックアップ用リフレッシュタイミン
グ生成部22はバックアップ用リフレッシュタイミング信
号を出力する。このリフレッシュタイミング信号のタイ
ミングは使用するバッテリの消費電力が最小となるよう
にすることが好ましい。また、上記のセレクタ23はこの
バックアップ用リフレッシュタイミング信号を選択して
ダイナミックRAM24に出力するから、ダイナミックRAM24
は停電時においてもリフレッシュを実行することがで
き、格納しているプログラム及びデータを確保すること
ができる。またバックアップ用のバッテリーの電力はダ
イナミックRAMのリフレッシュに不必要な個所には供給
されないから、バックアップ用のバッテリーを効率良く
使用することができる。
テリ電源が供給される部分（第３図において一点鎖線で
囲い符号25を付した）のみ、即ち水晶発振器20、クロッ
クドライバ21、バックアップ用リフレッシュタイミング
生成部22、セレクタ23及びダイナミックRAM24にはバッ
クアップ用の電力が供給されるから、水晶発振器20から
の信号に基づいてバックアップ用リフレッシュタイミン
グ生成部22はバックアップ用リフレッシュタイミング信
号を出力する。このリフレッシュタイミング信号のタイ
ミングは使用するバッテリの消費電力が最小となるよう
にすることが好ましい。また、上記のセレクタ23はこの
バックアップ用リフレッシュタイミング信号を選択して
ダイナミックRAM24に出力するから、ダイナミックRAM24
は停電時においてもリフレッシュを実行することがで
き、格納しているプログラム及びデータを確保すること
ができる。またバックアップ用のバッテリーの電力はダ
イナミックRAMのリフレッシュに不必要な個所には供給
されないから、バックアップ用のバッテリーを効率良く
使用することができる。
従って、本実施例に係るマイクロコンピュータシステ
ムのクロック信号供給装置によれば、水晶発振器を一台
としてその構成を単純なものとしたからコスト上昇を防
止することができるほか、マイクロプロセッサに任意の
周波数の外部信号を入力することができるから、プログ
ラム作成ツールを使用するに際してそのプログラム作成
ツールの仕様に合わせたクロックタイミングでマイクロ
プロセッサを駆動することができる。また本実施例によ
れば、バックアップ用リフレッシュタイミング生成部に
おいて生成されるリフレッシュタイミング信号のタイミ
ングをバックアップ用電力の消費率が最小となるように
することができ、またダイナミックRAMのリフレッシュ
に関係ない部分への電力の供給は行なわれないからバッ
クアップ用電源を効率良く使用することができる。
ムのクロック信号供給装置によれば、水晶発振器を一台
としてその構成を単純なものとしたからコスト上昇を防
止することができるほか、マイクロプロセッサに任意の
周波数の外部信号を入力することができるから、プログ
ラム作成ツールを使用するに際してそのプログラム作成
ツールの仕様に合わせたクロックタイミングでマイクロ
プロセッサを駆動することができる。また本実施例によ
れば、バックアップ用リフレッシュタイミング生成部に
おいて生成されるリフレッシュタイミング信号のタイミ
ングをバックアップ用電力の消費率が最小となるように
することができ、またダイナミックRAMのリフレッシュ
に関係ない部分への電力の供給は行なわれないからバッ
クアップ用電源を効率良く使用することができる。
以上説明したように、本発明によれば、マイクロコン
ピュータシステムのクロック供給装置をバックアップす
べき個所を切り離してバックアップ用電源を供給できる
ようにするとともに、マイクロプロセッサに外部からの
クロック信号を供給できるようにしたから、構成を単純
なものとすることができ、コストの上昇を防止すること
ができるほか、バックアップシステムの省電力化を図る
ことができ、またマイクロプロセッサに任意の周波数の
クロック信号を入力することができるようになり、クロ
ックマージンテストを実行しやすくなるほか使用するソ
フトウエア開発ツールに合わせたクロックタイミングで
マイクロプロセッサを駆動でき、どのようなソフトウエ
ア開発ツールでも使用することができるという効果を奏
する。
ピュータシステムのクロック供給装置をバックアップす
べき個所を切り離してバックアップ用電源を供給できる
ようにするとともに、マイクロプロセッサに外部からの
クロック信号を供給できるようにしたから、構成を単純
なものとすることができ、コストの上昇を防止すること
ができるほか、バックアップシステムの省電力化を図る
ことができ、またマイクロプロセッサに任意の周波数の
クロック信号を入力することができるようになり、クロ
ックマージンテストを実行しやすくなるほか使用するソ
フトウエア開発ツールに合わせたクロックタイミングで
マイクロプロセッサを駆動でき、どのようなソフトウエ
ア開発ツールでも使用することができるという効果を奏
する。
第１図は本発明の原理図、第２図本発明に係るマイクロ
コンピュータシステムのクロック信号供給装置の実施例
を示すブロック図、第３図及び第４図は従来のクロック
信号供給装置を示すブロック図である。 １…発振器 ２…マイクロコンピュータシステム 2-1〜2-n…機能ブロック 3-1〜3-m…クロック信号発生手段
コンピュータシステムのクロック信号供給装置の実施例
を示すブロック図、第３図及び第４図は従来のクロック
信号供給装置を示すブロック図である。 １…発振器 ２…マイクロコンピュータシステム 2-1〜2-n…機能ブロック 3-1〜3-m…クロック信号発生手段
Claims (1)
- 【請求項１】一定周波数の信号を発生する一の発振器
（１）と、この発振器（１）の発振信号に基づいて所定
のクロック信号を発生する複数のクロック信号発生装置
（3-1〜3-m）とからなり、 マイクロプロセッサ（29）及びダイナミックRAM（24）
を含んだ機能ブロックに、上記クロック信号発生装置の
うちの所定のクロック信号発生装置からのクロック信号
を発生するマイクロコンピュータシステム（２）のクロ
ック信号供給装置であって、 上記マイクロプロセッサ（29）にクロック信号を発生す
るクロック信号発生器は、上記発振器（１）からの信
号、または、外部発振器からの信号を選択する選択手段
と、この選択された信号に基づいてマイクロプロセッサ
用クロック信号を発生するシステムクロックジェネレー
タ（28）とを備え、 上記ダイナミックRAM（24）にクロック信号を発生する
クロック信号発生器は、上記発振器（１）からの信号に
基づいてバックアップ用リフレッシュ信号を発生するバ
ックアップ用リフレッシュ信号生成部（22）と、このバ
ックアップ用リフレッシュ信号、または、上記マイクロ
プロセッサクロック信号に基づくダイナミックRAM制御
クロック信号を選択して発生するセレクタ（23）とを備
え、 上記発振器（１）、上記バックアップ用リフレッシュタ
イミング信号生成手段（22）、セレクタ（23）、及び、
ダイナミックRAM（24）をバックアップ電源で作動でき
るものとしたマイクロコンピュータシステムのクロック
信号供給装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052653A JPH083772B2 (ja) | 1988-03-08 | 1988-03-08 | マイクロコンピュータシステムのクロック信号供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052653A JPH083772B2 (ja) | 1988-03-08 | 1988-03-08 | マイクロコンピュータシステムのクロック信号供給装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228006A JPH01228006A (ja) | 1989-09-12 |
| JPH083772B2 true JPH083772B2 (ja) | 1996-01-17 |
Family
ID=12920816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63052653A Expired - Fee Related JPH083772B2 (ja) | 1988-03-08 | 1988-03-08 | マイクロコンピュータシステムのクロック信号供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083772B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69123770T2 (de) | 1990-03-23 | 1997-06-19 | Matsushita Electric Ind Co Ltd | Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch |
| US6804791B2 (en) | 1990-03-23 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| WO2018171063A1 (zh) * | 2017-03-24 | 2018-09-27 | 华为技术有限公司 | 一种移动终端 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55960A (en) * | 1978-06-20 | 1980-01-07 | Fujitsu Ltd | Clock distributor |
| JPS5680759A (en) * | 1979-12-06 | 1981-07-02 | Casio Comput Co Ltd | Control system for plural central processors |
-
1988
- 1988-03-08 JP JP63052653A patent/JPH083772B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01228006A (ja) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183041A (en) | Transcutaneous electric nerve stimulator | |
| JP2825103B2 (ja) | 体内埋込可能心臓装置 | |
| EP0539884B1 (en) | Integrated circuit and electronic apparatus | |
| KR850004815A (ko) | 마이크로컴퓨터 및 그 시스템과 클럭펄스 주파수 발생기 | |
| US5754096A (en) | Electronic apparatus with vibration informing function | |
| GB2329741A (en) | Liquid crystal display driver | |
| JPH0736141B2 (ja) | 低消費電力携帯情報器 | |
| JPH083772B2 (ja) | マイクロコンピュータシステムのクロック信号供給装置 | |
| JPH0325046A (ja) | 車両内ネットワーク制御装置 | |
| US20170192393A1 (en) | Pointer driving motor unit and control method of pointer driving motor unit | |
| KR20000020692A (ko) | 초저주파 발생 베개 | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JPS6333806B2 (ja) | ||
| JPH08272478A (ja) | クロック制御装置 | |
| JP2001117546A (ja) | 表示装置 | |
| JPH06119780A (ja) | 半導体メモリ | |
| JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
| JPH11186899A (ja) | クロック発生回路及びクロック発生方法 | |
| JPH0267613A (ja) | クロック信号発生回路 | |
| KR920020858A (ko) | Pll 주파수 합성기 제어신호 발생장치 및 그 제어방법 | |
| JPH049336B2 (ja) | ||
| JPH07129272A (ja) | クロック速度制御回路 | |
| JPH0628015B2 (ja) | クロツク切換回路 | |
| SU1553125A1 (ru) | Устройство дл рефлексотерапии | |
| JPS62279418A (ja) | 電源投入方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |