JPH0831932A - Manufacture of semiconductor integrated circuit device - Google Patents
Manufacture of semiconductor integrated circuit deviceInfo
- Publication number
- JPH0831932A JPH0831932A JP15985094A JP15985094A JPH0831932A JP H0831932 A JPH0831932 A JP H0831932A JP 15985094 A JP15985094 A JP 15985094A JP 15985094 A JP15985094 A JP 15985094A JP H0831932 A JPH0831932 A JP H0831932A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- film
- oxide film
- contact hole
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関し、特に、半導体素子と配線層との接続
や、上下の配線層間の接続のためにコンタクトホール内
にタングステンプラグを形成する半導体集積回路装置に
適用して有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor integrated circuit device, and more particularly, to forming a tungsten plug in a contact hole for connecting a semiconductor element to a wiring layer and connecting upper and lower wiring layers. The present invention relates to a technique effectively applied to a semiconductor integrated circuit device.
【0002】[0002]
【従来の技術】信頼性の高い微細配線の形成は、ULS
I(Ultra-Large-Scale Integrated Circuits )を実現
するための重要な技術である。2. Description of the Related Art ULS is used for forming highly reliable fine wiring.
This is an important technology for realizing I (Ultra-Large-Scale Integrated Circuits).
【0003】しかし、半導体集積回路装置の高集積化が
進むにつれて、チップの水平方向が微細化されるのに対
し、垂直方向がスケーリングされないため、コンタクト
ホールのアスペクト比は大きくなり、微細なコンタクト
ホールの底まで均一に配線を形成することが困難となっ
ている。このため、配線のコンタクト抵抗の増加やエレ
クトロマイグレーションあるいはストレスマイグレーシ
ョンによる配線の断線という問題が生じている。However, as the degree of integration of the semiconductor integrated circuit device increases, the horizontal direction of the chip is miniaturized, whereas the vertical direction is not scaled, so that the aspect ratio of the contact hole becomes large and the fine contact hole is fine. It is difficult to uniformly form the wiring to the bottom of the. Therefore, there is a problem that the contact resistance of the wiring increases and the wiring is broken due to electromigration or stress migration.
【0004】そこで、現在は、選択CVD(Chemical V
apor Deposition )法により、コンタクトホールの底に
露出した半導体基板上にのみ選択的にタングステン膜を
成長させ、コンタクトホール内をタングステン膜で完全
に埋め込むタングステンプラグ技術が検討されている。Therefore, at present, selective CVD (Chemical V
By the apor deposition method, a tungsten plug technique has been studied in which a tungsten film is selectively grown only on a semiconductor substrate exposed at the bottom of a contact hole and the inside of the contact hole is completely filled with the tungsten film.
【0005】第38回半導体専門講習会予稿集「タング
ステンCVDを用いた微細配線形成技術」1992年、
P185に選択CVD法によるタングステンプラグの形
成方法が記載されている。Proceedings of 38th Seminar on Semiconductor Seminar "Fine wiring forming technology using tungsten CVD", 1992,
P185 describes a method of forming a tungsten plug by the selective CVD method.
【0006】例えば、半導体集積回路装置の一つである
DRAMにおいて、まず、メモリセル部と周辺回路部の
MISFETおよびメモリセル部の情報蓄積用容量素子
を形成した後、酸化シリコン膜を堆積して層間絶縁膜を
形成する。次に、この層間絶縁膜上に形成したレジスト
をマスクにして、ドライエッチングで層間絶縁膜を加工
し、コンタクトホールを形成する。For example, in a DRAM which is one of semiconductor integrated circuit devices, first, a MISFET in a memory cell portion and a peripheral circuit portion and an information storage capacitor element in the memory cell portion are formed, and then a silicon oxide film is deposited. An interlayer insulating film is formed. Next, using the resist formed on the interlayer insulating film as a mask, the interlayer insulating film is processed by dry etching to form a contact hole.
【0007】次に、プラズマクリーニングによる前洗浄
を行なった後、六フッ化タングステン(WF6)ガスとモ
ノシラン(SiH4)ガスを用いたCVD法で、コンタク
トホールの底部の半導体基板の表面から選択的にタング
ステン膜を成長させ、コンタクトホール内をタングステ
ン膜で埋め込む。この際、酸化シリコン膜で形成された
層間絶縁膜上にはタングステン膜は形成されない。Next, after pre-cleaning by plasma cleaning, a CVD method using tungsten hexafluoride (WF 6 ) gas and monosilane (SiH 4 ) gas is used to select from the surface of the semiconductor substrate at the bottom of the contact hole. Then, a tungsten film is grown to fill the contact hole with the tungsten film. At this time, the tungsten film is not formed on the interlayer insulating film formed of the silicon oxide film.
【0008】次に、アルミニウム合金膜をスパッタリン
グ法で堆積し、これを加工して配線層を形成する。Next, an aluminum alloy film is deposited by a sputtering method and processed to form a wiring layer.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、前記し
た層間絶縁膜はCVD法で堆積され、さらに、ホトレジ
スト工程とドライエッチング工程を経て層間絶縁膜にコ
ンタクトホールを形成しているので、金属汚染、水分や
OH基等の吸着、さらにシリコンダングリングボンドの
形成などにより、層間絶縁膜の表面は不安定である。However, since the above-mentioned interlayer insulating film is deposited by the CVD method and contact holes are formed in the interlayer insulating film through the photoresist process and the dry etching process, metal contamination, moisture The surface of the interlayer insulating film is unstable due to adsorption of OH groups and the like, and formation of silicon dangling bonds.
【0010】この層間絶縁膜の不安定な表面状態が起因
となり、前記したタングステンプラグの形成方法ではタ
ングステン膜の選択性が確保できず、コンタクトホール
内にタングステン膜が埋め込まれるだけでなく、層間絶
縁膜の表面にタングステンの核が成長し(選択性の崩
れ)、このタングステンの核が配線のショートや断線の
原因の一つとなっている。Due to the unstable surface condition of the interlayer insulating film, the above-mentioned method for forming the tungsten plug cannot secure the selectivity of the tungsten film, and not only the tungsten film is buried in the contact hole but also the interlayer insulating film is formed. Tungsten nuclei grow on the surface of the film (the selectivity is lost), and the tungsten nuclei are one of the causes of the short circuit and the disconnection of the wiring.
【0011】本発明の目的は、タングステンプラグ技術
の選択性の崩れに起因した配線のショートや断線を防止
し、製品の歩留まりを向上することができる技術を提供
することにある。An object of the present invention is to provide a technique capable of preventing a short circuit or a disconnection of a wiring due to the deterioration of the selectivity of the tungsten plug technique and improving the yield of products.
【0012】本発明の他の目的は、製造工程を増すこと
なく、選択性の崩れにより生じたタングステンの核のな
いタングステンプラグを形成することが可能な技術を提
供することにある。Another object of the present invention is to provide a technique capable of forming a tungsten plug having no tungsten nucleus generated due to the loss of selectivity without increasing the number of manufacturing steps.
【0013】本発明の他の目的は、タングステンプラグ
のプロセスウィンドを広くすることが可能な技術を提供
することにある。Another object of the present invention is to provide a technique capable of widening the process window of a tungsten plug.
【0014】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0015】[0015]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 (1)本発明の半導体集積回路装置の製造方法は、ま
ず、層間絶縁膜を形成した後、この層間絶縁膜と後に形
成するタングステン膜を除去することなく、選択的に除
去することが可能な金属酸化膜を形成する。次に、レジ
ストをマスクにして金属酸化膜と層間絶縁膜を順次エッ
チングして、コンタクトホールを形成する。次に、六フ
ッ化タングステンガスのシリコン還元CVD法あるいは
六フッ化タングステンガスの水素還元CVD法で、コン
タクトホール内をタングステン膜で選択的に埋め込んだ
後、金属酸化膜を除去してコンタクトホール内にタング
ステンプラグを形成するものである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows. That is, (1) In the method for manufacturing a semiconductor integrated circuit device according to the present invention, first, after forming an interlayer insulating film, the interlayer insulating film and a tungsten film to be formed later can be selectively removed without being removed. Form a possible metal oxide film. Then, the metal oxide film and the interlayer insulating film are sequentially etched using the resist as a mask to form a contact hole. Then, the contact hole is selectively filled with a tungsten film by a silicon reduction CVD method of tungsten hexafluoride gas or a hydrogen reduction CVD method of tungsten hexafluoride gas, and then the metal oxide film is removed to remove the metal in the contact hole. A tungsten plug is formed on.
【0016】(2)また、本発明の半導体集積回路装置
の製造方法は、層間絶縁膜と酸化タングステン膜を順次
堆積した後、レジストをマスクにして酸化タングステン
膜と層間絶縁膜を順次エッチングして、コンタクトホー
ルを形成する。次に、六フッ化タングステンガスの水素
還元CVD法で、コンタクトホール内をタングステン膜
で選択的に埋め込むと同時に、酸化タングステン膜を六
フッ化タングステンガスで気化して除去し、コンタクト
ホール内にタングステンプラグを形成するものである。(2) In the method of manufacturing a semiconductor integrated circuit device of the present invention, after the interlayer insulating film and the tungsten oxide film are sequentially deposited, the tungsten oxide film and the interlayer insulating film are sequentially etched using the resist as a mask. , Forming contact holes. Next, by a hydrogen reduction CVD method of tungsten hexafluoride gas, the contact hole is selectively filled with a tungsten film, and at the same time, the tungsten oxide film is vaporized and removed by the tungsten hexafluoride gas to remove tungsten in the contact hole. It forms a plug.
【0017】(3)また、本発明の半導体集積回路装置
の製造方法は、層間絶縁膜、窒化チタン膜および酸化タ
ングステン膜を順次堆積した後、レジストをマスクにし
て、酸化タングステン膜、窒化チタン膜および層間絶縁
膜を順次エッチングして、コンタクトホールを形成す
る。次に、六フッ化タングステンガスの水素還元CVD
法で、コンタクトホール内をタングステン膜で選択的に
埋め込むと同時に、酸化タングステン膜を六フッ化タン
グステンガスで気化して除去し、コンタクトホール内に
タングステンプラグを形成する。次に、酸化タングステ
ン膜が完全に除去された後、連続してタングステン膜を
窒化チタン膜上にも堆積させ、タングステン膜の配線層
を形成するものである。(3) In the method for manufacturing a semiconductor integrated circuit device of the present invention, after the interlayer insulating film, the titanium nitride film and the tungsten oxide film are sequentially deposited, the resist is used as a mask to form the tungsten oxide film and the titanium nitride film. Then, the interlayer insulating film is sequentially etched to form a contact hole. Next, hydrogen reduction CVD of tungsten hexafluoride gas
Method, the contact hole is selectively filled with a tungsten film, and at the same time, the tungsten oxide film is vaporized and removed by a tungsten hexafluoride gas to form a tungsten plug in the contact hole. Next, after the tungsten oxide film is completely removed, the tungsten film is continuously deposited on the titanium nitride film to form a wiring layer of the tungsten film.
【0018】[0018]
【作用】上記した手段(1)によれば、選択性の崩れに
よって成長したタングステンの核が、金属酸化膜を除去
する際に全て除去されるので、層間絶縁膜上にタングス
テンの核のないタングステンプラグが形成できる。According to the above-mentioned means (1), since all the nuclei of tungsten grown due to the collapse of the selectivity are removed when the metal oxide film is removed, there is no tungsten nuclei on the interlayer insulating film. A plug can be formed.
【0019】また、上記した手段(2)によれば、コン
タクトホール内を選択的にタングステン膜で埋め込むと
同時に、選択性の崩れによって成長したタングステンの
核が除去できるので、従来技術と比べて製造工程を増す
ことなく、層間絶縁膜上にタングステンの核のないタン
グステンプラグが形成できる。According to the above-mentioned means (2), the contact hole can be selectively filled with the tungsten film, and at the same time, the nuclei of tungsten grown due to the loss of selectivity can be removed. A tungsten plug having no tungsten nucleus can be formed on the interlayer insulating film without increasing the number of steps.
【0020】また、上記した手段(3)によれば、コン
タクトホール内を選択的にタングステン膜で埋め込むと
同時に、選択性の崩れによって成長したタングステンの
核を除去した後、連続して配線層となるタングステン膜
を層間絶縁膜上に堆積できるので、従来技術と比べて製
造工程を増すことなく、層間絶縁膜上にタングステンの
核のないタングステンプラグと配線層が形成できる。Further, according to the above-mentioned means (3), the contact hole is selectively filled with the tungsten film and, at the same time, the nuclei of tungsten grown by the collapse of the selectivity are removed, and then the wiring layer is continuously formed. Since the tungsten film to be deposited can be deposited on the interlayer insulating film, the tungsten plug and the wiring layer having no tungsten nucleus can be formed on the interlayer insulating film without increasing the number of manufacturing steps as compared with the conventional technique.
【0021】また、上記した手段によれば、選択性の崩
れによって成長したタングステンの核が除去できるの
で、タングステンの核の成長を防止するために狭く限定
されたタングステンプラグのプロセスウィンドが広くな
る。Further, according to the above-mentioned means, since the nuclei of tungsten grown by the collapse of the selectivity can be removed, the process window of the tungsten plug narrowly limited to prevent the growth of the nuclei of tungsten is widened.
【0022】[0022]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0023】なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、その繰り
返しの説明は省略する。In all the drawings for explaining the embodiments, those having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.
【0024】(実施例1)本発明の一実施例であるDR
AMの製造方法を図1〜図5を用いて説明する。(Embodiment 1) DR which is an embodiment of the present invention
A method for manufacturing the AM will be described with reference to FIGS.
【0025】まず、図1に示すように、半導体基板1の
主面に周知の方法でn型ウエル2、p型ウエル3、フィ
ールド絶縁膜4およびゲート絶縁膜5を順次形成した
後、半導体基板1上にCVD法で多結晶シリコン膜およ
び酸化シリコン膜6を順次堆積する。First, as shown in FIG. 1, an n-type well 2, a p-type well 3, a field insulating film 4 and a gate insulating film 5 are sequentially formed on the main surface of the semiconductor substrate 1 by a known method, and then the semiconductor substrate is formed. A polycrystalline silicon film and a silicon oxide film 6 are sequentially deposited on 1 by a CVD method.
【0026】次に、上記多結晶シリコン膜および酸化シ
リコン膜6をエッチングしてMISFETのゲート電極
7を形成した後、酸化シリコン膜6およびゲート電極7
をマスクにして、半導体基板1にn型不純物あるいはp
型不純物をイオン注入し、nチャネル型MISFETの
n型半導体領域8あるいはpチャネル型MISFETの
p型半導体領域を形成する。n型不純物とp型不純物の
イオン注入はレジストをマスクにして打ち分け、n型半
導体領域8あるいはp型半導体領域をそれぞれ形成す
る。Next, the polycrystalline silicon film and the silicon oxide film 6 are etched to form the gate electrode 7 of the MISFET, and then the silicon oxide film 6 and the gate electrode 7 are formed.
Is used as a mask to form an n-type impurity or p on the semiconductor substrate 1.
A type impurity is ion-implanted to form the n-type semiconductor region 8 of the n-channel MISFET or the p-type semiconductor region of the p-channel MISFET. Ion implantation of the n-type impurity and the p-type impurity is separately performed using a resist as a mask to form the n-type semiconductor region 8 or the p-type semiconductor region, respectively.
【0027】その後、半導体基板1上にCVD法で堆積
した酸化シリコン膜をRIE(Reactive Ion Etching)
法でエッチングしてゲート電極7の側壁にサイドウォー
ルスペーサ9を形成する。After that, the silicon oxide film deposited by the CVD method on the semiconductor substrate 1 is subjected to RIE (Reactive Ion Etching).
Etching is performed to form a sidewall spacer 9 on the sidewall of the gate electrode 7.
【0028】次に、メモリセル部の情報蓄積用容量素子
(図示せず)をメモリセル選択用MISFET上に形成
した後、半導体基板1上に酸化シリコン膜10、アルミ
ニウム膜11を順次堆積する。次に、アルミニウム膜1
1をオゾン雰囲気中で約250℃の温度で酸化して、ア
ルミニウム膜11の全てを酸化アルミニウム膜12に変
える。この際、アルミニウム膜11の一部のみを酸化ア
ルミニウム膜12に変えてもよい。Next, after forming an information storage capacitive element (not shown) in the memory cell portion on the memory cell selection MISFET, a silicon oxide film 10 and an aluminum film 11 are sequentially deposited on the semiconductor substrate 1. Next, the aluminum film 1
1 is oxidized in an ozone atmosphere at a temperature of about 250 ° C. to change all of the aluminum film 11 into an aluminum oxide film 12. At this time, only part of the aluminum film 11 may be changed to the aluminum oxide film 12.
【0029】次に、図2に示すように、半導体基板1上
にレジストを塗布し、パターニングした後、形成された
レジストマスク13を用いて、酸化アルミニウム膜12
および酸化シリコン膜10を順次エッチングして、ゲー
ト電極7、n型半導体領域8に達するコンタクトホール
14を形成する。Next, as shown in FIG. 2, after applying a resist on the semiconductor substrate 1 and patterning it, the aluminum oxide film 12 is formed by using the resist mask 13 formed.
Then, the silicon oxide film 10 is sequentially etched to form a contact hole 14 reaching the gate electrode 7 and the n-type semiconductor region 8.
【0030】次に、図3に示すように、レジストマスク
13を除去した後、前洗浄を行ない、引き続いて六フッ
化タングステンガスをモノシランガスで還元するCVD
法あるいは六フッ化タングステンガスを水素ガスで還元
するCVD法で、コンタクトホール14の底部の半導体
基板1およびゲート電極7の表面からタングステン膜1
5を成長させる。この時、選択性の崩れが生じ、酸化ア
ルミニウム膜12の表面にもタングステンの核16が成
長する。Next, as shown in FIG. 3, after removing the resist mask 13, pre-cleaning is performed, and subsequently, CVD of reducing tungsten hexafluoride gas with monosilane gas is performed.
Method or a CVD method of reducing tungsten hexafluoride gas with hydrogen gas, the tungsten film 1 is formed from the surface of the semiconductor substrate 1 at the bottom of the contact hole 14 and the gate electrode 7.
Grow 5 At this time, the selectivity collapses and the tungsten nuclei 16 grow on the surface of the aluminum oxide film 12.
【0031】次に、図4に示すように、熱リン酸溶液で
酸化アルミニウム膜12を除去することにより、タング
ステン膜15および酸化シリコン膜10を除去すること
なく、酸化アルミニウム膜12の表面に成長したタング
ステンの核16をリフトオフし、コンタクトホール14
内のみにタングステン膜15を残すことができる。Next, as shown in FIG. 4, the aluminum oxide film 12 is removed with a hot phosphoric acid solution to grow on the surface of the aluminum oxide film 12 without removing the tungsten film 15 and the silicon oxide film 10. Lifted off the nuclei 16 of the formed tungsten, and contact holes 14
The tungsten film 15 can be left only inside.
【0032】次に、半導体基板1上に配線層を形成する
ための金属膜17(アルミニウム合金膜またはタングス
テン膜)を堆積し、レジストマスクを形成した後、ドラ
イエッチングで金属膜17を加工して配線層を形成す
る。レジストマスクを除去した後、図5に示すように、
半導体基板1の表面をパッシベーション膜18で被覆す
ることにより、本実施例のDRAMが完成する。Next, a metal film 17 (aluminum alloy film or tungsten film) for forming a wiring layer is deposited on the semiconductor substrate 1, a resist mask is formed, and then the metal film 17 is processed by dry etching. A wiring layer is formed. After removing the resist mask, as shown in FIG.
The DRAM of this embodiment is completed by covering the surface of the semiconductor substrate 1 with the passivation film 18.
【0033】(実施例2)本発明の一実施例であるタン
グステンプラグを用いたDRAMの製造方法を図6を用
いて説明する。(Embodiment 2) A method of manufacturing a DRAM using a tungsten plug which is an embodiment of the present invention will be described with reference to FIG.
【0034】まず、実施例1に記載した製造方法と同様
に、半導体基板1上にメモリセル部と周辺回路部のMI
SFETおよびメモリセル部の情報蓄積用容量素子を順
次形成する。First, similar to the manufacturing method described in the first embodiment, the MI of the memory cell portion and the peripheral circuit portion is formed on the semiconductor substrate 1.
The SFET and the information storage capacitive element of the memory cell portion are sequentially formed.
【0035】次に、半導体基板1上に酸化シリコン膜1
0、窒化シリコン膜19および酸化タンタル膜20を順
次堆積する。酸化タンタル膜20はスパッタリング法で
堆積してもよく、また、CVD法あるいはスパッタリン
グ法で堆積したタンタル膜を酸化して酸化タンタル膜2
0を形成してもよい。Next, the silicon oxide film 1 is formed on the semiconductor substrate 1.
0, a silicon nitride film 19 and a tantalum oxide film 20 are sequentially deposited. The tantalum oxide film 20 may be deposited by the sputtering method, or the tantalum oxide film 2 is formed by oxidizing the tantalum film deposited by the CVD method or the sputtering method.
0 may be formed.
【0036】次に、半導体基板1上にレジストを塗布
し、これをパターニングした後、形成されたレジストマ
スクを用いて酸化タンタル膜20、窒化シリコン膜19
および酸化シリコン膜10を順次エッチングして、ゲー
ト電極7、n型半導体領域8に達するコンタクトホール
14を形成する。Next, after applying a resist on the semiconductor substrate 1 and patterning it, the tantalum oxide film 20 and the silicon nitride film 19 are formed using the formed resist mask.
Then, the silicon oxide film 10 is sequentially etched to form a contact hole 14 reaching the gate electrode 7 and the n-type semiconductor region 8.
【0037】次に、レジストマスクを除去した後、前洗
浄を行ない、引き続いて六フッ化タングステンガスをモ
ノシランガスで還元するCVD法あるいは六フッ化タン
グステンガスを水素かガスで還元するCVD法で、コン
タクトホール14の底部の半導体基板1およびゲート電
極7の表面からタングステン膜15を成長させる。この
時、選択性の崩れが生じ、酸化タンタル膜20の表面に
タングステンの核16が成長する。Next, after removing the resist mask, pre-cleaning is performed, and then contact is made by a CVD method of reducing the tungsten hexafluoride gas with monosilane gas or a CVD method of reducing the tungsten hexafluoride gas with hydrogen or gas. A tungsten film 15 is grown from the surface of the semiconductor substrate 1 and the gate electrode 7 at the bottom of the hole 14. At this time, the selectivity collapses, and the tungsten nuclei 16 grow on the surface of the tantalum oxide film 20.
【0038】次に、図示は省略するが、フッ酸溶液で酸
化タンタル膜20を除去することにより、酸化タンタル
膜20の表面に成長したタングステンの核16はリフト
オフされ、コンタクトホール14内のみにタングステン
膜15を残すことができる。窒化シリコン膜19は除去
してもよく、また、除去せずに層間絶縁膜の一部として
用いてもよい。Next, although not shown, by removing the tantalum oxide film 20 with a hydrofluoric acid solution, the tungsten nuclei 16 grown on the surface of the tantalum oxide film 20 are lifted off, and only the contact holes 14 are covered with tungsten. The membrane 15 can be left behind. The silicon nitride film 19 may be removed or may be used as a part of the interlayer insulating film without being removed.
【0039】このように、酸化タンタル膜20を除去す
る際に、酸化シリコン膜10をエッチングする溶液ある
いはガスを用いなければならなくても、酸化シリコン膜
10の表面にエッチングされない窒化シリコン膜19が
形成されているので、酸化シリコン膜10をエッチング
することなく、タングステンの核16をリフトオフする
ことができる。As described above, when removing the tantalum oxide film 20, even if a solution or gas for etching the silicon oxide film 10 has to be used, the silicon nitride film 19 which is not etched is formed on the surface of the silicon oxide film 10. Since it is formed, the tungsten nucleus 16 can be lifted off without etching the silicon oxide film 10.
【0040】次に、前記実施例1と同様、半導体基板1
上に配線層を形成するための金属膜17(アルミニウム
合金膜またはタングステン膜)を堆積し、レジストマス
クを形成した後、ドライエッチングで金属膜17を加工
して配線層を形成する。レジストマスクを除去した後、
半導体基板1の表面をパッシベーション膜18で被覆す
ることにより、本実施例のDRAMが完成する。Next, similar to the first embodiment, the semiconductor substrate 1
A metal film 17 (aluminum alloy film or tungsten film) for forming a wiring layer is deposited thereon, a resist mask is formed, and then the metal film 17 is processed by dry etching to form a wiring layer. After removing the resist mask,
The DRAM of this embodiment is completed by covering the surface of the semiconductor substrate 1 with the passivation film 18.
【0041】(実施例3)本発明の一実施例であるタン
グステンプラグを用いたDRAMの製造方法を図7を用
いて説明する。(Embodiment 3) A method of manufacturing a DRAM using a tungsten plug according to an embodiment of the present invention will be described with reference to FIG.
【0042】まず、実施例1に記載した製造方法と同様
に、半導体基板1上にメモリセル部と周辺回路部のMI
SFETおよびメモリセル部の情報蓄積用容量素子を順
次形成する。First, similarly to the manufacturing method described in the first embodiment, the MI of the memory cell portion and the peripheral circuit portion is formed on the semiconductor substrate 1.
The SFET and the information storage capacitive element of the memory cell portion are sequentially formed.
【0043】次に、半導体基板1上に酸化シリコン膜1
0と酸化タングステン膜21を順次堆積する。酸化タン
グステン膜21は、スパッタリング法で堆積してもよ
く、また、CVD法あるいはスパッタリング法で堆積し
たタングステン膜を酸化して形成してもよい。Next, the silicon oxide film 1 is formed on the semiconductor substrate 1.
0 and the tungsten oxide film 21 are sequentially deposited. The tungsten oxide film 21 may be deposited by a sputtering method, or may be formed by oxidizing a tungsten film deposited by a CVD method or a sputtering method.
【0044】次に、半導体基板1上にレジストを塗布
し、これをパターニングした後、形成されたレジストマ
スクを用いて、酸化タングステン膜21および酸化シリ
コン膜10を順次エッチングして、コンタクトホール1
4を形成する。Next, after applying a resist on the semiconductor substrate 1 and patterning the resist, the tungsten oxide film 21 and the silicon oxide film 10 are sequentially etched using the formed resist mask to form the contact hole 1
4 is formed.
【0045】次に、レジストマスクを除去した後、六フ
ッ化タングステンガスを水素ガスで還元するCVD法に
より、コンタクトホール14の底部の半導体基板1およ
びゲート電極7の表面からタングステン膜15を成長さ
せる。この時、選択性の崩れが生じ、酸化タングステン
膜21の表面にもタングステンの核16が成長する。Next, after removing the resist mask, a tungsten film 15 is grown from the surfaces of the semiconductor substrate 1 and the gate electrode 7 at the bottom of the contact hole 14 by the CVD method of reducing the tungsten hexafluoride gas with hydrogen gas. . At this time, the selectivity collapses, and the tungsten nuclei 16 grow on the surface of the tungsten oxide film 21.
【0046】しかし、酸化タングステン膜21が六フッ
化タングステンガスと反応し、フッ化酸化タングステン
となり、気化して除去されるので、酸化タングステン膜
21の表面に成長したタングステンの核がリフトオフさ
れる。これにより、コンタクトホール14内のみにタン
グステン膜15を残すことができる。However, since the tungsten oxide film 21 reacts with the tungsten hexafluoride gas to become tungsten fluorinated oxide and is vaporized and removed, the tungsten nuclei grown on the surface of the tungsten oxide film 21 are lifted off. As a result, the tungsten film 15 can be left only in the contact hole 14.
【0047】次に、前記実施例1と同様、半導体基板1
上に配線層を形成するための金属膜17(アルミニウム
合金膜またはタングステン膜)を堆積し、レジストマス
クを形成した後、ドライエッチングで金属膜17を加工
する。レジストマスクを除去した後、半導体基板1の表
面をパッシベーション膜18で被覆することにより、本
実施例のDRAMが完成する。Next, similar to the first embodiment, the semiconductor substrate 1
After depositing a metal film 17 (aluminum alloy film or a tungsten film) for forming a wiring layer thereon and forming a resist mask, the metal film 17 is processed by dry etching. After removing the resist mask, the surface of the semiconductor substrate 1 is covered with the passivation film 18 to complete the DRAM of this embodiment.
【0048】(実施例4)本発明の一実施例であるタン
グステンプラグを用いたDRAMの製造方法を図8およ
び図9を用いて説明する。(Embodiment 4) A method of manufacturing a DRAM using a tungsten plug according to an embodiment of the present invention will be described with reference to FIGS.
【0049】まず、図8に示すように実施例1に記載し
た製造方法と同様に、半導体基板1上にメモリセル部と
周辺回路部のMISFETおよびメモリセル部の情報蓄
積用容量素子を順次形成する。First, as shown in FIG. 8, similarly to the manufacturing method described in the first embodiment, MISFETs in the memory cell portion and the peripheral circuit portion and the information storage capacitor element in the memory cell portion are sequentially formed on the semiconductor substrate 1. To do.
【0050】次に、半導体基板1上に酸化シリコン膜1
0、窒化チタン膜22および酸化タングステン膜21を
順次堆積する。酸化タングステン膜21は、スパッタリ
ング法で堆積してもよく、また、CVD法あるいはスパ
ッタリング法で堆積したタングステン膜を酸化して形成
してもよい。Next, the silicon oxide film 1 is formed on the semiconductor substrate 1.
0, a titanium nitride film 22 and a tungsten oxide film 21 are sequentially deposited. The tungsten oxide film 21 may be deposited by a sputtering method, or may be formed by oxidizing a tungsten film deposited by a CVD method or a sputtering method.
【0051】次に、半導体基板1上にレジストを塗布
し、パターニングした後、形成されたレジストマスクを
用いて、酸化タングステン膜21、窒化チタン膜22お
よび酸化シリコン膜10を順次エッチングして、コンタ
クトホール14を形成する。Next, after applying a resist on the semiconductor substrate 1 and patterning it, the tungsten oxide film 21, the titanium nitride film 22 and the silicon oxide film 10 are sequentially etched using the formed resist mask to make contact. The hole 14 is formed.
【0052】次に、レジストマスクを除去した後、六フ
ッ化タングステンガスを水素ガスで還元するCVD法に
より、コンタクトホール14の底部の半導体基板1およ
びゲート電極7の表面からタングステン膜15を成長さ
せる。この時、選択性の崩れが生じ、酸化タングステン
膜21の表面にもタングステンの核16が成長する。Next, after removing the resist mask, a tungsten film 15 is grown from the surfaces of the semiconductor substrate 1 and the gate electrode 7 at the bottom of the contact hole 14 by the CVD method of reducing the tungsten hexafluoride gas with hydrogen gas. . At this time, the selectivity collapses, and the tungsten nuclei 16 grow on the surface of the tungsten oxide film 21.
【0053】しかし、酸化タングステン膜21が六フッ
化タングステンガスと反応し、フッ化酸化タングステン
となり、気化して除去されるので、酸化タングステン膜
21の表面に成長したタングステンの核16がリフトオ
フされる。However, since the tungsten oxide film 21 reacts with the tungsten hexafluoride gas and becomes tungsten fluorinated oxide, which is vaporized and removed, the tungsten nuclei 16 grown on the surface of the tungsten oxide film 21 are lifted off. .
【0054】次に、図9に示すように、酸化タングステ
ン膜21が完全に除去された後も引き続き、六フッ化タ
ングステンガスを水素ガスで還元するCVD法で、配線
層として用いるタングステン膜23を窒化チタン膜22
の表面に堆積する。水素還元CVD法では、タングステ
ン膜23は酸化シリコン膜10の表面には堆積しにくい
が、窒化チタン膜22の表面には堆積できるので、窒化
チタン膜22が接着層となり、タングステン膜23を半
導体基板1上の全面に堆積することができる。Next, as shown in FIG. 9, even after the tungsten oxide film 21 is completely removed, the tungsten film 23 used as the wiring layer is continuously formed by the CVD method of reducing the tungsten hexafluoride gas with hydrogen gas. Titanium nitride film 22
Deposit on the surface of. In the hydrogen reduction CVD method, the tungsten film 23 is hard to be deposited on the surface of the silicon oxide film 10, but it can be deposited on the surface of the titanium nitride film 22, so that the titanium nitride film 22 serves as an adhesive layer and the tungsten film 23 serves as the semiconductor substrate. Can be deposited over the entire surface.
【0055】次に、レジストマスクを形成した後、ドラ
イエッチングでタングステン膜23を加工して配線層を
形成する。レジストを除去した後、半導体基板1の表面
をパッシベーション膜で被覆することにより、本実施例
のDRAMが完成する。Next, after forming a resist mask, the tungsten film 23 is processed by dry etching to form a wiring layer. After removing the resist, the surface of the semiconductor substrate 1 is covered with a passivation film to complete the DRAM of this embodiment.
【0056】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.
【0057】例えば、前記実施例1ではタングステンの
核をリフトオフする膜に酸化アルミニウム膜を用いた
が、酸化タングステン膜、酸化チタン膜、酸化モリブデ
ン膜もしくは酸化銅膜などの金属酸化膜あるいはこれら
金属酸化膜の組み合わせから構成される積層金属酸化膜
を用いても、同様な効果が得られる。For example, although the aluminum oxide film is used as the film for lifting off the nuclei of tungsten in the first embodiment, a metal oxide film such as a tungsten oxide film, a titanium oxide film, a molybdenum oxide film or a copper oxide film, or a metal oxide film of these metals is used. The same effect can be obtained by using a laminated metal oxide film composed of a combination of films.
【0058】また、前記実施例1ではタングステンの核
をリフトオフする膜に酸化アルミニウム膜を用いたが、
モリブデン膜などの金属膜または窒化シリコン膜を用い
ても同様な効果が得られる。Although the aluminum oxide film is used as the film for lifting off the nuclei of tungsten in the first embodiment,
The same effect can be obtained by using a metal film such as a molybdenum film or a silicon nitride film.
【0059】また、前記実施例4では、配線層となるタ
ングステン膜を形成する際の接着層に窒化チタン膜を用
いたが、アルミニウム膜またはタングステンシリサイド
膜を用いても同様な効果が得られる。In the fourth embodiment, the titanium nitride film is used as the adhesive layer when forming the tungsten film to be the wiring layer, but the same effect can be obtained by using the aluminum film or the tungsten silicide film.
【0060】また、前記実施例では、半導体基板と配線
層あるいはゲート電極と配線層を接続するためのコンタ
クトホール内に形成したタングステンプラグを有する半
導体集積回路装置の製造方法を説明したが、多層配線に
おいて金属膜(アルミニウム合金膜あるいはタングステ
ン膜)から成る下層配線層と上層配線層を接続するコン
タクトホールに形成したタングステンプラグを有する半
導体集積回路装置の製造方法にも適用可能である。In the above embodiment, the method of manufacturing the semiconductor integrated circuit device having the tungsten plug formed in the contact hole for connecting the semiconductor substrate and the wiring layer or the gate electrode and the wiring layer has been described. The method is also applicable to a method of manufacturing a semiconductor integrated circuit device having a tungsten plug formed in a contact hole connecting a lower wiring layer made of a metal film (aluminum alloy film or a tungsten film) and an upper wiring layer.
【0061】さらに、前記実施例では、DRAMの製造
方法を説明したが、タングステンプラグを有するMOS
LSIおよびバイポーラLSIにも適用可能である。Further, in the above embodiment, the method of manufacturing the DRAM has been described, but the MOS having the tungsten plug is used.
It is also applicable to LSI and bipolar LSI.
【0062】[0062]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.
【0063】本発明によれば、選択性の崩れによって成
長したタングステンの核を全て除去できるので、層間絶
縁膜上にタングステンの核のないタングステンプラグが
形成でき、タングステンプラグ技術の選択性の崩れに起
因した配線のショートや断線が防止され、製品の歩留ま
りが向上する。According to the present invention, since all the nuclei of tungsten grown due to the collapse of the selectivity can be removed, it is possible to form a tungsten plug without a nucleus of tungsten on the interlayer insulating film, and the selectivity of the tungsten plug technology is deteriorated. The resulting wiring short circuit and disconnection are prevented, and the product yield is improved.
【0064】また、本発明によれば、タングステンプラ
グの形成と選択性の崩れによって成長したタングステン
の核の除去が同時に行なえるので、従来技術と比べて製
造工程を増すことなく、選択性の崩れにより生じたタン
グステンの核のないタングステンプラグを形成すること
が可能となる。Further, according to the present invention, since the formation of the tungsten plug and the removal of the nuclei of the grown tungsten due to the collapse of the selectivity can be performed at the same time, the selectivity is destroyed without increasing the manufacturing process as compared with the prior art. It is possible to form a tungsten plug having no tungsten nucleus generated by the above.
【0065】また、本発明によれば、タングステンプラ
グの形成と選択性の崩れによって成長したタングステン
の核の除去を同時に行なった後、連続して配線層を形成
できるので、従来技術と比べて製造工程を増すことな
く、選択性の崩れにより生じたタングステンの核のない
タングステンプラグと配線層を形成することが可能とな
る。Further, according to the present invention, since the formation of the tungsten plug and the removal of the nuclei of the tungsten grown due to the collapse of the selectivity are simultaneously performed, the wiring layer can be continuously formed, so that the manufacturing method as compared with the prior art is improved. It is possible to form a tungsten plug and a wiring layer having no tungsten nucleus generated due to the loss of selectivity without increasing the number of steps.
【0066】また、本発明によれば、選択性の崩れによ
って成長したタングステンの核が除去できるので、タン
グステンの核の成長を防止するために狭く限定されてい
るタングステンプラグの形成条件が広くなる。Further, according to the present invention, since the nuclei of tungsten that have grown due to the loss of selectivity can be removed, the conditions for forming the tungsten plug, which is narrowly limited to prevent the growth of tungsten nuclei, become wider.
【図1】本発明の一実施例であるDRAMの製造工程を
示す半導体基板の要部断面図である。FIG. 1 is a fragmentary cross-sectional view of a semiconductor substrate showing a manufacturing process of a DRAM which is an embodiment of the present invention.
【図2】本発明の一実施例であるDRAMの製造工程を
示す半導体基板の要部断面図である。FIG. 2 is a cross-sectional view of essential parts of a semiconductor substrate showing a manufacturing process of a DRAM which is an embodiment of the present invention.
【図3】本発明の一実施例であるDRAMの製造工程を
示す半導体基板の要部断面図である。FIG. 3 is a fragmentary cross-sectional view of a semiconductor substrate showing a manufacturing process of a DRAM which is an embodiment of the present invention.
【図4】本発明の一実施例であるDRAMの製造工程を
示す半導体基板の要部断面図である。FIG. 4 is a cross-sectional view of essential parts of a semiconductor substrate showing a manufacturing process of a DRAM which is an embodiment of the present invention.
【図5】本発明の一実施例であるDRAMの製造工程を
示す半導体基板の要部断面図である。FIG. 5 is a fragmentary cross-sectional view of a semiconductor substrate showing a manufacturing process of a DRAM which is an embodiment of the present invention.
【図6】本発明の他の実施例であるDRAMの製造工程
を示す半導体基板の要部断面図である。FIG. 6 is a fragmentary cross-sectional view of a semiconductor substrate showing a manufacturing process of a DRAM which is another embodiment of the present invention.
【図7】本発明の他の実施例であるDRAMの製造工程
を示す半導体基板の要部断面図である。FIG. 7 is a fragmentary cross-sectional view of a semiconductor substrate showing a manufacturing process of a DRAM which is another embodiment of the present invention.
【図8】本発明の他の実施例であるDRAMの製造工程
を示す半導体基板の要部断面図である。FIG. 8 is a fragmentary cross-sectional view of a semiconductor substrate showing a manufacturing process of a DRAM which is another embodiment of the present invention.
【図9】本発明の他の実施例であるDRAMの製造工程
を示す半導体基板の要部断面図である。FIG. 9 is a fragmentary cross-sectional view of a semiconductor substrate showing a manufacturing process of a DRAM which is another embodiment of the present invention.
1 半導体基板 2 n型ウエル 3 p型ウエル 4 フィールド絶縁膜 5 ゲート絶縁膜 6 酸化シリコン膜 7 ゲート電極 8 n型半導体領域 9 サイドウォールスペーサ 10 酸化シリコン膜 11 アルミニウム膜 12 酸化アルミニウム膜 13 レジストマスク 14 コンタクトホール 15 タングステン膜 16 タングステンの核 17 金属膜 18 パッシベーション膜 19 窒化シリコン膜 20 酸化タンタル膜 21 酸化タングステン膜 22 窒化チタン膜 23 タングステン膜 1 semiconductor substrate 2 n-type well 3 p-type well 4 field insulating film 5 gate insulating film 6 silicon oxide film 7 gate electrode 8 n-type semiconductor region 9 sidewall spacer 10 silicon oxide film 11 aluminum film 12 aluminum oxide film 13 resist mask 14 Contact hole 15 Tungsten film 16 Tungsten nucleus 17 Metal film 18 Passivation film 19 Silicon nitride film 20 Tantalum oxide film 21 Tungsten oxide film 22 Titanium nitride film 23 Tungsten film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/3205
Claims (6)
配線層間を接続するコンタクトホール内にタングステン
プラグを形成する半導体集積回路装置の製造方法であっ
て、層間絶縁膜の上に金属酸化膜を形成する工程、前記
金属酸化膜と前記層間絶縁膜をエッチングしてコンタク
トホールを形成する工程、CVD法により選択的に前記
コンタクトホール内にタングステン膜を埋め込む工程、
前記金属酸化膜を選択的に除去する工程を有することを
特徴とする半導体集積回路装置の製造方法。1. A method of manufacturing a semiconductor integrated circuit device, wherein a tungsten plug is formed in a contact hole connecting a semiconductor element and a wiring layer or between upper and lower wiring layers, wherein a metal oxide film is formed on an interlayer insulating film. A step of forming a contact hole by etching the metal oxide film and the interlayer insulating film, a step of selectively burying a tungsten film in the contact hole by a CVD method,
A method of manufacturing a semiconductor integrated circuit device, comprising the step of selectively removing the metal oxide film.
膜、酸化タンタル膜、酸化タングステン膜、酸化チタン
膜、酸化モリブデン膜または酸化銅膜であることを特徴
とする請求項1記載の半導体集積回路装置の製造方法。2. The semiconductor integrated circuit device according to claim 1, wherein the metal oxide film is an aluminum oxide film, a tantalum oxide film, a tungsten oxide film, a titanium oxide film, a molybdenum oxide film, or a copper oxide film. Manufacturing method.
ガスのシリコン還元CVD法または六フッ化タングステ
ンガスの水素還元CVD法であることを特徴とする請求
項1記載の半導体集積回路装置の製造方法。3. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the CVD method is a silicon reduction CVD method of tungsten hexafluoride gas or a hydrogen reduction CVD method of tungsten hexafluoride gas. .
クトホール内にタングステンプラグを形成する半導体集
積回路装置の製造方法であって、層間絶縁膜の上に酸化
タングステン膜を形成する工程、前記酸化タングステン
膜と前記層間絶縁膜をエッチングしてコンタクトホール
を形成する工程、六フッ化タングステンガスの水素還元
CVD法により選択的に前記コンタクトホール内にタン
グステン膜を埋め込むと同時に、前記酸化タングステン
膜を除去する工程を有することを特徴とする半導体集積
回路装置の製造方法。4. A method of manufacturing a semiconductor integrated circuit device, comprising forming a tungsten plug in a contact hole connecting a semiconductor element and a wiring layer, the method comprising forming a tungsten oxide film on an interlayer insulating film, A step of etching the tungsten film and the interlayer insulating film to form a contact hole, and selectively burying the tungsten film in the contact hole and removing the tungsten oxide film by a hydrogen reduction CVD method of tungsten hexafluoride gas A method of manufacturing a semiconductor integrated circuit device, comprising:
クトホール内にタングステンプラグを形成する半導体集
積回路装置の製造方法であって、層間絶縁膜の上に接着
層と酸化タングステン膜を形成する工程、前記酸化タン
グステン膜、前記接着層および前記層間絶縁膜をエッチ
ングしてコンタクトホールを形成する工程、六フッ化タ
ングステンガスの水素還元CVD法により選択的に前記
コンタクトホール内にタングステン膜を埋め込むと同時
に、前記酸化タングステン膜を除去した後、連続して六
フッ化タングステンガスの水素還元CVD法により前記
接着層の上にタングステン膜を堆積する工程を有するこ
とを特徴とする半導体集積回路装置の製造方法。5. A method of manufacturing a semiconductor integrated circuit device, wherein a tungsten plug is formed in a contact hole connecting a semiconductor element and a wiring layer, the step of forming an adhesive layer and a tungsten oxide film on an interlayer insulating film. A step of etching the tungsten oxide film, the adhesive layer, and the interlayer insulating film to form a contact hole, and selectively burying the tungsten film in the contact hole by a hydrogen reduction CVD method of tungsten hexafluoride gas. A method for manufacturing a semiconductor integrated circuit device, comprising the steps of: after removing the tungsten oxide film, successively depositing a tungsten film on the adhesive layer by a hydrogen reduction CVD method of tungsten hexafluoride gas. .
ウム膜またはタングステンシリサイド膜であることを特
徴とする請求項5記載の半導体集積回路装置の製造方
法。6. The method of manufacturing a semiconductor integrated circuit device according to claim 5, wherein the adhesive layer is a titanium nitride film, an aluminum film or a tungsten silicide film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15985094A JPH0831932A (en) | 1994-07-12 | 1994-07-12 | Manufacture of semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15985094A JPH0831932A (en) | 1994-07-12 | 1994-07-12 | Manufacture of semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0831932A true JPH0831932A (en) | 1996-02-02 |
Family
ID=15702604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15985094A Pending JPH0831932A (en) | 1994-07-12 | 1994-07-12 | Manufacture of semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0831932A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6613680B2 (en) | 2000-07-24 | 2003-09-02 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device |
US7514791B2 (en) | 2002-09-27 | 2009-04-07 | Medtronic Minimed, Inc. | High reliability multilayer circuit substrates |
US7781328B2 (en) | 2002-09-27 | 2010-08-24 | Medtronic Minimed, Inc. | Multilayer substrate |
US8003513B2 (en) | 2002-09-27 | 2011-08-23 | Medtronic Minimed, Inc. | Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures |
WO2019044601A1 (en) * | 2017-08-29 | 2019-03-07 | セントラル硝子株式会社 | Method for processing tungsten oxide and method for producing tungsten hexafluoride |
US10366997B2 (en) | 2015-04-01 | 2019-07-30 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
CN111566786A (en) * | 2017-12-14 | 2020-08-21 | 应用材料公司 | Method for etching metal oxide with less etching residue |
US10886390B2 (en) | 2018-08-30 | 2021-01-05 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
KR20220004014A (en) | 2020-06-30 | 2022-01-11 | 주식회사 히타치하이테크 | Etching processing method and etching processing apparatus |
-
1994
- 1994-07-12 JP JP15985094A patent/JPH0831932A/en active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6613680B2 (en) | 2000-07-24 | 2003-09-02 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device |
US7514791B2 (en) | 2002-09-27 | 2009-04-07 | Medtronic Minimed, Inc. | High reliability multilayer circuit substrates |
US7659194B2 (en) | 2002-09-27 | 2010-02-09 | Medtronic Minimed, Inc. | High reliability multilayer circuit substrates and methods for their formation |
US7781328B2 (en) | 2002-09-27 | 2010-08-24 | Medtronic Minimed, Inc. | Multilayer substrate |
US8003513B2 (en) | 2002-09-27 | 2011-08-23 | Medtronic Minimed, Inc. | Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures |
JP2009246401A (en) * | 2003-09-26 | 2009-10-22 | Medtronic Minimed Inc | Method of forming highly reliable multi-layer circuit board |
US10763268B2 (en) | 2015-04-01 | 2020-09-01 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
US10366997B2 (en) | 2015-04-01 | 2019-07-30 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
WO2019044601A1 (en) * | 2017-08-29 | 2019-03-07 | セントラル硝子株式会社 | Method for processing tungsten oxide and method for producing tungsten hexafluoride |
CN111566786A (en) * | 2017-12-14 | 2020-08-21 | 应用材料公司 | Method for etching metal oxide with less etching residue |
JP2021507509A (en) * | 2017-12-14 | 2021-02-22 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Etching method for metal oxides with little etching residue |
KR20230004874A (en) * | 2017-12-14 | 2023-01-06 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods of etching metal oxides with less etch residue |
CN111566786B (en) * | 2017-12-14 | 2024-03-15 | 应用材料公司 | Method for etching metal oxide with less etching residue |
US10886390B2 (en) | 2018-08-30 | 2021-01-05 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
US11569372B2 (en) | 2018-08-30 | 2023-01-31 | Fuji Electric Co., Ltd. | Semiconductor device |
US12125901B2 (en) | 2018-08-30 | 2024-10-22 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
KR20220004014A (en) | 2020-06-30 | 2022-01-11 | 주식회사 히타치하이테크 | Etching processing method and etching processing apparatus |
US11901192B2 (en) | 2020-06-30 | 2024-02-13 | Hitachi High-Tech Corporation | Etching processing method and etching processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8580666B2 (en) | Methods of forming conductive contacts | |
JP2978748B2 (en) | Method for manufacturing semiconductor device | |
JPH02288335A (en) | Manufacture of tungsten contact and semiconductor device | |
JP2757927B2 (en) | Method of interconnecting spaced silicon regions on a semiconductor substrate | |
JPH11251457A (en) | Semiconductor device, memory cell and its forming method | |
JP3626773B2 (en) | Conductive layer of semiconductor device, MOSFET, and manufacturing method thereof | |
JP3102405B2 (en) | Method for manufacturing semiconductor device | |
JPH10308360A (en) | Manufacture of semiconductor device | |
JP2679579B2 (en) | Method for manufacturing semiconductor device | |
JPH0831932A (en) | Manufacture of semiconductor integrated circuit device | |
US6559043B1 (en) | Method for electrical interconnection employing salicide bridge | |
KR100212689B1 (en) | Method for forming a contact plug | |
JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3093620B2 (en) | Method for manufacturing semiconductor device | |
JP2001284534A (en) | Circuit manufacturing method and circuit device | |
JPH056866A (en) | Manufacture of semiconductor device | |
JPH06236972A (en) | Formation of layer insulating film | |
JPH11163176A (en) | Manufacture of semiconductor device | |
WO1998037583A1 (en) | Method for manufacturing semiconductor device | |
KR0171315B1 (en) | Silicide forming method of semiconductor device | |
JPH06208968A (en) | Manufacture of semiconductor device | |
JP2522373B2 (en) | Semiconductor substrate manufacturing method | |
KR100853459B1 (en) | Method of decrease contact resistance in semiconductor device | |
JPH07240461A (en) | Fabrication of semiconductor device | |
JP2001156169A (en) | Manufacturing method for semiconductor integrated circuit device |