JPH0831856B2 - 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 - Google Patents
故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法Info
- Publication number
- JPH0831856B2 JPH0831856B2 JP4168828A JP16882892A JPH0831856B2 JP H0831856 B2 JPH0831856 B2 JP H0831856B2 JP 4168828 A JP4168828 A JP 4168828A JP 16882892 A JP16882892 A JP 16882892A JP H0831856 B2 JPH0831856 B2 JP H0831856B2
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- signal
- line
- input
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ・システム
が誤動作を生じてから次の誤動作を生じるまでの間の平
均時間を増加するための方法及び装置に係り、より詳細
に言えば、1本の信号ラインを多数の信号ラインについ
ての予備のラインとして使用可能にする技術に関する。
が誤動作を生じてから次の誤動作を生じるまでの間の平
均時間を増加するための方法及び装置に係り、より詳細
に言えば、1本の信号ラインを多数の信号ラインについ
ての予備のラインとして使用可能にする技術に関する。
【０００２】
【従来の技術】予備の信号ラインは軍用のアプリケーシ
ヨン及び商用のアプリケーシヨンの両方の分野において
システム(コンピュータ、信号処理装置)の可用性を向上
するためにしばしば使用されている。軍用の或る種の航
空電子機器はクリチカル信号ライン(臨界的な信号ライ
ン)を完全に複製した信号ラインを使用している。
ヨン及び商用のアプリケーシヨンの両方の分野において
システム(コンピュータ、信号処理装置)の可用性を向上
するためにしばしば使用されている。軍用の或る種の航
空電子機器はクリチカル信号ライン(臨界的な信号ライ
ン)を完全に複製した信号ラインを使用している。
【０００３】このタイプの問題解決方法は故障したライ
ンを隔離する要求をほぼ満足させるけれども、複数の高
性能プロセッサに対して十分な帯域幅を与えるために信
号ラインの数を増加すると、多数のコネクタ・ピンを必
要とする問題や配線数が多数になる問題を生じる。例え
ば、29本の信号ラインを有する16ビット・バスは予備の
信号ラインの全ての要素を使用した場合、合計58本のラ
インを必要とする。32ビット・バスは同じ解決方法を用
いた場合合計116本ものラインを必要とする。残念なこ
とには、従来の多くの装置においては、信号ラインのす
べてを複製した信号ラインを設けるための空間的な余裕
がない。
ンを隔離する要求をほぼ満足させるけれども、複数の高
性能プロセッサに対して十分な帯域幅を与えるために信
号ラインの数を増加すると、多数のコネクタ・ピンを必
要とする問題や配線数が多数になる問題を生じる。例え
ば、29本の信号ラインを有する16ビット・バスは予備の
信号ラインの全ての要素を使用した場合、合計58本のラ
インを必要とする。32ビット・バスは同じ解決方法を用
いた場合合計116本ものラインを必要とする。残念なこ
とには、従来の多くの装置においては、信号ラインのす
べてを複製した信号ラインを設けるための空間的な余裕
がない。
【０００４】上述の方法に代替する他の従来の方法は選
択された複数の信号ラインを含む1組の信号ラインに対
して1本の予備信号ラインを与える方法である。例え
ば、1本の予備信号ラインはメモリ及びプロセッサの間
に39本の信号ラインを与えることができる。若し39本の
信号ラインの内の1本が故障したならば、通常の状態に
おいて故障ラインに割り当てられるビットは予備信号ラ
インに切り換えられて通常の動作が再開される。幾つか
の故障ラインの内の何れか1本の故障ラインを効果的に
置き換えるために、1本の予備信号ラインを用いる場合
の主たる問題は故障したラインからの信号を再度経路付
けするために生じる性能低下の問題である。図1及び図2
は16本の信号ライン(ライン番号1乃至16)に適用された
予備信号ラインの従来の切り換え技術を説明するための
図である。故障した信号ラインは故障に関連した入力信
号(信号A乃至信号P)を選択することによりバイパスさ
れ、予備の信号ライン20により選択された信号を通過さ
せる。
択された複数の信号ラインを含む1組の信号ラインに対
して1本の予備信号ラインを与える方法である。例え
ば、1本の予備信号ラインはメモリ及びプロセッサの間
に39本の信号ラインを与えることができる。若し39本の
信号ラインの内の1本が故障したならば、通常の状態に
おいて故障ラインに割り当てられるビットは予備信号ラ
インに切り換えられて通常の動作が再開される。幾つか
の故障ラインの内の何れか1本の故障ラインを効果的に
置き換えるために、1本の予備信号ラインを用いる場合
の主たる問題は故障したラインからの信号を再度経路付
けするために生じる性能低下の問題である。図1及び図2
は16本の信号ライン(ライン番号1乃至16)に適用された
予備信号ラインの従来の切り換え技術を説明するための
図である。故障した信号ラインは故障に関連した入力信
号(信号A乃至信号P)を選択することによりバイパスさ
れ、予備の信号ライン20により選択された信号を通過さ
せる。
【０００５】16本の信号ラインの内の各4本の信号ライ
ンは4つのマルチプレクサ22、24、26及び28に夫々接続
されている。エラー検出ロジック回路に接続されたレジ
スタ(図示せず)からの選択信号S0及びS1は信号ラインの
故障が検出された時に、4つの信号の内のどの信号がマ
ルチプレクサ22、24、26、28に出力されるかを制御す
る。これらの4つのマルチプレクサの各々からの出力は
他の4:1マルチプレクサ30に入力される。上述のレジス
タからの選択信号S2及びS3は4つの入力の内のどの入力
が予備ライン20を介して転送されるかを決定する。
ンは4つのマルチプレクサ22、24、26及び28に夫々接続
されている。エラー検出ロジック回路に接続されたレジ
スタ(図示せず)からの選択信号S0及びS1は信号ラインの
故障が検出された時に、4つの信号の内のどの信号がマ
ルチプレクサ22、24、26、28に出力されるかを制御す
る。これらの4つのマルチプレクサの各々からの出力は
他の4:1マルチプレクサ30に入力される。上述のレジス
タからの選択信号S2及びS3は4つの入力の内のどの入力
が予備ライン20を介して転送されるかを決定する。
【０００６】ライン番号1乃至16の各々の出力側におい
て、2:1マルチプレクサ32がある(16個のマルチプレクサ
の内の2つだけが示されている)。4:16デコーダ(図示せ
ず)によって与えられた選択信号SEL0乃至SEL15は故障し
た信号ラインの位置に予備信号ライン20の信号を出力さ
せるために2:1マルチプレクサを切り換える。
て、2:1マルチプレクサ32がある(16個のマルチプレクサ
の内の2つだけが示されている)。4:16デコーダ(図示せ
ず)によって与えられた選択信号SEL0乃至SEL15は故障し
た信号ラインの位置に予備信号ライン20の信号を出力さ
せるために2:1マルチプレクサを切り換える。
【０００７】予備の信号ライン対通常の信号ラインの比
率が増加すると、故障した信号ラインを通る信号を予備
信号ラインに経路付けるために必要とされるマルチプレ
クサのレベルの数が増加する。マルチプレクサのレベル
数の増加によって生じる付加的な遅延はクリチカル信号
ラインの遅延の一部となり、マシン・サイクルに適合さ
れねばならない。4:1マルチプレクサにおいて、58本の
ライン・バスのための空間を与えるために3つのレベル
が必要とされる。代表的なVLSIのデバイスにおいて、こ
のマルチプレクサのトリーは配線妨害(wire blockage)
を生じ、長い配線を必要とし、伝播遅延が更に増加す
る。更に、予備信号ラインは受け取り側のすべての信号
ラインに跨がって配分されねばならないから、予備信号
ラインは長くなりその結果、伝播遅延が増加する。
率が増加すると、故障した信号ラインを通る信号を予備
信号ラインに経路付けるために必要とされるマルチプレ
クサのレベルの数が増加する。マルチプレクサのレベル
数の増加によって生じる付加的な遅延はクリチカル信号
ラインの遅延の一部となり、マシン・サイクルに適合さ
れねばならない。4:1マルチプレクサにおいて、58本の
ライン・バスのための空間を与えるために3つのレベル
が必要とされる。代表的なVLSIのデバイスにおいて、こ
のマルチプレクサのトリーは配線妨害(wire blockage)
を生じ、長い配線を必要とし、伝播遅延が更に増加す
る。更に、予備信号ラインは受け取り側のすべての信号
ラインに跨がって配分されねばならないから、予備信号
ラインは長くなりその結果、伝播遅延が増加する。
【０００８】従って、故障した信号ラインを置き換える
場合にインターフエースのクリチカル信号路に対する影
響が小さくしかも配線の複雑さが従来の方法よりも簡易
化された経済的な技術が望まれる。
場合にインターフエースのクリチカル信号路に対する影
響が小さくしかも配線の複雑さが従来の方法よりも簡易
化された経済的な技術が望まれる。
【０００９】
【発明が解決しようとする課題】本発明の目的は故障し
た信号ラインを置き換える時に、信号ラインの長さ及び
配線の複雑さに与える影響が小さい信号ラインの置換方
法及び信号ラインの置換装置を提供することにある。
た信号ラインを置き換える時に、信号ラインの長さ及び
配線の複雑さに与える影響が小さい信号ラインの置換方
法及び信号ラインの置換装置を提供することにある。
【００１０】本発明の他の目的はコンピュータ・システ
ムが故障してから次の故障までの間の平均時間を長くす
るための冗長信号ラインを与える回路を提供することに
ある。
ムが故障してから次の故障までの間の平均時間を長くす
るための冗長信号ラインを与える回路を提供することに
ある。
【００１１】
【課題を解決するための手段】上述の目的及び利点は複
数本の信号ラインの内の信号ラインを置き換えるために
使用することのできる単一の予備信号ラインを設けるこ
とによって達成することができる。本発明の下で、エラ
ー検出ロジック回路により制御される2:1マルチプレク
サの組み合せを使用することによって、故障した信号ラ
インは非動作状態に容易に切り換えることができ、そし
て信号ラインの長さを著しく増加することなく故障した
信号ラインの置換を与えるために故障していない残りの
信号ラインは1ビット位置だけシフトされる。
数本の信号ラインの内の信号ラインを置き換えるために
使用することのできる単一の予備信号ラインを設けるこ
とによって達成することができる。本発明の下で、エラ
ー検出ロジック回路により制御される2:1マルチプレク
サの組み合せを使用することによって、故障した信号ラ
インは非動作状態に容易に切り換えることができ、そし
て信号ラインの長さを著しく増加することなく故障した
信号ラインの置換を与えるために故障していない残りの
信号ラインは1ビット位置だけシフトされる。
【００１２】
【実施例】本発明の予備信号ラインの切換え装置の実施
例が図3及び図4に示されている。送り側、即ち入力側に
おいて、従来の装置(図1)のマルチプレクサのトリーは
入力信号A乃至Eの夫々のところで2:1マルチプレクサに
よって置き換えられている。これらのマルチプレクサは
参照数字201乃至206が付されている。この構造は配線の
複雑さと信号の伝播遅延とを減小する。境界走査を与え
るためにレジスタが必要とされる代表的な装置において
2:1マルチプレクサの機能はデバイスのサイズに対する
影響または伝播遅延に対する影響が殆どないレジスタに
組み込むことができる。
例が図3及び図4に示されている。送り側、即ち入力側に
おいて、従来の装置(図1)のマルチプレクサのトリーは
入力信号A乃至Eの夫々のところで2:1マルチプレクサに
よって置き換えられている。これらのマルチプレクサは
参照数字201乃至206が付されている。この構造は配線の
複雑さと信号の伝播遅延とを減小する。境界走査を与え
るためにレジスタが必要とされる代表的な装置において
2:1マルチプレクサの機能はデバイスのサイズに対する
影響または伝播遅延に対する影響が殆どないレジスタに
組み込むことができる。
【００１３】従来技術による入力回路または出力回路に
比べて、本発明の回路の数は増加しない。2:1マルチプ
レクサ230、232、234、236及び238は夫々、信号A乃至E
に対応している。然しながら、予備ライン215は他のす
べてのラインに使用可能にされる必要はないから、伝播
遅延及び配線の複雑さは減小される。信号の伝播遅延の
合計は予備ラインの使用または不使用に拘らず一定であ
る。また、伝播遅延はこの1本の付加的なラインにより
予備の利益を受けるラインの数に対して関数関係を持た
ない。
比べて、本発明の回路の数は増加しない。2:1マルチプ
レクサ230、232、234、236及び238は夫々、信号A乃至E
に対応している。然しながら、予備ライン215は他のす
べてのラインに使用可能にされる必要はないから、伝播
遅延及び配線の複雑さは減小される。信号の伝播遅延の
合計は予備ラインの使用または不使用に拘らず一定であ
る。また、伝播遅延はこの1本の付加的なラインにより
予備の利益を受けるラインの数に対して関数関係を持た
ない。
【００１４】図3の実施例は通常の動作において信号ラ
インの番号1乃至5(ライン210、211、212、213、214)を
通って経路付けされる5つの信号に用いるための装置で
ある。信号ライン番号6 (215)、即ち予備信号ラインは
通常の動作では使用されない。この回路の動作中におい
て、若し信号ライン番号3 (212)が図示した経路中のど
こかで故障したならば、マルチプレクサ204及び205の選
択ラインSEL3及びSEL4を付勢することによって、故障し
た信号ラインをバイパスすることができる。信号A及びB
はそれらの元来の信号ライン、ライン番号1 (210)及び
ライン番号2 (211)を依然として使用し、信号C、D及びE
はライン番号4 (213)、ライン番号5 (214)及びライン番
号6 (215)に夫々シフトされる。同時に、受け取り側の
マルチプレクサ234、236及び238はシフトされた信号を
訂正された出力ラインにインターフエースさせるため
に、選択ラインSEL3、SEL4及びSEL5上の同じロジック選
択信号によって切り換えられる。この実施例の方法は任
意の数の信号ラインを含むように拡張することができ
る。実際のライン数はシステム構成と前の故障から次の
故障の間の平均時間を所望の平均時間に選ぶこととによ
って決定される。
インの番号1乃至5(ライン210、211、212、213、214)を
通って経路付けされる5つの信号に用いるための装置で
ある。信号ライン番号6 (215)、即ち予備信号ラインは
通常の動作では使用されない。この回路の動作中におい
て、若し信号ライン番号3 (212)が図示した経路中のど
こかで故障したならば、マルチプレクサ204及び205の選
択ラインSEL3及びSEL4を付勢することによって、故障し
た信号ラインをバイパスすることができる。信号A及びB
はそれらの元来の信号ライン、ライン番号1 (210)及び
ライン番号2 (211)を依然として使用し、信号C、D及びE
はライン番号4 (213)、ライン番号5 (214)及びライン番
号6 (215)に夫々シフトされる。同時に、受け取り側の
マルチプレクサ234、236及び238はシフトされた信号を
訂正された出力ラインにインターフエースさせるため
に、選択ラインSEL3、SEL4及びSEL5上の同じロジック選
択信号によって切り換えられる。この実施例の方法は任
意の数の信号ラインを含むように拡張することができ
る。実際のライン数はシステム構成と前の故障から次の
故障の間の平均時間を所望の平均時間に選ぶこととによ
って決定される。
【００１５】図4において、故障用レジスタと記載され
たボックス250はnビット・レジスタである。この場合、
nは予備以外の信号ラインの合計数である。レジスタの
各ビットはn本(図示の実施例では5本)の信号ラインに対
して1対1に対応している。レジスタ250は最初にすべて0
にセットされる。若し故障が検出されたならば、故障し
たラインの番号以上のレジスタのポジシヨンに1を入力
しなければならない。図5は上述したように信号ライン
のライン番号3が故障した場合に、故障用レジスタ250に
必要とされる内容を示している。
たボックス250はnビット・レジスタである。この場合、
nは予備以外の信号ラインの合計数である。レジスタの
各ビットはn本(図示の実施例では5本)の信号ラインに対
して1対1に対応している。レジスタ250は最初にすべて0
にセットされる。若し故障が検出されたならば、故障し
たラインの番号以上のレジスタのポジシヨンに1を入力
しなければならない。図5は上述したように信号ライン
のライン番号3が故障した場合に、故障用レジスタ250に
必要とされる内容を示している。
【００１６】故障用レジスタ250は診断システムまたは
エラー訂正ロジック回路があればそれによってロードす
ることができる。図6は故障用レジスタが故障した信号
ライン番号の2進コード表示を含む場合の故障用レジス
タ250の実際例を示している。故障用レジスタの内容は
デコーダ400によってデコードされ、デコードされた出
力信号は必要な選択信号SEL1乃至SEL5を発生するために
オア論理演算される。この回路は故障用レジスタ中に必
要とされるビットの数を減小するけれども、多数のライ
ン数をサポートする場合、幅の広いオア・ゲート410か
または同等のオア・ゲートのツリーを必要とする。
エラー訂正ロジック回路があればそれによってロードす
ることができる。図6は故障用レジスタが故障した信号
ライン番号の2進コード表示を含む場合の故障用レジス
タ250の実際例を示している。故障用レジスタの内容は
デコーダ400によってデコードされ、デコードされた出
力信号は必要な選択信号SEL1乃至SEL5を発生するために
オア論理演算される。この回路は故障用レジスタ中に必
要とされるビットの数を減小するけれども、多数のライ
ン数をサポートする場合、幅の広いオア・ゲート410か
または同等のオア・ゲートのツリーを必要とする。
【００１７】図7は2入力のオア・ゲート500だけしか必
要としないデコード技術を説明する図である。故障用レ
ジスタは故障したラインの周りのシステムを再構成する
ときだけに変更されるので、オア・ゲートの余分な遅延
はクリチカル・データライン中には存在せず、従ってシ
ステムの性能には影響を与えない。
要としないデコード技術を説明する図である。故障用レ
ジスタは故障したラインの周りのシステムを再構成する
ときだけに変更されるので、オア・ゲートの余分な遅延
はクリチカル・データライン中には存在せず、従ってシ
ステムの性能には影響を与えない。
【００１８】以上本発明の実施例について説明してきた
が、当業者であれば、本発明の技術的範囲内で図示し説
明した実施例に種々の変更を容易に施すことができる。
例えば、図3に示した信号ライン210乃至215は1本の導体
として示したが、それらのラインの中には1つまたはそ
れ以上の能動的電子素子あるいは受動的電子素子を接続
することができる。これらの電子素子の1つまたはそれ
以上の数の任意の素子の故障が信号ライン全体の故障を
与える。また良好な実施例において、マルチプレクサは
ラインをシフトするために使用されているが、他の実施
例において、公知の他の切り換え素子を使用することが
できる。また、本発明は電気的な装置は勿論のこと、流
体回路装置または電磁光学的素子を使用して上述と同様
な装置に適用することができることも理解されるべきで
ある。
が、当業者であれば、本発明の技術的範囲内で図示し説
明した実施例に種々の変更を容易に施すことができる。
例えば、図3に示した信号ライン210乃至215は1本の導体
として示したが、それらのラインの中には1つまたはそ
れ以上の能動的電子素子あるいは受動的電子素子を接続
することができる。これらの電子素子の1つまたはそれ
以上の数の任意の素子の故障が信号ライン全体の故障を
与える。また良好な実施例において、マルチプレクサは
ラインをシフトするために使用されているが、他の実施
例において、公知の他の切り換え素子を使用することが
できる。また、本発明は電気的な装置は勿論のこと、流
体回路装置または電磁光学的素子を使用して上述と同様
な装置に適用することができることも理解されるべきで
ある。
【００１９】
【発明の効果】本発明はコンピュータ・システムの故障
間の平均時間を増加し、故障した信号ラインを予備の信
号ラインに置き換える場合、信号ラインの伝播遅延の問
題を著しく減小し、また集積回路化する場合、従来の技
術に比べて配線が簡易化されコネクタ・ピンの数も減小
することができる。
間の平均時間を増加し、故障した信号ラインを予備の信
号ラインに置き換える場合、信号ラインの伝播遅延の問
題を著しく減小し、また集積回路化する場合、従来の技
術に比べて配線が簡易化されコネクタ・ピンの数も減小
することができる。
【図１】従来の技術に従った予備信号ラインの切り換え
回路のブロック図である。
回路のブロック図である。
【図２】従来の技術に従った予備信号ラインの切り換え
回路のブロック図である。
回路のブロック図である。
【図３】ビット値により予備信号ラインを切り換える本
発明の回路を示すブロック図である。
発明の回路を示すブロック図である。
【図４】ビット値により予備信号ラインを切り換える本
発明の回路を示すブロック図である。
発明の回路を示すブロック図である。
【図５】本発明に従った故障用レジスタの実施例を示す
ブロック図である。
ブロック図である。
【図６】選択値発生用ロジック回路の実施例のブロック
図である。
図である。
【図７】選択値発生用ロジック回路の他の実施例のブロ
ック図である。
ック図である。
210、211、212、213、214 信号ライン 215 予備信号ライン 250 故障用レジスタ 400 デコーダ 500 2入力のオア回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/26 29/14 9371−5Ｋ Ｈ０４Ｌ 13/00 ３１１
Claims (7)
- 【請求項１】n個(但しn≧1)の信号搬送ライン及び少な
くとも1個の予備信号搬送ラインを持ち、故障信号搬送
ラインを予備信号搬送ラインで置き換える装置であっ
て、 予備切り換え手段を含む第1組の切り換え手段と、 前記第1組の切り換え手段の内の予備切り換え手段を除
く各切り換え手段にそれぞれ対応する第2組の切り換え
手段と、 前記第1組の切り換え手段の内のi番目(i＝1, 2,・・,
n)の各切り換え手段の第1入力及び(i＋1)番目の各切り
換え手段の第2入力に接続された(但し最高位の入力信号
ラインは前記予備切り換え手段に接続されている) n個
の入力信号ラインと、 前記第1組の切り換え手段及び前記第2組の切り換え手段
の間の故障信号搬送ラインを識別する誤り訂正信号に応
答して故障信号搬送ライン及びそれより高位の信号搬送
ラインの各信号を1つ高位の信号搬送ラインへシフトす
るための選択信号を発生する手段と、 前記各選択信号を前記第1組及び前記第2組の切り換え手
段の対応する切り換え手段の第3入力へ供給する手段と
を具備し、 前記第1組の切り換え手段のi番目の各切り換え手段はそ
のi番目の出力を対応する前記第2組切り換え手段の第1
入力に及び(i−1)番目の第2組切り換え手段の第2入力に
直接供給し(但し前記予備切り替え手段の出力を供給す
る予備信号搬送ラインは前記最高位の信号搬送ラインに
接続された第2組切り換え手段の第2入力に接続され
る)、 前記第2組の切り換え手段の各々は前記第1組の切り換え
手段のi番目の入力信号ラインに対応するi番目の出力信
号ラインを持つことを特徴とする、故障信号搬送ライン
を予備信号搬送ラインで置き換える装置。 - 【請求項２】前記第1組の切り換え手段のn個の出力信号
ラインは能動回路素子を介在することなく前記第2組の
切り換え手段に直接に接続されており、前記第1組及び
第2組の切り換え手段は通信装置であることを特徴とす
る請求項1記載の装置。 - 【請求項３】前記第1組及び第2組の切り換え手段は2:1
マルチプレクサであることを特徴とする請求項2記載の
装置。 - 【請求項４】前記第1組の切り換え手段及び前記第2組の
切り換え手段の間で故障信号搬送ラインが発生したと
き、前記第1組の切り換え手段のi番目の各入力信号ライ
ンが前記第1組の切り換え手段の(i＋1)番目の入力信号
ラインへシフト・アップされ、前記第1組の切り換え手
段からのi番目の各出力信号ラインが前記第2組の切り換
え手段のi番目の出力信号ラインへシフト・ダウンされ
ることを特徴とする請求項3記載の装置。 - 【請求項５】n個(n≧1)の信号搬送ライン及び少なくと1
つの予備信号搬送ラインを持つ装置において故障信号搬
送ラインを予備信号搬送ラインで置き換える方法であっ
て、 第1組の切り換え手段の各々にi番目(i＝1, 2, ・・,
n)の入力信号をそれぞれ供給し(但し最高位の入力信号
を前記第1組の切り換え手段の選択された1つ及び予備切
り換え手段に供給する)、 前記第1組の切り換え手段の各々からのi番目の出力を対
応するi番目の信号搬送ラインを通して前記第1組の切り
換え手段に対応する第2組の切り換え手段の第1入力及び
(i−1)番目の第2組切り換え手段の第2入力へ直接供給
し、 前記第1組の切り換え手段及び前記第2組の切り換え手段
の間の故障信号搬送ラインを検出し、 検出された故障信号搬送ラインに応答して選択信号を発
生し、 最下位の第1組切り換え手段及び前記予備切り換え手段
を除く、故障信号搬送ライン及びそれより高位の信号搬
送ラインを持つ前記第1組及び第2組の切り換え手段の各
々に前記選択信号を供給し、 前記予備切り換え手段及び第2組切り換え手段の間の予
備信号搬送ラインをイネーブルにし且つ前記選択信号を
供給された前記第1組の切り換え手段に対してはi番目の
各入力信号を(i＋1)番目の信号搬送ライン及び予備信号
搬送ラインへシフトし、 前記選択信号を供給された前記第2組の切り換え手段に
対しては前記第1組の切り換え手段からの(i＋1)番目の
出力を前記第2組の切り換え手段のi番目の切り換え手段
の入力へシフトし、 前記第2組の切り換え手段の各々から出力を供給するこ
とを特徴とする、故障信号搬送ラインを予備信号搬送ラ
インで置き換える方法。 - 【請求項６】前記第1及び第2組の切り換え手段は2:1マ
ルチプレクサの形式の通信装置であることを特徴とする
請求項5記載の方法。 - 【請求項７】第1組のマルチプレクサからのシフトされ
た信号は第2組のマルチプレクサへ受動信号ライン上を
直接に供給されることを特徴とする請求項6記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US74564691A | 1991-08-16 | 1991-08-16 | |
| US745646 | 1991-08-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202893A JPH07202893A (ja) | 1995-08-04 |
| JPH0831856B2 true JPH0831856B2 (ja) | 1996-03-27 |
Family
ID=24997614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4168828A Expired - Lifetime JPH0831856B2 (ja) | 1991-08-16 | 1992-06-26 | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5448572A (ja) |
| JP (1) | JPH0831856B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995033322A1 (en) * | 1994-05-27 | 1995-12-07 | British Telecommunications Public Limited Company | Data communication system having channel switching means |
| US5574718A (en) * | 1994-07-01 | 1996-11-12 | Dsc Communications Corporation | Signal protection and monitoring system |
| GB2318262B (en) * | 1996-10-08 | 2000-11-08 | Ibm | Bypass circuit for data processing system |
| US5958063A (en) * | 1997-06-30 | 1999-09-28 | Mci Communications Corporation | Method and system for pre-patching a communications network |
| US7006509B1 (en) * | 2000-12-22 | 2006-02-28 | Cisco Technology, Inc. | Method and system for graceful slowlink deletion and subsequent fast link addition in an IMA group |
| US6952434B1 (en) | 2000-12-27 | 2005-10-04 | Cisco Technology, Inc. | System and method for processing control cells to prevent event missequencing and data loss in IMA groups |
| US7065104B1 (en) | 2000-12-28 | 2006-06-20 | Cisco Technology, Inc. | Method and system for managing inverse multiplexing over ATM |
| US7055069B2 (en) * | 2002-08-23 | 2006-05-30 | Infineon Technologies Ag | Spare input/output buffer |
| DE60332503D1 (de) * | 2003-08-05 | 2010-06-17 | Telecom Italia Spa | Verfahren zur bereitstellung von extraverkehrswegen mit verbindungsschutz in einem kommunikationsnetz, diesbezügliches netz und computerprogrammprodukt dafür |
| US7337103B2 (en) * | 2004-01-15 | 2008-02-26 | International Business Machines Corporation | Method and apparatus for the automatic correction of faulty wires in a logic simulation hardware emulator / accelerator |
| KR101352859B1 (ko) | 2013-01-09 | 2014-01-20 | (주)볼카텍 | 리던던트 아날로그 입력장치 |
| US20210407618A1 (en) * | 2020-06-25 | 2021-12-30 | Intel Corporation | Device, system and method for memory repair with multi-cell switching |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3805039A (en) * | 1972-11-30 | 1974-04-16 | Raytheon Co | High reliability system employing subelement redundancy |
| JPS5726955A (en) * | 1980-07-25 | 1982-02-13 | Hitachi Ltd | Backup control system |
| US4395772A (en) * | 1981-04-30 | 1983-07-26 | Bell Telephone Laboratories, Incorporated | Line protection switch controller |
| US4566102A (en) * | 1983-04-18 | 1986-01-21 | International Business Machines Corporation | Parallel-shift error reconfiguration |
| GB8333519D0 (en) * | 1983-12-16 | 1984-01-25 | Gen Electric Co Plc | Data signal switching systems |
| US4646286A (en) * | 1985-07-30 | 1987-02-24 | Northern Telecom Limited | Communications system with protection switching and channel identities |
| US4722084A (en) * | 1985-10-02 | 1988-01-26 | Itt Corporation | Array reconfiguration apparatus and methods particularly adapted for use with very large scale integrated circuits |
| US5210740A (en) * | 1990-06-21 | 1993-05-11 | Nec Corporation | Line switching equipment for switching a personal line to a backup ISDN line |
| US5229990A (en) * | 1990-10-03 | 1993-07-20 | At&T Bell Laboratories | N+K sparing in a telecommunications switching environment |
-
1992
- 1992-06-26 JP JP4168828A patent/JPH0831856B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-14 US US08/212,372 patent/US5448572A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5448572A (en) | 1995-09-05 |
| JPH07202893A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337578B2 (en) | Redundancy circuitry for programmable logic devices with interleaved input circuits | |
| US4720830A (en) | CRC calculation apparatus having reduced output bus size | |
| JPH0831856B2 (ja) | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 | |
| US3937936A (en) | Equipment self-repair by adaptive multifunction modules | |
| US4995042A (en) | Switching exchange | |
| US5357491A (en) | Clock selection control device | |
| US3665418A (en) | Status switching in an automatically repaired computer | |
| US5577096A (en) | Transmission system having stand-by line switching facility | |
| EP1683018B1 (en) | Autonomic bus reconfiguration for fault conditions | |
| GB2121997A (en) | Testing modular data processing systems | |
| US4418410A (en) | Error detection and correction apparatus for a logic array | |
| US4697234A (en) | Data processing module with serial test data paths | |
| US3665174A (en) | Error tolerant arithmetic logic unit | |
| JP3320374B2 (ja) | スケーラブル・セレクタ・システム | |
| JPS63168737A (ja) | 複式回路配列体 | |
| KR100263923B1 (ko) | 신호 처리 이중화 회로 | |
| US5923186A (en) | Two state bi-directional bus | |
| JPH08272703A (ja) | バス制御システム | |
| CN115526768A (zh) | 具有容错机制的基于视频流处理的二维卷积神经网络架构 | |
| KR100279930B1 (ko) | 프로세서간 통신에서의 스탠바이 경로 테스트 방법 및 장치 | |
| JPH0554750A (ja) | 回線切り替え方式 | |
| JPH06222940A (ja) | マスタ／スレーブ判定方式 | |
| JPS6145266B2 (ja) | ||
| JPH04287256A (ja) | 出力バッファ障害検出方式 | |
| JPH0683662A (ja) | 情報処理装置 |