JPH08316500A - ダイオード及びその製造方法 - Google Patents
ダイオード及びその製造方法Info
- Publication number
- JPH08316500A JPH08316500A JP7120105A JP12010595A JPH08316500A JP H08316500 A JPH08316500 A JP H08316500A JP 7120105 A JP7120105 A JP 7120105A JP 12010595 A JP12010595 A JP 12010595A JP H08316500 A JPH08316500 A JP H08316500A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor layer
- impurity concentration
- layer
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 493
- 239000012535 impurity Substances 0.000 claims abstract description 418
- 238000011084 recovery Methods 0.000 claims abstract description 188
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000007423 decrease Effects 0.000 claims description 35
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000000969 carrier Substances 0.000 description 44
- 238000009826 distribution Methods 0.000 description 40
- 238000010586 diagram Methods 0.000 description 27
- 238000004088 simulation Methods 0.000 description 10
- 238000001465 metallisation Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
イオードを提供することを目的とするものである。 【構成】 半導体層の不純物濃度を所定濃度に構成し、
逆回復動作時に半導体層中を空乏層が延びる速度を徐々
に遅くし、逆回復電流の変化率を小さくし、また、順方
向動作時に半導体層に蓄積される過剰キャリアを少なく
し、逆回復電荷を低減するもの。 【効果】 サージ電圧の発生が小さく、損失が少なく、
また、様々な順電流密度、更には逆電圧変動等の動作条
件にも対応し得る極めて優れたダイオードを提供できる
効果がある。
Description
特に特性改善と、その製造方法に関するものである。
断面構造を示す図である。また図15(b)はこのダイオ
ード100の縦断面方向の不純物濃度分布の模式図であ
り、縦断面方向の深さXと不純物濃度Nとの関係を片対数
で示している。
物濃度のN+層3の第1の主面上に低不純物濃度のN-層
1がエピタキシャル成長によって形成されている。
拡散により形成され、それによってPN接合J100が
形成されている。
極5が、N+層3の第2の主面に隣接しカソード電極6
がそれぞれ形成されている。
不純物濃度分布は図15(b)のように均一で、実質的に
不純物濃度の勾配がない。
断面構造を示す図で、図16(b)はこのダイオード20
0の縦断面方向の不純物濃度分布の模式図である。
物濃度のN-層1と高不純物濃度のN+層3との間に、そ
れらの間の不純物濃度を有するN層2が形成され、N-
層1上主面上にP層4が形成され、それによってPN接
合J200が形成されており、更に、P層4の上表面に
アノード電極5がN+層3の下表面にカソード電極6が
それぞれ形成されている。
断面構造を示す図で、図17(b)はこのダイオード30
0の縦断面方向の不純物濃度分布の模式図である。
物濃度のN-層1’が上主面側から下主面側にかけて不
純物濃度が高くなる濃度勾配を有し、低不純物濃度のN
-層1’と高不純物濃度のN+層3との間に、それらの間
の不純物濃度を有するN層2が、N-層1’の上主面上
にP層4が形成され、それによってPN接合J300が
形成されており、P層4の上表面にアノード電極5が、
N+層3の下表面にカソード電極6がそれぞれ形成され
ている。
図で、順電流IFが流れた後減少して、時刻t0で電流零
となり、その時刻t0以降の電流が逆回復電流で、逆回
復電流のピークIRMを越えた後の変化率dirr/dt
(図14の逆回復電流の接線の傾きに相当)と、回路の
インダクタンス成分Lとによりサージ電圧VSが式
(1)の通り発生する。
に逆回復電流の変化率dirr/dtが大きい波形(いわ
ゆるハードリカバリー)の場合、サージ電圧VSが大き
くなり素子破壊等、回路装置に致命的影響を及ぼす場合
があり、そのため、ダイオードは回路装置設計の要請か
ら、サージ電圧を抑えるために図14破線(2)のよう
に逆回復電流の変化率dirr/dtが小さい波形(いわ
ゆるソフトリカバリー)が求められる。
減のため、逆回復電流の時間積分で計算される逆回復電
荷Qrr(図14の斜線部分の面積に相当)の低減も求め
られる。
PN接合の間に低不純物濃度層N-層1が挿入されてい
る。この層が低不純物濃度であるために容易に空乏化で
き高耐圧も実現できる。
には、順方向動作時に蓄積された過剰キャリアを掃き出
しながら、PN接合部からP層、N-層内に空乏層が広
がって行き、最後には過剰キャリアの蓄積が無くなり、
この空乏層の延びる速度が早ければキャリアが早く掃き
出されるために逆回復電流ピークIRM後の電流も即座に
零となり、逆回復電流は変化率dirr/dtが大きいハ
ードリカバリー波形となる。
ャリアが掃き出される速度が遅いために、逆回復電流ピ
ークIRM後の電流もなかなか零にならず、逆回復電流は
変化率dirr/dtが小さいソフトリカバリー波形とな
る。
0は、高耐圧実現のため容易に空乏化できるよう低不純
物濃度層N-層1は均一な低不純物濃度層にしているた
め、逆回復動作時にPN接合面J100からN+層3の
方向に向かって空乏層がN-層1内を延びる速度が早
く、ハードリカバリー波形となる欠点があり、そのため
にサージ電圧が高くなるという問題があった。
00はN-層1の厚みを大きくする方法がとられたが、
こうすることで逆回復動作時に印加される逆電圧によっ
て広がる空乏層幅のN-層1中に占める割合が小さくな
り、その空乏層の外側の部分に蓄積されたキャリア数が
増えた分だけその消滅が遅くなるために、逆回復電流は
変化率dirr/dtが小さいソフトリカバリー波形とな
るものの、N-層1の厚みを大きくするために順電圧が
上昇し、且つ逆回復電荷Qrrが増加する欠点があり、損
失が増大するという問題があった。
のダイオード200は、ダイオード100のN-層1と
N+層3との間にN層2を挿入したもので、残余の構成
はダイオード100と同じで、このN層2の不純物濃度
は逆電圧によって延びる空乏層端がこのN層2内で止ま
るようにN-層1の不純物濃度よりも高いものとし、且
つ順方向動作時に過剰キャリアが蓄積されるようにN+
層3の不純物濃度よりも低いものとし、こうすることに
より、N層2のうち逆回復動作時に印加される逆電圧に
よって延びる空乏層部分の残りの部分は、蓄積された過
剰キャリアの消滅速度が遅くなるために、逆回復電流は
変化率dirr/dtが小さいソフトリカバリー波形とな
り、しかも、N層2では不純物濃度が比較的高いことか
ら空乏層の広がる距離が小さいためにN層2の厚みが薄
くてもソフトリカバリーとなり、空乏層の広がる速度の
速いN-層1を厚くしなければならないダイオード10
0の場合ほどN層2を厚くする必要はなく、従ってN-
層1とN層2合わせた厚みを抑えることができ、順電圧
の上昇と逆回復電荷Qrrの増加はそれほど大きくない。
小電流密度から大電流密度まで様々な順電流値で動作さ
せる場合があり、従って、ダイオード200を一旦製造
してしまうとN層2の不純物濃度が固定されてしまうた
め非常に小さな順電流密度の動作領域ではN層2に蓄積
されるキャリア密度が微小になり、ソフトリカバリー化
の効果がなくなり、また、非常に小さな順電流密度の動
作領域でソフトリカバリー化するために、N層2の不純
物濃度を低くして順方向動作時にN層2に蓄積される過
剰キャリア密度を増加すると、空乏層がN層2内を延び
る速度が速くなりソフトリカバリー化の効果がなくな
る。
電流密度の動作領域でしかソフトリカバリーにならない
という欠点があり、動作条件によってはハードリカバリ
ーとなり、サージ電圧が高くなるという問題があった。
は、ダイオード200のN-層1の代わりに、PN接合
面J300からN層2に向かって不純物濃度が高くなる
濃度勾配を有するN-層1’が形成され、残余の構成は
ダイオード200と同じで、このN-層1’が接合面J
300からN層2に向かってだんだん不純物濃度が高く
なるため、逆回復動作時に空乏層の延びる速度がだんだ
ん遅くなり、小さな順電流密度の動作領域でもソフトリ
カバリーとなり、しかも、大電流密度動作の場合もダイ
オード200と同様に、逆回復動作時に印加される逆電
圧によって延びる空乏層端がN層2の途中で止まり、そ
の残りの部分に蓄積された過剰キャリアの消滅速度が遅
くなるためにソフトリカバリーとなる。
動や誤動作等によりダイオードにかかる逆電圧が変動す
る場合があり、逆回復動作時に印加される逆電圧が変動
すると、それによって延びる空乏層端の位置も変動し、
従って、ダイオード300を一旦製造してしまうとN層
2の不純物濃度と厚みが固定されてしまうため、特に逆
電圧が高い値に変動した場合、逆回復動作時に印加され
る逆電圧によって延びる空乏層がN層2を通過してN+
層3内まで延びる場合があり、この場合、N層2に蓄積
された過剰キャリアも空乏層によって早く掃き出されハ
ードリカバリーとなるため、この対策としてN層2の不
純物濃度を高くして逆電圧が上昇しても空乏層がN層2
の途中で止まるようにした場合、逆に、N層2に蓄積さ
れる過剰キャリア密度が減少してあまりソフトリカバリ
ーにならず、また、N層2の厚みを大きくして、逆電圧
が上昇しても空乏層がN層2の途中で止まるようにした
場合は、順電圧の上昇と逆回復電荷の増加が非常に大き
くなる。
昇するとハードリカバリーになる欠点があり、電源電圧
の変動や誤動作等逆電圧変動によってサージ電圧が高く
なるという問題があり、そして、この問題を解決しよう
とすると順電圧と逆回復電荷が増加し損失が増大すると
いう問題があった。
イオードでは、ダイオード100においてはN-層1の
厚みを大きくする方法がとられたが、こうすることで逆
回復動作時に印加される逆電圧によって広がる空乏層幅
のN-層1中に占める割合が小さくなり、その空乏層の
外側の部分に蓄積されたキャリア数が増えた分だけその
消滅が遅くなるために、逆回復電流は変化率dirr/d
tが小さいソフトリカバリー波形となるものの、N-層
1の厚みを大きくするために順電圧が上昇し、且つ逆回
復電荷Qrrが増加する欠点があり、損失が増大するとい
う問題があった。
狭い順電流密度の動作領域でしかソフトリカバリーにな
らないという欠点があり、動作条件によってはハードリ
カバリーとなり、サージ電圧が高くなるという問題があ
った。
逆電圧が上昇するとハードリカバリーになる欠点があ
り、電源電圧の変動や誤動作等逆電圧変動によってサー
ジ電圧が高くなるという問題があり、そして、この問題
を解決しようとすると順電圧と逆回復電荷が増加し損失
が増大するという問題があった。
になされたものであり、ソフトリカバリー化を図り、サ
ージ電圧の発生が小さなダイオードを、また、逆回復電
荷の抑制を図り、低損失なダイオードを、また、様々な
順電流密度の動作条件でもソフトリカバリーを維持し、
サージ電圧の発生が小さなダイオードを、また、逆電圧
が変動してもソフトリカバリーを維持し、サージ電圧の
発生が小さなダイオードを、更には、これらの特性を有
するダイオードの製造方法を提供することを目的として
いる。
ードにおいては、第1の主面から該第1の主面と相対向
する第2の主面に向かって不純物濃度が高くなる不純物
濃度勾配を有する第1導電型の第1の半導体層、この第
1の半導体層の第2の主面に第1の主面が隣接配置され
ると共に、その第1の主面から該第1の主面と相対向す
る第2の主面に向かって不純物濃度が高くなる不純物濃
度勾配を有する第1導電型の第2の半導体層、この第2
の半導体層の第2の主面に第1の主面が隣接配置される
と共に、前記第2の半導体層の第2の主面の不純物濃度
以上の不純物濃度を有する第1導電型の第3の半導体
層、前記第1の半導体層の第1の主面に隣接配置される
第2導電型の第4の半導体層、この第4の半導体層に隣
接配置される第1の主電極、及び前記第3の半導体層の
第1の主面と相対向する第2の主面に隣接配置される第
2の主電極を備え、前記第1の半導体層の第2の主面の
不純物濃度と前記第2の半導体層の第1の主面の不純物
濃度を等しくすると共に、前記第1の半導体層の不純物
濃度勾配を前記第2の半導体層の不純物濃度勾配以上と
したものである。(第1のダイオード)
1の半導体層の厚みが、逆電圧により空乏層が延びる距
離以上としたものである。(第2のダイオード)
対向する第2の主面に向かって不純物濃度が高くなる不
純物濃度勾配を有する第1導電型の第1の半導体層、こ
の第1の半導体層の第2の主面に第1の主面が隣接配置
されると共に、その第1の主面から該第1の主面と相対
向する第2の主面に向かって不純物濃度が高くなる不純
物濃度勾配を有する第1導電型の第2の半導体層、この
第2の半導体層の第2の主面に第1の主面が隣接配置さ
れると共に、前記第2の半導体層の第2の主面の不純物
濃度以上の不純物濃度を有する第1導電型の第3の半導
体層、前記第1の半導体層の第1の主面に隣接配置され
る第2導電型の第4の半導体層、この第4の半導体層に
隣接配置される第1の主電極、及び前記第3の半導体層
の第1の主面と相対向する第2の主面に隣接配置される
第2の主電極を備え、前記第1の半導体層の第2の主面
の不純物濃度と前記第2の半導体層の第1の主面の不純
物濃度を等しくすると共に、前記第1の半導体層の不純
物濃度勾配より前記第2の半導体層の不純物濃度勾配を
大としたものである。(第3のダイオード)
1の半導体層の厚みが、逆電圧により空乏層が延びる距
離以上としたものである。(第4のダイオード)
向する第2の主面に向かっての不純物濃度が一定の第1
導電型の第1の半導体層、この第1の半導体層の第2の
主面に第1の主面が隣接配置されると共に、前記第1の
半導体層と不純物濃度が等しい第1の主面から該第1の
主面と相対向する第2の主面に向かって不純物濃度が高
くなる不純物濃度勾配を有する第1導電型の第2の半導
体層、この第2の半導体層の第2の主面に第1の主面が
隣接配置されると共に、前記第2の半導体層の第2の主
面の不純物濃度以上の不純物濃度を有する第1導電型の
第3の半導体層、前記第1の半導体層の第1の主面に隣
接配置される第2導電型の第4の半導体層、この第4の
半導体層に隣接配置される第1の主電極、及び前記第3
の半導体層の第1の主面と相対向する第2の主面に隣接
配置される第2の主電極を備え、前記第1の半導体層の
厚みを、逆回復電流ピーク時の空乏層の幅以下としたも
のである。(第5のダイオード)
造方法として、第1導電型の半導体基板を第3の半導体
層として準備する工程と、前記第3の半導体層の第1の
主面に隣接する第2の主面の不純物濃度が前記第3の半
導体層の不純物濃度以下で、その第2の主面から該第2
の主面と相対向する第1の主面に向かって不純物濃度が
順次低くなるように第1導電型のエピタキシャル層を複
数成長させ第2の半導体層を得る工程と、前記第2の半
導体層の第1の主面に隣接する第2の主面の不純物濃度
が前記第2の半導体層の第1の主面の不純物濃度と等し
く、その第2の主面から該第2の主面と相対向する第1
の主面に向かって不純物濃度が順次低くなるように第1
導電型のエピタキシャル層を複数成長させ第1の半導体
層を得る工程と、前記第1の半導体層の第1の主面に隣
接し第2導電型の第4の半導体層を得る工程と、前記第
4の半導体層に隣接させ第1の主電極を配設する工程
と、前記第3の半導体層の第2の主面に隣接させ第2の
主電極を配設する工程とからなるものである。(第1の
製造方法)
法として、第1導電型の半導体基板を第3の半導体層と
して準備する工程と、前記第3の半導体層の第1の主面
に隣接する第2の主面の不純物濃度が前記第3の半導体
層の不純物濃度以下で、その第2の主面から該第2の主
面と相対向する第1の主面に向かって不純物濃度が順次
低くなるように第1導電型のエピタキシャル層を複数成
長させ第2の半導体層を得る工程と、前記第2の半導体
層の第1の主面に隣接する第2の主面の不純物濃度が前
記第2の半導体層の第1の主面の不純物濃度と等しく、
その第2の主面から該第2の主面と相対向する第1の主
面に向かって不純物濃度が一定の第1導電型の単一エピ
タキシャル層を成長させ第1の半導体層を得る工程と、
前記第1の半導体層の第1の主面に隣接し第2導電型の
第4の半導体層を得る工程と、前記第4の半導体層に隣
接させ第1の主電極を配設する工程と、前記第3の半導
体層の第2の主面に隣接させ第2の主電極を配設する工
程とからなるものである。(第2の製造方法)
の製造方法として、第1の半導体基板の第2の主面側か
らのイオン注入もしくは不純物拡散によって前記第2の
主面側から該第2の主面と相対向する第1の主面に向か
って不純物濃度が低くなる不純物濃度勾配を有する第1
導電型の半導体層を形成しその両主面の不純物濃度が夫
々所定濃度となるよう第1の半導体層を形成する工程
と、第2の半導体基板の第2の主面側からのイオン注入
もしくは不純物拡散によってその第2の主面から該第2
の主面と相対向する第1の主面に向かって不純物濃度が
低くなる不純物濃度勾配を有する第1導電型の半導体層
を形成しその両主面の不純物濃度が夫々所定濃度となる
よう第2の半導体層を形成する工程と、不純物濃度が前
記第2の半導体層の第2の主面の不純物濃度以上の第1
導電型の第3の半導体層を得る工程と、前記第2の半導
体層の第2の主面と前記第3の半導体層の第1の主面と
を貼り合わせる工程と、前記第1の半導体層の第2の主
面と前記第2の半導体層の第1の主面とを貼り合わせる
工程と、前記第1の半導体層の第1の主面側からのイオ
ン注入もしくは不純物拡散し前記第1の半導体層の第1
の主面に隣接する第2導電型の第4の半導体層を得る工
程と、前記第4の半導体層に隣接させ第1の主電極を配
設する工程と、前記第3の半導体層の第2の主面に隣接
させ第2の主電極を配設する工程とからなるものであ
る。(第3の製造方法)
法として、第1の主面から該第1の主面と相対向する第
2の主面に向かっての不純物濃度が一定の第1導電型の
第1の半導体層を得る工程と、第2の半導体基板の第2
の主面側からのイオン注入もしくは不純物拡散によって
その第2の主面から該第2の主面と相対向する第1の主
面に向かって不純物濃度が低くなる不純物濃度勾配を有
する第1導電型の半導体層を形成しその両主面の不純物
濃度が夫々所定濃度となるよう第2の半導体層を形成す
る工程と、不純物濃度が前記第2の半導体層の第2の主
面の不純物濃度以上の第1導電型の第3の半導体層を得
る工程と、前記第2の半導体層の第2の主面と前記第3
の半導体層の第1の主面とを貼り合わせる工程と、前記
第1の半導体層の第2の主面と前記第2の半導体層の第
1の主面とを貼り合わせる工程と、前記第1の半導体層
の第1の主面側からのイオン注入もしくは不純物拡散し
前記第1の半導体層の第1の主面に隣接する第2導電型
の第4の半導体層を得る工程と、前記第4の半導体層に
隣接させ第1の主電極を配設する工程と、前記第3の半
導体層の第2の主面に隣接させ第2の主電極を配設する
工程とからなるものである。(第4の製造方法)
法として、第2の半導体基板の第2の主面側からのイオ
ン注入もしくは不純物拡散によってその第2の主面から
該第2の主面と相対向する第1の主面に向かって不純物
濃度が低くなる不純物濃度勾配を有する第1導電型の半
導体層を形成しその両主面の不純物濃度が夫々所定濃度
となるよう第2の半導体層を形成する工程と、不純物濃
度が前記第2の半導体層の第2の主面の不純物濃度以上
の第1導電型の第3の半導体層を得る工程と、前記第2
の半導体層の第2の主面と前記第3の半導体層の第1の
主面とを貼り合わせる工程と、第2の主面の不純物濃度
が隣接する前記第2の半導体層の第1の主面の不純物濃
度と等しく、その第2の主面から該第2の主面と相対向
する第1の主面に向かって不純物濃度が一定の第1導電
型の単一エピタキシャル層を成長させ第1の半導体層を
得る工程と、前記第1の半導体層の第1の主面側からの
イオン注入もしくは不純物拡散し前記第1の半導体層の
第1の主面に隣接する第2導電型の第4の半導体層を得
る工程と、前記第4の半導体層に隣接させ第1の主電極
を配設する工程と、前記第3の半導体層の第2の主面に
隣接させ第2の主電極を配設する工程とからなるもので
ある。(第5の製造方法)
して、第1の主面から該第1の主面と相対向する第2の
主面に向かっての不純物濃度が一定の第1導電型の第1
の半導体層を得る工程と、前記第1の半導体層の第2の
主面に隣接し第1の主面が形成されるよう前記第1の半
導体層の第2の主面側からのイオン注入もしくは不純物
拡散によってその第1の主面から該第1の主面と相対向
する第2の主面に向かって不純物濃度が高くなる不純物
濃度勾配を有する第1導電型の半導体層を形成し、その
第2の主面が所定の不純物濃度となるように第2の半導
体層を形成する工程と、前記第2の半導体層の第2の主
面に隣接し該第2の主面の不純物濃度以上の不純物濃度
の第1の主面が形成されるよう、且つその第1の主面か
ら該第1の主面と相対向する第2の主面に向かって不純
物濃度が一定の第1導電型のエピタキシャル層を成長さ
せ第3の半導体層を得る工程と、前記第1の半導体層の
第1の主面側からのイオン注入もしくは不純物拡散し前
記第1の半導体層の第1の主面に隣接する第2導電型の
第4の半導体層を得る工程と、前記第4の半導体層に隣
接させ第1の主電極を配設する工程と、前記第3の半導
体層の第2の主面に隣接させ第2の主電極を配設する工
程とからなるもである。(第6の製造方法)
方法として、第1の半導体基板の第1の半導体基板の第
2の主面側からのイオン注入もしくは不純物拡散によっ
て前記第2の主面側から該第2の主面と相対向する第1
の主面に向かって不純物濃度が低くなる不純物濃度勾配
を有する第1導電型の半導体層を形成しその両主面の不
純物濃度が夫々所定濃度となるよう第1の半導体層を形
成する工程と、前記第1の半導体層の第2の主面に隣接
し第1の主面が形成されるよう前記第1の半導体層の第
2の主面側からのイオン注入もしくは不純物拡散によっ
てその第1の主面から該第1の主面と相対向する第2の
主面に向かって不純物濃度が高くなる不純物濃度勾配を
有する第1導電型の半導体層を形成し第2の半導体層及
び第3の半導体層を得る工程と、前記第1の半導体層の
第1の主面側からのイオン注入もしくは不純物拡散し前
記第1の半導体層の第1の主面に隣接する第2導電型の
第4の半導体層を得る工程と、前記第4の半導体層に隣
接させ第1の主電極を配設する工程と、前記第3の半導
体層の第2の主面に隣接させ第2の主電極を配設する工
程とからなるものである。(第7の製造方法)
N接合面から第2の半導体層に向かって徐々に濃度が高
くなる不純物濃度勾配をもつために、N-層が不純物濃
度勾配を有する従来のPN-NN+構造ダイオードと同
様、次のような作用がある。
の半導体層中を空乏層が延びるにつれてその先端部の不
純物濃度が徐々に高くなるため、空乏層の延びる速度が
徐々に遅くなり、逆回復電流ピークIRM後の逆回復電流
はなかなか零にならず、変化率dirr/dtが小さい
ソフトリカバリー波形となり、その結果、サージ電圧の
発生が抑制される
順方向動作時に過剰キャリアが蓄積されるのはほとんど
第1の半導体層だけで、第2の半導体層や第3の半導体
層にはほとんど蓄積されないが、この場合でも逆回復動
作時に空乏層が第1の半導体層中を延びる速度が徐々に
遅くなるためソフトリカバリーは維持され、その結果、
順電流密度が小さい場合を含め、様々な順電流密度の動
作条件でサージ電圧の発生が抑制される。
ではさらに、第2の半導体層が、その第1の主面側から
第2の主面側に向かって徐々に濃度が高くなる不純物濃
度勾配を有するため、逆回復動作時に第2の半導体層中
を延びる空乏層は、その濃度勾配により延びる速度が徐
々に遅くなるため、さらにソフトリカバリーとなり、そ
の結果、サージ電圧の発生が更に抑制される。
に蓄積される過剰キャリア密度は増加するが、第2の半
導体層の不純物濃度勾配が第1の半導体層の不純物濃度
勾配以下であるために、第2の半導体層の不純物濃度の
低い領域幅が実質的に大きく、順方向動作時に第2の半
導体層に蓄積される過剰キャリア数が多く、それによ
り、逆回復電流ピークIRM時点で残っている過剰キャリ
ア数が多く、それが消滅するのに時間がかかり、逆回復
電流ピークIRM後の逆回復電流がゆっくり零となるため
変化率dirr/dtが小さいソフトリカバリーとなる
作用があり、その結果、さらにサージ電圧の発生が抑制
される。
て空乏層の延びる距離が増加しても、この逆電圧による
空乏層は、第2の半導体層の不純物濃度が徐々に高くな
るため第3の半導体層には達せず、第2の半導体層の途
中で止まり、それにより、第2の半導体層の空乏層の達
していない残りの領域に蓄積されていた過剰キャリアが
ゆっくり消滅しソフトリカバリーとなる。
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、しかも、第2の半導体層
の不純物濃度は徐々に変化しているため、特定の電圧値
ではなく、耐圧値を超えない範囲で、様々な逆電圧変動
値に対してすべてソフトリカバリーとなる。その結果、
サージ電圧の発生が抑制される。
ードと同様の作用があり、それに加え、第1の半導体層
の厚みが、逆電圧により空乏層が延びる距離以上である
ため、第1及び第2の半導体層のうち、逆回復動作時に
印加される逆電圧によって延びる空乏層が達していな
い、残りの領域に、順方向動作時に蓄積される過剰キャ
リア数が増え、それが消滅するのにさらに時間がかかる
ため、さらにソフトリカバリーとなり、その結果、さら
にサージ電圧の発生が抑制される。
PN接合面から第2の半導体層に向かって徐々に濃度が
高くなる不純物濃度勾配をもつために、第1のダイオー
ドと同様、逆回復動作時に、時間の経過とともに第1の
半導体層中を空乏層が延びるにつれてその先端部の不純
物濃度が徐々に高くなるため、空乏層の延びる速度が徐
々に遅くなり、ソフトリカバリーとなり、その結果、サ
ージ電圧の発生が抑制される。
順方向動作時に過剰キャリアが蓄積されるのはほとんど
第1の半導体層だけで、第2の半導体層や第3の半導体
層にはほとんど蓄積されないが、この場合でも逆回復動
作時に空乏層が第1の半導体層中を延びる速度が徐々に
遅くなるためソフトリカバリーは維持され、その結果、
順電流密度が小さい場合を含め、様々な順電流密度の動
作条件でサージ電圧の発生が抑制される。
側から第2の主面側に向かって徐々に濃度が高くなる不
純物濃度勾配を有するため、逆回復動作時に第2の半導
体層中を延びる空乏層は、その濃度勾配により延びる速
度が徐々に遅くなるため、さらにソフトリカバリーとな
り、その結果、サージ電圧の発生がさらに抑制される。
て空乏層の延びる距離が増加しても、この逆電圧による
空乏層は、第2の半導体層の不純物濃度が徐々に高くな
るため第3の半導体層には達せず、第2の半導体層の途
中で止まり、それにより、第2の半導体層の空乏層の達
していない残りの領域に蓄積されていた過剰キャリアが
ゆっくり消滅し、ソフトリカバリーとなる。
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、また、第2の半導体層の
不純物濃度は徐々に変化しているため、特定の電圧値で
はなく、耐圧値を超えない範囲で、様々な逆電圧変動値
に対してすべてソフトリカバリーとなり、その結果、サ
ージ電圧の発生が抑制される。
が第1の半導体層の不純物濃度勾配よりも大きいため
に、第2の半導体層の不純物濃度の低い領域幅が実質的
に小さく、順方向動作時に第2の半導体層に蓄積される
過剰キャリア数が減少し、それにより、逆回復電荷Qrr
が減少し、その結果、低損失が達成される。
ードと同様の作用があり、それに加え、第1の半導体層
の厚みが、逆電圧により空乏層が延びる距離以上である
ため、第1及び第2の半導体層のうち、逆回復動作時に
印加される逆電圧によって延びる空乏層が達していない
残りの領域に、順方向動作時に蓄積される過剰キャリア
数が増え、それが消滅するのにさらに時間がかかるた
め、さらにソフトリカバリーとなり、その結果、さらに
サージ電圧の発生が抑制される。
3のダイオードの第1の半導体層の不純物濃度分布を均
一にした構造のため、低不純物濃度ならば第1の半導体
層の厚みを薄くしても、耐圧を維持でき、厚みが薄い分
だけ順方向動作時に蓄積される過剰キャリア数を低減で
き、逆回復電荷が低減され、その結果、損失が低減され
る
電流ピークの時刻での空乏層幅以下であるために、逆回
復電流ピークの時刻以後、空乏層端は不純物濃度勾配を
持つ第2の半導体層中を延びていくため、空乏層の延び
る速度が徐々に遅くなり、ソフトリカバリーとなり、そ
の結果、サージ電圧の発生が抑制される。
作時に印加される逆電圧によって延びる空乏層が達して
いない残りの領域に順方向動作時に蓄積された過剰キャ
リアがゆっくり消滅するため、さらにソフトリカバリー
となり、その結果、さらにサージ電圧の発生が抑制され
る。
って空乏層の延びる距離が増加しても、この逆電圧によ
る空乏層は、第2の半導体層の不純物濃度が徐々に高く
なるため第3の半導体層には達せず、第2の半導体層の
途中で止まり、それにより、第2の半導体層の空乏層の
達していない残りの領域に蓄積されていた過剰キャリア
がゆっくり消滅し、ソフトリカバリーとなる。
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、また、第2の半導体層の
不純物濃度は徐々に変化しているため、特定の電圧値で
はなく、耐圧値を超えない範囲で、様々な逆電圧変動値
に対してすべてソフトリカバリーとなり、その結果、サ
ージ電圧の発生が抑制される。
の第1の主面上に第1導電型の複数のエピタキシャル層
を順次低不純物濃度になるように成長させることによっ
て、近似的に不純物濃度勾配を有するとみなせる第2の
半導体層を得、前記第2の半導体層の第1の主面上に第
1導電型の複数のエピタキシャル層を順次低不純物濃度
になるように成長させることによって、近似的に不純物
濃度勾配を有するとみなせる第1の半導体層を得ること
が可能である。
1の主面上に第1導電型の複数のエピタキシャル層を順
次低不純物濃度になるように成長させることによって、
近似層の第1の主面上に第1導電型のエピタキシャル層
を一定不純物濃度になるように成長させることによって
第1の半導体層を得ることが可能である。
の主面側からイオン注入または不純物拡散により第1導
電型の不純物を導入し、不純物濃度勾配を有する第1導
電型の第1の半導体層を得、また、それと同様の方法に
より不純物濃度勾配を有する第1導電型の第2の半導体
層を得、前記第2の半導体層の第2の主面と第1導電型
の半導体基板の第1の主面とを貼り合わせ、さらに、前
記第1の半導体層の第2の主面と前記第2の半導体層の
第1の主面とを貼り合わせることによって、第1、第2
及び第3の半導体層を形成することが可能である。
の主面側からイオン注入または不純物拡散により第1導
電型の不純物を導入し、不純物濃度勾配を有する第1導
電型の第2の半導体層を得、その第2の主面と高不純物
濃度の第1導電型の半導体基板の第1の主面とを貼り合
わせ、さらに、低不純物濃度の第1導電型の半導体基板
の第2の主面と前記第2の半導体層の第1の主面とを貼
り合わせることによって、第1、第2及び第3の半導体
層を形成することが可能である。
の主面側からイオン注入または不純物拡散により第1導
電型の不純物を導入し、不純物濃度勾配を有する第1導
電型の前記第2の半導体層を得、その第2の主面と高不
純物濃度の第1導電型の半導体基板の第1の主面とを貼
り合わせ、さらに、前記第2の半導体層の第1の主面上
に第1導電型のエピタキシャル層を一定不純物濃度にな
るように成長させることによって、第1、第2及び第3
の半導体層を形成することが可能である。
基板の第2の主面側からイオン注入または不純物拡散に
より第1導電型の不純物を導入して、前記半導体基板の
第2の主面から、第1の主面と第2の主面との間にかけ
て不純物濃度勾配を有する半導体領域を形成し、その第
2の主面を研磨またはエッチングすることによって、一
定不純物濃度の第1導電型の第1の半導体層と不純物濃
度勾配を有する第1導電型の第2の半導体層とを得、前
記第2の半導体層の第2の主面上に第1導電型のエピタ
キシャル層を一定不純物濃度になるように成長させるこ
とによって、第3の半導体層を形成することが可能であ
る。
2の主面側からイオン注入または不純物拡散により第1
導電型の不純物を導入し、不純物濃度勾配を有する第1
導電型の第1の半導体層を得、その第2の主面側からイ
オン注入または不純物拡散により第1導電型の不純物を
導入し、前記第1の半導体層の第2の主面側から、第1
の主面と第2の主面との間にかけて不純物濃度勾配を有
する半導体領域を形成し、それによって不純物濃度勾配
を有する第1導電型の前記第2の半導体層、および、近
似的に不純物濃度が均一とみなせる不純物濃度分布の頂
上付近の第1導電型の第3の半導体層を形成することが
可能である。
10の断面構造を示す図で、図1(b)はダイオード1
0の縦断面方向の不純物濃度分布の模式図であり、縦断
面方向の深さXと不純物濃度Nとの関係を片対数で示
す。
造可能である。まず、N+半導体基板を用意し、N+層1
3とし、その第1の主面上にドーピング制御によりN型
のエピタキシャル層を漸次低不純物濃度になるように成
長させて、不純物濃度勾配を持つN層12aを形成し、
さらに続けて、N層12aの第1の主面上に、N型のエ
ピタキシャル層を漸次低不純物濃度になるように成長さ
せて、不純物濃度勾配を持ち、且つ、N層12a以上の
濃度勾配を持つNー層11aを形成する。
P型不純物のイオン注入または拡散を実施してP層14
を形成し、それによりPN接合面J10が形成され、さ
らに、金属蒸着によってP層14の第1の主面上にアノ
ード電極からなる第1の電極15を、N+層13の第2
の主面上にカソード電極からなる第2の電極16を、そ
れぞれ形成してダイオード10の構造を得ることができ
る。
1aがPN接合面J10からN層12aに向かって徐々に
濃度が高くなる不純物濃度勾配をもつために、逆回復動
作時に時間の経過とともに空乏層がNー層11aを延びる
につれてその先端部の不純物濃度が徐々に高くなるた
め、空乏層の延びる速度が徐々に遅くなり、逆回復電流
ピークIRM後の逆回復電流はなかなか零にならず、ソフ
トリカバリーとなり、その結果、サージ電圧の発生が抑
制される。
順方向動作時に過剰キャリアが蓄積されるのはほとんど
Nー層11aだけで、N層12aやN+層13にはほとんど
蓄積されないが、この場合でも逆回復動作時に空乏層が
Nー層11a中を延びる速度が徐々に遅くなるためソフト
リカバリーは維持され、その結果、順電流密度が小さい
動作条件でも、サージ電圧の発生が抑制される。
からだい2の主面側に向かって徐々に濃度が高くなる不
純物濃度勾配を有するため、逆回復動作時にN層12a
中を延びる空乏層は、その濃度勾配により延びる速度が
徐々に遅くなるため、さらにソフトリカバリーとなり、
その結果、さらにサージ電圧の発生が抑制される。
11aの不純物濃度勾配以下であるために、N層12aの
不純物濃度の低い領域幅が実質的に大きく、順方向動作
時にN層12aに蓄積される過剰キャリア数が多く、そ
れにより、逆回復電流ピーク時点で残っている過剰キャ
リア数が多く、それが消滅するのに時間がかかり、逆回
復電流ピーク後の逆回復電流がゆっくり零となるためソ
フトリカバリーとなり、その結果、さらにサージ電圧の
発生が抑制される。
って空乏層の延びる距離が増加しても、この逆電圧によ
る空乏層は、N層12aの不純物濃度が徐々に高くなる
ためN+層13には達せず、N層12aの途中で止まり、
それにより、N層12aの空乏層の達していない残りの
領域に蓄積されていた過剰キャリアがゆっくり消滅し、
ソフトリカバリーとなり、この場合、N層12aの濃度
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、しかも、N層12aの不
純物濃度は徐々に変化しているため、特定の電圧値では
なく、耐圧値を超えない範囲で、様々な逆電圧変動値に
対してすべてソフトリカバリーとなる。その結果、サー
ジ電圧の発生が抑制される。
実施例であるダイオード20の断面構造を示す図で、図
2(b)はダイオード20の縦断面方向の不純物濃度分
布の模式図である。
造可能である。まず、N+半導体基板を用意し、N+層1
3とし、その第1の主面上にドーピング制御によりN型
のエピタキシャル層を漸次低不純物濃度になるように成
長させて、不純物濃度勾配を持つN層12aを形成し、
さらに続けて、N層12aの第1の主面上に、N型のエ
ピタキシャル層を漸次低不純物濃度になるように成長さ
せて、不純物濃度勾配を持ち、且つ、N層12a以上の
濃度勾配を持ち、且つ、その厚みDbが逆電圧により空
乏層が延びる距離W以上であるN-層11bを形成す
る。なお、逆電圧により延びる空乏層距離Wは、シミュ
レーション等により計算することが可能である。
型不純物のイオン注入または拡散を実施してP層14を
形成し、それによりPN接合面J20が形成され、さら
に、金属蒸着によってP層14の第1の主面上にアノー
ド電極15をN+層13の第2の主面上にカソード電極
16を、それぞれ形成してダイオード20の構造を得る
ことができ、このダイオード20においては、ダイオー
ド10と同様の作用により順電流密度が小さい動作条件
や逆電圧が変動した場合を含めてソフトリカバリーとな
り、サージ電圧の発生が抑制される。
り空乏層が延びる距離W以上であるため、N-層11b
及びN層12aのうち、逆回復動作時に印加される逆電
圧によって延びる空乏層が達していない残りの領域に、
順方向動作時に蓄積される過剰キャリア数が増え、それ
が消滅するのにさらに時間がかかるため、さらにソフト
リカバリーとなり、その結果、さらにサージ電圧の発生
が抑制される。
実施例であるダイオード30の断面構造を示す図で、ま
た、図3(b)はダイオード30の縦断面方向の不純物
濃度分布の模式図である。
造可能である。まず、N+半導体基板を用意しN+層13
とし、その第1の主面上にドーピング制御によりN型の
エピタキシャル層を漸次低不純物濃度になるように成長
させて、不純物濃度勾配を持つN層12bを形成させ、
更に続けてN層12bの第1の主面上にN型のエピタキ
シャル層を漸次低不純物濃度になるように成長させて、
不純物濃度勾配を持ち、且つ、N層12bより小さい濃
度勾配を持つN-層11aを形成し、N-層11aの第1
の主面側からP型不純物のイオン注入または拡散を実施
してP層14を形成し、それによりPN接合面J30が
形成され、さらに、金属蒸着によってP層14の第1の
主面上にアノード電極15を、N+層13の第2の主面
上にカソード電極16を、それぞれ形成してダイオード
30の構造を得ることができる。
1aがPN接合面J30からN層12bに向かって徐々
に濃度が高くなる不純物濃度勾配をもつために、ダイオ
ード10と同様、逆回復動作時にN-層11a中を空乏層
が延びるにつれてその延びる速度が徐々に遅くなりソフ
トリカバリーとなり、その結果、サージ電圧の発生が抑
制される。
方向動作時に過剰キャリアが蓄積されるのはほとんどN
-層11aだけで、N層12bやN+層13にはほとんど
蓄積されないが、この場合でも逆回復動作時に空乏層が
N-層11a中を延びる速度が徐々に遅くなるためソフト
リカバリーは維持され、その結果、順電流密度が小さい
動作条件でもサージ電圧の発生が抑制される。
が、その第1の主面側から第2の主面側に向かって徐々
に濃度が高くなる不純物濃度勾配を有するため、逆回復
動作時にN層12b中を延びる空乏層はその濃度勾配に
より延びる速度が徐々に遅くなるため、さらにソフトリ
カバリーとなり、その結果、サージ電圧の発生がさらに
抑制される。
って空乏層の延びる距離が増加しても、この逆電圧によ
る空乏層は、N層12bの不純物濃度が徐々に高くなる
ためN+層13には達せずN層12bの途中で止まり、
それにより、N層12bの空乏層の達していない残りの
領域に蓄積されていた過剰キャリアがゆっくり消滅し、
ソフトリカバリーとなる。
により空乏層の延びる速度が徐々に遅くなるため、より
ソフトリカバリーとなり、しかも、N層12bの不純物
濃度は徐々に変化しているため、特定の電圧値ではなく
耐圧値を超えない範囲で、様々な逆電圧変動値に対して
すべてソフトリカバリーとなり、その結果、サージ電圧
の発生が抑制される。
-層11aの不純物濃度勾配よりも大きいために、N層1
2bの不純物濃度の低い領域幅が実質的に小さく、順方
向動作時にN層12bに蓄積される過剰キャリア数が減
少し、それにより、逆回復電荷Qrrが減少し、その結
果、低損失が達成される。
実施例であるダイオード40の断面構造を示す図で,ま
た、図4(b)はダイオード40の縦断面方向の不純物
濃度分布の模式図である。
造可能である。まず、N+半導体基板を用意しN+層13
とし、その第1の主面上にドーピング制御によりN型の
エピタキシャル層を漸次低不純物濃度になるように成長
させて、不純物濃度勾配を持つN層12bを形成し、さ
らに続けて、N層12bの第1の主面上に、N型のエピ
タキシャル層を漸次低不純物濃度になるように成長させ
N層12bより小さい濃度勾配を持ち、且つ、その厚み
Dbが逆電圧により空乏層が延びる距離W以上であるN
-層11bを形成する。なお、逆電圧により延びる空乏
層距離Wは、シミュレーション等により計算することが
可能である。
P型不純物のイオン注入または拡散を実施してP層14
を形成し、それによりPN接合面J40が形成され,さ
らに、金属蒸着によってP層14の第1の主面上にアノ
ード電極15を、N+層13の第2の主面上にカソード
電極16を、それぞれ形成してダイオード40の構造を
得ることができる。
ド30と同様の作用により順電流密度が小さい動作条件
や逆電圧が変動した場合を含めてソフトリカバリーとな
り、サージ電圧の発生が抑制され、そして同時に逆回復
電荷が低減され、損失が低減される。
圧により空乏層が延びる距離W以上であるため、N-層
11b及びN層12bのうち、逆回復動作時に印加され
る逆電圧によって延びる空乏層が達していない残りの領
域に順方向動作時に蓄積される過剰キャリア数が増え、
それが消滅するのにさらに時間がかかるため、さらにソ
フトリカバリーとなり、その結果、さらにサージ電圧の
発生が抑制される。
第5の実施例であるダイオード50の断面構造を示す図
で、また、図5(b)はダイオード50の縦断面方向の不
純物濃度分布の模式図である。
造可能である。まず、N+半導体基板を用意しN+層13
とし、その第1の主面上にドーピング制御によりN型の
エピタキシャル層を漸次低不純物濃度になるように成長
させて、不純物濃度勾配を持つN層12cを形成し、さ
らに続けて、N層12cの第1の主面上にN型のエピタ
キシャル層を均一に低不純物濃度になるように成長さ
せ、且つ、その厚みDcが、逆回復電流ピークの時刻で
の空乏層幅WIRM以下であるN-層11cを形成する。な
お、逆回復電流ピークの時刻での空乏層幅WIRMは、シ
ミュレーション等により計算することがに可能である。
型不純物のイオン注入または拡散を実施してP層14を
形成し、それによりPN接合面J50が形成され、さら
に、金属蒸着によってP層14の第1の主面上にアノー
ド電極15を、N+層13の第2の主面上にカソード電
極16を、それぞれ形成してダイオード50の構造を得
ることができる。
オード10またはダイオード30のN-層11aの不純物
濃度分布を均一にした構造のため、低不純物濃度ならば
N-層11cの厚みを薄くしても耐圧を維持でき、厚みが
薄い分だけ順方向動作時に蓄積される過剰キャリア数を
低減でき、逆回復電荷が低減され、その結果、損失が低
減される。
電流ピークの時刻での空乏層幅WIRM以下であるため
に、逆回復電流ピークの時刻以後、空乏層端は不純物濃
度勾配を持つN層12c中を延びていくため、空乏層の
延びる速度が徐々に遅くなり、ソフトリカバリーとな
り、その結果、サージ電圧の発生が抑制される。
印加される逆電圧によって延びる空乏層が達していない
残りの領域に、順方向動作時に蓄積された過剰キャリア
がゆっくり消滅するため、さらにソフトリカバリーとな
り、その結果、さらにサージ電圧の発生が抑制される。
って空乏層の延びる距離が増加しても、この逆電圧によ
る空乏層は、N層12cの不純物濃度が徐々に高くなる
ためN+層13には達せず、N層12cの途中で止まり、
それにより、N層12cの空乏層の達していない残りの
領域に蓄積されていた過剰キャリアがゆっくり消滅し、
ソフトリカバリーとなる。
より空乏層の延びる速度が徐々に遅くなるため、よりソ
フトリカバリーとなり、また、N層12cの不純物濃度は
徐々に変化しているため、特定の電圧値ではなく、耐圧
値を超えない範囲で、様々な逆電圧変動値に対してすべ
てソフトリカバリーとなり、その結果、サージ電圧の発
生が抑制される。
び40の製造方法として、第6の実施例を図6により説
明する。図6(a’)、(b’)、(c’)はそれぞれ図
6(a)、(b)、(c)の縦断面方向の不純物濃度分布
の模式図である。
板を用意しN+層13とし、その第1の主面上に複数の
N型エピタキシャル層を順次低不純物濃度になるように
成長させて、近似的に第2の主面側から第1の主面側に
かけて濃度が徐々に下降するとみなせる、図6(a’)
のような不純物濃度勾配G2を持つ半導体領域を形成
し、それによってN層12を形成する。
1の主面上に、複数のN型エピタキシャル層を順次低不
純物濃度になるように成長させて、近似的に第2の主面
側から第1の主面側にかけて濃度が徐々に下降するとみ
なせ、図6(b’)のような不純物濃度勾配G1を持つ
半導体領域を形成し、それによってN-層11を形成
し、図6(c)のように、N-層11の第1の主面側からP
型不純物のイオン注入または拡散を実施してP層14を
形成し、さらに、図6(d)のように、金属蒸着によっ
てP層14の第1の主面上にアノード電極15を、N+
層13の第2の主面上にカソード電極16を、それぞれ
形成する。
回復動作時にこのダイオードにかかる逆電圧によってN
-層11中を延びる空乏層距離をWとすると、N-層11
の不純物濃度勾配G1、N層12の不純物濃度勾配G2
との関係が、(1)G1≧G2となるようにN-層11
とN層12を形成すればダイオード100が得られる。
(2)G1≧G2で、且つ、D≧WとなるようにN-層
11とN層12を形成すればダイオード20が得られ
る。(3)G1<G2となるようにN-層11とN層1
2を形成すればダイオード30が得られる。(4)G1
<G2で、且つ、D≧WとなるようにN-層11とN層
12を形成すればダイオード40が得られる。なお、逆
電圧により延びる空乏層距離Wは、シミュレーション等
により計算することが可能である。
て、第7の実施例を図7により説明する。 図7
(a’)、(b’)、(c’)はそれぞれ図7(a)、
(b)、(c)の縦断面方向の不純物濃度分布の模式図で
ある。
板を用意しN+層13とし、その第1の主面上に複数の
N型エピタキシャル層を順次低不純物濃度になるように
成長させて、近似的に第2の主面側から第1の主面側に
かけて濃度が徐々に下降するとみなせ、図7(a’)の
ような不純物濃度勾配を持つ半導体領域を形成し、それ
によってN層12cを形成する。
1の主面上に、N型エピタキシャル層を低不純物濃度で
均一に成長させて、図7(b’)のような不純物濃度勾
配のないN-層11cを形成し、図7(c)のようにN-層
11cの第1の主面側からP型不純物のイオン注入また
は拡散を実施してP層14を形成する。なお、このと
き、N-層11cの厚みDcが、逆回復電流ピークの時刻
での空乏層幅WIRM以下となるように形成する。 ま
た、逆回復電流ピークの時刻での空乏層幅WIRMはシミ
ュレーション等により計算することが可能である。
よってP層14の第1の主面上にアノード電極15を、
N+層13の第2の主面上にカソード電極16を、それ
ぞれ形成することによりダイオード50を得る。
び40の製造方法として、第8の実施例を図8により説
明する。図8(a’)、(b’)、(c’)、(d’)、
(e’)、(f’)、(g’)はそれぞれ図8(a)、
(b)、(c)、(d)、(e)、(f)、(g)の縦断面方
向の不純物濃度分布の模式図である。
半導体基板を用意しその第2の主面側からN型不純物の
イオン注入または拡散を実施して、第2の主面から第1
の主面にかけて濃度が徐々に下降する不純物濃度勾配を
持つN-層11を形成する。このN-層11は、図8
(b)のようにその第1、第2の両主面を研磨またはエ
ッチングを行なうことによって、図8(b’)のように
所望の不純物濃度勾配G1、厚みに加工される。
他の半導体基板を用意し、その第2の主面側からN型不
純物のイオン注入または拡散を実施してN層12を形成
し、このN層12は、図8(d)のようにその第1、第
2の両主面を研磨またはエッチングを行なうことによっ
て、図8(d’)のように所望の不純物濃度勾配G2、
厚みに加工される。
意しそれによってN+層13を得、N層12の第2の主
面とN+層13の第1の主面とを貼り合わせ、更に、図
8(f)のようにN-層11の第2の主面とN層12の第
1の主面とを貼り合わせる。
の第1の主面側からP型不純物のイオン注入または拡散
を実施してP層14を形成し、さらに、図8(h)のよ
うに金属蒸着によってP層14の第1の主面上にアノー
ド電極15を、N+層13の第2の主面上にカソード電
極16をそれぞれ形成する。
回復動作時にこのダイオードにかかる逆電圧によってN
-層11中を延びる空乏層距離をWとすると、N-層11
の不純物濃度勾配G1、N層12の不純物濃度勾配G2
との関係が、(1)G1≧G2となるようにN-層11
とN層12を形成すればダイオード10が得られる。
(2)G1≧G2で、且つ、D≧WとなるようにN-層
11とN層12を形成すればダイオード20が得られ
る。(3)G1<G2となるようにN-層11とN層1
2を形成すればダイオード30が得られる。(4)G1
<G2で、且つ、D≧WとなるようにN-層11とN層1
2を形成すればダイオード40が得られる。なお、逆電
圧により延びる空乏層距離Wは、シミュレーション等に
より計算することが可能である。
て、第9の実施例を図9により説明する。図9
(a’)、(b’)、(c’)、(d’)、(e’)はそれ
ぞれ図9(a)、(b)、(c)、(d)、(e)の縦断面
方向の不純物濃度分布の模式図である。
半導体基板を用意し、その第2の主面側からN型不純物
のイオン注入または拡散を実施して、第2の主面から第
1の主面にかけて濃度が徐々に下降する不純物濃度勾配
を持つN層12cを形成し、このN層12cは、図9
(b)のようにその第1、第2の両主面を研磨またはエ
ッチングを行なうことによって、図9(b’)のように
所望の不純物濃度勾配、厚みに加工する。
ってN-層11cを得、さらに、N+半導体基板を用意
し、それによってN+層13を得、次に図9(c)のよう
にN層12cの第2の主面とN+層13の第1の主面とを
貼り合わせ、更に、図9(d)のようにN-層11cの第
2の主面とN層12cの第1の主面とを貼り合わせ、そ
して、図9(e)のように、N-層11cの第1の主面側
からP型不純物のイオン注入または拡散を実施してP層
14を形成し、このとき、N-層11cの厚みDcが逆回
復電流ピークの時刻での空乏層幅WIRM以下となるよう
に形成する。
幅WIRMはシミュレーション等により計算することが可
能で、また、図9(f)のように、金属蒸着によってP層
14の第1の主面上にアノード電極15を、N+層13
の第2の主面上にカソード電極16を、それぞれ形成す
ることによりダイオード50を得る。
して、第10の実施例を図10により説明する。図10
(a’)、(b’)はそれぞれ図10(a)、(b)の縦断
面方向の不純物濃度分布の模式図である。
うちの図9(a)、(b)と同じで、N+半導体基板を用
意し、それによってN+層13を得、次に図9(c)のよ
うにN層12cの第2の主面とN+層13の第1の主面と
を貼り合わせ、そして、図10(a)のようにN層12c
の第1の主面上にN型エピタキシャル層を一定不純物濃
度になるように成長させてN-層11cを形成し、そし
て、図10(b)のようにN-層11cの第1の主面側か
らP型不純物のイオン注入または拡散を実施してP層1
4を形成する。なお、このとき、N-層11cの厚みDc
が、逆回復電流ピークの時刻での空乏層幅WIRM以下と
なるように形成する。
幅WIRMは、シミュレーション等により計算することが
可能で、また、図10(c)のように金属蒸着によって
P層14の第1の主面上にアノード電極15を、N+層
13の第2の主面上にカソード電極16を、それぞれ形
成することによりダイオード50を得る。
としてのN-半導体基板の厚みが薄すぎるときは貼り合
わせができないが、この第10の実施例方法ではN-層
11cの厚みが薄い場合でも製造可能で、この第10の
実施例方法は、このような場合の第9の実施例に替わる
方法として有効である。
して、第11の実施例を図11により説明する。図11
(a’)、(b’)、(c’)、(d’)はそれぞれ図11
(a)、(b)、(c)、(d)の縦断面方向の不純物濃度
分布の模式図である。
ず、N-半導体基板を用意し、その第2の主面側からN
型不純物のイオン注入または拡散を実施してN-半導体
基板の途中まで導入し、第2の主面側から第1の主面側
にかけて濃度が徐々に下降する不純物濃度勾配を持つN
層12cと、一定の不純物濃度分布を持つN-層11cと
を形成し、次に、図11(b)のようにN層12cの第2
の主面を研磨またはエッチングを行なうことによって、
図11(b’)のように所望の不純物濃度勾配と厚みに
加工する。
第2の主面上にN型エピタキシャル層を一定不純物濃度
になるように成長させてN+層13を形成し、そして、
図11(d)のようにN-層11cの第1の主面側からP
型不純物のイオン注入または拡散を実施してP層14を
形成する。なお、このとき、N-層11cの厚みDcが、
逆回復電流ピークの時刻での空乏層幅WIRM以下となる
ように形成する。また、逆回復電流ピークの時刻での空
乏層幅WIRMは、シミュレーション等により計算するこ
とが可能で、また、図11(e)のように金属蒸着によ
ってP層14の第1の主面上にアノード電極15を、N
+層13の第2の主面上にカソード電極16をそれぞれ
形成することによりダイオード50を得る。
造方法として、第12の実施例を図12により説明す
る。図12(a’)、(b’)はそれぞれ図12(a)、
(b)の縦断面方向の不純物濃度分布の模式図である。
うちの図8(a)、(b)と同じであり、これにより第2
の主面から第1の主面にかけて濃度が徐々に下降する不
純物濃度勾配G1を持つN-層11を得、次に図12
(a)、(a’)に示すようにN-層11の第2の主面側
からN型不純物のイオン注入または拡散を実施してN-
層11の途中まで導入し、第2の主面側から第1の主面
側にかけて濃度が徐々に下降する不純物濃度勾配G2を
持つN層12bと、高濃度でほぼ一定の不純物濃度分布
を持つとみなせる不純物分布の頂上付近のN+層13を
形成する。
第1の主面側からP型不純物のイオン注入または拡散を
実施してP層14を形成し、さらに、図12(c)のよ
うに金属蒸着によってP層14の第1の主面上にアノー
ド電極15を、N+層13の第2の主面上にカソード電
極16をそれぞれ形成する。
回復動作時にこのダイオードにかかる逆電圧によってN
-層11中を延びる空乏層距離をWとすると、N-層11
の不純物濃度勾配G1、N層12bの不純物濃度勾配G
2との関係が、(1)G1<G2となるようにN-層1
1とN層12bを形成すればダイオード30が得られ
る。(2)G1<G2で、且つ、D≧WとなるようにN
-層11とN層12bを形成すればダイオード40が得ら
れる。なお、逆電圧により延びる空乏層距離Wはシミュ
レーション等により計算することが可能である。
例において、N-層やN層の不純物濃度の勾配の形状
は、図13の(1)のように直線的であっても、(2)のよ
うに上に凸の曲線状であっても、(3)のように下に凸の
曲線状であっても、(4)のように多少の変曲点を持って
もよい。
白金等の重金属拡散や、高エネルギー電子線等の放射線
照射や、プロトン・中性子等の粒子線照射が行なわれて
もよい。
様の効果を得ることができる。
ので、以下に記載した効果を奏する。請求項1の発明の
第1のダイオードに於いては、第1の半導体層が、PN
接合面から第2の半導体層に向かって徐々に濃度が高く
なる不純物濃度勾配をもつために、逆回復動作時に、時
間の経過とともに第1の半導体層中を空乏層が延びる速
度が徐々に遅くなり、逆回復電流ピークIRM後の逆回復
電流はなかなか零にならず、ソフトリカバリー波形とな
り、その結果、サージ電圧の発生が抑制される。
順方向動作時に過剰キャリアは第2の半導体層や第3の
半導体層にはほとんど蓄積されないが、この場合でも逆
回復動作時に空乏層が第1の半導体層中を延びる速度が
徐々に遅くなるためソフトリカバリーは維持され、その
結果、順電流密度が小さい場合を含め、様々な順電流密
度の動作条件でサージ電圧の発生が抑制される。
面側から第2の主面側に向かって徐々に濃度が高くなる
不純物濃度勾配を有するため、逆回復動作時に第2の半
導体層中を延びる空乏層は、その濃度勾配により延びる
速度が徐々に遅くなるため、さらにソフトリカバリーと
なり、その結果、サージ電圧の発生が更に抑制される。
第1の半導体層の不純物濃度勾配以下であるために、第
2の半導体層の不純物濃度の低い領域幅が実質的に大き
く、順方向動作時に第2の半導体層に蓄積される過剰キ
ャリア数が多く、それが消滅するのに時間がかかり、逆
回復電流ピークIRM後の逆回復電流がゆっくり零となる
ためソフトリカバリーとなる作用があり、その結果、さ
らにサージ電圧の発生が抑制される。
て空乏層の延びる距離が増加しても、この逆電圧による
空乏層は、第2の半導体層の不純物濃度が徐々に高くな
るため第3の半導体層には達せず、第2の半導体層の途
中で止まり、それにより、第2の半導体層の空乏層の達
していない残りの領域に蓄積されていた過剰キャリアが
ゆっくり消滅しソフトリカバリーとなる。
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、しかも、第2の半導体層
の不純物濃度は徐々に変化しているため、特定の電圧値
ではなく、耐圧値を超えない範囲で、様々な逆電圧変動
値に対してすべてソフトリカバリーとなる。その結果、
サージ電圧の発生が抑制される。
に於いては、前記第1のダイオードと同様の効果があ
り、それに加え、第1の半導体層の厚みが、逆電圧によ
り空乏層が延びる距離以上であるため、第1及び第2の
半導体層のうち、逆回復動作時に印加される逆電圧によ
って延びる空乏層が達していない、残りの領域に、順方
向動作時に蓄積される過剰キャリア数が増え、それが消
滅するのにさらに時間がかかるため、さらにソフトリカ
バリーとなり、その結果、さらにサージ電圧の発生が抑
制される。
に於いては、第3のダイオードでは、第1の半導体層が
PN接合面から第2の半導体層に向かって徐々に濃度が
高くなる不純物濃度勾配をもつために、第1のダイオー
ドと同様の作用により、ソフトリカバリーとなり、その
結果、サージ電圧の発生が抑制される。
第1のダイオードと同様の作用によりソフトリカバリー
は維持され、その結果、順電流密度が小さい場合を含
め、様々な順電流密度の動作条件でサージ電圧の発生が
抑制される。
側から第2の主面側に向かって徐々に濃度が高くなる不
純物濃度勾配を有するため、第1のダイオードと同様の
作用により更にソフトリカバリーとなり、その結果、サ
ージ電圧の発生がさらに抑制される。
て空乏層の延びる距離が増加しても、第2の半導体層の
不純物濃度が徐々に高くなるため、第1のダイオードと
同様の作用によりソフトリカバリーとなる。
に変化しているため、第1のダイオードと同様に、耐圧
値を超えない範囲で、様々な逆電圧変動値に対してすべ
てソフトリカバリーとなり、その結果、サージ電圧の発
生が抑制される。
が第1の半導体層の不純物濃度勾配よりも大きいため
に、第2の半導体層の不純物濃度の低い領域幅が実質的
に小さく、順方向動作時に第2の半導体層に蓄積される
過剰キャリア数が減少し、それにより、逆回復電荷Qrr
が減少し、その結果、低損失が達成される。
に於いては、第4のダイオードでは、前記第3のダイオ
ードと同様の作用があり、それに加え、第1の半導体層
の厚みが、逆電圧により空乏層が延びる距離以上である
ため、第1及び第2の半導体層のうち、逆回復動作時に
印加される逆電圧によって延びる空乏層が達していない
残りの領域に、順方向動作時に蓄積される過剰キャリア
数が増え、それが消滅するのにさらに時間がかかるた
め、さらにソフトリカバリーとなり、その結果、さらに
サージ電圧の発生が抑制される。
に於いては、前記第1または第3のダイオードの第1の
半導体層の不純物濃度分布を均一にした構造のため、低
不純物濃度ならば第1の半導体層の厚みを薄くしても、
耐圧を維持でき、厚みが薄い分だけ順方向動作時に蓄積
される過剰キャリア数を低減でき、逆回復電荷が低減さ
れ、その結果、損失が低減される。
復電流ピークの時刻での空乏層幅以下であるために、逆
回復電流ピークの時刻以後、空乏層端は不純物濃度勾配
を持つ第2の半導体層中を延びていくため、空乏層の延
びる速度が徐々に遅くなり、ソフトリカバリーとなり、
その結果、サージ電圧の発生が抑制される。
作時に印加される逆電圧によって延びる空乏層が達して
いない残りの領域に順方向動作時に蓄積された過剰キャ
リアがゆっくり消滅するため、さらにソフトリカバリー
となり、その結果、さらにサージ電圧の発生が抑制され
る。
って空乏層の延びる距離が増加しても、第2の半導体層
の不純物濃度が徐々に高くなるため第1のダイオードと
同様の作用によりソフトリカバリーとなる。
に変化しているため、第1のダイオードと同様、耐圧値
を超えない範囲で、様々な逆電圧変動値に対してすべて
ソフトリカバリーとなり、その結果、サージ電圧の発生
が抑制される。
いては、第3の半導体層の第1の主面上に第1導電型の
複数のエピタキシャル層を順次低不純物濃度になるよう
に成長させることによって、近似的に不純物濃度勾配を
有するとみなせる第2の半導体層を得、前記第2の半導
体層の第1の主面上に第1導電型の複数のエピタキシャ
ル層を順次低不純物濃度になるように成長させることに
よって、近似的に不純物濃度勾配を有するとみなせる第
1の半導体層を得ることが可能である。
於いては、第3の半導体層の第1の主面上に第1導電型
の複数のエピタキシャル層を順次低不純物濃度になるよ
うに成長させることによって、近似的に不純物濃度勾配
を有するとみなせる第2の半導体層を得、前記第2の半
導体層の第1の主面上に第1導電型のエピタキシャル層
を一定不純物濃度になるように成長させることによって
第1の半導体層を得ることが可能である。
於いては、一半導体基板の第2の主面側からイオン注入
または不純物拡散により第1導電型の不純物を導入し、
その両主面の不純物濃度が夫々所定濃度となるようする
ことによって不純物濃度勾配を有する第1導電型の第1
の半導体層を得、また、それと同様の方法により不純物
濃度勾配を有する第1導電型の第2の半導体層を得、前
記第2の半導体層の第2の主面と第1導電型の半導体基
板の第1の主面とを貼り合わせ、さらに、前記第1の半
導体層の第2の主面と前記第2の半導体層の第1の主面
とを貼り合わせることによって、第1、第2及び第3の
半導体層を形成することが可能である。
於いては、一半導体基板の第2の主面側からイオン注入
または不純物拡散により第1導電型の不純物を導入し、
そのその両主面の不純物濃度が夫々所定濃度となるよう
することによって不純物濃度勾配を有する第1導電型の
第2の半導体層を得、その第2の主面と高不純物濃度の
第1導電型の半導体基板の第1の主面とを貼り合わせ、
さらに、低不純物濃度の第1導電型の半導体基板の第2
の主面と前記第2の半導体層の第1の主面とを貼り合わ
せることによって、第1、第2及び第3の半導体層を形
成することが可能である。
に於いては、一半導体基板の第2の主面側からイオン注
入または不純物拡散により第1導電型の不純物を導入
し、その第1と第2の両主面を研磨またはエッチングす
ることによって不純物濃度勾配を有する第1導電型の前
記第2の半導体層を得、その第2の主面と高不純物濃度
の第1導電型の半導体基板の第1の主面とを貼り合わ
せ、さらに、前記第2の半導体層の第1の主面上に第1
導電型のエピタキシャル層を一定不純物濃度になるよう
に成長させることによって、第1、第2及び第3の半導
体層を形成することが可能である。
に於いては、第1導電型の半導体基板の第2の主面側か
らイオン注入または不純物拡散により第1導電型の不純
物を導入して、前記半導体基板の第2の主面から、第1
の主面と第2の主面との間にかけて不純物濃度勾配を有
する半導体領域を形成し、その第2の主面を研磨または
エッチングすることによって、一定不純物濃度の第1導
電型の第1の半導体層と不純物濃度勾配を有する第1導
電型の第2の半導体層とを得、前記第2の半導体層の第
2の主面上に第1導電型のエピタキシャル層を一定不純
物濃度になるように成長させることによって、第3の半
導体層を形成することが可能である。
に於いては、第7の製造方法では、一半導体基板の第2
の主面側からイオン注入または不純物拡散により第1導
電型の不純物を導入し、その第1と第2の両主面を研磨
またはエッチングすることによって第1の不純物濃度勾
配を有する第1導電型の第1の半導体層を得、その第2
の主面側からイオン注入または不純物拡散により第1導
電型の不純物を導入し、前記第1の半導体層の第2の主
面側から、第1の主面と第2の主面との間にかけて不純
物濃度勾配を有する半導体領域を形成し、それによって
第2の不純物濃度勾配を有する第1導電型の前記第2の
半導体層、および、近似的に不純物濃度が均一とみなせ
る不純物濃度分布の頂上付近の第1導電型の第3の半導
体層をを形成することが可能である。
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
製造工程を示す断面構造図、及び縦断面方向の不純物濃
度分布の模式図である。
製造工程を示す断面構造図、及び縦断面方向の不純物濃
度分布の模式図である。
製造工程を示す断面構造図、及び縦断面方向の不純物濃
度分布の模式図である。
製造工程を示す断面構造図、及び縦断面方向の不純物濃
度分布の模式図である。
ドの製造工程を示す断面構造図、及び縦断面方向の不純
物濃度分布の模式図である。
ドの製造工程を示す断面構造図、及び縦断面方向の不純
物濃度分布の模式図である。
ドの製造工程を示す断面構造図、及び縦断面方向の不純
物濃度分布の模式図である。
イオードのN-層またはN層の縦断面方向の不純物濃度
分布の模式図である。
ある。
及び縦断面方向の不純物濃度分布の模式図である。
及び縦断面方向の不純物濃度分布の模式図である。
及び縦断面方向の不純物濃度分布の模式図である。
Claims (12)
- 【請求項1】 第1の主面から該第1の主面と相対向す
る第2の主面に向かって不純物濃度が高くなる不純物濃
度勾配を有する第1導電型の第1の半導体層、この第1
の半導体層の第2の主面に第1の主面が隣接配置される
と共に、その第1の主面から該第1の主面と相対向する
第2の主面に向かって不純物濃度が高くなる不純物濃度
勾配を有する第1導電型の第2の半導体層、この第2の
半導体層の第2の主面に第1の主面が隣接配置されると
共に、前記第2の半導体層の第2の主面の不純物濃度以
上の不純物濃度を有する第1導電型の第3の半導体層、
前記第1の半導体層の第1の主面に隣接配置される第2
導電型の第4の半導体層、この第4の半導体層に隣接配
置される第1の主電極、及び前記第3の半導体層の第1
の主面と相対向する第2の主面に隣接配置される第2の
主電極を備え、前記第1の半導体層の第2の主面の不純
物濃度と前記第2の半導体層の第1の主面の不純物濃度
を等しくすると共に、前記第1の半導体層の不純物濃度
勾配を前記第2の半導体層の不純物濃度勾配以上とした
ことを特徴とするダイオード。 - 【請求項2】 第1の半導体層の厚みが、逆電圧により
空乏層が延びる距離以上であることを特徴とする特許請
求の範囲第1項記載のダイオード。 - 【請求項3】 第1の主面から該第1の主面と相対向す
る第2の主面に向かって不純物濃度が高くなる不純物濃
度勾配を有する第1導電型の第1の半導体層、この第1
の半導体層の第2の主面に第1の主面が隣接配置される
と共に、その第1の主面から該第1の主面と相対向する
第2の主面に向かって不純物濃度が高くなる不純物濃度
勾配を有する第1導電型の第2の半導体層、この第2の
半導体層の第2の主面に第1の主面が隣接配置されると
共に、前記第2の半導体層の第2の主面の不純物濃度以
上の不純物濃度を有する第1導電型の第3の半導体層、
前記第1の半導体層の第1の主面に隣接配置される第2
導電型の第4の半導体層、この第4の半導体層に隣接配
置される第1の主電極、及び前記第3の半導体層の第1
の主面と相対向する第2の主面に隣接配置される第2の
主電極を備え、前記第1の半導体層の第2の主面の不純
物濃度と前記第2の半導体層の第1の主面の不純物濃度
を等しくすると共に、前記第1の半導体層の不純物濃度
勾配より前記第2の半導体層の不純物濃度勾配を大とし
たことを特徴とするダイオード。 - 【請求項4】 第1の半導体層の厚みが、逆電圧により
空乏層が延びる距離以上であることを特徴とする特許請
求の範囲第3項記載のダイオード。 - 【請求項5】 第1の主面から該第1の主面と相対向す
る第2の主面に向かっての不純物濃度が一定の第1導電
型の第1の半導体層、この第1の半導体層の第2の主面
に第1の主面が隣接配置されると共に、前記第1の半導
体層と不純物濃度が等しい第1の主面から該第1の主面
と相対向する第2の主面に向かって不純物濃度が高くな
る不純物濃度勾配を有する第1導電型の第2の半導体
層、この第2の半導体層の第2の主面に第1の主面が隣
接配置されると共に、前記第2の半導体層の第2の主面
の不純物濃度以上の不純物濃度を有する第1導電型の第
3の半導体層、前記第1の半導体層の第1の主面に隣接
配置される第2導電型の第4の半導体層、この第4の半
導体層に隣接配置される第1の主電極、及び前記第3の
半導体層の第1の主面と相対向する第2の主面に隣接配
置される第2の主電極を備え、前記第1の半導体層の厚
みを、逆回復電流ピーク時の空乏層の幅以下としたこと
を特徴とするダイオード。 - 【請求項6】 第1導電型の半導体基板を第3の半導体
層として準備する工程と、前記第3の半導体層の第1の
主面に隣接する第2の主面の不純物濃度が前記第3の半
導体層の不純物濃度以下で、その第2の主面から該第2
の主面と相対向する第1の主面に向かって不純物濃度が
順次低くなるように第1導電型のエピタキシャル層を複
数成長させ第2の半導体層を得る工程と、前記第2の半
導体層の第1の主面に隣接する第2の主面の不純物濃度
が前記第2の半導体層の第1の主面の不純物濃度と等し
く、その第2の主面から該第2の主面と相対向する第1
の主面に向かって不純物濃度が順次低くなるように第1
導電型のエピタキシャル層を複数成長させ第1の半導体
層を得る工程と、前記第1の半導体層の第1の主面に隣
接し第2導電型の第4の半導体層を得る工程と、前記第
4の半導体層に隣接させ第1の主電極を配設する工程
と、前記第3の半導体層の第2の主面に隣接させ第2の
主電極を配設する工程とからなる請求項第1項乃至第4
項のいずれかに記載のダイオードの製造方法。 - 【請求項7】第1導電型の半導体基板を第3の半導体層
として準備する工程と、前記第3の半導体層の第1の主
面に隣接する第2の主面の不純物濃度が前記第3の半導
体層の不純物濃度以下で、その第2の主面から該第2の
主面と相対向する第1の主面に向かって不純物濃度が順
次低くなるように第1導電型のエピタキシャル層を複数
成長させ第2の半導体層を得る工程と、前記第2の半導
体層の第1の主面に隣接する第2の主面の不純物濃度が
前記第2の半導体層の第1の主面の不純物濃度と等し
く、その第2の主面から該第2の主面と相対向する第1
の主面に向かって不純物濃度が一定の第1導電型の単一
エピタキシャル層を成長させ第1の半導体層を得る工程
と、前記第1の半導体層の第1の主面に隣接し第2導電
型の第4の半導体層を得る工程と、前記第4の半導体層
に隣接させ第1の主電極を配設する工程と、前記第3の
半導体層の第2の主面に隣接させ第2の主電極を配設す
る工程とからなる請求項第5項記載のダイオードの製造
方法。 - 【請求項8】 第1の半導体基板の第2の主面側からの
イオン注入もしくは不純物拡散によって前記第2の主面
側から該第2の主面と相対向する第1の主面に向かって
不純物濃度が低くなる不純物濃度勾配を有する第1導電
型の半導体層を形成しその両主面の不純物濃度が夫々所
定濃度となるよう第1の半導体層を形成する工程と、第
2の半導体基板の第2の主面側からのイオン注入もしく
は不純物拡散によってその第2の主面から該第2の主面
と相対向する第1の主面に向かって不純物濃度が低くな
る不純物濃度勾配を有する第1導電型の半導体層を形成
しその両主面の不純物濃度が夫々所定濃度となるよう第
2の半導体層を形成する工程と、不純物濃度が前記第2
の半導体層の第2の主面の不純物濃度以上の第1導電型
の第3の半導体層を得る工程と、前記第2の半導体層の
第2の主面と前記第3の半導体層の第1の主面とを貼り
合わせる工程と、前記第1の半導体層の第2の主面と前
記第2の半導体層の第1の主面とを貼り合わせる工程
と、前記第1の半導体層の第1の主面側からのイオン注
入もしくは不純物拡散し前記第1の半導体層の第1の主
面に隣接する第2導電型の第4の半導体層を得る工程
と、前記第4の半導体層に隣接させ第1の主電極を配設
する工程と、前記第3の半導体層の第2の主面に隣接さ
せ第2の主電極を配設する工程とからなる請求項第1項
乃至第4項のいずれかに記載のダイオードの製造方法。 - 【請求項9】 第1の主面から該第1の主面と相対向す
る第2の主面に向かっての不純物濃度が一定の第1導電
型の第1の半導体層を得る工程と、第2の半導体基板の
第2の主面側からのイオン注入もしくは不純物拡散によ
ってその第2の主面から該第2の主面と相対向する第1
の主面に向かって不純物濃度が低くなる不純物濃度勾配
を有する第1導電型の半導体層を形成しその両主面の不
純物濃度が夫々所定濃度となるよう第2の半導体層を形
成する工程と、不純物濃度が前記第2の半導体層の第2
の主面の不純物濃度以上の第1導電型の第3の半導体層
を得る工程と、前記第2の半導体層の第2の主面と前記
第3の半導体層の第1の主面とを貼り合わせる工程と、
前記第1の半導体層の第2の主面と前記第2の半導体層
の第1の主面とを貼り合わせる工程と、前記第1の半導
体層の第1の主面側からのイオン注入もしくは不純物拡
散し前記第1の半導体層の第1の主面に隣接する第2導
電型の第4の半導体層を得る工程と、前記第4の半導体
層に隣接させ第1の主電極を配設する工程と、前記第3
の半導体層の第2の主面に隣接させ第2の主電極を配設
する工程とからなる請求項第5項記載のダイオードの製
造方法。 - 【請求項10】 第2の半導体基板の第2の主面側から
のイオン注入もしくは不純物拡散によってその第2の主
面から該第2の主面と相対向する第1の主面に向かって
不純物濃度が低くなる不純物濃度勾配を有する第1導電
型の半導体層を形成しその両主面の不純物濃度が夫々所
定濃度となるよう第2の半導体層を形成する工程と、不
純物濃度が前記第2の半導体層の第2の主面の不純物濃
度以上の第1導電型の第3の半導体層を得る工程と、前
記第2の半導体層の第2の主面と前記第3の半導体層の
第1の主面とを貼り合わせる工程と、第2の主面の不純
物濃度が隣接する前記第2の半導体層の第1の主面の不
純物濃度と等しく、その第2の主面から該第2の主面と
相対向する第1の主面に向かって不純物濃度が一定の第
1導電型の単一エピタキシャル層を成長させ第1の半導
体層を得る工程と、前記第1の半導体層の第1の主面側
からのイオン注入もしくは不純物拡散し前記第1の半導
体層の第1の主面に隣接する第2導電型の第4の半導体
層を得る工程と、前記第4の半導体層に隣接させ第1の
主電極を配設する工程と、前記第3の半導体層の第2の
主面に隣接させ第2の主電極を配設する工程とからなる
請求項第5項記載のダイオードの製造方法。 - 【請求項11】 第1の主面から該第1の主面と相対向
する第2の主面に向かっての不純物濃度が一定の第1導
電型の第1の半導体層を得る工程と、前記第1の半導体
層の第2の主面に隣接し第1の主面が形成されるよう前
記第1の半導体層の第2の主面側からのイオン注入もし
くは不純物拡散によってその第1の主面から該第1の主
面と相対向する第2の主面に向かって不純物濃度が高く
なる不純物濃度勾配を有する第1導電型の半導体層を形
成し、その第2の主面が所定の不純物濃度となるように
第2の半導体層を形成する工程と、前記第2の半導体層
の第2の主面に隣接し該第2の主面の不純物濃度以上の
不純物濃度の第1の主面が形成されるよう、且つその第
1の主面から該第1の主面と相対向する第2の主面に向
かって不純物濃度が一定の第1導電型のエピタキシャル
層を成長させ第3の半導体層を得る工程と、前記第1の
半導体層の第1の主面側からのイオン注入もしくは不純
物拡散し前記第1の半導体層の第1の主面に隣接する第
2導電型の第4の半導体層を得る工程と、前記第4の半
導体層に隣接させ第1の主電極を配設する工程と、前記
第3の半導体層の第2の主面に隣接させ第2の主電極を
配設する工程とからなる請求項第5項記載のダイオード
の製造方法。 - 【請求項12】 第1の半導体基板の第2の主面側から
のイオン注入もしくは不純物拡散によって前記第2の主
面側から該第2の主面と相対向する第1の主面に向かっ
て不純物濃度が低くなる不純物濃度勾配を有する第1導
電型の半導体層を形成しその両主面の不純物濃度が夫々
所定濃度となるよう第1の半導体層を形成する工程と、
前記第1の半導体層の第2の主面に隣接し第1の主面が
形成されるよう前記第1の半導体層の第2の主面側から
のイオン注入もしくは不純物拡散によってその第1の主
面から該第1の主面と相対向する第2の主面に向かって
不純物濃度が高くなる不純物濃度勾配を有する第1導電
型の半導体層を形成し第2の半導体層及び第3の半導体
層を得る工程と、前記第1の半導体層の第1の主面側か
らのイオン注入もしくは不純物拡散し前記第1の半導体
層の第1の主面に隣接する第2導電型の第4の半導体層
を得る工程と、前記第4の半導体層に隣接させ第1の主
電極を配設する工程と、前記第3の半導体層の第2の主
面に隣接させ第2の主電極を配設する工程とからなる請
求項第3項乃至第4項のいずれかに記載のダイオードの
製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12010595A JP3994443B2 (ja) | 1995-05-18 | 1995-05-18 | ダイオード及びその製造方法 |
US08/562,457 US5811873A (en) | 1995-05-18 | 1995-11-24 | Diode having soft recovery characteristics over a wide range of operating conditions |
EP96107701A EP0749166B1 (en) | 1995-05-18 | 1996-05-14 | Diode and method of manufacturing the same |
DE69609903T DE69609903T2 (de) | 1995-05-18 | 1996-05-14 | Diode und Verfahren zur Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12010595A JP3994443B2 (ja) | 1995-05-18 | 1995-05-18 | ダイオード及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08316500A true JPH08316500A (ja) | 1996-11-29 |
JP3994443B2 JP3994443B2 (ja) | 2007-10-17 |
Family
ID=14778057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12010595A Expired - Lifetime JP3994443B2 (ja) | 1995-05-18 | 1995-05-18 | ダイオード及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5811873A (ja) |
EP (1) | EP0749166B1 (ja) |
JP (1) | JP3994443B2 (ja) |
DE (1) | DE69609903T2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000016408A1 (fr) * | 1998-09-10 | 2000-03-23 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur et son procede de fabrication |
US6603189B2 (en) * | 1997-08-14 | 2003-08-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein |
JP2003282892A (ja) * | 2002-03-08 | 2003-10-03 | Internatl Business Mach Corp <Ibm> | 低容量esd耐性ダイオードの方法および構造 |
US6770917B2 (en) | 2000-09-22 | 2004-08-03 | Infineon Technologies Ag | High-voltage diode |
JP2005064166A (ja) * | 2003-08-11 | 2005-03-10 | Sony Corp | ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法 |
JP2005079232A (ja) * | 2003-08-29 | 2005-03-24 | Shindengen Electric Mfg Co Ltd | 高速スイッチングダイオードおよびその製造法 |
JP2006005168A (ja) * | 2004-06-17 | 2006-01-05 | Nippon Inter Electronics Corp | ショットキバリアダイオード |
JP2006210869A (ja) * | 2005-01-25 | 2006-08-10 | Power Integrations Inc | 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ |
JP2007184439A (ja) * | 2006-01-10 | 2007-07-19 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2008251679A (ja) * | 2007-03-29 | 2008-10-16 | Hitachi Ltd | ダイオード |
JP2010040562A (ja) * | 2008-07-31 | 2010-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO2010026654A1 (ja) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | 記憶装置 |
WO2011024214A1 (ja) * | 2009-08-25 | 2011-03-03 | パナソニック株式会社 | 高速回復ダイオード |
US8664692B2 (en) | 2012-02-28 | 2014-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2018082172A (ja) * | 2016-11-14 | 2018-05-24 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | Iii−v族半導体ダイオード |
JP2019125788A (ja) * | 2018-01-18 | 2019-07-25 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | スタック型のiii−v族半導体ダイオード |
CN113555418A (zh) * | 2021-07-21 | 2021-10-26 | 西安电子科技大学 | 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19713962C1 (de) * | 1997-04-04 | 1998-07-02 | Siemens Ag | Leistungsdiode (FCI-Diode) |
EP0932205A1 (en) * | 1998-01-21 | 1999-07-28 | GENERAL SEMICONDUCTOR, Inc. | PN junction semiconductor device having an epitaxial layer with graded resistivity |
EP1056139A3 (en) * | 1999-05-28 | 2007-09-19 | Sharp Kabushiki Kaisha | Method for manufacturing photoelectric conversion device |
JP4129106B2 (ja) * | 1999-10-27 | 2008-08-06 | 三菱電機株式会社 | 半導体装置 |
US6737731B1 (en) | 2000-06-26 | 2004-05-18 | Fairchild Semiconductor Corporation | Soft recovery power diode |
DE10031461B4 (de) | 2000-06-28 | 2006-06-29 | Infineon Technologies Ag | Hochvolt-Diode |
CN1265465C (zh) * | 2001-04-04 | 2006-07-19 | 三菱电机株式会社 | 半导体器件 |
US6489660B1 (en) * | 2001-05-22 | 2002-12-03 | General Semiconductor, Inc. | Low-voltage punch-through bi-directional transient-voltage suppression devices |
US7508736B2 (en) * | 2007-03-09 | 2009-03-24 | Baker Hughes Incorporated | Vector migration of 1st order free-surface related downgoing multiples from VSP data |
US7714585B2 (en) * | 2007-03-21 | 2010-05-11 | Baker Hughes Incorporated | Multi-frequency cancellation of dielectric effect |
CN101673755B (zh) * | 2009-09-23 | 2011-11-16 | 中国科学院上海微系统与信息技术研究所 | 使用复合结构二极管的相变存储器单元及制备方法 |
US20110198689A1 (en) * | 2010-02-17 | 2011-08-18 | Suku Kim | Semiconductor devices containing trench mosfets with superjunctions |
CN102208454B (zh) * | 2010-03-31 | 2013-03-13 | 比亚迪股份有限公司 | 快速恢复二极管 |
KR101798273B1 (ko) | 2011-04-06 | 2017-11-15 | 에이비비 슈바이쯔 아게 | 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법 |
DE112012001986B4 (de) * | 2011-05-05 | 2021-05-27 | Abb Schweiz Ag | Bipolares Punch-Through-Halbleiterbauelement und Verfahren zur Herstellung eines derartigen Halbleiterbauelements |
CN103871852B (zh) * | 2012-12-14 | 2018-01-30 | 中国科学院微电子研究所 | 一种带fs层的pt型功率器件的制作方法 |
JP6846119B2 (ja) * | 2016-05-02 | 2021-03-24 | 株式会社 日立パワーデバイス | ダイオード、およびそれを用いた電力変換装置 |
DE102017011878A1 (de) | 2017-12-21 | 2019-06-27 | 3-5 Power Electronics GmbH | Stapelförmiges III-V-Halbleiterbauelement |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3921192A (en) * | 1974-05-28 | 1975-11-18 | Gen Electric | Avalanche diode |
JPS5929469A (ja) * | 1982-08-11 | 1984-02-16 | Hitachi Ltd | 半導体装置 |
JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
FR2638892B1 (fr) * | 1988-11-09 | 1992-12-24 | Sgs Thomson Microelectronics | Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede |
JPH06314801A (ja) * | 1993-03-05 | 1994-11-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2755135B2 (ja) * | 1993-11-25 | 1998-05-20 | 日本電気株式会社 | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
-
1995
- 1995-05-18 JP JP12010595A patent/JP3994443B2/ja not_active Expired - Lifetime
- 1995-11-24 US US08/562,457 patent/US5811873A/en not_active Expired - Fee Related
-
1996
- 1996-05-14 EP EP96107701A patent/EP0749166B1/en not_active Expired - Lifetime
- 1996-05-14 DE DE69609903T patent/DE69609903T2/de not_active Expired - Fee Related
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6603189B2 (en) * | 1997-08-14 | 2003-08-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein |
WO2000016408A1 (fr) * | 1998-09-10 | 2000-03-23 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semiconducteur et son procede de fabrication |
US6770917B2 (en) | 2000-09-22 | 2004-08-03 | Infineon Technologies Ag | High-voltage diode |
JP2003282892A (ja) * | 2002-03-08 | 2003-10-03 | Internatl Business Mach Corp <Ibm> | 低容量esd耐性ダイオードの方法および構造 |
JP2005064166A (ja) * | 2003-08-11 | 2005-03-10 | Sony Corp | ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法 |
JP2005079232A (ja) * | 2003-08-29 | 2005-03-24 | Shindengen Electric Mfg Co Ltd | 高速スイッチングダイオードおよびその製造法 |
JP2006005168A (ja) * | 2004-06-17 | 2006-01-05 | Nippon Inter Electronics Corp | ショットキバリアダイオード |
JP2006210869A (ja) * | 2005-01-25 | 2006-08-10 | Power Integrations Inc | 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ |
JP2010034602A (ja) * | 2005-01-25 | 2010-02-12 | Power Integrations Inc | 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ |
JP2007184439A (ja) * | 2006-01-10 | 2007-07-19 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2008251679A (ja) * | 2007-03-29 | 2008-10-16 | Hitachi Ltd | ダイオード |
JP2010040562A (ja) * | 2008-07-31 | 2010-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US8420496B2 (en) | 2008-07-31 | 2013-04-16 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating the same |
US7800204B2 (en) | 2008-07-31 | 2010-09-21 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating the same |
DE102009019684B4 (de) * | 2008-07-31 | 2013-11-28 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
WO2010026654A1 (ja) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | 記憶装置 |
JP5454945B2 (ja) * | 2008-09-05 | 2014-03-26 | 株式会社東芝 | 記憶装置 |
US8766225B2 (en) | 2008-09-05 | 2014-07-01 | Kabushiki Kaisha Toshiba | Storage device |
WO2011024214A1 (ja) * | 2009-08-25 | 2011-03-03 | パナソニック株式会社 | 高速回復ダイオード |
US8664692B2 (en) | 2012-02-28 | 2014-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2018082172A (ja) * | 2016-11-14 | 2018-05-24 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | Iii−v族半導体ダイオード |
JP2019125788A (ja) * | 2018-01-18 | 2019-07-25 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | スタック型のiii−v族半導体ダイオード |
JP2020077894A (ja) * | 2018-01-18 | 2020-05-21 | 3−5 パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング3−5 Power Electronics GmbH | スタック型のiii−v族半導体ダイオード |
US10854760B2 (en) | 2018-01-18 | 2020-12-01 | 3-5 Power Electronics GmbH | Stacked III-V semiconductor diode |
CN113555418A (zh) * | 2021-07-21 | 2021-10-26 | 西安电子科技大学 | 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 |
CN113555418B (zh) * | 2021-07-21 | 2023-03-10 | 西安电子科技大学 | 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69609903D1 (de) | 2000-09-28 |
US5811873A (en) | 1998-09-22 |
JP3994443B2 (ja) | 2007-10-17 |
DE69609903T2 (de) | 2001-03-29 |
EP0749166B1 (en) | 2000-08-23 |
EP0749166A1 (en) | 1996-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08316500A (ja) | ダイオード及びその製造方法 | |
JP4104170B2 (ja) | ショットキー障壁整流器およびその製造方法 | |
US20070145429A1 (en) | Structure and method for a fast recovery rectifier structure | |
US11552172B2 (en) | Silicon carbide device with compensation layer and method of manufacturing | |
US9064923B2 (en) | Bipolar semiconductor component with a fully depletable channel zone | |
US20110227187A1 (en) | Schottky barrier semiconductor device | |
KR20190072631A (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
DE10207522A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
US9929284B1 (en) | Power schottky diodes having local current spreading layers and methods of forming such devices | |
JP2008211171A (ja) | バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法 | |
JP5282818B2 (ja) | ダイオードの製造方法、及び、ダイオード | |
US9209027B1 (en) | Adjusting the charge carrier lifetime in a bipolar semiconductor device | |
CN105720107A (zh) | 一种快恢复二极管及其制造方法 | |
JP2006186134A (ja) | 半導体装置 | |
US6707131B2 (en) | Semiconductor device and manufacturing method for the same | |
CN110534582B (zh) | 一种具有复合结构的快恢复二极管及其制造方法 | |
JP2002246609A (ja) | 半導体装置 | |
JP3468571B2 (ja) | 半導体装置 | |
CN112310227A (zh) | 一种高势垒SiC JBS器件及其制备方法 | |
JPH07273354A (ja) | ダイオ−ド | |
CN117038741A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
CN111164759A (zh) | 具有高电流容量的馈线设计 | |
CN111194477B (zh) | 用于制造栅格的方法 | |
CN110504324B (zh) | 一种高压瞬态电压抑制二极管 | |
KR100324569B1 (ko) | 접합형 바이폴라 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |