JPH08307159A - 高周波増幅回路、送信装置、及び受信装置 - Google Patents
高周波増幅回路、送信装置、及び受信装置Info
- Publication number
- JPH08307159A JPH08307159A JP7125651A JP12565195A JPH08307159A JP H08307159 A JPH08307159 A JP H08307159A JP 7125651 A JP7125651 A JP 7125651A JP 12565195 A JP12565195 A JP 12565195A JP H08307159 A JPH08307159 A JP H08307159A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate
- high frequency
- drain
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 140
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 8
- 230000009467 reduction Effects 0.000 abstract description 10
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 241001125929 Trisopterus luscus Species 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0483—Transmitters with multiple parallel paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21178—Power transistors are made by coupling a plurality of single transistors in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【目的】 より簡単にかつより大きな低消費電力効果を
得ることのできる高周波増幅回路及び送信装置、受信装
置を実現する。 【構成】 高周波増幅回路を、互いのドレイン電極が電
気的に接続され、またゲート電極が高周波的に接続さ
れ、かつDC的に分離されているとともに、それぞれが
1又は複数のソース接地単位FETにより形成されてい
る第1〜第NのFETグループ(#1〜#N)と、この
第1〜第NのFETグループのそれぞれ、もしくは一部
を除いたそれぞれに対して、個々にゲート供給電圧のレ
ベルの切り換えることのできるゲートバイアス制御回路
17Gとで構成する。そして各FETグループが個別に
オン/オフすることで、利得の低下、歪特性の悪化を伴
わずに全体としてドレイン電流を下げることができるよ
うにする。
得ることのできる高周波増幅回路及び送信装置、受信装
置を実現する。 【構成】 高周波増幅回路を、互いのドレイン電極が電
気的に接続され、またゲート電極が高周波的に接続さ
れ、かつDC的に分離されているとともに、それぞれが
1又は複数のソース接地単位FETにより形成されてい
る第1〜第NのFETグループ(#1〜#N)と、この
第1〜第NのFETグループのそれぞれ、もしくは一部
を除いたそれぞれに対して、個々にゲート供給電圧のレ
ベルの切り換えることのできるゲートバイアス制御回路
17Gとで構成する。そして各FETグループが個別に
オン/オフすることで、利得の低下、歪特性の悪化を伴
わずに全体としてドレイン電流を下げることができるよ
うにする。
Description
【0001】
【産業上の利用分野】本発明は、送信装置、受信装置、
及びそれらに用いられる高周波増幅回路に関し、特に送
信電力制御が行なわれる送信装置や、受信電力レベルの
変動する受信装置に好適なものである。
及びそれらに用いられる高周波増幅回路に関し、特に送
信電力制御が行なわれる送信装置や、受信電力レベルの
変動する受信装置に好適なものである。
【0002】
【従来の技術】図17に無線通信端末の受信系及び送信
系の一般的なブロック構成を示す。まず受信系は次のよ
うに構成されている。
系の一般的なブロック構成を示す。まず受信系は次のよ
うに構成されている。
【0003】アンテナ61で受信された電波は送受分波
器62によって受信増幅器63に供給される。受信増幅
器63で増幅された高周波信号はミキサ64でローカル
発信器65からのローカル周波数と混合され、中間周波
信号とされる。この中間周波信号は中間周波利得可変増
幅器66によって利得が制御される。特に中間周波利得
可変増幅器66によってAGC(オートゲインコントロ
ール)動作が行なわれるように、カップラー68aによ
って中間周波利得可変増幅器66の出力レベルが検出さ
れ、AGC制御部68は検出レベルに応じて中間周波利
得可変増幅器66の利得を可変制御するようにしてい
る。またAGC制御部68は、中間周波利得可変増幅器
66の出力レベルから受信信号強度レベル情報S1 を発
生させる。中間周波利得可変増幅器66の出力は、復調
器67によって復調されベースバンド信号とされてベー
スバンド信号処理回路69に供給される。
器62によって受信増幅器63に供給される。受信増幅
器63で増幅された高周波信号はミキサ64でローカル
発信器65からのローカル周波数と混合され、中間周波
信号とされる。この中間周波信号は中間周波利得可変増
幅器66によって利得が制御される。特に中間周波利得
可変増幅器66によってAGC(オートゲインコントロ
ール)動作が行なわれるように、カップラー68aによ
って中間周波利得可変増幅器66の出力レベルが検出さ
れ、AGC制御部68は検出レベルに応じて中間周波利
得可変増幅器66の利得を可変制御するようにしてい
る。またAGC制御部68は、中間周波利得可変増幅器
66の出力レベルから受信信号強度レベル情報S1 を発
生させる。中間周波利得可変増幅器66の出力は、復調
器67によって復調されベースバンド信号とされてベー
スバンド信号処理回路69に供給される。
【0004】次にベースバンド信号処理回路69からの
送信系は次のように構成される。ベースバンド信号処理
回路69から出力される送信ベースバンド信号は変調器
71で変調され、中間周波利得可変増幅器72で所要の
利得状態で増幅される。そしてミキサ73でローカル発
信器65からのローカル周波数と混合されて高周波信号
(無線周波数信号)とされ、無線周波利得可変増幅器7
4で増幅される。そしてさらに送信電力増幅器75で増
幅されて、送受分波器62からアンテナ61に供給さ
れ、送信出力される。
送信系は次のように構成される。ベースバンド信号処理
回路69から出力される送信ベースバンド信号は変調器
71で変調され、中間周波利得可変増幅器72で所要の
利得状態で増幅される。そしてミキサ73でローカル発
信器65からのローカル周波数と混合されて高周波信号
(無線周波数信号)とされ、無線周波利得可変増幅器7
4で増幅される。そしてさらに送信電力増幅器75で増
幅されて、送受分波器62からアンテナ61に供給さ
れ、送信出力される。
【0005】このような送信系では、受信信号強度レベ
ル情報S1 もしくは基地局などの相手局からの指示信号
S2 に基づいて、送信電力制御が行なわれるように構成
されることが多い。このため、例えば受信信号に含まれ
る指示信号S2 がコントローラ70に供給され、コント
ローラ70は指示信号S2 に基づいて送信電力制御部7
6に指令を出すようにしている。そして送信電力制御部
76はコントローラ70からの指令に基づいて送信電力
制御情報S3 を発生させ、中間周波利得可変増幅器72
及び無線周波利得可変増幅器74に供給する。すると中
間周波利得可変増幅器72及び無線周波利得可変増幅器
74では、送信電力制御情報S3 に基づいて増幅動作の
利得が設定されるようにしている。
ル情報S1 もしくは基地局などの相手局からの指示信号
S2 に基づいて、送信電力制御が行なわれるように構成
されることが多い。このため、例えば受信信号に含まれ
る指示信号S2 がコントローラ70に供給され、コント
ローラ70は指示信号S2 に基づいて送信電力制御部7
6に指令を出すようにしている。そして送信電力制御部
76はコントローラ70からの指令に基づいて送信電力
制御情報S3 を発生させ、中間周波利得可変増幅器72
及び無線周波利得可変増幅器74に供給する。すると中
間周波利得可変増幅器72及び無線周波利得可変増幅器
74では、送信電力制御情報S3 に基づいて増幅動作の
利得が設定されるようにしている。
【0006】もしくは送信電力制御部76は、AGC制
御部68からの受信信号強度レベル情報S1 を用いて、
それに応じた送信電力制御情報S3 を発生させ、中間周
波利得可変増幅器72及び無線周波利得可変増幅器74
に供給するように構成される場合もある。送信系におい
てはこれらの手段で送信電力制御を行なうことが多い。
御部68からの受信信号強度レベル情報S1 を用いて、
それに応じた送信電力制御情報S3 を発生させ、中間周
波利得可変増幅器72及び無線周波利得可変増幅器74
に供給するように構成される場合もある。送信系におい
てはこれらの手段で送信電力制御を行なうことが多い。
【0007】また受信系では、信号を送信した相手局と
の距離や、相手局の送信信号レベルにより、受信増幅器
63への入力信号レベルは変動する。このため上述した
AGC制御によりある程度の受信レベル変動に対応でき
るようにしている。
の距離や、相手局の送信信号レベルにより、受信増幅器
63への入力信号レベルは変動する。このため上述した
AGC制御によりある程度の受信レベル変動に対応でき
るようにしている。
【0008】
【発明が解決しようとする課題】ところで、送信電力制
御を行なう場合の、無線周波利得可変増幅器74の後段
となる送信電力増幅器75の入出力について考えてみる
と、無駄な電力消費が行なわれているという問題があ
る。同様に受信信号強度レベルの変動に応じて受信増幅
器63の動作が効率的ではなくなるという問題がある。
送信電力増幅器75を例にあげてこれを説明する。
御を行なう場合の、無線周波利得可変増幅器74の後段
となる送信電力増幅器75の入出力について考えてみる
と、無駄な電力消費が行なわれているという問題があ
る。同様に受信信号強度レベルの変動に応じて受信増幅
器63の動作が効率的ではなくなるという問題がある。
送信電力増幅器75を例にあげてこれを説明する。
【0009】送信電力増幅器75の入力電力Pinに対
する出力電力Pout及び電力付加効率PAEの特性の
例を図18に示す。図から分かるように入力電力Pin
が増加するに伴い、出力電力Poutは増加し、また入
力電力Pinが増加するに伴い電力付加効率PAEも向
上する。
する出力電力Pout及び電力付加効率PAEの特性の
例を図18に示す。図から分かるように入力電力Pin
が増加するに伴い、出力電力Poutは増加し、また入
力電力Pinが増加するに伴い電力付加効率PAEも向
上する。
【0010】ここで、送信電力制御によって送信電力増
幅器75における入力電力Pinが低下した場合を考え
ると、電力付加効率PAEは図示するように大きく低下
することになる。例えば、10mW出力時には電力付加
効率PAEは1%程度であり、トータルの消費電力は1
Wとなる。すなわち990mWは熱として散逸される電
力となり、低消費電力化の点で大いに改善の余地があ
る。
幅器75における入力電力Pinが低下した場合を考え
ると、電力付加効率PAEは図示するように大きく低下
することになる。例えば、10mW出力時には電力付加
効率PAEは1%程度であり、トータルの消費電力は1
Wとなる。すなわち990mWは熱として散逸される電
力となり、低消費電力化の点で大いに改善の余地があ
る。
【0011】これに対して、低出力時の送信電力増幅器
75の高効率化の方法としては、送信電力増幅器75に
供給されるバイアス電圧もしくは電流を、送信電力制御
情報S3 に応じて制御する技術が、例えば特開平1−3
14431号公報や、特公平6−93631号公報など
に開示されている。
75の高効率化の方法としては、送信電力増幅器75に
供給されるバイアス電圧もしくは電流を、送信電力制御
情報S3 に応じて制御する技術が、例えば特開平1−3
14431号公報や、特公平6−93631号公報など
に開示されている。
【0012】これら従来のバイアス制御方式について以
下説明する。図19は、中間周波利得可変増幅器72及
び無線周波利得可変増幅器74の利得を送信電力制御情
報S3 に基づいて制御する際に、その送信電力制御情報
S3により送信電力増幅器75のゲートバイアスを制御
するようにすることで、低送信出力時の効率を改善させ
るようにした例である。
下説明する。図19は、中間周波利得可変増幅器72及
び無線周波利得可変増幅器74の利得を送信電力制御情
報S3 に基づいて制御する際に、その送信電力制御情報
S3により送信電力増幅器75のゲートバイアスを制御
するようにすることで、低送信出力時の効率を改善させ
るようにした例である。
【0013】この例の送信電力増幅器75においては、
入力電力Pinは整合回路80aを介して第1段の増幅
部であるFET81によって増幅され、さらに整合回路
80bを介して第2段の増幅部であるFET82によっ
て増幅される。そして整合回路80cを介して出力電力
Poutとして出力されるようにしている。
入力電力Pinは整合回路80aを介して第1段の増幅
部であるFET81によって増幅され、さらに整合回路
80bを介して第2段の増幅部であるFET82によっ
て増幅される。そして整合回路80cを介して出力電力
Poutとして出力されるようにしている。
【0014】FET81,82のゲートに対してはそれ
ぞれゲート抵抗Rg1 ,Rg2 を介してゲート電圧Vg
1 ,Vg2 が供給される。またFET81,82のドレ
インに対してはそれぞれドレイン電圧Vd1 ,Vd2 が
印加され、チョークコイルLd1 ,Ld2 を介してドレ
イン電流Id1 ,Id2 が流れるようにされている。ま
たFET81,82のソースは接地されている。ここ
で、ゲート電圧Vg1 ,Vg2 はゲートバイアス制御回
路83により発生されるようになされており、ゲートバ
イアス制御回路83は送信電力制御情報S3 に基づいて
ゲート電圧Vg1 ,Vg2 としての電圧値を設定するよ
うにしている。
ぞれゲート抵抗Rg1 ,Rg2 を介してゲート電圧Vg
1 ,Vg2 が供給される。またFET81,82のドレ
インに対してはそれぞれドレイン電圧Vd1 ,Vd2 が
印加され、チョークコイルLd1 ,Ld2 を介してドレ
イン電流Id1 ,Id2 が流れるようにされている。ま
たFET81,82のソースは接地されている。ここ
で、ゲート電圧Vg1 ,Vg2 はゲートバイアス制御回
路83により発生されるようになされており、ゲートバ
イアス制御回路83は送信電力制御情報S3 に基づいて
ゲート電圧Vg1 ,Vg2 としての電圧値を設定するよ
うにしている。
【0015】この例では、図20のゲート電圧Vg−ド
レイン電流Idのプロットに示すように、ゲート電圧V
gの値をVg-on からVg-onlに変化させることで、ド
レイン電流Idを下げることができるようにするもので
ある。つまり、中間周波利得可変増幅器72及び無線周
波利得可変増幅器74の利得が送信電力制御情報S3 に
基づいて制御され、送信電力増幅器75に対する入力電
力Pinが小さくなった場合、即ち低送信出力時には、
ドレイン電流Idが下がっても所要の出力が得られるこ
とから、この低送信出力時に、送信電力増幅器75のゲ
ート電圧Vgの値をVg-on からVg-onlに制御してド
レイン電流Idを下げることで、低送信出力時の効率を
改善できることになる。
レイン電流Idのプロットに示すように、ゲート電圧V
gの値をVg-on からVg-onlに変化させることで、ド
レイン電流Idを下げることができるようにするもので
ある。つまり、中間周波利得可変増幅器72及び無線周
波利得可変増幅器74の利得が送信電力制御情報S3 に
基づいて制御され、送信電力増幅器75に対する入力電
力Pinが小さくなった場合、即ち低送信出力時には、
ドレイン電流Idが下がっても所要の出力が得られるこ
とから、この低送信出力時に、送信電力増幅器75のゲ
ート電圧Vgの値をVg-on からVg-onlに制御してド
レイン電流Idを下げることで、低送信出力時の効率を
改善できることになる。
【0016】しかしながらこの場合、図20からもわか
るようにゲート電圧Vg−ドレイン電流Idの特性は理
想的な直線特性とはなっていないため、ゲート電圧Vg
の値をVg-on からVg-onlに下げると、利得が低下
し、また歪特性が劣化することになる。このため許容さ
れる利得の低下分、及び歪特性の劣化分を考慮しなが
ら、値Vg-on から値Vg-onlへの下げ幅、つまりVg
-onlとしての値を設定せざるを得ず、実際上、値Vg-o
n から値Vg-onlへの下げ幅(図20のゲート電圧制御
範囲)はあまり大きくできない。したがって、低送信出
力時にもドレイン電流Idをあまり下げることができな
いということになり、実現できる効率改善効果(低消費
電力化効果)は甚だ小さいものとならざるを得ないとい
う問題があった。
るようにゲート電圧Vg−ドレイン電流Idの特性は理
想的な直線特性とはなっていないため、ゲート電圧Vg
の値をVg-on からVg-onlに下げると、利得が低下
し、また歪特性が劣化することになる。このため許容さ
れる利得の低下分、及び歪特性の劣化分を考慮しなが
ら、値Vg-on から値Vg-onlへの下げ幅、つまりVg
-onlとしての値を設定せざるを得ず、実際上、値Vg-o
n から値Vg-onlへの下げ幅(図20のゲート電圧制御
範囲)はあまり大きくできない。したがって、低送信出
力時にもドレイン電流Idをあまり下げることができな
いということになり、実現できる効率改善効果(低消費
電力化効果)は甚だ小さいものとならざるを得ないとい
う問題があった。
【0017】また図21に他の例を示す。この例では送
信電力増幅器75の構成は図18とほぼ同様であるが、
ゲート電圧Vg1 ,Vg2 は固定値とされ、ドレインバ
イアス制御回路84によりドレイン電圧Vd1 ,Vd2
が発生されるようになされている。そしてドレインバイ
アス制御回路84は送信電力制御情報S3 に基づいてド
レイン電圧Vd1 ,Vd2 としての電圧値を設定するよ
うにしている。この場合も、低送信出力時に、ドレイン
電圧Vd1 ,Vd2 を下げることで、バイアス供給電力
を下げ、低消費電力化を計るものである。つまり図22
のゲート−ソース電圧Vgsと、ドレイン電流Idのプ
ロットに示すように、ドレイン電圧Vdの値をVds-h
からVds-lに変化させることで、ドレイン電流Idが
Ids-on からIds-onlに下げるようにしている。
信電力増幅器75の構成は図18とほぼ同様であるが、
ゲート電圧Vg1 ,Vg2 は固定値とされ、ドレインバ
イアス制御回路84によりドレイン電圧Vd1 ,Vd2
が発生されるようになされている。そしてドレインバイ
アス制御回路84は送信電力制御情報S3 に基づいてド
レイン電圧Vd1 ,Vd2 としての電圧値を設定するよ
うにしている。この場合も、低送信出力時に、ドレイン
電圧Vd1 ,Vd2 を下げることで、バイアス供給電力
を下げ、低消費電力化を計るものである。つまり図22
のゲート−ソース電圧Vgsと、ドレイン電流Idのプ
ロットに示すように、ドレイン電圧Vdの値をVds-h
からVds-lに変化させることで、ドレイン電流Idが
Ids-on からIds-onlに下げるようにしている。
【0018】ところがこの方式の場合でも、利得の低
下、歪特性の悪化を理由に、実際の可変範囲は限られる
ことになってしまい、実現できる効率改善効果(低消費
電力化効果)は甚だ小さいものとならざるを得なかっ
た。特に近年、FETにおけるドレイン電圧Vdsは低
くなる傾向があり、この場合、ドレインバイアス可変範
囲は更に小さくなってしまう。
下、歪特性の悪化を理由に、実際の可変範囲は限られる
ことになってしまい、実現できる効率改善効果(低消費
電力化効果)は甚だ小さいものとならざるを得なかっ
た。特に近年、FETにおけるドレイン電圧Vdsは低
くなる傾向があり、この場合、ドレインバイアス可変範
囲は更に小さくなってしまう。
【0019】このほかにも、図19の例と図21の例を
組み合わせた方式もあるが、当然ながら大幅な効率改善
効果は実現できなかった。
組み合わせた方式もあるが、当然ながら大幅な効率改善
効果は実現できなかった。
【0020】なお、これらの従来例において便宜上、図
19、図21ではFET81,82として1つのFET
素子として図示したが、実際にはFET81,82など
は、図23に示すように複数の単位FET(FET-1,
FET-2 ・・・・・FET-n)を並列に配置して、高出力可
能なFETとして構成している。例えばこのようなFE
T素子を上方から見た場合の構造は図24のようになっ
ている。
19、図21ではFET81,82として1つのFET
素子として図示したが、実際にはFET81,82など
は、図23に示すように複数の単位FET(FET-1,
FET-2 ・・・・・FET-n)を並列に配置して、高出力可
能なFETとして構成している。例えばこのようなFE
T素子を上方から見た場合の構造は図24のようになっ
ている。
【0021】図23の整合回路80aからの信号は、図
24において、上層メタル層として形成されるゲートラ
インGcに入力される。またゲートラインGcにはゲー
ト抵抗Rgとなる部位を介してゲート電圧Vgが印加さ
れる。そしてゲートラインGcからは8個のゲート電極
G1 〜G8 が導出されている。また下層メタル層として
ドレイン電極D1 〜D4 が形成され、このドレイン電極
D1 〜D4 はすべて上層メタル層であるドレインライン
Dcに接続されている。ドレインラインDcはこの図2
3におけるFET81の出力ラインとなる。さらに下層
メタル層としてソース電極S1 〜S5 が形成され、この
ソース電極S1 〜S5 はすべて上層メタル層であるソー
スラインScに接続されている。そしてソースラインS
cは接地されている。この場合、各ゲート電極G1 〜G
8 の両側にドレイン電極とソース電極が位置することに
なり、これによって8個の単位FET((FET-1,F
ET-2 ・・・・・FET-8)が形成されていることになる。
24において、上層メタル層として形成されるゲートラ
インGcに入力される。またゲートラインGcにはゲー
ト抵抗Rgとなる部位を介してゲート電圧Vgが印加さ
れる。そしてゲートラインGcからは8個のゲート電極
G1 〜G8 が導出されている。また下層メタル層として
ドレイン電極D1 〜D4 が形成され、このドレイン電極
D1 〜D4 はすべて上層メタル層であるドレインライン
Dcに接続されている。ドレインラインDcはこの図2
3におけるFET81の出力ラインとなる。さらに下層
メタル層としてソース電極S1 〜S5 が形成され、この
ソース電極S1 〜S5 はすべて上層メタル層であるソー
スラインScに接続されている。そしてソースラインS
cは接地されている。この場合、各ゲート電極G1 〜G
8 の両側にドレイン電極とソース電極が位置することに
なり、これによって8個の単位FET((FET-1,F
ET-2 ・・・・・FET-8)が形成されていることになる。
【0022】
【課題を解決するための手段】本発明は上述した問題点
に鑑みて、より簡単にかつより大きな低消費電力効果を
得ることのできる高周波増幅回路及び送信装置、受信装
置を実現することを目的とする。
に鑑みて、より簡単にかつより大きな低消費電力効果を
得ることのできる高周波増幅回路及び送信装置、受信装
置を実現することを目的とする。
【0023】このため、高周波増幅回路を、互いのドレ
イン電極が電気的に接続され、またゲート電極が高周波
的に接続され、かつDC的に分離されているとともに、
それぞれが1又は複数のソース接地単位FETにより形
成されている第1〜第NのFETグループと、この第1
〜第NのFETグループのそれぞれ、もしくは一部を除
いたそれぞれに対して、個々にゲート供給電圧のレベル
を切り換えることのできるゲートバイアス制御回路とで
構成するようにする。
イン電極が電気的に接続され、またゲート電極が高周波
的に接続され、かつDC的に分離されているとともに、
それぞれが1又は複数のソース接地単位FETにより形
成されている第1〜第NのFETグループと、この第1
〜第NのFETグループのそれぞれ、もしくは一部を除
いたそれぞれに対して、個々にゲート供給電圧のレベル
を切り換えることのできるゲートバイアス制御回路とで
構成するようにする。
【0024】もしくは、互いのゲート電極が電気的に接
続され、またドレイン電極が高周波的に接続され、かつ
DC的に分離されているとともに、それぞれが1又は複
数のソース接地単位FETにより形成されている第1〜
第NのFETグループと、この第1〜第NのFETグル
ープのそれぞれ、もしくは一部を除いたそれぞれに対し
て、個々にドレイン供給電圧のレベルを切り換えること
のできるドレインバイアス制御回路とで、高周波増幅回
路を構成する。
続され、またドレイン電極が高周波的に接続され、かつ
DC的に分離されているとともに、それぞれが1又は複
数のソース接地単位FETにより形成されている第1〜
第NのFETグループと、この第1〜第NのFETグル
ープのそれぞれ、もしくは一部を除いたそれぞれに対し
て、個々にドレイン供給電圧のレベルを切り換えること
のできるドレインバイアス制御回路とで、高周波増幅回
路を構成する。
【0025】これらの高周波増幅回路において、第1〜
第NのFETグループのそれぞれは、FETグループを
形成している単位FETの数が、互いに同数ではないよ
うに構成されるようにしてもよい。また複数の単位FE
Tのうち、入力される高周波信号の進行方向について互
いに対象に位置している各単位FETが、同一のFET
グループに含まれるように、第1〜第NのFETグルー
プが設定されているようにしてもよい。
第NのFETグループのそれぞれは、FETグループを
形成している単位FETの数が、互いに同数ではないよ
うに構成されるようにしてもよい。また複数の単位FE
Tのうち、入力される高周波信号の進行方向について互
いに対象に位置している各単位FETが、同一のFET
グループに含まれるように、第1〜第NのFETグルー
プが設定されているようにしてもよい。
【0026】送信装置としては、高周波増幅回路の各F
ETグループのバイアス電圧が送信高周波信号のレベル
情報に基づいて個別に動作電圧とオフ電圧とで切り換え
られるようにする。
ETグループのバイアス電圧が送信高周波信号のレベル
情報に基づいて個別に動作電圧とオフ電圧とで切り換え
られるようにする。
【0027】また受信装置としては、高周波増幅回路の
各FETグループのバイアス電圧が受信信号強度情報に
基づいて個別に動作電圧とオフ電圧切り換えられるよう
にする。
各FETグループのバイアス電圧が受信信号強度情報に
基づいて個別に動作電圧とオフ電圧切り換えられるよう
にする。
【0028】
【作用】増幅素子としてのFETについてグループ分け
を行ない、各グループが個別にオン/オフされること
で、各単位FETの特性に関わらずに、即ち利得の低
下、歪特性の悪化を伴わずに全体としてドレイン電流を
下げることができる。
を行ない、各グループが個別にオン/オフされること
で、各単位FETの特性に関わらずに、即ち利得の低
下、歪特性の悪化を伴わずに全体としてドレイン電流を
下げることができる。
【0029】
【実施例】以下、本発明の実施例を次の順序で説明す
る。 1.実施例の送受信装置の構成例(1) 2.実施例の送受信装置の構成例(2) 3.実施例の高周波増幅回路としての送信電力増幅器の
構成例(1) 4.実施例の高周波増幅回路としての送信電力増幅器の
構成例(2) 5.実施例の高周波増幅回路としての送信電力増幅器の
構成例(3) 6.実施例の高周波増幅回路としての受信増幅器の構成
例(1) 7.実施例の高周波増幅回路としての受信増幅器の構成
例(2) 8.実施例の高周波増幅回路におけるFETグループの
設定例(1) 9.実施例の高周波増幅回路におけるFETグループの
設定例(2) 10.実施例の高周波増幅回路におけるFET構造例
(1) 11.実施例の高周波増幅回路におけるFET構造例
(2) 12.実施例に採用できるバイアス可変スイッチ例 13.実施例の効果
る。 1.実施例の送受信装置の構成例(1) 2.実施例の送受信装置の構成例(2) 3.実施例の高周波増幅回路としての送信電力増幅器の
構成例(1) 4.実施例の高周波増幅回路としての送信電力増幅器の
構成例(2) 5.実施例の高周波増幅回路としての送信電力増幅器の
構成例(3) 6.実施例の高周波増幅回路としての受信増幅器の構成
例(1) 7.実施例の高周波増幅回路としての受信増幅器の構成
例(2) 8.実施例の高周波増幅回路におけるFETグループの
設定例(1) 9.実施例の高周波増幅回路におけるFETグループの
設定例(2) 10.実施例の高周波増幅回路におけるFET構造例
(1) 11.実施例の高周波増幅回路におけるFET構造例
(2) 12.実施例に採用できるバイアス可変スイッチ例 13.実施例の効果
【0030】1.実施例の送受信装置の構成例(1) 図1は実施例の送受信装置の構成を示すブロック図であ
る。まず受信系は次のように構成されている。
る。まず受信系は次のように構成されている。
【0031】アンテナ1で受信された電波は送受分波器
2によって受信増幅器3に供給される。受信増幅器3で
増幅された高周波信号はミキサ4でローカル発信器5か
らのローカル周波数と混合され、中間周波信号とされ
る。この中間周波信号は中間周波利得可変増幅器6によ
って利得が制御される。そして中間周波利得可変増幅器
6によってAGC動作が行なわれるように、カップラー
8aによって中間周波利得可変増幅器6の出力レベルが
検出され、AGC制御部8は検出レベルに応じて中間周
波利得可変増幅器6の利得を可変制御するようにしてい
る。またAGC制御部8は、中間周波利得可変増幅器6
の出力レベルから受信信号強度レベル情報S1 を発生さ
せる。中間周波利得可変増幅器6の出力は、復調器7に
よって復調されベースバンド信号とされてベースバンド
信号処理回路9に供給される。
2によって受信増幅器3に供給される。受信増幅器3で
増幅された高周波信号はミキサ4でローカル発信器5か
らのローカル周波数と混合され、中間周波信号とされ
る。この中間周波信号は中間周波利得可変増幅器6によ
って利得が制御される。そして中間周波利得可変増幅器
6によってAGC動作が行なわれるように、カップラー
8aによって中間周波利得可変増幅器6の出力レベルが
検出され、AGC制御部8は検出レベルに応じて中間周
波利得可変増幅器6の利得を可変制御するようにしてい
る。またAGC制御部8は、中間周波利得可変増幅器6
の出力レベルから受信信号強度レベル情報S1 を発生さ
せる。中間周波利得可変増幅器6の出力は、復調器7に
よって復調されベースバンド信号とされてベースバンド
信号処理回路9に供給される。
【0032】次にベースバンド信号処理回路9からの送
信系は次のように構成される。ベースバンド信号処理回
路9から出力される送信ベースバンド信号は変調器11
で変調され、中間周波利得可変増幅器12で所要の利得
状態で増幅される。そしてミキサ13でローカル発信器
5からのローカル周波数と混合されて高周波信号(無線
周波数信号)とされ、無線周波利得可変増幅器14で増
幅される。そしてさらに送信電力増幅器15で増幅され
て、送受分波器2からアンテナ1に供給され、送信出力
される。
信系は次のように構成される。ベースバンド信号処理回
路9から出力される送信ベースバンド信号は変調器11
で変調され、中間周波利得可変増幅器12で所要の利得
状態で増幅される。そしてミキサ13でローカル発信器
5からのローカル周波数と混合されて高周波信号(無線
周波数信号)とされ、無線周波利得可変増幅器14で増
幅される。そしてさらに送信電力増幅器15で増幅され
て、送受分波器2からアンテナ1に供給され、送信出力
される。
【0033】この送信系では、受信信号強度レベル情報
S1 もしくは基地局などの相手局からの指示信号S2 に
基づいて、送信電力制御が行なわれるように構成されて
いる。即ち受信信号に含まれる指示信号S2 がコントロ
ーラ10に供給され、コントローラ10は指示信号S2
に基づいて送信電力制御部16に指令を出すようにして
いる。そして送信電力制御部16はコントローラ10か
らの指令に基づいて送信電力制御情報S3 を発生させ、
中間周波利得可変増幅器12及び無線周波利得可変増幅
器14に供給する。すると中間周波利得可変増幅器12
及び無線周波利得可変増幅器14では、送信電力制御情
報S3 に基づいて増幅動作の利得が設定されるようにし
ている。
S1 もしくは基地局などの相手局からの指示信号S2 に
基づいて、送信電力制御が行なわれるように構成されて
いる。即ち受信信号に含まれる指示信号S2 がコントロ
ーラ10に供給され、コントローラ10は指示信号S2
に基づいて送信電力制御部16に指令を出すようにして
いる。そして送信電力制御部16はコントローラ10か
らの指令に基づいて送信電力制御情報S3 を発生させ、
中間周波利得可変増幅器12及び無線周波利得可変増幅
器14に供給する。すると中間周波利得可変増幅器12
及び無線周波利得可変増幅器14では、送信電力制御情
報S3 に基づいて増幅動作の利得が設定されるようにし
ている。
【0034】なお、送信電力制御部16は、AGC制御
部8からの受信信号強度レベル情報S1 を用いて、それ
に応じた送信電力制御情報S3 を発生させ、中間周波利
得可変増幅器12及び無線周波利得可変増幅器14に供
給するように構成してもよい。
部8からの受信信号強度レベル情報S1 を用いて、それ
に応じた送信電力制御情報S3 を発生させ、中間周波利
得可変増幅器12及び無線周波利得可変増幅器14に供
給するように構成してもよい。
【0035】さらにこの実施例の送受信装置では、送信
電力増幅器15に対してバイアス制御を行なうバイアス
制御部17が設けられる。バイアス制御部17は送信電
力増幅器15におけるFETのゲートバイアスを制御す
る回路部(ゲートバイアス制御部17G)もしくはFE
Tのドレインバイアスを制御する回路部(ドレインバイ
アス制御部17D)として構成される。そしてこのバイ
アス制御部17に対しては、送信電力制御情報S3 が供
給され、バイアス制御部17は送信電力制御情報S3 に
応じて送信電力増幅器15のバイアスを設定するものと
なる。
電力増幅器15に対してバイアス制御を行なうバイアス
制御部17が設けられる。バイアス制御部17は送信電
力増幅器15におけるFETのゲートバイアスを制御す
る回路部(ゲートバイアス制御部17G)もしくはFE
Tのドレインバイアスを制御する回路部(ドレインバイ
アス制御部17D)として構成される。そしてこのバイ
アス制御部17に対しては、送信電力制御情報S3 が供
給され、バイアス制御部17は送信電力制御情報S3 に
応じて送信電力増幅器15のバイアスを設定するものと
なる。
【0036】このバイアス制御部17と送信電力増幅器
15は実施例の高周波増幅回路となり、詳しくは後述す
るが、本実施例の送受信装置としては、バイアス制御部
17が送信電力制御情報S3 に応じて送信電力増幅器1
5のバイアス制御を行なうことで、低送信出力時に有効
な低消費電力効果を得るものである。
15は実施例の高周波増幅回路となり、詳しくは後述す
るが、本実施例の送受信装置としては、バイアス制御部
17が送信電力制御情報S3 に応じて送信電力増幅器1
5のバイアス制御を行なうことで、低送信出力時に有効
な低消費電力効果を得るものである。
【0037】また受信系では、信号を送信した相手局と
の距離や、相手局の送信信号レベルにより、受信増幅器
3への入力信号レベルは変動するが、受信信号強度レベ
ルが低く受信増幅器3への入力信号レベルが低くなった
場合に、無駄な電力消費がなされないように、受信増幅
器3に対してバイアス制御を行なうバイアス制御部18
が設けられる。バイアス制御部18は受信増幅器3にお
けるFETのゲートバイアスを制御する回路部(ゲート
バイアス制御部18G)もしくはFETのドレインバイ
アスを制御する回路部(ドレインバイアス制御部18
D)として構成される。
の距離や、相手局の送信信号レベルにより、受信増幅器
3への入力信号レベルは変動するが、受信信号強度レベ
ルが低く受信増幅器3への入力信号レベルが低くなった
場合に、無駄な電力消費がなされないように、受信増幅
器3に対してバイアス制御を行なうバイアス制御部18
が設けられる。バイアス制御部18は受信増幅器3にお
けるFETのゲートバイアスを制御する回路部(ゲート
バイアス制御部18G)もしくはFETのドレインバイ
アスを制御する回路部(ドレインバイアス制御部18
D)として構成される。
【0038】そしてこのバイアス制御部18に対して
は、受信信号強度レベル情報S1 が供給され、バイアス
制御部18は受信信号強度レベル情報S1 に応じて受信
増幅器3のバイアスを設定するものとなる。このバイア
ス制御部18と受信増幅器3も実施例の高周波増幅回路
となり、詳しくは後述する。
は、受信信号強度レベル情報S1 が供給され、バイアス
制御部18は受信信号強度レベル情報S1 に応じて受信
増幅器3のバイアスを設定するものとなる。このバイア
ス制御部18と受信増幅器3も実施例の高周波増幅回路
となり、詳しくは後述する。
【0039】2.実施例の送受信装置の構成例(2) 実施例の送受信装置の構成例としての他の例を図2に示
す。この場合は、バイアス制御部17への制御情報の供
給源が図1と異なるものとなっており、他は図1と同様
である。即ち、送信電力増幅器15の出力レベルを検知
するためにカップラー19a及び検波部19が設けられ
ている。
す。この場合は、バイアス制御部17への制御情報の供
給源が図1と異なるものとなっており、他は図1と同様
である。即ち、送信電力増幅器15の出力レベルを検知
するためにカップラー19a及び検波部19が設けられ
ている。
【0040】そして、検波部19によって検出された信
号レベル情報がバイアス制御部17に供給され、バイア
ス制御部17はこの信号レベル情報に応じて送信電力増
幅器15のバイアスを設定するものとなる。送受信装置
としてはこのような方式でも低送信出力時に有効な低消
費電力効果を得ることができる。
号レベル情報がバイアス制御部17に供給され、バイア
ス制御部17はこの信号レベル情報に応じて送信電力増
幅器15のバイアスを設定するものとなる。送受信装置
としてはこのような方式でも低送信出力時に有効な低消
費電力効果を得ることができる。
【0041】3.実施例の高周波増幅回路としての送信
電力増幅器の構成例(1) 以下、図1で示したバイアス制御部17と送信電力増幅
器15によって成る高周波増幅回路としての実施例を説
明する。なお、以下の各実施例は図1の送受信装置に適
用できるものとして説明するが、当然図2の送受信装置
において適用できることはいうまでもない。図3に高周
波増幅回路としての構成を示す。この高周波増幅回路は
ゲートバイアス制御部17Gと送信電力増幅器15とで
構成される。
電力増幅器の構成例(1) 以下、図1で示したバイアス制御部17と送信電力増幅
器15によって成る高周波増幅回路としての実施例を説
明する。なお、以下の各実施例は図1の送受信装置に適
用できるものとして説明するが、当然図2の送受信装置
において適用できることはいうまでもない。図3に高周
波増幅回路としての構成を示す。この高周波増幅回路は
ゲートバイアス制御部17Gと送信電力増幅器15とで
構成される。
【0042】この高周波増幅回路における送信電力増幅
器15は、整合回路20a,20b,20c、FETグ
ループ#1,#2、DCカットキャパシタC#1,C#
2、ゲート抵抗Rg#1,Rg#2、高周波チョークコ
イルLdとから構成されている。そしてこの送信電力増
幅器15においては、入力電力Pinは整合回路20a
を介してFETグループ#1,#2で増幅され、整合回
路20bを介して出力電力Poutとして出力されるよ
うにしている。
器15は、整合回路20a,20b,20c、FETグ
ループ#1,#2、DCカットキャパシタC#1,C#
2、ゲート抵抗Rg#1,Rg#2、高周波チョークコ
イルLdとから構成されている。そしてこの送信電力増
幅器15においては、入力電力Pinは整合回路20a
を介してFETグループ#1,#2で増幅され、整合回
路20bを介して出力電力Poutとして出力されるよ
うにしている。
【0043】FETグループ#1,#2は、それぞれ複
数の単位FETによって構成されており、例えば図4に
は、FETグループ#1,#2がそれぞれ4つの単位F
ET(FET-1〜FET-4)によって構成されている例
が示されている。図4からわかるように、各FETグル
ープ#1,#2内においては、各単位FET(FET-1
〜FET-4)のゲートは電気的に接続され、またドレイ
ンも電気的に接続されている。そしてソースは接地され
ている。
数の単位FETによって構成されており、例えば図4に
は、FETグループ#1,#2がそれぞれ4つの単位F
ET(FET-1〜FET-4)によって構成されている例
が示されている。図4からわかるように、各FETグル
ープ#1,#2内においては、各単位FET(FET-1
〜FET-4)のゲートは電気的に接続され、またドレイ
ンも電気的に接続されている。そしてソースは接地され
ている。
【0044】そして図3または図4からわかるように、
FETグループ#1,#2としてはゲート電極は、DC
カットキャパシタC#1,C#2によってDC的に分離
され、高周波的に接続された状態となっている。また、
FETグループ#1,#2のそれぞれのゲート電極に
は、バイアス供給側(ゲートバイアス制御部17G)と
の高周波的アイソレーションを得るために、ゲート抵抗
Rg#1,Rg#2が接続されている。なお、ゲート抵
抗Rg#1,Rg#2は、高周波チョークコイル又は高
周波チョークコイルと等価なショートスタブに置き換え
ることも可能である。
FETグループ#1,#2としてはゲート電極は、DC
カットキャパシタC#1,C#2によってDC的に分離
され、高周波的に接続された状態となっている。また、
FETグループ#1,#2のそれぞれのゲート電極に
は、バイアス供給側(ゲートバイアス制御部17G)と
の高周波的アイソレーションを得るために、ゲート抵抗
Rg#1,Rg#2が接続されている。なお、ゲート抵
抗Rg#1,Rg#2は、高周波チョークコイル又は高
周波チョークコイルと等価なショートスタブに置き換え
ることも可能である。
【0045】一方、FETグループ#1とFETグルー
プ#2のドレイン電極は接続されている。そして固定の
ドレイン電圧Vdが印加されることで、高周波チョーク
コイルLdを介してドレイン電流Idmax が得られる。
なお、ドレイン電流Idmax とはFETグループ#1と
FETグループ#2の両方に動作ゲート電圧が印加され
ている状態で得られる電流量を示している。
プ#2のドレイン電極は接続されている。そして固定の
ドレイン電圧Vdが印加されることで、高周波チョーク
コイルLdを介してドレイン電流Idmax が得られる。
なお、ドレイン電流Idmax とはFETグループ#1と
FETグループ#2の両方に動作ゲート電圧が印加され
ている状態で得られる電流量を示している。
【0046】FETグループ#1とFETグループ#2
に対するゲート電圧Vg#1,Vg#2は、ゲートバイ
アス制御部17Gによって供給される。ゲートバイアス
制御部17Gでは、例えば抵抗r1 ,r2 による抵抗分
圧によって動作ゲート電圧Vg-on と、ピンチオフ電圧
Vp以下であるオフゲート電圧Vg-offを得る。そし
て、FETグループ#1に対してはゲート電圧Vg#1
として動作ゲート電圧Vg-on をゲート抵抗Rg#1を
介して供給するようにしている。
に対するゲート電圧Vg#1,Vg#2は、ゲートバイ
アス制御部17Gによって供給される。ゲートバイアス
制御部17Gでは、例えば抵抗r1 ,r2 による抵抗分
圧によって動作ゲート電圧Vg-on と、ピンチオフ電圧
Vp以下であるオフゲート電圧Vg-offを得る。そし
て、FETグループ#1に対してはゲート電圧Vg#1
として動作ゲート電圧Vg-on をゲート抵抗Rg#1を
介して供給するようにしている。
【0047】一方、動作ゲート電圧Vg-on とオフゲー
ト電圧Vg-offは単極2投スイッチ21の各端子に供給
されており、このスイッチ21がゲート抵抗Rg#2と
接続されている。即ち、FETグループ#2に対しては
ゲート電圧Vg#2としてスイッチ21で選択された電
圧が供給されるようにしている。スイッチ21は送信電
力制御情報S3 によって切り換えられるものであり、即
ち、送信電力が高送信出力状態であるときは、スイッチ
21では動作ゲート電圧Vg-on が選択されて、これが
FETグループ#2に対するゲート電圧Vg#2とされ
る。ところが、低送信出力状態であるときは、スイッチ
21ではオフゲート電圧Vg-offが選択されて、これが
FETグループ#2に対するゲート電圧Vg#2とされ
る。
ト電圧Vg-offは単極2投スイッチ21の各端子に供給
されており、このスイッチ21がゲート抵抗Rg#2と
接続されている。即ち、FETグループ#2に対しては
ゲート電圧Vg#2としてスイッチ21で選択された電
圧が供給されるようにしている。スイッチ21は送信電
力制御情報S3 によって切り換えられるものであり、即
ち、送信電力が高送信出力状態であるときは、スイッチ
21では動作ゲート電圧Vg-on が選択されて、これが
FETグループ#2に対するゲート電圧Vg#2とされ
る。ところが、低送信出力状態であるときは、スイッチ
21ではオフゲート電圧Vg-offが選択されて、これが
FETグループ#2に対するゲート電圧Vg#2とされ
る。
【0048】このような高周波増幅回路では、送信電力
制御情報S3 によって送信電力が高く設定される場合、
つまり図1における中間周波利得可変増幅器12及び無
線周波利得可変増幅器14の利得が高く設定されて送信
電力増幅器15への入力電力Pinが高くなる場合に
は、その送信電力制御情報S3 に基づいてスイッチ21
が動作ゲート電圧Vg-on 側に切り換えられる。したが
って各FETグループ#1,#2はともに増幅動作部位
として機能することになり、高レベル出力可能な増幅回
路となる。
制御情報S3 によって送信電力が高く設定される場合、
つまり図1における中間周波利得可変増幅器12及び無
線周波利得可変増幅器14の利得が高く設定されて送信
電力増幅器15への入力電力Pinが高くなる場合に
は、その送信電力制御情報S3 に基づいてスイッチ21
が動作ゲート電圧Vg-on 側に切り換えられる。したが
って各FETグループ#1,#2はともに増幅動作部位
として機能することになり、高レベル出力可能な増幅回
路となる。
【0049】一方、送信電力制御情報S3 によって送信
電力が低く設定される場合、つまり図1における中間周
波利得可変増幅器12及び無線周波利得可変増幅器14
の利得が低く設定されて送信電力増幅器15への入力電
力Pinが低くなる(例えば1/2以下とする)場合に
は、その送信電力制御情報S3 に基づいてスイッチ21
がオフゲート電圧Vg-off側に切り換えられる。
電力が低く設定される場合、つまり図1における中間周
波利得可変増幅器12及び無線周波利得可変増幅器14
の利得が低く設定されて送信電力増幅器15への入力電
力Pinが低くなる(例えば1/2以下とする)場合に
は、その送信電力制御情報S3 に基づいてスイッチ21
がオフゲート電圧Vg-off側に切り換えられる。
【0050】このためFETグループ#2のゲート電圧
Vg#2=オフゲート電圧Vg-offとなる。そしてこの
オフゲート電圧Vg-offは図20に示したピンチオフ電
圧Vp以下の電圧値としており、つまり、この場合FE
Tグループ#2側のドレイン電流Ids#2はゼロにな
り、FETグループ#2はオフ状態となる。即ちこのと
きは、FETグループ#1のみが動作しているため、ト
ータルのドレイン電流としては、ドレイン電流Ids#
1のみが流れる状態となっており、つまり、ドレイン電
流量は、FETグループ#2がオンとされている高送信
出力時の1/2となる。
Vg#2=オフゲート電圧Vg-offとなる。そしてこの
オフゲート電圧Vg-offは図20に示したピンチオフ電
圧Vp以下の電圧値としており、つまり、この場合FE
Tグループ#2側のドレイン電流Ids#2はゼロにな
り、FETグループ#2はオフ状態となる。即ちこのと
きは、FETグループ#1のみが動作しているため、ト
ータルのドレイン電流としては、ドレイン電流Ids#
1のみが流れる状態となっており、つまり、ドレイン電
流量は、FETグループ#2がオンとされている高送信
出力時の1/2となる。
【0051】そして、このときは入力電力Pinとして
の信号レベルは低いレベルとなっていることから、ドレ
イン電流が1/2になったにも関わらず、FETグルー
プ#1により所要の出力が得られ、またFETグループ
#1においては通常動作と変わりはないため、十分な歪
特性も保たれることになる。そしてこれらのことから、
増幅器としての効率は2倍となり、著しい低消費電力化
が実現されることになる。
の信号レベルは低いレベルとなっていることから、ドレ
イン電流が1/2になったにも関わらず、FETグルー
プ#1により所要の出力が得られ、またFETグループ
#1においては通常動作と変わりはないため、十分な歪
特性も保たれることになる。そしてこれらのことから、
増幅器としての効率は2倍となり、著しい低消費電力化
が実現されることになる。
【0052】4.実施例の高周波増幅回路としての送信
電力増幅器の構成例(2) 次に、図1で示したバイアス制御部17と送信電力増幅
器15によって成る高周波増幅回路としての第2の実施
例を図5で説明する。この高周波増幅回路はゲートバイ
アス制御部17Gと送信電力増幅器15とで構成され
る。
電力増幅器の構成例(2) 次に、図1で示したバイアス制御部17と送信電力増幅
器15によって成る高周波増幅回路としての第2の実施
例を図5で説明する。この高周波増幅回路はゲートバイ
アス制御部17Gと送信電力増幅器15とで構成され
る。
【0053】この高周波増幅回路における送信電力増幅
器15は、整合回路20a,20b、FETグループ#
1,#2・・・・・・#N、DCカットキャパシタC#1,C
#2・・・・・・C#N、ゲート抵抗Rg#1,Rg#2・・・・
・・Rg#N、高周波チョークコイルLdとから構成され
ている。そしてこの送信電力増幅器15においては、入
力電力Pinは整合回路20aを介してFETグループ
#1,#2・・・・・・#Nで増幅され、整合回路20bを介
して出力電力Poutとして出力されるようにしてい
る。つまり、この実施例は複数の単位FET素子を、F
ETグループ#1,#2,・・・・・・#NとしてのNグルー
プに分けたものである。
器15は、整合回路20a,20b、FETグループ#
1,#2・・・・・・#N、DCカットキャパシタC#1,C
#2・・・・・・C#N、ゲート抵抗Rg#1,Rg#2・・・・
・・Rg#N、高周波チョークコイルLdとから構成され
ている。そしてこの送信電力増幅器15においては、入
力電力Pinは整合回路20aを介してFETグループ
#1,#2・・・・・・#Nで増幅され、整合回路20bを介
して出力電力Poutとして出力されるようにしてい
る。つまり、この実施例は複数の単位FET素子を、F
ETグループ#1,#2,・・・・・・#NとしてのNグルー
プに分けたものである。
【0054】そしてFETグループ#1,#2・・・・・・#
Nの各ゲート電極は、DCカットキャパシタC#1,C
#2・・・・・・C#NによってDC的に分離され、高周波的
に接続された状態となっている。また、FETグループ
#1,#2・・・・・・#Nのそれぞれのゲート電極には、バ
イアス供給側(ゲートバイアス制御部17G)との高周
波的アイソレーションを得るためにゲート抵抗Rg#
1,Rg#2・・・・・・Rg#Nが接続されている。
Nの各ゲート電極は、DCカットキャパシタC#1,C
#2・・・・・・C#NによってDC的に分離され、高周波的
に接続された状態となっている。また、FETグループ
#1,#2・・・・・・#Nのそれぞれのゲート電極には、バ
イアス供給側(ゲートバイアス制御部17G)との高周
波的アイソレーションを得るためにゲート抵抗Rg#
1,Rg#2・・・・・・Rg#Nが接続されている。
【0055】一方、FETグループ#1,#2・・・・・・#
Nのドレイン電極は接続されている。そして固定のドレ
イン電圧Vdが印加されることで、高周波チョークコイ
ルLdを介してドレイン電流Idmax が得られる。この
場合、各FETグループ#1,#2・・・・・・#Nを構成す
る単位FETの数が同数であるとすると、FETグルー
プ#1,#2・・・・・・#Nに流れるドレイン電流量は、そ
れぞれIdmax /Nとなる。
Nのドレイン電極は接続されている。そして固定のドレ
イン電圧Vdが印加されることで、高周波チョークコイ
ルLdを介してドレイン電流Idmax が得られる。この
場合、各FETグループ#1,#2・・・・・・#Nを構成す
る単位FETの数が同数であるとすると、FETグルー
プ#1,#2・・・・・・#Nに流れるドレイン電流量は、そ
れぞれIdmax /Nとなる。
【0056】各FETグループ#1〜#Nに対するゲー
ト電圧Vg#1〜Vg#Nは、ゲートバイアス制御部1
7Gによって供給される。ゲートバイアス制御部17G
では、動作ゲート電圧Vg-on と、ピンチオフ電圧Vp
以下であるオフゲート電圧Vg-offを得、FETグルー
プ#1に対してはゲート電圧Vg#1として動作ゲート
電圧Vg-on をゲート抵抗Rg#1を介して供給するよ
うにしている。
ト電圧Vg#1〜Vg#Nは、ゲートバイアス制御部1
7Gによって供給される。ゲートバイアス制御部17G
では、動作ゲート電圧Vg-on と、ピンチオフ電圧Vp
以下であるオフゲート電圧Vg-offを得、FETグルー
プ#1に対してはゲート電圧Vg#1として動作ゲート
電圧Vg-on をゲート抵抗Rg#1を介して供給するよ
うにしている。
【0057】一方、動作ゲート電圧Vg-on とオフゲー
ト電圧Vg-offは単極2投スイッチ22-2〜22-Nの各
端子に供給されており、スイッチ22-2〜22-Nが、そ
れぞれFETグループ#2〜#Nのゲート抵抗Rg#2
〜Rg#Nと接続されている。即ち、FETグループ#
2〜#Nに対してはゲート電圧Vg#2〜Vg#Nとし
て、それぞれスイッチ22-2〜22-Nがで選択された電
圧が供給されるようになっている。
ト電圧Vg-offは単極2投スイッチ22-2〜22-Nの各
端子に供給されており、スイッチ22-2〜22-Nが、そ
れぞれFETグループ#2〜#Nのゲート抵抗Rg#2
〜Rg#Nと接続されている。即ち、FETグループ#
2〜#Nに対してはゲート電圧Vg#2〜Vg#Nとし
て、それぞれスイッチ22-2〜22-Nがで選択された電
圧が供給されるようになっている。
【0058】各スイッチ22-2〜22-Nはそれぞれ送信
電力制御情報S3 の値に応じてスイッチ制御部24によ
って個々に切り換えられるものであり、即ちこの実施例
では、動作ゲート電圧Vg-on を供給するFETグルー
プを、FETグループ#1のみの場合から、FETグル
ープ#1〜#Nのすべてとする場合までの、N段階に可
変できるものとなる。
電力制御情報S3 の値に応じてスイッチ制御部24によ
って個々に切り換えられるものであり、即ちこの実施例
では、動作ゲート電圧Vg-on を供給するFETグルー
プを、FETグループ#1のみの場合から、FETグル
ープ#1〜#Nのすべてとする場合までの、N段階に可
変できるものとなる。
【0059】つまりこのような高周波増幅回路では、送
信電力制御情報S3 によって送信電力が最も高く設定さ
れる場合は、スイッチ22-2〜22-Nがすべて動作ゲー
ト電圧Vg-on 側に切り換えられ、各FETグループ#
1〜#Nがすべて動作状態となり、高レベル出力可能な
増幅回路となる。
信電力制御情報S3 によって送信電力が最も高く設定さ
れる場合は、スイッチ22-2〜22-Nがすべて動作ゲー
ト電圧Vg-on 側に切り換えられ、各FETグループ#
1〜#Nがすべて動作状態となり、高レベル出力可能な
増幅回路となる。
【0060】そして、送信電力制御情報S3 によって送
信電力低下される場合は、その低下段階に伴ってスイッ
チ22-2〜22-Nのうちの所要数のスイッチがオフゲー
ト電圧Vg-off側に切り換えられ、ゲート電圧がオフゲ
ート電圧Vg-offとされていないFETグループのみが
オンとされる。そして送信電力が最も低く設定される場
合には、その送信電力制御情報S3 の値に基づいてスイ
ッチ22-2〜22-Nのすべてがオフゲート電圧Vg-off
側に切り換えられ、FETグループ#1のみが動作され
ることになる。
信電力低下される場合は、その低下段階に伴ってスイッ
チ22-2〜22-Nのうちの所要数のスイッチがオフゲー
ト電圧Vg-off側に切り換えられ、ゲート電圧がオフゲ
ート電圧Vg-offとされていないFETグループのみが
オンとされる。そして送信電力が最も低く設定される場
合には、その送信電力制御情報S3 の値に基づいてスイ
ッチ22-2〜22-Nのすべてがオフゲート電圧Vg-off
側に切り換えられ、FETグループ#1のみが動作され
ることになる。
【0061】つまりこの実施例では、送信電力レベルに
応じて、ドレイン電流量を最大量Idmax 〜最小量Id
max/Nまでの間で、N段階に制御することができ、送信
電力レベルに応じてドレイン電流量のきめ細かい制御が
可能となる。このため、増幅器としての効率化効果、低
消費電力化効果も、より大きなものとすることができ
る。
応じて、ドレイン電流量を最大量Idmax 〜最小量Id
max/Nまでの間で、N段階に制御することができ、送信
電力レベルに応じてドレイン電流量のきめ細かい制御が
可能となる。このため、増幅器としての効率化効果、低
消費電力化効果も、より大きなものとすることができ
る。
【0062】5.実施例の高周波増幅回路としての送信
電力増幅器の構成例(3) 図1で示したバイアス制御部17と送信電力増幅器15
によって成る高周波増幅回路としての第3の実施例を図
6で説明する。この高周波増幅回路はドレインバイアス
制御部17Dと送信電力増幅器15とで構成される。こ
の実施例では、上記の図5の実施例と同様にN個のFE
Tグループ#1〜#Nを形成しているが、図5の実施例
とは異なり、ドレインバイアス制御部17Dによって各
FETグループ#1〜#Nのドレイン電圧Vd#1〜V
d#Nをコントロールするようにしたものである。
電力増幅器の構成例(3) 図1で示したバイアス制御部17と送信電力増幅器15
によって成る高周波増幅回路としての第3の実施例を図
6で説明する。この高周波増幅回路はドレインバイアス
制御部17Dと送信電力増幅器15とで構成される。こ
の実施例では、上記の図5の実施例と同様にN個のFE
Tグループ#1〜#Nを形成しているが、図5の実施例
とは異なり、ドレインバイアス制御部17Dによって各
FETグループ#1〜#Nのドレイン電圧Vd#1〜V
d#Nをコントロールするようにしたものである。
【0063】この高周波増幅回路における送信電力増幅
器15は、整合回路20a,20b、FETグループ#
1,#2・・・・・・#N、DCカットキャパシタC#1,C
#2・・・・・・C#N、ゲート抵抗Rgとから構成されてい
る。
器15は、整合回路20a,20b、FETグループ#
1,#2・・・・・・#N、DCカットキャパシタC#1,C
#2・・・・・・C#N、ゲート抵抗Rgとから構成されてい
る。
【0064】各FETグループ#1,#2・・・・・・#Nの
各ゲート電極は接続されており、ゲート抵抗Rgを介し
て固定のゲート電圧Vg(動作ゲート電圧Vg-on )が
印加される。各FETグループ#1,#2・・・・・・#Nの
各ドレイン電極はDCカットキャパシタC#1,C#2
・・・・・・C#NによってDC的に分離され、高周波的に接
続された状態となっている。そして、各ドレイン電極に
はそれぞれドレイン電圧Vd#1〜Vd#Nが印加され
ることで、それぞれIdmax /Nとなるドレイン電流が
流れるようにされている。
各ゲート電極は接続されており、ゲート抵抗Rgを介し
て固定のゲート電圧Vg(動作ゲート電圧Vg-on )が
印加される。各FETグループ#1,#2・・・・・・#Nの
各ドレイン電極はDCカットキャパシタC#1,C#2
・・・・・・C#NによってDC的に分離され、高周波的に接
続された状態となっている。そして、各ドレイン電極に
はそれぞれドレイン電圧Vd#1〜Vd#Nが印加され
ることで、それぞれIdmax /Nとなるドレイン電流が
流れるようにされている。
【0065】各FETグループ#1〜#Nに対するドレ
イン電圧Vd#1〜Vd#Nは、ドレインバイアス制御
部17Dによって供給される。ドレインバイアス制御部
17Dでは、動作ドレイン電圧Vd-on と、0V(Vd
-off)を得、FETグループ#1に対してはドレイン電
圧Vd#1として動作ドレイン電圧Vd-on を供給する
ようにしている。
イン電圧Vd#1〜Vd#Nは、ドレインバイアス制御
部17Dによって供給される。ドレインバイアス制御部
17Dでは、動作ドレイン電圧Vd-on と、0V(Vd
-off)を得、FETグループ#1に対してはドレイン電
圧Vd#1として動作ドレイン電圧Vd-on を供給する
ようにしている。
【0066】一方、動作ドレイン電圧Vg-on と0V電
圧は単極2投スイッチ25-2〜25-Nの各端子に供給さ
れており、スイッチ25-2〜25-Nが、それぞれFET
グループ#2〜#Nの各ドレイン電極と、高周波チョー
クコイルLd#2〜Ld#Nを介して接続されている。
即ち、FETグループ#2〜#Nに対してはドレイン電
圧Vd#2〜Vd#Nとして、それぞれスイッチ25-2
〜25-Nがで選択された電圧である動作ドレイン電圧V
g-on と0V電圧のいづれかが供給されるようになされ
ている。
圧は単極2投スイッチ25-2〜25-Nの各端子に供給さ
れており、スイッチ25-2〜25-Nが、それぞれFET
グループ#2〜#Nの各ドレイン電極と、高周波チョー
クコイルLd#2〜Ld#Nを介して接続されている。
即ち、FETグループ#2〜#Nに対してはドレイン電
圧Vd#2〜Vd#Nとして、それぞれスイッチ25-2
〜25-Nがで選択された電圧である動作ドレイン電圧V
g-on と0V電圧のいづれかが供給されるようになされ
ている。
【0067】なお高周波チョークコイルLd#2〜Ld
#Nはドレイン電極の高周波信号がDCバイアス回路に
流れないように遮断するためのものであり、十分大きな
インダクタンスを有するインダクタなど集中定数素子、
1/4波長ハイインピーダンス線路などに置き換えるこ
とができる。
#Nはドレイン電極の高周波信号がDCバイアス回路に
流れないように遮断するためのものであり、十分大きな
インダクタンスを有するインダクタなど集中定数素子、
1/4波長ハイインピーダンス線路などに置き換えるこ
とができる。
【0068】各スイッチ25-2〜25-Nはそれぞれ送信
電力制御情報S3 の値に応じてスイッチ制御部27によ
って個々に切り換えられるものであり、即ちこの実施例
では、動作ドレイン電圧Vd-on を供給するFETグル
ープを、FETグループ#1のみの場合から、FETグ
ループ#1〜#Nのすべてとする場合までの、N段階に
可変できるものとなる。
電力制御情報S3 の値に応じてスイッチ制御部27によ
って個々に切り換えられるものであり、即ちこの実施例
では、動作ドレイン電圧Vd-on を供給するFETグル
ープを、FETグループ#1のみの場合から、FETグ
ループ#1〜#Nのすべてとする場合までの、N段階に
可変できるものとなる。
【0069】そして、FETグループ#2〜#Nのう
ち、動作ドレイン電圧Vd-on が供給されたFETグル
ープは動作状態となり、ドレイン電流Idmax /Nが流
れる。一方0V電圧が供給されたFETグループは非動
作状態となり、ドレイン電流は流れない。
ち、動作ドレイン電圧Vd-on が供給されたFETグル
ープは動作状態となり、ドレイン電流Idmax /Nが流
れる。一方0V電圧が供給されたFETグループは非動
作状態となり、ドレイン電流は流れない。
【0070】つまりこのような高周波増幅回路では、送
信電力制御情報S3 によって送信電力が最も高く設定さ
れる場合は、スイッチ25-2〜25-Nがすべて動作ドレ
イン電圧Vd-on 側に切り換えられ、各FETグループ
#1〜#Nがすべて動作状態となり、高レベル出力可能
な増幅回路となる。
信電力制御情報S3 によって送信電力が最も高く設定さ
れる場合は、スイッチ25-2〜25-Nがすべて動作ドレ
イン電圧Vd-on 側に切り換えられ、各FETグループ
#1〜#Nがすべて動作状態となり、高レベル出力可能
な増幅回路となる。
【0071】そして、送信電力制御情報S3 によって送
信電力低下される場合は、その低下段階に伴ってスイッ
チ25-2〜25-Nのうちの所要数のスイッチが0V電圧
側に切り換えられ、ドレイン電圧Vdが0Vとなった所
要数のFETグループがオフとされる。そして送信電力
が最も低く設定される場合には、その送信電力制御情報
S3 の値に基づいてスイッチ25-2〜25-Nのすべてが
0V電圧側に切り換えられ、FETグループ#1のみが
動作されることになる。
信電力低下される場合は、その低下段階に伴ってスイッ
チ25-2〜25-Nのうちの所要数のスイッチが0V電圧
側に切り換えられ、ドレイン電圧Vdが0Vとなった所
要数のFETグループがオフとされる。そして送信電力
が最も低く設定される場合には、その送信電力制御情報
S3 の値に基づいてスイッチ25-2〜25-Nのすべてが
0V電圧側に切り換えられ、FETグループ#1のみが
動作されることになる。
【0072】つまりこの実施例でも、送信電力レベルに
応じて、ドレイン電流量を最大量Idmax 〜最小量Id
max/Nまでの間で、N段階に制御することができ、送信
電力レベルに応じてドレイン電流量のきめ細かい制御が
可能となる。このため、増幅器としての効率化効果、低
消費電力化効果も、より大きなものとすることができ
る。
応じて、ドレイン電流量を最大量Idmax 〜最小量Id
max/Nまでの間で、N段階に制御することができ、送信
電力レベルに応じてドレイン電流量のきめ細かい制御が
可能となる。このため、増幅器としての効率化効果、低
消費電力化効果も、より大きなものとすることができ
る。
【0073】6.実施例の高周波増幅回路としての受信
増幅器の構成例(1) 次に、図1における受信増幅器3とバイアス制御部18
によってなる高周波増幅回路の実施例を説明する。この
高周波増幅回路はゲートバイアス制御部18Gと受信増
幅器3とで構成される。
増幅器の構成例(1) 次に、図1における受信増幅器3とバイアス制御部18
によってなる高周波増幅回路の実施例を説明する。この
高周波増幅回路はゲートバイアス制御部18Gと受信増
幅器3とで構成される。
【0074】この高周波増幅回路における受信増幅器3
は、整合回路30a,30b、FETグループ#1,#
2・・・・・・#N、DCカットキャパシタC#1,C#2・・
・・・・C#N、ゲート抵抗Rg#1,Rg#2・・・・・・Rg
#N、高周波チョークコイルLdとから構成されてい
る。
は、整合回路30a,30b、FETグループ#1,#
2・・・・・・#N、DCカットキャパシタC#1,C#2・・
・・・・C#N、ゲート抵抗Rg#1,Rg#2・・・・・・Rg
#N、高周波チョークコイルLdとから構成されてい
る。
【0075】そしてFETグループ#1,#2・・・・・・#
Nの各ゲート電極は、DCカットキャパシタC#1,C
#2・・・・・・C#NによってDC的に分離され、高周波的
に接続された状態となっている。また、FETグループ
#1,#2・・・・・・#Nのそれぞれのゲート電極にはゲー
ト抵抗Rg#1,Rg#2・・・・・・Rg#Nが接続されて
いる。またFETグループ#1,#2・・・・・・#Nのドレ
イン電極は接続され、高周波チョークコイルLdを介し
て固定のドレイン電圧Vdが印加される。つまりこの受
信増幅器3は、上述した図5の送信電力増幅器15と同
様の構成である。
Nの各ゲート電極は、DCカットキャパシタC#1,C
#2・・・・・・C#NによってDC的に分離され、高周波的
に接続された状態となっている。また、FETグループ
#1,#2・・・・・・#Nのそれぞれのゲート電極にはゲー
ト抵抗Rg#1,Rg#2・・・・・・Rg#Nが接続されて
いる。またFETグループ#1,#2・・・・・・#Nのドレ
イン電極は接続され、高周波チョークコイルLdを介し
て固定のドレイン電圧Vdが印加される。つまりこの受
信増幅器3は、上述した図5の送信電力増幅器15と同
様の構成である。
【0076】そして各FETグループ#1〜#Nに対す
るゲート電圧Vg#1〜Vg#Nは、ゲートバイアス制
御部18Gによって供給されるが、このゲートバイアス
制御部18Gも図5のゲートバイアス制御部17Gと同
様の構成となっている。即ちFETグループ#2〜#N
のゲート抵抗Rg#2〜Rg#Nと接続されているスイ
ッチ31-2〜31-Nが、スイッチ制御部33によって個
々に切り換えられることで、FETグループ#2〜#N
のそれぞれについてのゲート電圧Vg#2〜Vg#N
が、動作ゲート電圧Vg-on と、ピンチオフ電圧Vp以
下であるオフゲート電圧Vg-offのいづれかに制御さ
れ、これによって各FETグループ#2〜#Nがそれぞ
れ動作状態又は非動作状態に設定されることになる。
るゲート電圧Vg#1〜Vg#Nは、ゲートバイアス制
御部18Gによって供給されるが、このゲートバイアス
制御部18Gも図5のゲートバイアス制御部17Gと同
様の構成となっている。即ちFETグループ#2〜#N
のゲート抵抗Rg#2〜Rg#Nと接続されているスイ
ッチ31-2〜31-Nが、スイッチ制御部33によって個
々に切り換えられることで、FETグループ#2〜#N
のそれぞれについてのゲート電圧Vg#2〜Vg#N
が、動作ゲート電圧Vg-on と、ピンチオフ電圧Vp以
下であるオフゲート電圧Vg-offのいづれかに制御さ
れ、これによって各FETグループ#2〜#Nがそれぞ
れ動作状態又は非動作状態に設定されることになる。
【0077】ただしこの場合は、スイッチ制御部33は
受信信号強度レベル情報S1 の値に応じて各スイッチ3
1-2〜31-Nの切換設定を行なうものとなる。そして受
信信号強度レベル情報S1 に基づいた各スイッチ31-2
〜31-Nの切換設定状態により、動作ゲート電圧Vg-o
n を供給するFETグループを、FETグループ#1の
みの場合から、FETグループ#1〜#Nのすべてとす
る場合までの、N段階に可変できるものとなる。
受信信号強度レベル情報S1 の値に応じて各スイッチ3
1-2〜31-Nの切換設定を行なうものとなる。そして受
信信号強度レベル情報S1 に基づいた各スイッチ31-2
〜31-Nの切換設定状態により、動作ゲート電圧Vg-o
n を供給するFETグループを、FETグループ#1の
みの場合から、FETグループ#1〜#Nのすべてとす
る場合までの、N段階に可変できるものとなる。
【0078】従って、この高周波増幅回路では、受信信
号の強度に応じて、つまり受信増幅器3の入力信号レベ
ルに応じて、ドレイン電流量を最大量Idmax 〜最小量
Idmax/Nまでの間で、N段階に切り換えることがで
き、つまり、低入力レベルの場合は、そのレベルに応じ
てドレイン電流量を減らすことで、増幅器としての効率
化効果、低消費電力化効果を十分に得ることができる。
号の強度に応じて、つまり受信増幅器3の入力信号レベ
ルに応じて、ドレイン電流量を最大量Idmax 〜最小量
Idmax/Nまでの間で、N段階に切り換えることがで
き、つまり、低入力レベルの場合は、そのレベルに応じ
てドレイン電流量を減らすことで、増幅器としての効率
化効果、低消費電力化効果を十分に得ることができる。
【0079】7.実施例の高周波増幅回路としての受信
増幅器の構成例(2) 次に、図1における受信増幅器3とバイアス制御部18
によってなる高周波増幅回路の第2の実施例を説明す
る。この高周波増幅回路はドレインバイアス制御部18
Dと受信増幅器3とで構成される。
増幅器の構成例(2) 次に、図1における受信増幅器3とバイアス制御部18
によってなる高周波増幅回路の第2の実施例を説明す
る。この高周波増幅回路はドレインバイアス制御部18
Dと受信増幅器3とで構成される。
【0080】この高周波増幅回路における受信増幅器3
は、整合回路30a,30b、FETグループ#1,#
2・・・・・・#N、DCカットキャパシタC#1,C#2・・
・・・・C#N、ゲート抵抗Rgとから構成されている。
は、整合回路30a,30b、FETグループ#1,#
2・・・・・・#N、DCカットキャパシタC#1,C#2・・
・・・・C#N、ゲート抵抗Rgとから構成されている。
【0081】そして各FETグループ#1,#2・・・・・・
#Nの各ゲート電極は接続されており、ゲート抵抗Rg
を介して固定のゲート電圧Vg(動作ゲート電圧Vg-o
n )が印加される。また各FETグループ#1,#2・・
・・・・#Nの各ドレイン電極はDCカットキャパシタC#
1,C#2・・・・・・C#NによってDC的に分離され、高
周波的に接続された状態となっている。そして、各ドレ
イン電極にはそれぞれドレイン電圧Vd#1〜Vd#N
が印加されることで、それぞれIdmax /Nとなるドレ
イン電流が流れるようにされている。つまりこの受信増
幅器3は、上述した図6の送信電力増幅器15と同様の
構成である。
#Nの各ゲート電極は接続されており、ゲート抵抗Rg
を介して固定のゲート電圧Vg(動作ゲート電圧Vg-o
n )が印加される。また各FETグループ#1,#2・・
・・・・#Nの各ドレイン電極はDCカットキャパシタC#
1,C#2・・・・・・C#NによってDC的に分離され、高
周波的に接続された状態となっている。そして、各ドレ
イン電極にはそれぞれドレイン電圧Vd#1〜Vd#N
が印加されることで、それぞれIdmax /Nとなるドレ
イン電流が流れるようにされている。つまりこの受信増
幅器3は、上述した図6の送信電力増幅器15と同様の
構成である。
【0082】そして各FETグループ#1〜#Nに対す
るドレイン電圧Vd#1〜Vd#Nは、ドレインバイア
ス制御部18Dによって供給されるが、このドレインバ
イアス制御部18Dも図6のドレインバイアス制御部1
7Dと同様の構成となっている。即ちFETグループ#
2〜#Nのドレイン電極に対して高周波チョークコイル
Ld#2〜Ld#Nを介して接続されているスイッチ3
4-2〜34-Nが、スイッチ制御部36によって個々に切
り換えられることで、FETグループ#2〜#Nのそれ
ぞれについてのドレイン電圧Vd#2〜Vd#Nが、動
作ドレイン電圧Vd-on と、0V電圧のいづれかに制御
され、これによって各FETグループ#2〜#Nがそれ
ぞれ動作状態又は非動作状態に設定されることになる。
またこの場合は、スイッチ制御部36は受信信号強度レ
ベル情報S1 の値に応じて各スイッチ34-2〜34-Nの
切換設定を行なう。
るドレイン電圧Vd#1〜Vd#Nは、ドレインバイア
ス制御部18Dによって供給されるが、このドレインバ
イアス制御部18Dも図6のドレインバイアス制御部1
7Dと同様の構成となっている。即ちFETグループ#
2〜#Nのドレイン電極に対して高周波チョークコイル
Ld#2〜Ld#Nを介して接続されているスイッチ3
4-2〜34-Nが、スイッチ制御部36によって個々に切
り換えられることで、FETグループ#2〜#Nのそれ
ぞれについてのドレイン電圧Vd#2〜Vd#Nが、動
作ドレイン電圧Vd-on と、0V電圧のいづれかに制御
され、これによって各FETグループ#2〜#Nがそれ
ぞれ動作状態又は非動作状態に設定されることになる。
またこの場合は、スイッチ制御部36は受信信号強度レ
ベル情報S1 の値に応じて各スイッチ34-2〜34-Nの
切換設定を行なう。
【0083】そして受信信号強度レベル情報S1 に基づ
いた各スイッチ34-2〜34-Nの切換設定状態により、
動作ドレイン電圧Vd-on を供給するFETグループ
を、FETグループ#1のみの場合から、FETグルー
プ#1〜#Nのすべてとする場合までの、N段階に可変
できるものとなる。
いた各スイッチ34-2〜34-Nの切換設定状態により、
動作ドレイン電圧Vd-on を供給するFETグループ
を、FETグループ#1のみの場合から、FETグルー
プ#1〜#Nのすべてとする場合までの、N段階に可変
できるものとなる。
【0084】従って、この高周波増幅回路では、受信信
号の強度に応じて、つまり受信増幅器3の入力信号レベ
ルに応じて、ドレイン電流量を最大量Idmax 〜最小量
Idmax/Nまでの間で、N段階に切り換えることがで
き、つまり、低入力レベルの場合は、そのレベルに応じ
てドレイン電流量を減らすことで、増幅器としての効率
化効果、低消費電力化効果を十分に得ることができる。
号の強度に応じて、つまり受信増幅器3の入力信号レベ
ルに応じて、ドレイン電流量を最大量Idmax 〜最小量
Idmax/Nまでの間で、N段階に切り換えることがで
き、つまり、低入力レベルの場合は、そのレベルに応じ
てドレイン電流量を減らすことで、増幅器としての効率
化効果、低消費電力化効果を十分に得ることができる。
【0085】8.実施例の高周波増幅回路におけるFE
Tグループの設定例(1) 以上各実施例としての高周波増幅回路を説明してきた
が、ここで本発明の高周波増幅回路におけるFETグル
ープのグループ分け設定方式について説明する。まず設
定例1としては、高周波増幅回路における各FETグル
ープが同数の単位FETによって形成されている例であ
る。例えば図9(a)のようにn個の単位FET(FE
T-1〜FET-n)によって1つのFETグループが形成
されるものとし、増幅器が図9(b)のように4つのF
ETグループ#1〜#4を有するような例が考えられ
る。
Tグループの設定例(1) 以上各実施例としての高周波増幅回路を説明してきた
が、ここで本発明の高周波増幅回路におけるFETグル
ープのグループ分け設定方式について説明する。まず設
定例1としては、高周波増幅回路における各FETグル
ープが同数の単位FETによって形成されている例であ
る。例えば図9(a)のようにn個の単位FET(FE
T-1〜FET-n)によって1つのFETグループが形成
されるものとし、増幅器が図9(b)のように4つのF
ETグループ#1〜#4を有するような例が考えられ
る。
【0086】この増幅器では、入力電力Pinは整合回
路40aを介してFETグループ#1〜#4で増幅さ
れ、整合回路40bを介して出力電力Pinとして出力
される構成である。そして、上述した図3、図5、図7
の実施例と同様にFETグループ#2〜#4についての
ゲート電圧Vg#2〜Vg#4が、図9(c)のゲート
バイアス制御におけるスイッチ41,42,43によっ
て切換設定される。
路40aを介してFETグループ#1〜#4で増幅さ
れ、整合回路40bを介して出力電力Pinとして出力
される構成である。そして、上述した図3、図5、図7
の実施例と同様にFETグループ#2〜#4についての
ゲート電圧Vg#2〜Vg#4が、図9(c)のゲート
バイアス制御におけるスイッチ41,42,43によっ
て切換設定される。
【0087】この場合、FETグループ#1〜#4はそ
れぞれn個の単位FETによって構成されており、各F
ETグループ#1〜#4について動作状態の時に流れる
ドレイン電流は全てIdmax/4となる。従ってスイッチ
制御部44によるスイッチ41,42,43の切換によ
る動作制御は、スイッチ41,42,43の全部を動作
ゲート電圧Vg-on 側にした場合、スイッチ41,4
2,43の内の2つを動作ゲート電圧Vg-on 側にした
場合、スイッチ41,42,43の内の1つを動作ゲー
ト電圧Vg-on 側にした場合、スイッチ41,42,4
3の全部をオフゲート電圧Vg-off側にした場合との、
4段階の制御が可能となるものである。つまり、この図
9のように各FETグループを同数の単位FETで構成
した場合は、FETグループ数と同数の段階での制御が
可能となる。
れぞれn個の単位FETによって構成されており、各F
ETグループ#1〜#4について動作状態の時に流れる
ドレイン電流は全てIdmax/4となる。従ってスイッチ
制御部44によるスイッチ41,42,43の切換によ
る動作制御は、スイッチ41,42,43の全部を動作
ゲート電圧Vg-on 側にした場合、スイッチ41,4
2,43の内の2つを動作ゲート電圧Vg-on 側にした
場合、スイッチ41,42,43の内の1つを動作ゲー
ト電圧Vg-on 側にした場合、スイッチ41,42,4
3の全部をオフゲート電圧Vg-off側にした場合との、
4段階の制御が可能となるものである。つまり、この図
9のように各FETグループを同数の単位FETで構成
した場合は、FETグループ数と同数の段階での制御が
可能となる。
【0088】9.実施例の高周波増幅回路におけるFE
Tグループの設定例(2) これに対して図10の例は、各FETグループを構成す
る単位FETの数を異なるものとした例である。この場
合図10(a)のように3つのFETグループ#1〜#
3が設けられ、FETグループ#1は4個の単位FET
(FET-1〜FET-4)から構成され、FETグループ
#2は2個の単位FET(FET-1,FET-2)から構
成され、FETグループ#3は1個の単位FET(FE
T-1)のみで構成されている。
Tグループの設定例(2) これに対して図10の例は、各FETグループを構成す
る単位FETの数を異なるものとした例である。この場
合図10(a)のように3つのFETグループ#1〜#
3が設けられ、FETグループ#1は4個の単位FET
(FET-1〜FET-4)から構成され、FETグループ
#2は2個の単位FET(FET-1,FET-2)から構
成され、FETグループ#3は1個の単位FET(FE
T-1)のみで構成されている。
【0089】各FETグループ#1〜#3に対するゲー
ト電圧Vg#1〜Vg#3は、それぞれ図10(b)の
ゲートバイアス制御部におけるスイッチ45,46,4
7の切換により設定されることになるが、スイッチ制御
部48は、スイッチ45,46,47のうちで動作ゲー
ト電圧Vg-on 側に設定するスイッチの組み合わせによ
り、ドレイン電流量の7段階の制御が可能となる。
ト電圧Vg#1〜Vg#3は、それぞれ図10(b)の
ゲートバイアス制御部におけるスイッチ45,46,4
7の切換により設定されることになるが、スイッチ制御
部48は、スイッチ45,46,47のうちで動作ゲー
ト電圧Vg-on 側に設定するスイッチの組み合わせによ
り、ドレイン電流量の7段階の制御が可能となる。
【0090】7段階の制御について図11に示す。図中
FETグループ#1〜#3について『on』とは動作ゲ
ート電圧Vg-on が供給されて動作中である場合を示
し、『off』とはオフゲート電圧Vg-offが供給され
て非動作中である場合を示している。
FETグループ#1〜#3について『on』とは動作ゲ
ート電圧Vg-on が供給されて動作中である場合を示
し、『off』とはオフゲート電圧Vg-offが供給され
て非動作中である場合を示している。
【0091】つまり、スイッチ45,46,47が全て
動作ゲート電圧Vg-on 側に設定されている場合は、F
ETグループ#1〜#3は全て『on』となり、ドレイ
ン電流量は最大のIdmax となる。またスイッチ47の
みがオフゲート電圧Vg-off側とされると、FETグル
ープ#1,#2が『on』となり、つまり単位FETの
数としては6/7の単位FETが動作することになるた
め、全体としてのドレイン電流量は(6/7)Idmax
となる。以下、図示するように動作されるFETグルー
プが選択されることで、ドレイン電流量は、(5/7)
Idmax 、(4/7)Idmax 、(3/7)Idmax 、
(2/7)Idmax 、(1/7)Idmax と切り換える
ことができる。つまり、各FETグループにおける単位
FETの数を同数とせずに、各グループにたいして重み
付けをすることで、グループの数より多数の段階での制
御が可能となる。なお、このグループ分け設定例の説明
は、ゲートバイアス制御の実施例に即して行ったが、ド
レインバイアス制御の実施例についても同様である。
動作ゲート電圧Vg-on 側に設定されている場合は、F
ETグループ#1〜#3は全て『on』となり、ドレイ
ン電流量は最大のIdmax となる。またスイッチ47の
みがオフゲート電圧Vg-off側とされると、FETグル
ープ#1,#2が『on』となり、つまり単位FETの
数としては6/7の単位FETが動作することになるた
め、全体としてのドレイン電流量は(6/7)Idmax
となる。以下、図示するように動作されるFETグルー
プが選択されることで、ドレイン電流量は、(5/7)
Idmax 、(4/7)Idmax 、(3/7)Idmax 、
(2/7)Idmax 、(1/7)Idmax と切り換える
ことができる。つまり、各FETグループにおける単位
FETの数を同数とせずに、各グループにたいして重み
付けをすることで、グループの数より多数の段階での制
御が可能となる。なお、このグループ分け設定例の説明
は、ゲートバイアス制御の実施例に即して行ったが、ド
レインバイアス制御の実施例についても同様である。
【0092】10.実施例の高周波増幅回路におけるF
ET構造例(1) 次に、実施例のFET構造を図12に示す。この図12
の例は8個の単位FETについて4個づつの2つのFE
Tグループ#1,#2に分けた場合の構造例である。
ET構造例(1) 次に、実施例のFET構造を図12に示す。この図12
の例は8個の単位FETについて4個づつの2つのFE
Tグループ#1,#2に分けた場合の構造例である。
【0093】前段の整合回路からの信号は入力ラインI
から入力される。入力ラインIは上層メタル層として形
成される2つのゲートラインGc#1,Gc#2と接続
されている。ただし、各ゲートラインGc#1,Gc#
2と入力ラインIの間には、図12(b)のように誘電
体層が介在された状態で接しており、即ちDCカットキ
ャパシタC#1,C#2が形成された状態となってい
る。
から入力される。入力ラインIは上層メタル層として形
成される2つのゲートラインGc#1,Gc#2と接続
されている。ただし、各ゲートラインGc#1,Gc#
2と入力ラインIの間には、図12(b)のように誘電
体層が介在された状態で接しており、即ちDCカットキ
ャパシタC#1,C#2が形成された状態となってい
る。
【0094】またゲートラインGc#1にはゲート抵抗
Rg#1となる部位を介してゲート電圧Vg#1が印加
される。同様にゲートラインGc#2にはゲート抵抗R
g#2となる部位を介してゲート電圧Vg#2が印加さ
れる。そしてゲートラインGc#1からは4個のゲート
電極G1 〜G4 が導出され、またゲートラインGc#2
からも4個のゲート電極G5 〜G8 が導出されている。
Rg#1となる部位を介してゲート電圧Vg#1が印加
される。同様にゲートラインGc#2にはゲート抵抗R
g#2となる部位を介してゲート電圧Vg#2が印加さ
れる。そしてゲートラインGc#1からは4個のゲート
電極G1 〜G4 が導出され、またゲートラインGc#2
からも4個のゲート電極G5 〜G8 が導出されている。
【0095】下層メタル層としてドレイン電極D1 〜D
4 が形成され、このドレイン電極D1 〜D4 はすべて上
層メタル層であるドレインラインDcに接続されてい
る。さらに下層メタル層としてソース電極S1 〜S5 が
形成され、このソース電極S1 〜S5 はすべて上層メタ
ル層であるソースラインScに接続されている。このソ
ースラインScは接地されている。
4 が形成され、このドレイン電極D1 〜D4 はすべて上
層メタル層であるドレインラインDcに接続されてい
る。さらに下層メタル層としてソース電極S1 〜S5 が
形成され、このソース電極S1 〜S5 はすべて上層メタ
ル層であるソースラインScに接続されている。このソ
ースラインScは接地されている。
【0096】この場合、各ゲート電極G1 〜G8 の両側
にドレイン電極とソース電極が位置することになり、こ
れによって8個の単位FET((FET-1,FET-2 ・
・・・・FET-8)が形成されていることになる。そして、
ゲート電極G1 〜G4 とゲート電極G5 〜G8 は、DC
的に分離され、高周波的に接続されるとともに、互いに
独自にゲート電圧Vg#1,Vg#2が印加されるもの
であるため、それぞれFETグループ#1とFETグル
ープ#2を形成していることになる。
にドレイン電極とソース電極が位置することになり、こ
れによって8個の単位FET((FET-1,FET-2 ・
・・・・FET-8)が形成されていることになる。そして、
ゲート電極G1 〜G4 とゲート電極G5 〜G8 は、DC
的に分離され、高周波的に接続されるとともに、互いに
独自にゲート電圧Vg#1,Vg#2が印加されるもの
であるため、それぞれFETグループ#1とFETグル
ープ#2を形成していることになる。
【0097】このような構造により、上述した各実施例
における高周波増幅回路を実現できる。なお、グループ
分けの設定や単位FETの数によって構造が変更される
ことは当然である。また、この例はゲートバイアスを制
御する実施例に相当するものであるが、ドレインバイア
スを制御する実施例については、各FETグループのド
レインライン側をDC的に分離し、高周波的に接続され
るとともに、互いに独自にドレイン電圧Vd#1〜Vd
#Nが印加されるようにすればよい。
における高周波増幅回路を実現できる。なお、グループ
分けの設定や単位FETの数によって構造が変更される
ことは当然である。また、この例はゲートバイアスを制
御する実施例に相当するものであるが、ドレインバイア
スを制御する実施例については、各FETグループのド
レインライン側をDC的に分離し、高周波的に接続され
るとともに、互いに独自にドレイン電圧Vd#1〜Vd
#Nが印加されるようにすればよい。
【0098】11.実施例の高周波増幅回路におけるF
ET構造例(2) ところで、図12のように、図面上で上部と下部で単位
FETをグループ分けしたような場合は、1つ好ましく
ない点が発生する。いま、図12のFETグループ#2
がオフとされ、FETグループ#1のみが動作している
場合を考える。このとき入力された高周波信号はFET
グループ#1としての単位FETに分割されて、各ゲー
ト電極G1 〜G4 からドレイン電極ラインDcに伝送さ
れる。このとき、図12(a)の矢印P1,P2として
示すように、伝搬距離が最も長くなる信号(P1)と、
伝搬距離が最も短くなる信号(P2)とでは、その距離
の相違により信号の位相差が生じ、利得の低下などの高
周波特性の劣化が生ずる。
ET構造例(2) ところで、図12のように、図面上で上部と下部で単位
FETをグループ分けしたような場合は、1つ好ましく
ない点が発生する。いま、図12のFETグループ#2
がオフとされ、FETグループ#1のみが動作している
場合を考える。このとき入力された高周波信号はFET
グループ#1としての単位FETに分割されて、各ゲー
ト電極G1 〜G4 からドレイン電極ラインDcに伝送さ
れる。このとき、図12(a)の矢印P1,P2として
示すように、伝搬距離が最も長くなる信号(P1)と、
伝搬距離が最も短くなる信号(P2)とでは、その距離
の相違により信号の位相差が生じ、利得の低下などの高
周波特性の劣化が生ずる。
【0099】そこで、FETを図13のように構成する
ことが考えられる。つまり図13の構造では、FETグ
ループ#1としてのゲートラインGc#1の両側にFE
Tグループ#2としてのゲートラインGc#2を2つに
分けて配置させるようにしている。そしては中央に位置
するゲートラインGc#1からはゲート電極G3 〜G6
が導出され、両側に位置するゲートラインGc#2から
はゲート電極G1 ,G2 、及びG7 ,G8 が導出される
ようにしている。つまり、入力される高周波信号の進行
方向について対称に位置した単位FETが同じFETグ
ループに含まれるようにしている。
ことが考えられる。つまり図13の構造では、FETグ
ループ#1としてのゲートラインGc#1の両側にFE
Tグループ#2としてのゲートラインGc#2を2つに
分けて配置させるようにしている。そしては中央に位置
するゲートラインGc#1からはゲート電極G3 〜G6
が導出され、両側に位置するゲートラインGc#2から
はゲート電極G1 ,G2 、及びG7 ,G8 が導出される
ようにしている。つまり、入力される高周波信号の進行
方向について対称に位置した単位FETが同じFETグ
ループに含まれるようにしている。
【0100】この場合、FETグループ#1のみが動作
している場合を考えると、伝搬距離が最も長くなる信号
(P4)と、伝搬距離が最も短くなる信号(P3)とで
は、その距離の相違は小さいものとすることができ、こ
れによって利得特性を改善することができる。
している場合を考えると、伝搬距離が最も長くなる信号
(P4)と、伝搬距離が最も短くなる信号(P3)とで
は、その距離の相違は小さいものとすることができ、こ
れによって利得特性を改善することができる。
【0101】12.実施例に採用できるバイアス可変ス
イッチ例 実施例におけるバイアス制御回路17(17G,17
D)、18(18G,18D)に用いられるスイッチ
(21,22-2,22-N,25-2,25-N,31-2,3
1-N,34-2,34-N,41〜43,45〜47)とし
ては、リレースイッチ、半導体スイッチICなどで実現
できる。ゲートバイアス制御回路17G、18Gに用い
られるスイッチの実施例を図14に示す。このスイッチ
はエンハンスメントモードのFET50と抵抗R10,R
11により構成される。この場合FET50のゲート電極
に、0V/正電圧の論理信号を供給することで、増幅回
路におけるFETグループ#nのゲート電圧Vg#nを
コントロールすることができる。
イッチ例 実施例におけるバイアス制御回路17(17G,17
D)、18(18G,18D)に用いられるスイッチ
(21,22-2,22-N,25-2,25-N,31-2,3
1-N,34-2,34-N,41〜43,45〜47)とし
ては、リレースイッチ、半導体スイッチICなどで実現
できる。ゲートバイアス制御回路17G、18Gに用い
られるスイッチの実施例を図14に示す。このスイッチ
はエンハンスメントモードのFET50と抵抗R10,R
11により構成される。この場合FET50のゲート電極
に、0V/正電圧の論理信号を供給することで、増幅回
路におけるFETグループ#nのゲート電圧Vg#nを
コントロールすることができる。
【0102】ドレインバイアス制御回路17D、18D
に用いられるスイッチの実施例は図15に示される。こ
のスイッチはFET51と抵抗R12により構成される。
この場合FET50のゲート電極に、0V/+Vds
[V]の論理信号を供給することで、増幅回路における
FETグループ#nのドレイン電圧Vd#nをコントロ
ールすることができる。
に用いられるスイッチの実施例は図15に示される。こ
のスイッチはFET51と抵抗R12により構成される。
この場合FET50のゲート電極に、0V/+Vds
[V]の論理信号を供給することで、増幅回路における
FETグループ#nのドレイン電圧Vd#nをコントロ
ールすることができる。
【0103】これら図14、図15のスイッチ例は構成
が簡単なものであり、増幅回路に用いられるFETと同
じ製造プロセスで回路集積することが可能である。従っ
て、高周波増幅回路全体としての小型化、低コスト化に
寄与できることとなる。
が簡単なものであり、増幅回路に用いられるFETと同
じ製造プロセスで回路集積することが可能である。従っ
て、高周波増幅回路全体としての小型化、低コスト化に
寄与できることとなる。
【0104】13.実施例の効果 実施例の効果として、単位FETのトータル数に対して
の1/2の数の単位FETをFETグループ#1、1/
4の数の単位FETをFETグループ#2、残り1/4
の数の単位FETをFETグループ#3とした場合を例
にあげ、高周波増幅回路の出力電力Poutに対する電
力効率PAEの特性を図16に示した。この場合は、出
力電力Pout=22.5dBm 時でFETグループ#1をオ
フし、出力電力Pout=14.5dBm 時でFETグループ
#1,#3をオフとするようにしている。
の1/2の数の単位FETをFETグループ#1、1/
4の数の単位FETをFETグループ#2、残り1/4
の数の単位FETをFETグループ#3とした場合を例
にあげ、高周波増幅回路の出力電力Poutに対する電
力効率PAEの特性を図16に示した。この場合は、出
力電力Pout=22.5dBm 時でFETグループ#1をオ
フし、出力電力Pout=14.5dBm 時でFETグループ
#1,#3をオフとするようにしている。
【0105】図16から明らかなように、何も制御しな
い場合の増幅回路の効率特性(の特性)に比べて、F
ETグループ#1をオフしたときのの特性、FETグ
ループ#1,#3をオフとしたときのの特性として示
すように、低入力電力時の効率は大幅に改善されてい
る。例えば出力電力Pout=10dBm 時で、効率は
1.7%から7%にまで改善されている。これを消費電力
に換算すれば、588mWから143mWに改善された
ことになり、消費電力は約1/4となる。
い場合の増幅回路の効率特性(の特性)に比べて、F
ETグループ#1をオフしたときのの特性、FETグ
ループ#1,#3をオフとしたときのの特性として示
すように、低入力電力時の効率は大幅に改善されてい
る。例えば出力電力Pout=10dBm 時で、効率は
1.7%から7%にまで改善されている。これを消費電力
に換算すれば、588mWから143mWに改善された
ことになり、消費電力は約1/4となる。
【0106】そして従来例として図20を用いて述べた
ように、従来のゲートバイアス制御方式では制御電圧範
囲が狭いものとならざるを得ず(図20のVg-on 〜V
g-onl)、低消費電力化の効果は小さいといわざるを得
なかった。またVg-on ,Vg-onlの両方の制御電圧の
ばらつきが直接増幅回路の特性に影響を与えるため、制
御電圧レベルの安定が必須であった。ところが本実施例
によれば、制御電圧範囲として見れば、Vg-on からピ
ンチプフ電圧Vp以下であるオフゲート電圧Vg-offの
範囲となり、図20にWとして示す広い範囲となる。そ
してオフゲート電圧Vg-offの変動は、増幅回路の特性
に殆ど影響を与えない。(オフゲート電圧Vg-offは、
確実にFETをオフとできる電圧値であればよく、厳密
に値を制御する必要はない)
ように、従来のゲートバイアス制御方式では制御電圧範
囲が狭いものとならざるを得ず(図20のVg-on 〜V
g-onl)、低消費電力化の効果は小さいといわざるを得
なかった。またVg-on ,Vg-onlの両方の制御電圧の
ばらつきが直接増幅回路の特性に影響を与えるため、制
御電圧レベルの安定が必須であった。ところが本実施例
によれば、制御電圧範囲として見れば、Vg-on からピ
ンチプフ電圧Vp以下であるオフゲート電圧Vg-offの
範囲となり、図20にWとして示す広い範囲となる。そ
してオフゲート電圧Vg-offの変動は、増幅回路の特性
に殆ど影響を与えない。(オフゲート電圧Vg-offは、
確実にFETをオフとできる電圧値であればよく、厳密
に値を制御する必要はない)
【0107】さらに、従来のゲートバイアス制御方式で
は、ゲート電圧をVg-onlに設定した場合、FETの動
作クラスがBクラスに近づくことになる。このことは、
利得の低下、歪特性の劣化につながる。このため、より
制御電圧範囲が狭いものとなり、低消費電力化の効果は
小さくなる。それに対し本実施例の場合、常に動作状態
のFETの動作クラスは変動しないため、出力電力に無
関係に、より安定した利得特性、歪特性が得られるもの
となる。
は、ゲート電圧をVg-onlに設定した場合、FETの動
作クラスがBクラスに近づくことになる。このことは、
利得の低下、歪特性の劣化につながる。このため、より
制御電圧範囲が狭いものとなり、低消費電力化の効果は
小さくなる。それに対し本実施例の場合、常に動作状態
のFETの動作クラスは変動しないため、出力電力に無
関係に、より安定した利得特性、歪特性が得られるもの
となる。
【0108】以上と同様の効果が、ドレインバイアス制
御方式の実施例においても言えることとなる。つまり従
来のドレインバイアス制御方式の場合では、図22で説
明したように、ドレイン電圧として、Vds-hとVds
-lという2種類の異なる電圧レベルを必要とし、また両
制御電圧Vds-h,Vds-lの変動は、増幅回路特性に
大きく影響する。これに対し実施例では、制御電圧はV
d-on と0Vとなり、つまり1種類の電圧レベルを発生
させるのみで良いという利点があるとともに、その制御
電圧範囲は広いものとなる。
御方式の実施例においても言えることとなる。つまり従
来のドレインバイアス制御方式の場合では、図22で説
明したように、ドレイン電圧として、Vds-hとVds
-lという2種類の異なる電圧レベルを必要とし、また両
制御電圧Vds-h,Vds-lの変動は、増幅回路特性に
大きく影響する。これに対し実施例では、制御電圧はV
d-on と0Vとなり、つまり1種類の電圧レベルを発生
させるのみで良いという利点があるとともに、その制御
電圧範囲は広いものとなる。
【0109】さらに従来の方式ではドレイン電圧をVd
s-lとしたときに、バイアス条件が変動するために利得
の低下、歪み特性の劣化が生じるものとなっているが、
実施例の場合では、動作FETのバイアス条件は常に維
持されており、利得の低下や歪特性の悪化は生じないも
のとなっている。
s-lとしたときに、バイアス条件が変動するために利得
の低下、歪み特性の劣化が生じるものとなっているが、
実施例の場合では、動作FETのバイアス条件は常に維
持されており、利得の低下や歪特性の悪化は生じないも
のとなっている。
【0110】なお、以上の実施例では、増幅素子として
FETを用いたもので説明したが、バイポーラトランジ
スタを用いても同様の効果を得ることができる。さらに
実施例では1段増幅回路についてのみ説明したが、本発
明は縦続多段の増幅回路についても適用できることはい
うまでもない。特に増幅器を縦続多段に接続すること
で、ドライブ段においても低消費電力化が可能となり、
一層の低消費電力化を実現できる。また、図1、図2で
は無線通信端末としての送受信装置を例にあげたが、本
発明としては、送信電力制御を実施する通信装置、受信
信号レベルの変動する通信装置全般において適用できる
ものである。また、無線通信端末としては、デジタルセ
ルラー端末、衛星通信端末など、回線容量を確保するた
めに移動局において広いダイナミックレンジの送信電力
制御が行なわれるシステムには特に本発明は好適なもの
となる。
FETを用いたもので説明したが、バイポーラトランジ
スタを用いても同様の効果を得ることができる。さらに
実施例では1段増幅回路についてのみ説明したが、本発
明は縦続多段の増幅回路についても適用できることはい
うまでもない。特に増幅器を縦続多段に接続すること
で、ドライブ段においても低消費電力化が可能となり、
一層の低消費電力化を実現できる。また、図1、図2で
は無線通信端末としての送受信装置を例にあげたが、本
発明としては、送信電力制御を実施する通信装置、受信
信号レベルの変動する通信装置全般において適用できる
ものである。また、無線通信端末としては、デジタルセ
ルラー端末、衛星通信端末など、回線容量を確保するた
めに移動局において広いダイナミックレンジの送信電力
制御が行なわれるシステムには特に本発明は好適なもの
となる。
【0111】
【発明の効果】以上説明したように本発明の高周波増幅
回路は、互いのドレイン電極が電気的に接続され、また
ゲート電極が高周波的に接続され、かつDC的に分離さ
れているとともに、それぞれが1又は複数のソース接地
単位FETにより形成されている第1〜第NのFETグ
ループと、この第1〜第NのFETグループのそれぞ
れ、もしくは一部を除いたそれぞれに対して、個々にゲ
ート供給電圧のレベルの切り換えることのできるゲート
バイアス制御回路とで構成するようにするか、もしく
は、互いのゲート電極が電気的に接続され、またドレイ
ン電極が高周波的に接続され、かつDC的に分離されて
いるとともに、それぞれが1又は複数のソース接地単位
FETにより形成されている第1〜第NのFETグルー
プと、この第1〜第NのFETグループのそれぞれ、も
しくは一部を除いたそれぞれに対して、個々にドレイン
供給電圧のレベルの切り換えることのできるドレインバ
イアス制御回路とで構成するようにしている。このた
め、個々のFETグループのバイアスを切り換えて、各
FETグループを動作状態か非動作状態にするように制
御を行なうことで、増幅回路としての利得特性や歪み特
性の劣化を招くことなく、しかも十分な、低出力電力時
の低消費電力化を実現できるという効果がある。
回路は、互いのドレイン電極が電気的に接続され、また
ゲート電極が高周波的に接続され、かつDC的に分離さ
れているとともに、それぞれが1又は複数のソース接地
単位FETにより形成されている第1〜第NのFETグ
ループと、この第1〜第NのFETグループのそれぞ
れ、もしくは一部を除いたそれぞれに対して、個々にゲ
ート供給電圧のレベルの切り換えることのできるゲート
バイアス制御回路とで構成するようにするか、もしく
は、互いのゲート電極が電気的に接続され、またドレイ
ン電極が高周波的に接続され、かつDC的に分離されて
いるとともに、それぞれが1又は複数のソース接地単位
FETにより形成されている第1〜第NのFETグルー
プと、この第1〜第NのFETグループのそれぞれ、も
しくは一部を除いたそれぞれに対して、個々にドレイン
供給電圧のレベルの切り換えることのできるドレインバ
イアス制御回路とで構成するようにしている。このた
め、個々のFETグループのバイアスを切り換えて、各
FETグループを動作状態か非動作状態にするように制
御を行なうことで、増幅回路としての利得特性や歪み特
性の劣化を招くことなく、しかも十分な、低出力電力時
の低消費電力化を実現できるという効果がある。
【0112】また高周波増幅回路において、第1〜第N
のFETグループのそれぞれは、FETグループを形成
している単位FETの数が、互いに同数ではないように
構成されることで、制御段階をより多段階に設定できる
ことになり、FETグループ数を増やさなくても、出力
電力に応じたきめ細かい制御が可能になるという効果が
ある。また複数の単位FETのうち、入力される高周波
信号の進行方向について互いに対象に位置している各単
位FETが、同一のFETグループに含まれるように、
第1〜第NのFETグループが設定されているようにす
ることで、利得特性の悪化を招かない増幅回路を実現で
きる。
のFETグループのそれぞれは、FETグループを形成
している単位FETの数が、互いに同数ではないように
構成されることで、制御段階をより多段階に設定できる
ことになり、FETグループ数を増やさなくても、出力
電力に応じたきめ細かい制御が可能になるという効果が
ある。また複数の単位FETのうち、入力される高周波
信号の進行方向について互いに対象に位置している各単
位FETが、同一のFETグループに含まれるように、
第1〜第NのFETグループが設定されているようにす
ることで、利得特性の悪化を招かない増幅回路を実現で
きる。
【0113】また本発明の送信装置としては、高周波増
幅回路の各FETグループのバイアス電圧が送信高周波
信号のレベル情報に基づいて個別に動作電圧とオフ電圧
を切り換えられるようにすることで、送信電力制御を実
行して低送信電力出力時にも無駄な消費電力を削減する
ことができる。
幅回路の各FETグループのバイアス電圧が送信高周波
信号のレベル情報に基づいて個別に動作電圧とオフ電圧
を切り換えられるようにすることで、送信電力制御を実
行して低送信電力出力時にも無駄な消費電力を削減する
ことができる。
【0114】また受信装置としては、高周波増幅回路の
各FETグループのバイアス電圧が受信信号強度情報に
基づいて個別に動作電圧とオフ電圧切り換えられるよう
にすることで、低レベル入力時に無駄な消費電力を削減
することができる。
各FETグループのバイアス電圧が受信信号強度情報に
基づいて個別に動作電圧とオフ電圧切り換えられるよう
にすることで、低レベル入力時に無駄な消費電力を削減
することができる。
【図1】本発明の実施例の送受信装置のブロック図であ
る。
る。
【図2】本発明の他の実施例の送受信装置のブロック図
である。
である。
【図3】本発明の第1の実施例の高周波増幅回路の説明
図である。
図である。
【図4】実施例の高周波増幅回路におけるFETグルー
プの構成図である。
プの構成図である。
【図5】本発明の第2の実施例の高周波増幅回路の説明
図である。
図である。
【図6】本発明の第3の実施例の高周波増幅回路の説明
図である。
図である。
【図7】本発明の第4の実施例の高周波増幅回路の説明
図である。
図である。
【図8】本発明の第5の実施例の高周波増幅回路の説明
図である。
図である。
【図9】実施例において同数の単位FETによって各F
ETグループが形成された場合の説明図である。
ETグループが形成された場合の説明図である。
【図10】実施例において同数ではない単位FETによ
って各FETグループが形成された場合の説明図であ
る。
って各FETグループが形成された場合の説明図であ
る。
【図11】実施例において同数ではない単位FETによ
って各FETグループが形成された場合の制御可能段階
の説明図である。
って各FETグループが形成された場合の制御可能段階
の説明図である。
【図12】実施例に採用されるFET構造の説明図であ
る。
る。
【図13】実施例に採用される他のFET構造の説明図
である。
である。
【図14】実施例に採用されるスイッチ構造の説明図で
ある。
ある。
【図15】実施例に採用されるスイッチ構造の説明図で
ある。
ある。
【図16】実施例の効率化効果の説明図である。
【図17】送受信装置のブロック図である。
【図18】従来の送信電力増幅器の入出力特性の説明図
である。
である。
【図19】従来の送信電力増幅器の説明図である。
【図20】従来の送信電力増幅器におけるゲート電圧制
御動作の説明図である。
御動作の説明図である。
【図21】従来の送信電力増幅器の説明図である。
【図22】従来の送信電力増幅器におけるドレイン電圧
制御動作の説明図である。
制御動作の説明図である。
【図23】従来の送信電力増幅器におけるFET構成の
説明図である。
説明図である。
【図24】従来の送信電力増幅器におけるFET構造の
説明図である。
説明図である。
3 受信増幅器 6,12 中間周波利得可変増幅器 8 AGC制御部 10 コントローラ 14 無線周波利得可変増幅器 15 送信電力増幅器 17,18 バイアス制御部 17G,18G ゲートバイアス制御部 17D,18D ドレインバイアス制御部 19 検波部 #1〜#N FETグループ 21,22-2〜22-N,25-2〜25-N,31-2〜31
-N,34-2〜34-N,41〜43,45〜47 スイッ
チ 24,27,33,36,44,48 スイッチ制御部
-N,34-2〜34-N,41〜43,45〜47 スイッ
チ 24,27,33,36,44,48 スイッチ制御部
Claims (10)
- 【請求項1】 互いのドレイン電極が電気的に接続さ
れ、またゲート電極が高周波的に接続され、かつDC的
に分離されているとともに、それぞれが1又は複数のソ
ース接地単位FETにより形成されている第1〜第Nの
FETグループと、 この第1〜第NのFETグループのそれぞれ、もしくは
一部を除いたそれぞれに対して、個々にゲート供給電圧
のレベルを切り換えることのできるゲートバイアス制御
回路と、 から構成されることを特徴とする高周波増幅回路。 - 【請求項2】 第1〜第NのFETグループのそれぞれ
は、FETグループを形成している単位FETの数が、
互いに同数ではないように構成されていることを特徴と
する請求項1に記載の高周波増幅回路。 - 【請求項3】 複数の単位FETのうち、入力される高
周波信号の進行方向について互いに対称に位置している
各単位FETが、同一のFETグループに含まれるよう
に、第1〜第NのFETグループが設定されていること
を特徴とする請求項1に記載の高周波増幅回路。 - 【請求項4】 互いのゲート電極が電気的に接続され、
またドレイン電極が高周波的に接続され、かつDC的に
分離されているとともに、それぞれが1又は複数のソー
ス接地単位FETにより形成されている第1〜第NのF
ETグループと、 この第1〜第NのFETグループのそれぞれ、もしくは
一部を除いたそれぞれに対して、個々にドレイン供給電
圧のレベルを切り換えることのできるドレインバイアス
制御回路と、 から構成されることを特徴とする高周波増幅回路。 - 【請求項5】 第1〜第NのFETグループのそれぞれ
は、FETグループを形成している単位FETの数が、
互いに同数ではないように構成されていることを特徴と
する請求項4に記載の高周波増幅回路。 - 【請求項6】 複数の単位FETのうち、入力される高
周波信号の進行方向について互いに対称に位置している
各単位FETが、同一のFETグループに含まれるよう
に、第1〜第NのFETグループが設定されていること
を特徴とする請求項4に記載の高周波増幅回路。 - 【請求項7】 互いのドレイン電極が電気的に接続さ
れ、またゲート電極が高周波的に接続され、かつDC的
に分離されているとともに、それぞれが1又は複数のソ
ース接地単位FETにより成る第1〜第NのFETグル
ープによって形成され、送信高周波信号の増幅処理を行
なう増幅手段と、 前記増幅手段における第1〜第NのFETグループのそ
れぞれ、もしくは一部を除いたそれぞれに対して、個々
にゲート供給電圧のレベルを、動作ゲート電圧とオフゲ
ート電圧に切り換えることのできるゲートバイアス制御
手段と、 前記増幅手段に入力される送信高周波信号のレベル情報
を、前記ゲートバイアス制御手段に対して、各FETグ
ループに対するゲート電圧供給動作の切換設定制御情報
として供給する制御情報発生手段と、 を備えて構成されることを特徴とする送信装置。 - 【請求項8】 互いのゲート電極が電気的に接続され、
またドレイン電極が高周波的に接続され、かつDC的に
分離されているとともに、それぞれが1又は複数のソー
ス接地単位FETにより成る第1〜第NのFETグルー
プによって形成され、送信高周波信号の増幅処理を行な
う増幅手段と、 前記増幅手段における第1〜第NのFETグループのそ
れぞれ、もしくは一部を除いたそれぞれに対して、個々
にドレイン供給電圧のレベルを、動作ドレイン電圧と0
V電圧に切り換えることのできるドレインバイアス制御
手段と、 前記増幅手段に入力される送信高周波信号のレベル情報
を、前記ドレインバイアス制御手段に対して、各FET
グループに対するドレイン電圧供給動作の切換設定制御
情報として供給する制御情報発生手段と、 を備えて構成されることを特徴とする送信装置。 - 【請求項9】 互いのドレイン電極が電気的に接続さ
れ、またゲート電極が高周波的に接続され、かつDC的
に分離されているとともに、それぞれが1又は複数のソ
ース接地単位FETにより成る第1〜第NのFETグル
ープによって形成され、受信高周波信号の増幅処理を行
なう増幅手段と、 前記増幅手段における第1〜第NのFETグループのそ
れぞれ、もしくは一部を除いたそれぞれに対して、個々
にゲート供給電圧のレベルを、動作ゲート電圧とオフゲ
ート電圧に切り換えることのできるゲートバイアス制御
手段と、 前記増幅手段に入力される受信高周波信号の受信信号強
度情報を、前記ゲートバイアス制御手段に対して、各F
ETグループに対するゲート電圧供給動作の切換設定制
御情報として供給する制御情報発生手段と、 を備えて構成されることを特徴とする受信装置。 - 【請求項10】 互いのゲート電極が電気的に接続さ
れ、またドレイン電極が高周波的に接続され、かつDC
的に分離されているとともに、それぞれが1又は複数の
ソース接地単位FETにより成る第1〜第NのFETグ
ループによって形成され、受信高周波信号の増幅処理を
行なう増幅手段と、 前記増幅手段における第1〜第NのFETグループのそ
れぞれ、もしくは一部を除いたそれぞれに対して、個々
にドレイン供給電圧のレベルを、動作ドレイン電圧と0
V電圧に切り換えることのできるドレインバイアス制御
手段と、 前記増幅手段に入力される受信高周波信号の受信信号強
度情報を、前記ドレインバイアス制御手段に対して、各
FETグループに対するドレイン電圧供給動作の切換設
定制御情報として供給する制御情報発生手段と、 を備えて構成されることを特徴とする受信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7125651A JPH08307159A (ja) | 1995-04-27 | 1995-04-27 | 高周波増幅回路、送信装置、及び受信装置 |
US08/636,405 US5903854A (en) | 1995-04-27 | 1996-04-23 | High-frequency amplifier, transmitting device and receiving device |
KR1019960013122A KR100423854B1 (ko) | 1995-04-27 | 1996-04-26 | 고주파증폭기,송신장치및수신장치 |
CNB96108491XA CN1134901C (zh) | 1995-04-27 | 1996-04-27 | 高频放大器、发射装置、接收装置及控制放大器状态的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7125651A JPH08307159A (ja) | 1995-04-27 | 1995-04-27 | 高周波増幅回路、送信装置、及び受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08307159A true JPH08307159A (ja) | 1996-11-22 |
Family
ID=14915296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7125651A Pending JPH08307159A (ja) | 1995-04-27 | 1995-04-27 | 高周波増幅回路、送信装置、及び受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5903854A (ja) |
JP (1) | JPH08307159A (ja) |
KR (1) | KR100423854B1 (ja) |
CN (1) | CN1134901C (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6556848B2 (en) | 1998-04-27 | 2003-04-29 | Nec Corporation | Power amplifier |
KR20030034638A (ko) * | 2001-10-26 | 2003-05-09 | 엘지이노텍 주식회사 | 절전형 전력 증폭 모듈 |
JP2006510256A (ja) * | 2002-12-12 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 能動デバイスの動的スイッチングによるアイソレータ無しの電力増幅器の直線性維持 |
JP2006510257A (ja) * | 2002-12-12 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 利得および位相の動的調整によるアイソレータ無しの電力増幅器の直線性維持 |
JP2006333060A (ja) * | 2005-05-26 | 2006-12-07 | Renesas Technology Corp | 高周波電力増幅及びそれを用いた無線通信装置 |
JP2009514473A (ja) * | 2005-11-01 | 2009-04-02 | ゼテックス・セミコンダクターズ・パブリック・リミテッド・カンパニー | モノリシックlnaサポートic |
JP2010183453A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Semiconductor Ltd | 高周波送信機の出力回路 |
JP2013183430A (ja) * | 2012-03-05 | 2013-09-12 | Toshiba Corp | GaNFET用バイアス回路 |
JP2014049968A (ja) * | 2012-08-31 | 2014-03-17 | Mega Chips Corp | パワーアンプ |
JP2019097143A (ja) * | 2017-11-17 | 2019-06-20 | 株式会社東芝 | スイッチト増幅器 |
WO2021049113A1 (ja) * | 2019-09-09 | 2021-03-18 | 日本電気株式会社 | バイアス回路、増幅器及びバイアス電圧制御方法 |
Families Citing this family (99)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6023612A (en) * | 1996-07-05 | 2000-02-08 | Thomcast Communications, Inc. | Modular transmission system and method |
JPH11261436A (ja) * | 1998-03-10 | 1999-09-24 | Sony Corp | 増幅回路及び送受信装置 |
GB9805148D0 (en) * | 1998-03-11 | 1998-05-06 | Philips Electronics Nv | Radio receiver |
US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
US6091940A (en) | 1998-10-21 | 2000-07-18 | Parkervision, Inc. | Method and system for frequency up-conversion |
US6694128B1 (en) | 1998-08-18 | 2004-02-17 | Parkervision, Inc. | Frequency synthesizer using universal frequency translation technology |
JP2000151317A (ja) * | 1998-11-10 | 2000-05-30 | Hitachi Ltd | 送信機および電力増幅器 |
US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
US6049706A (en) | 1998-10-21 | 2000-04-11 | Parkervision, Inc. | Integrated frequency translation and selectivity |
US6813485B2 (en) | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
US6061555A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for ensuring reception of a communications signal |
US6560301B1 (en) | 1998-10-21 | 2003-05-06 | Parkervision, Inc. | Integrated frequency translation and selectivity with a variety of filter embodiments |
US6615028B1 (en) * | 1998-12-29 | 2003-09-02 | Skyworks Solutions, Inc. | System and method for selecting amplifiers in a communications device |
US6272336B1 (en) * | 1998-12-30 | 2001-08-07 | Samsung Electronics Co., Ltd. | Traffic-weighted closed loop power detection system for use with an RF power amplifier and method of operation |
US6480061B2 (en) * | 1999-01-13 | 2002-11-12 | Nortel Networks Limited | Amplifier having digital micro processor control apparatus |
EP1578012A3 (en) * | 1999-01-19 | 2005-11-30 | Matsushita Electric Industrial Co., Ltd. | Amplifier and radio communication apparatus using the same |
US6704549B1 (en) | 1999-03-03 | 2004-03-09 | Parkvision, Inc. | Multi-mode, multi-band communication system |
US6704558B1 (en) | 1999-01-22 | 2004-03-09 | Parkervision, Inc. | Image-reject down-converter and embodiments thereof, such as the family radio service |
US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
JP3798198B2 (ja) | 1999-09-29 | 2006-07-19 | 株式会社ルネサステクノロジ | 高周波電力増幅モジュールおよび無線通信装置 |
JP3641184B2 (ja) * | 2000-03-28 | 2005-04-20 | 株式会社東芝 | バイポーラトランジスタを用いた高周波電力増幅器 |
JP3600115B2 (ja) * | 2000-04-05 | 2004-12-08 | 株式会社東芝 | 高周波回路及び通信システム |
US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
US6825719B1 (en) * | 2000-05-26 | 2004-11-30 | Intel Corporation | RF power amplifier and methods for improving the efficiency thereof |
US6934522B2 (en) * | 2000-06-26 | 2005-08-23 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control apparatus |
JP2002111415A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 高周波電力増幅装置及び無線通信機 |
JP2002111400A (ja) * | 2000-10-03 | 2002-04-12 | Nec Corp | 電力増幅器 |
US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
DE60122381T2 (de) * | 2001-01-10 | 2007-08-16 | Mitsubishi Denki K.K. | Hochfrequenz-halbleiterbauelement |
US6823003B2 (en) * | 2001-01-15 | 2004-11-23 | Infineon Technologies Ag | Multi-path transceiver amplification apparatus, method and system |
US6538515B2 (en) | 2001-01-19 | 2003-03-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Power amplifier and method of operating a power amplifier having multiple output-power modes |
US6587511B2 (en) | 2001-01-26 | 2003-07-01 | Intel Corporation | Radio frequency transmitter and methods thereof |
KR100489693B1 (ko) * | 2001-02-16 | 2005-05-17 | 인티그런트 테크놀로지즈(주) | 선형성이 향상된 증폭 회로 및 믹서 회로 |
TW503345B (en) * | 2001-03-26 | 2002-09-21 | Mediatec Inc | Power controller |
JP2002330030A (ja) * | 2001-05-01 | 2002-11-15 | Mitsubishi Electric Corp | 高周波集積回路 |
EP1255352A1 (en) * | 2001-05-03 | 2002-11-06 | Media Tek Inc. | Power controller |
US6924681B2 (en) * | 2001-05-23 | 2005-08-02 | Texas Instruments Incorporated | Efficient pulse amplitude modulation transmit modulation |
US6448616B1 (en) * | 2001-08-14 | 2002-09-10 | Telefonaktiebolaget Lm Ericsson | Adaptive biasing of RF power transistors |
FI20011866A0 (fi) | 2001-09-21 | 2001-09-21 | Nokia Corp | Monituloinen vahvistin |
US6819941B2 (en) | 2001-10-11 | 2004-11-16 | Rf Micro Devices, Inc. | Single output stage power amplification for multimode applications |
US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
US20030125065A1 (en) * | 2001-12-27 | 2003-07-03 | Ilan Barak | Method and apparatus for generating an output signal |
US20030123566A1 (en) * | 2001-12-27 | 2003-07-03 | Jaime Hasson | Transmitter having a sigma-delta modulator with a non-uniform polar quantizer and methods thereof |
US6791407B2 (en) * | 2002-01-15 | 2004-09-14 | Mia-Com Eurotec B.V. | Switchable power amplifier |
JP4130317B2 (ja) * | 2002-01-31 | 2008-08-06 | 三菱電機株式会社 | 高周波増幅器 |
US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
US7526260B2 (en) * | 2002-11-14 | 2009-04-28 | M/A-Com Eurotec, B.V. | Apparatus, methods and articles of manufacture for linear signal modification |
US6891432B2 (en) * | 2002-11-14 | 2005-05-10 | Mia-Com, Inc. | Apparatus, methods and articles of manufacture for electromagnetic processing |
US7245183B2 (en) * | 2002-11-14 | 2007-07-17 | M/A-Com Eurotec Bv | Apparatus, methods and articles of manufacture for processing an electromagnetic wave |
US20040188703A1 (en) * | 2003-03-07 | 2004-09-30 | Tongwei Cheng | Switch |
US6987422B2 (en) * | 2003-05-15 | 2006-01-17 | Agilent Technologies, Inc. | Equal phase multiple gain state amplifier |
US7161433B2 (en) | 2003-06-11 | 2007-01-09 | Mitsubishi Denki Kabushiki Kaisha | High-frequency amplifier |
US7336753B2 (en) * | 2003-06-26 | 2008-02-26 | Marvell International Ltd. | Transmitter |
US7457595B2 (en) * | 2003-10-10 | 2008-11-25 | Nxp B.V. | Power saving in a transmitter |
US7912145B2 (en) * | 2003-12-15 | 2011-03-22 | Marvell World Trade Ltd. | Filter for a modulator and methods thereof |
US7356315B2 (en) * | 2003-12-17 | 2008-04-08 | Intel Corporation | Outphasing modulators and methods of outphasing modulation |
DE102004001236B4 (de) * | 2004-01-07 | 2010-08-19 | Infineon Technologies Ag | Leistungsverstärkeranordnung mit Antenne sowie deren Verwendung und Verfahren zum Verstärken und Abstrahlen eines Signals |
US7123096B2 (en) * | 2004-05-26 | 2006-10-17 | Raytheon Company | Quadrature offset power amplifier |
US7132891B1 (en) * | 2004-08-17 | 2006-11-07 | Rf Micro Devices, Inc. | Power amplifier control using a switching power supply |
JP2006093773A (ja) * | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | 高周波電力増幅モジュール |
US7355470B2 (en) | 2006-04-24 | 2008-04-08 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning |
US7327803B2 (en) | 2004-10-22 | 2008-02-05 | Parkervision, Inc. | Systems and methods for vector power amplification |
WO2007026278A1 (en) * | 2005-09-02 | 2007-03-08 | Nxp B.V. | Receiver having a gain-controllable stage |
US7911272B2 (en) | 2007-06-19 | 2011-03-22 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments |
US20130078934A1 (en) | 2011-04-08 | 2013-03-28 | Gregory Rawlins | Systems and Methods of RF Power Transmission, Modulation, and Amplification |
US8013675B2 (en) | 2007-06-19 | 2011-09-06 | Parkervision, Inc. | Combiner-less multiple input single output (MISO) amplification with blended control |
US7937106B2 (en) | 2006-04-24 | 2011-05-03 | ParkerVision, Inc, | Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same |
US8031804B2 (en) | 2006-04-24 | 2011-10-04 | Parkervision, Inc. | Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion |
DE602006007600D1 (de) * | 2006-07-11 | 2009-08-13 | Nokia Siemens Networks Spa | Analoger paralleler Phasen- und Amplituden-Vorverzerrungslinearisierer mit vorbestimmter Intermodulationsleistung und Stabilisierung der Verstärkung |
US8315336B2 (en) | 2007-05-18 | 2012-11-20 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment |
US7937120B2 (en) * | 2007-04-21 | 2011-05-03 | Paratek Microwave, Inc. | System, apparatus and method for frequency based current reduction in wireless portable devices |
US8183658B2 (en) * | 2007-05-29 | 2012-05-22 | Cobham Electronic Systems Corporation | Field-effect transistor (FET) with embedded diode |
WO2009005768A1 (en) | 2007-06-28 | 2009-01-08 | Parkervision, Inc. | Systems and methods of rf power transmission, modulation, and amplification |
KR100880448B1 (ko) * | 2007-08-10 | 2009-01-29 | 한국전자통신연구원 | 저소비전력 혼합모드 전력증폭장치 |
CN101803184A (zh) * | 2007-09-21 | 2010-08-11 | 日本电气株式会社 | 大功率放大器,无线发射器,无线收发器以及用于安装大功率放大器的方法 |
US7656227B1 (en) * | 2008-02-26 | 2010-02-02 | Pmc-Sierra, Inc. | Techniques to control amplifier gain over process, voltage, and/or temperature (PVT) variations |
WO2009145887A1 (en) | 2008-05-27 | 2009-12-03 | Parkervision, Inc. | Systems and methods of rf power transmission, modulation, and amplification |
US7934190B1 (en) | 2008-09-25 | 2011-04-26 | The United States Of America As Represented By The Secretary Of The Navy | Multiple amplifier matching over lumped networks of arbitrary topology |
CN101489299B (zh) * | 2009-02-26 | 2012-05-02 | 华为技术有限公司 | 一种基站载频功放的控制方法、装置及系统 |
WO2011001575A1 (ja) | 2009-07-02 | 2011-01-06 | パナソニック株式会社 | 送信回路及び通信機器 |
EP2330746B1 (en) * | 2009-12-04 | 2013-09-11 | Alcatel Lucent | RRM-Driven power amplifiers in transceiver units |
JP5313970B2 (ja) | 2010-06-30 | 2013-10-09 | パナソニック株式会社 | 高周波電力増幅器 |
WO2012167111A2 (en) | 2011-06-02 | 2012-12-06 | Parkervision, Inc. | Antenna control |
US9214899B2 (en) * | 2011-06-07 | 2015-12-15 | Telefonaktiebolaget L M Ericsson (Publ) | Power amplifier assembly comprising suspended strip lines |
CN103633949B (zh) * | 2012-08-21 | 2020-04-03 | 唯捷创芯(天津)电子技术股份有限公司 | 多模功率放大器、多模切换方法及其移动终端 |
EP3047348A4 (en) | 2013-09-17 | 2016-09-07 | Parkervision Inc | METHOD, DEVICE AND SYSTEM FOR THE PRESENTATION OF A MEDIA TIME FUNCTION |
JP6565231B2 (ja) * | 2015-03-06 | 2019-08-28 | 富士通株式会社 | 分布型増幅器 |
CN104811218B (zh) * | 2015-03-25 | 2018-06-01 | 张学杰 | 高频无线数据收发设备 |
CN112803905B (zh) * | 2021-04-14 | 2021-09-28 | 广州慧智微电子有限公司 | 一种补偿电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1266707A (en) * | 1985-12-16 | 1990-03-13 | Steve S. Yang | Method of calibrating and equalizing a multi-channel automatic gain control amplifier |
JPS63299513A (ja) * | 1987-05-29 | 1988-12-07 | Toshiba Corp | 出力回路 |
JPH01314431A (ja) * | 1988-06-15 | 1989-12-19 | Mitsubishi Electric Corp | 送信電力制御回路 |
US4959873A (en) * | 1988-07-08 | 1990-09-25 | The Marconi Company Limited | Transmission line switch |
JPH0454006A (ja) * | 1990-06-22 | 1992-02-21 | Fujitsu Ltd | 増幅装置 |
JPH05121916A (ja) * | 1991-10-29 | 1993-05-18 | Japan Radio Co Ltd | 高周波電力分配・合成回路 |
JP2679495B2 (ja) * | 1991-12-17 | 1997-11-19 | 松下電器産業株式会社 | 半導体回路 |
JP3131931B2 (ja) * | 1992-03-13 | 2001-02-05 | 日本電信電話株式会社 | 高周波高出力増幅装置 |
US5477184A (en) * | 1992-04-15 | 1995-12-19 | Sanyo Electric Co., Ltd. | Fet switching circuit for switching between a high power transmitting signal and a lower power receiving signal |
JP2715826B2 (ja) * | 1992-09-11 | 1998-02-18 | 株式会社イナックス | ユニットバスルーム |
FR2714237B1 (fr) * | 1993-12-17 | 1996-01-26 | Thomson Csf Semiconducteurs | Amplificateur à gain variable. |
JP3444653B2 (ja) * | 1994-06-09 | 2003-09-08 | 三菱電機株式会社 | 電力増幅器 |
JPH0878977A (ja) * | 1994-09-08 | 1996-03-22 | Toshiba Corp | 高周波増幅回路 |
JP3368069B2 (ja) * | 1994-10-06 | 2003-01-20 | 株式会社日立国際電気 | Fpu装置のshf電力切換方式 |
US5561395A (en) * | 1995-01-27 | 1996-10-01 | Motorola, Inc. | Method and apparatus for self-adjusting a multistage radio frequency power amplifier |
-
1995
- 1995-04-27 JP JP7125651A patent/JPH08307159A/ja active Pending
-
1996
- 1996-04-23 US US08/636,405 patent/US5903854A/en not_active Expired - Fee Related
- 1996-04-26 KR KR1019960013122A patent/KR100423854B1/ko not_active IP Right Cessation
- 1996-04-27 CN CNB96108491XA patent/CN1134901C/zh not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6556848B2 (en) | 1998-04-27 | 2003-04-29 | Nec Corporation | Power amplifier |
KR20030034638A (ko) * | 2001-10-26 | 2003-05-09 | 엘지이노텍 주식회사 | 절전형 전력 증폭 모듈 |
JP2006510256A (ja) * | 2002-12-12 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 能動デバイスの動的スイッチングによるアイソレータ無しの電力増幅器の直線性維持 |
JP2006510257A (ja) * | 2002-12-12 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 利得および位相の動的調整によるアイソレータ無しの電力増幅器の直線性維持 |
JP2006333060A (ja) * | 2005-05-26 | 2006-12-07 | Renesas Technology Corp | 高周波電力増幅及びそれを用いた無線通信装置 |
JP2009514473A (ja) * | 2005-11-01 | 2009-04-02 | ゼテックス・セミコンダクターズ・パブリック・リミテッド・カンパニー | モノリシックlnaサポートic |
JP2010183453A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Semiconductor Ltd | 高周波送信機の出力回路 |
JP2013183430A (ja) * | 2012-03-05 | 2013-09-12 | Toshiba Corp | GaNFET用バイアス回路 |
JP2014049968A (ja) * | 2012-08-31 | 2014-03-17 | Mega Chips Corp | パワーアンプ |
JP2019097143A (ja) * | 2017-11-17 | 2019-06-20 | 株式会社東芝 | スイッチト増幅器 |
US10547279B2 (en) | 2017-11-17 | 2020-01-28 | Kabushiki Kaisha Toshiba | Switched amplifier |
WO2021049113A1 (ja) * | 2019-09-09 | 2021-03-18 | 日本電気株式会社 | バイアス回路、増幅器及びバイアス電圧制御方法 |
JPWO2021049113A1 (ja) * | 2019-09-09 | 2021-03-18 |
Also Published As
Publication number | Publication date |
---|---|
KR960039684A (ko) | 1996-11-25 |
KR100423854B1 (ko) | 2004-10-28 |
CN1134901C (zh) | 2004-01-14 |
CN1144427A (zh) | 1997-03-05 |
US5903854A (en) | 1999-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08307159A (ja) | 高周波増幅回路、送信装置、及び受信装置 | |
US6215355B1 (en) | Constant impedance for switchable amplifier with power control | |
US6566963B1 (en) | Transformer-based low noise variable gain driver amplifier | |
KR100914730B1 (ko) | 무선 단말기 가변이득 저잡음 증폭기 | |
US6927625B2 (en) | High frequency circuit using high output amplifier cell block and low output amplifier cell block | |
US7995972B2 (en) | Electronic component for communication device and semiconductor device for switching transmission and reception | |
US6215987B1 (en) | Mobile communication transmitter capable of selectively activating amplifiers | |
US7714654B2 (en) | Amplifier and amplifier gain adjustment circuitry using current steering, and multimode communication device containing same | |
US8351873B2 (en) | Low noise RF driver | |
US7400192B2 (en) | Low noise amplifier and differential amplifier with variable gain mode | |
US6252463B1 (en) | High-frequency switch, adjustable high-frequency switch, and adjustable high-frequency power amplifier | |
US7560990B2 (en) | Low noise amplifier and low noise amplifying method | |
JP5064224B2 (ja) | デュアルバイアス制御回路 | |
JPWO2013153894A1 (ja) | 増幅回路 | |
US6518840B1 (en) | Circuit for linearizing the power control profile of a BiCMOS power amplifier | |
US7649958B2 (en) | Transmit signal generator and method | |
JPH0946152A (ja) | 無線送受信装置 | |
EP1109311B1 (en) | Gain control for an amplifier | |
CN116526979A (zh) | 功率放大器系统 | |
JPH0738404A (ja) | 出力切替増幅装置 | |
JPH10215128A (ja) | 伝送回路 | |
JP3108712U (ja) | 可変利得増幅回路 | |
KR20150096193A (ko) | 다중이득 모드를 지원하는 저잡음 증폭기 | |
JPH0548348A (ja) | 電力増幅回路 | |
JPH10126176A (ja) | 伝送回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |