JPH08293462A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08293462A JPH08293462A JP7353473A JP35347395A JPH08293462A JP H08293462 A JPH08293462 A JP H08293462A JP 7353473 A JP7353473 A JP 7353473A JP 35347395 A JP35347395 A JP 35347395A JP H08293462 A JPH08293462 A JP H08293462A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist layer
- exposure light
- forming
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000463 material Substances 0.000 claims abstract description 82
- 238000005530 etching Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 37
- 239000010408 film Substances 0.000 description 31
- 229910052782 aluminium Inorganic materials 0.000 description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 230000018109 developmental process Effects 0.000 description 13
- 230000000873 masking effect Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100273866 Aedes albopictus CECC1 gene Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＡＲＣ（Anti Reflection Coat）材料を均一
な膜厚で塗布でき、しかも、レジスト層の露光時にスル
ープットを低下することなく十分に露光させて、そのレ
ジストパターンの寸法制御性を向上させる。 【解決手段】 段差部１０を含む領域を覆って被エッチ
ング層１３を形成し、その上に第１の露光光により感光
される材料より成る第１のレジスト層１４を、１．５μ
ｍ以下の膜厚にて形成して平坦化する。さらに、第２の
露光光に対して低反射率のＡＲＣ材料１５を、０．２μ
ｍ以下の厚さにて形成する。さらに、第２の露光光によ
り感光される材料より成る第２のレジスト層１６を形成
する。第２のレジスト層１６に、第２の露光光による露
光と現像によりにパターンを形成する。ＡＲＣ材料１５
にも第２のレジスト層１６のパターンと実質的に同一の
パターンを形成する。
な膜厚で塗布でき、しかも、レジスト層の露光時にスル
ープットを低下することなく十分に露光させて、そのレ
ジストパターンの寸法制御性を向上させる。 【解決手段】 段差部１０を含む領域を覆って被エッチ
ング層１３を形成し、その上に第１の露光光により感光
される材料より成る第１のレジスト層１４を、１．５μ
ｍ以下の膜厚にて形成して平坦化する。さらに、第２の
露光光に対して低反射率のＡＲＣ材料１５を、０．２μ
ｍ以下の厚さにて形成する。さらに、第２の露光光によ
り感光される材料より成る第２のレジスト層１６を形成
する。第２のレジスト層１６に、第２の露光光による露
光と現像によりにパターンを形成する。ＡＲＣ材料１５
にも第２のレジスト層１６のパターンと実質的に同一の
パターンを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、微細加工に適した半導体装置の製造
方法に関する。
方法に関し、特に、微細加工に適した半導体装置の製造
方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】近年の半
導体装置において、その集積度の向上や付加価値をあげ
るために、微細化が飛躍的に進んでいる。それに伴い、
微細加工に要求される重ね合わせ精度、寸法精度、ある
いは、異物管理等に非常に高いレベルが要求されてい
る。
導体装置において、その集積度の向上や付加価値をあげ
るために、微細化が飛躍的に進んでいる。それに伴い、
微細加工に要求される重ね合わせ精度、寸法精度、ある
いは、異物管理等に非常に高いレベルが要求されてい
る。
【０００３】図１０に従来の微細加工技術の例を示す。
図１０において、基板５１上にアルミニウム配線５２が
存在し、さらに、酸化膜からなる被エッチング層５３が
基板１１上の全面に形成されている。そして、酸化膜か
らなる被エッチング層５３を加工するためのマスキング
層を形成するためのレジスト層５４が、被エッチング層
５３上に塗布されている。
図１０において、基板５１上にアルミニウム配線５２が
存在し、さらに、酸化膜からなる被エッチング層５３が
基板１１上の全面に形成されている。そして、酸化膜か
らなる被エッチング層５３を加工するためのマスキング
層を形成するためのレジスト層５４が、被エッチング層
５３上に塗布されている。
【０００４】レジスト層５４にパターンを形成するため
に、マスク５７を介して露光を実施し、前記レジスト層
５４がポジレジストの場合、被露光部５５を露光、現像
してパターン形成を行う。
に、マスク５７を介して露光を実施し、前記レジスト層
５４がポジレジストの場合、被露光部５５を露光、現像
してパターン形成を行う。
【０００５】しかし、微細化が進むと、寸法精度が非常
に高いレベルが要求されるため、レジスト層５４の下地
での反射による寸法変動が無視できなくなる。具体的に
は、図１０の光路５６に代表されるハレーションと呼ば
れる現象である。被エッチング層５３のハレーションに
よる寸法精度の低下は、被エッチング層５３の露光光に
対する反射率に依存する。酸化膜からなる被エッチング
層の下層に、露光光に対して高い反射率を持つアルミニ
ウム等の層がある場合や、被エッチング層自体がアルミ
ニウムやタングステンシリサイド等の金属系の場合、こ
の傾向が顕著に現れる。
に高いレベルが要求されるため、レジスト層５４の下地
での反射による寸法変動が無視できなくなる。具体的に
は、図１０の光路５６に代表されるハレーションと呼ば
れる現象である。被エッチング層５３のハレーションに
よる寸法精度の低下は、被エッチング層５３の露光光に
対する反射率に依存する。酸化膜からなる被エッチング
層の下層に、露光光に対して高い反射率を持つアルミニ
ウム等の層がある場合や、被エッチング層自体がアルミ
ニウムやタングステンシリサイド等の金属系の場合、こ
の傾向が顕著に現れる。
【０００６】この問題を解決するための技術として、１
つとしては、レジスト自身の透過率を低下させる染料を
混入したダイ入りレジストを用いる技術がある。
つとしては、レジスト自身の透過率を低下させる染料を
混入したダイ入りレジストを用いる技術がある。
【０００７】しかし、レジストに染料を入れることによ
り、レジスト性能の低下があり、微細なパターンが要求
される最先端の半導体装置製造の工程では不向きになり
つつある。また、ダイ入りレジストは、ハレーションの
根本的な解決策ではない。
り、レジスト性能の低下があり、微細なパターンが要求
される最先端の半導体装置製造の工程では不向きになり
つつある。また、ダイ入りレジストは、ハレーションの
根本的な解決策ではない。
【０００８】そこで、近年、ＡＲＣ（Anti Reflection
Coat）と呼ばれる技術が開発されている。このＡＲＣに
は、上塗りのタイプと下塗りのタイプの２種類のものが
ある。 図１１（Ａ）、（Ｂ）は、ハレーションに対し
て効果的な下塗りタイプのＡＲＣを用いた技術を示して
いる。図１１（Ａ）において、基板６１上にアルミニウ
ム配線６２が存在し、さらに被エッチング層６３が形成
されている。被エッチング層６３の露光時に、その露光
光の反射を防止するために、ＡＲＣ材料６４が塗布され
ている。さらに、ＡＲＣ材料６４の表面にレジスト層６
５が形成されている。
Coat）と呼ばれる技術が開発されている。このＡＲＣに
は、上塗りのタイプと下塗りのタイプの２種類のものが
ある。 図１１（Ａ）、（Ｂ）は、ハレーションに対し
て効果的な下塗りタイプのＡＲＣを用いた技術を示して
いる。図１１（Ａ）において、基板６１上にアルミニウ
ム配線６２が存在し、さらに被エッチング層６３が形成
されている。被エッチング層６３の露光時に、その露光
光の反射を防止するために、ＡＲＣ材料６４が塗布され
ている。さらに、ＡＲＣ材料６４の表面にレジスト層６
５が形成されている。
【０００９】このＡＲＣ技術を用いた露光方法は、従来
技術と同様にレジスト層６５にパターン形成するため
に、マスク６８を介して被露光部６６を露光する。ＡＲ
Ｃ材料６４として、現像の際に、現像液のウェットエッ
チング効果により、被露光部６６の下部に位置するＡＲ
Ｃ層のパターン領域６７を除去するタイプがある。他の
タイプとして、現像の際にはＡＲＣ層のパターン領域６
７が除去されずに、上部のレジスト６５をマスキング層
としてドライエッチングにより、ＡＲＣ層のパターン領
域６７を除去してパターンを形成するタイプがある。前
者は、工程が短いが、ウェットエッチングの際にサイド
エッチが入る傾向があり、寸法精度に多少の難がある。
後者は、寸法制御性は高いが、工程が増加する。いずれ
かの方法を用いて、ＡＲＣ材料６４を局所的に除去し
て、図１１（Ｂ）のように加工する。
技術と同様にレジスト層６５にパターン形成するため
に、マスク６８を介して被露光部６６を露光する。ＡＲ
Ｃ材料６４として、現像の際に、現像液のウェットエッ
チング効果により、被露光部６６の下部に位置するＡＲ
Ｃ層のパターン領域６７を除去するタイプがある。他の
タイプとして、現像の際にはＡＲＣ層のパターン領域６
７が除去されずに、上部のレジスト６５をマスキング層
としてドライエッチングにより、ＡＲＣ層のパターン領
域６７を除去してパターンを形成するタイプがある。前
者は、工程が短いが、ウェットエッチングの際にサイド
エッチが入る傾向があり、寸法精度に多少の難がある。
後者は、寸法制御性は高いが、工程が増加する。いずれ
かの方法を用いて、ＡＲＣ材料６４を局所的に除去し
て、図１１（Ｂ）のように加工する。
【００１０】しかし、図１１に示す従来技術には以下の
ような問題点を有する。図１１に示す従来技術では、Ａ
ＲＣ材料６４を直接、急峻な段差のある被エッチング層
６３上に塗布するため、場所により、ＡＲＣ材料６４の
厚さが異なることになる。ＡＲＣ材料６４の露光光に対
する反射防止効果は、ＡＲＣ材料６４の膜厚に依存する
ため、場所により、露光光に対する反射率が異なること
になる。この結果、段差部の上部のレジストパターンの
寸法が変わってしまうことがある。そのため、ＡＲＣ材
料を用いた場合、寸法制御が結果的に低下し、半導体装
置が要求する寸法精度を得られないという問題点があっ
た。
ような問題点を有する。図１１に示す従来技術では、Ａ
ＲＣ材料６４を直接、急峻な段差のある被エッチング層
６３上に塗布するため、場所により、ＡＲＣ材料６４の
厚さが異なることになる。ＡＲＣ材料６４の露光光に対
する反射防止効果は、ＡＲＣ材料６４の膜厚に依存する
ため、場所により、露光光に対する反射率が異なること
になる。この結果、段差部の上部のレジストパターンの
寸法が変わってしまうことがある。そのため、ＡＲＣ材
料を用いた場合、寸法制御が結果的に低下し、半導体装
置が要求する寸法精度を得られないという問題点があっ
た。
【００１１】本発明の目的は、段差部を覆って形成され
た被エッチング層をエッチングする際に、ＡＲＣ材料を
均一な膜厚で塗布でき、しかも、レジスト層の露光時に
スループットを低下することなく十分に露光させて、そ
のレジストパターンの寸法制御性を向上させることので
きる半導体装置の製造方法を提供することにある。
た被エッチング層をエッチングする際に、ＡＲＣ材料を
均一な膜厚で塗布でき、しかも、レジスト層の露光時に
スループットを低下することなく十分に露光させて、そ
のレジストパターンの寸法制御性を向上させることので
きる半導体装置の製造方法を提供することにある。
【００１２】本発明の他の目的は、ＡＲＣ材料を均一な
膜厚で塗布させるための平坦化層を設けながらも、リソ
グラフィ工程が増加することなく、被エッチング層を精
度高くエッチングすることができる半導体装置の製造方
法を提供することにある。
膜厚で塗布させるための平坦化層を設けながらも、リソ
グラフィ工程が増加することなく、被エッチング層を精
度高くエッチングすることができる半導体装置の製造方
法を提供することにある。
【００１３】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、段差部を含む領域を覆って被エッチング
層を形成する工程と、前記被エッチング層上に、第１の
露光光により感光される材料より成る第１のレジスト層
を、１．５μｍ以下の膜厚にて形成し、前記段差部を反
映して前記被エッチング層に生ずる段差高さの７０％以
上を緩和させて前記第１のレジスト層の表面を平坦化す
る工程と、前記第１のレジスト層上に、第２の露光光に
対して低反射率の非反射層を、０．２μｍ以下の厚さに
て形成する工程と、前記非反射層上に、前記第２の露光
光により感光される材料より成る第２のレジスト層を形
成する工程と、前記第２のレジスト層を前記第２の露光
光により露光し、その後現像して、前記第２のレジスト
層にパターンを形成する工程と、前記非反射層に、前記
第２のレジスト層の前記パターンと実質的に同一のパタ
ーンを形成する工程と、前記第２のレジスト層及び前記
非反射層をマスクとして前記第１の露光光により全面露
光し、その後現像することで、前記第１のレジスト層
に、前記第２のレジスト層の前記パターンと実質的に同
一のパターンを形成する工程と、その後、少なくとも前
記第１のレジスト層をマスクとして、被エッチング層を
局所的にエッチングする工程と、を有することを特徴と
する。
の製造方法は、段差部を含む領域を覆って被エッチング
層を形成する工程と、前記被エッチング層上に、第１の
露光光により感光される材料より成る第１のレジスト層
を、１．５μｍ以下の膜厚にて形成し、前記段差部を反
映して前記被エッチング層に生ずる段差高さの７０％以
上を緩和させて前記第１のレジスト層の表面を平坦化す
る工程と、前記第１のレジスト層上に、第２の露光光に
対して低反射率の非反射層を、０．２μｍ以下の厚さに
て形成する工程と、前記非反射層上に、前記第２の露光
光により感光される材料より成る第２のレジスト層を形
成する工程と、前記第２のレジスト層を前記第２の露光
光により露光し、その後現像して、前記第２のレジスト
層にパターンを形成する工程と、前記非反射層に、前記
第２のレジスト層の前記パターンと実質的に同一のパタ
ーンを形成する工程と、前記第２のレジスト層及び前記
非反射層をマスクとして前記第１の露光光により全面露
光し、その後現像することで、前記第１のレジスト層
に、前記第２のレジスト層の前記パターンと実質的に同
一のパターンを形成する工程と、その後、少なくとも前
記第１のレジスト層をマスクとして、被エッチング層を
局所的にエッチングする工程と、を有することを特徴と
する。
【００１４】本発明方法によれば、被エッチング層と非
反射層との間に、段差部を反映して被エッチング層に生
ずる段差高さの７０％以上を緩和させる膜厚の第１のレ
ジスト層が形成されているので、非反射層をほぼ均一の
膜厚に形成することができる。さらに、平坦化された第
１のレジスト層の上に非反射層が形成されるので、その
反射層の膜厚を、２μｍ以下、さらに好ましくは１．５
μｍと薄膜としても、均一な膜厚にて形成できる。これ
により、非反射層の上層の第２のレジスト層のパターン
精度が高く確保される。非反射層及び第１のレジスト層
は、精度の高い第２のレジスト層をマスキング層として
パターニングされるので、結果として被エッチングのエ
ッチング領域の寸法精度が向上する。特に、非反射層が
０．２μｍ以下の薄膜であることから、非反射層のパタ
ーン領域の寸法変動や形状劣化につながるサイドエッチ
や裾引きの要因を少なくすることができる。このことに
よっても、被エッチングのエッチング領域の寸法精度が
向上する。
反射層との間に、段差部を反映して被エッチング層に生
ずる段差高さの７０％以上を緩和させる膜厚の第１のレ
ジスト層が形成されているので、非反射層をほぼ均一の
膜厚に形成することができる。さらに、平坦化された第
１のレジスト層の上に非反射層が形成されるので、その
反射層の膜厚を、２μｍ以下、さらに好ましくは１．５
μｍと薄膜としても、均一な膜厚にて形成できる。これ
により、非反射層の上層の第２のレジスト層のパターン
精度が高く確保される。非反射層及び第１のレジスト層
は、精度の高い第２のレジスト層をマスキング層として
パターニングされるので、結果として被エッチングのエ
ッチング領域の寸法精度が向上する。特に、非反射層が
０．２μｍ以下の薄膜であることから、非反射層のパタ
ーン領域の寸法変動や形状劣化につながるサイドエッチ
や裾引きの要因を少なくすることができる。このことに
よっても、被エッチングのエッチング領域の寸法精度が
向上する。
【００１５】本発明方法によればさらに、第１のレジス
ト層は１．５μｍ以下の膜厚であるので、その上層をマ
スキング層として第１のレジスト層を全面露光する際
に、スループットを低下せずに、その膜厚方向にて十分
に露光させることができる。
ト層は１．５μｍ以下の膜厚であるので、その上層をマ
スキング層として第１のレジスト層を全面露光する際
に、スループットを低下せずに、その膜厚方向にて十分
に露光させることができる。
【００１６】この観点から言えば、第１のレジスト層の
厚さは、段差部の高さの２倍未満とすることが好まし
い。
厚さは、段差部の高さの２倍未満とすることが好まし
い。
【００１７】前記第２のレジスト層は、前記第１のレジ
スト層よりも高解像度の材料にて形成することが好まし
い。第２のレジスト層より下層（第１のレジスト層を含
む）のパターニング精度は、第２のレジスト層のパター
ニング精度に依存するからである。
スト層よりも高解像度の材料にて形成することが好まし
い。第２のレジスト層より下層（第１のレジスト層を含
む）のパターニング精度は、第２のレジスト層のパター
ニング精度に依存するからである。
【００１８】一方、前記第１のレジスト層は、前記第２
のレジスト層よりも高い露光感度の材料にて形成される
ことが好ましい。こうすると、第１のレジスト層を、そ
の上層をマスキング層として全面露光により露光する際
に、スループットを向上させることができる。
のレジスト層よりも高い露光感度の材料にて形成される
ことが好ましい。こうすると、第１のレジスト層を、そ
の上層をマスキング層として全面露光により露光する際
に、スループットを向上させることができる。
【００１９】前記第１のレジスト層中には吸光剤が混入
することができる。これにより、第２のレジスト層の露
光精度がさらに向上する。
することができる。これにより、第２のレジスト層の露
光精度がさらに向上する。
【００２０】前記非反射層のパターン形成工程では、前
記第２のレジスト層をマスキング層として、前記非反射
層をウェットエッチングすることができる。第２のレジ
スト層のパターニング精度が向上しているので、非反射
層を従来よりも高い精度にてパターニングすることがで
きる。
記第２のレジスト層をマスキング層として、前記非反射
層をウェットエッチングすることができる。第２のレジ
スト層のパターニング精度が向上しているので、非反射
層を従来よりも高い精度にてパターニングすることがで
きる。
【００２１】前記非反射層のパターン形成工程では、前
記第２のレジスト層をマスキング層として、前記非反射
層をドライエッチングするとさらに良い。被反射層のパ
ターン領域にサイドエッチングが少なくなり、被反射層
のパターニング精度はさらに向上する。
記第２のレジスト層をマスキング層として、前記非反射
層をドライエッチングするとさらに良い。被反射層のパ
ターン領域にサイドエッチングが少なくなり、被反射層
のパターニング精度はさらに向上する。
【００２２】前記第２のレジスト層上に、上塗りタイプ
の他の非反射層を形成する工程をさらに設けても良い。
この場合、前記第２の露光光により前記第２のレジスト
層を露光する際に、前記第２のレジスト層中にて前記第
２の露光光が多重干渉することを防止できる。従って、
第２のレジスト層のパターニング精度はさらに向上す
る。この場合、前記第２のレジストの前記第２の露光光
に対する屈折率をｎとしたとき、前記他の非反射層の前
記第２の露光光に対する屈折率Ｎをｎより小さくし、前
記第２の露光光の波長をλとしたとき、前記他の非反射
層の厚さｄを、実質的にｄ＝λ／４Ｎとすることが好ま
しい。こうすると、前記第２のレジスト層中にて前記第
２の露光光が多重干渉することを効果的に防止できる。
特に、前記他の非反射層の前記第２の露光光に対する屈
折率Ｎを（ｎ）1/2に近づけると、多重反射の防止効果
をより高めることができる。
の他の非反射層を形成する工程をさらに設けても良い。
この場合、前記第２の露光光により前記第２のレジスト
層を露光する際に、前記第２のレジスト層中にて前記第
２の露光光が多重干渉することを防止できる。従って、
第２のレジスト層のパターニング精度はさらに向上す
る。この場合、前記第２のレジストの前記第２の露光光
に対する屈折率をｎとしたとき、前記他の非反射層の前
記第２の露光光に対する屈折率Ｎをｎより小さくし、前
記第２の露光光の波長をλとしたとき、前記他の非反射
層の厚さｄを、実質的にｄ＝λ／４Ｎとすることが好ま
しい。こうすると、前記第２のレジスト層中にて前記第
２の露光光が多重干渉することを効果的に防止できる。
特に、前記他の非反射層の前記第２の露光光に対する屈
折率Ｎを（ｎ）1/2に近づけると、多重反射の防止効果
をより高めることができる。
【００２３】前記第２のレジスト層上に、不透明膜を形
成する工程をさらに設けることもできる。この場合、前
記第２のレジスト層の露光工程では、前記不透明膜のう
ち、前記第２の露光光が照射された領域が透明領域に変
化される。さらにこの露光工程では、前記不透明膜の前
記透明領域を介して、前記第２の露光光により前記第２
のレジスト層が露光されることになる。従って、第２の
レジスト層のパターン形成領域の外側に露光光が入射す
ることが抑制され、第２のレジスト層のパターニング精
度が向上する。
成する工程をさらに設けることもできる。この場合、前
記第２のレジスト層の露光工程では、前記不透明膜のう
ち、前記第２の露光光が照射された領域が透明領域に変
化される。さらにこの露光工程では、前記不透明膜の前
記透明領域を介して、前記第２の露光光により前記第２
のレジスト層が露光されることになる。従って、第２の
レジスト層のパターン形成領域の外側に露光光が入射す
ることが抑制され、第２のレジスト層のパターニング精
度が向上する。
【００２４】前記第１の露光光として、エキシマレーザ
光を用いることが好ましい。第１のレジスト層を露光す
る際の非反射層での第１の露光光の回折は、短波長ほど
少ないからである。これにより、第１のレジスト層のパ
ターニング精度が向上する。
光を用いることが好ましい。第１のレジスト層を露光す
る際の非反射層での第１の露光光の回折は、短波長ほど
少ないからである。これにより、第１のレジスト層のパ
ターニング精度が向上する。
【００２５】前記第２の露光光としては、第２のレジス
ト層の加工寸法に応じて、ｉ線又はエキシマレーザ光を
用いるができる。
ト層の加工寸法に応じて、ｉ線又はエキシマレーザ光を
用いるができる。
【００２６】本発明方法の半導体層の製造方法の他の態
様によれば、段差部を含む領域を覆って被エッチング層
を形成する工程と、前記被エッチング層上に平坦化層を
形成して、該平坦化層の表面をほぼ平坦にする工程と、
前記平坦化層上に、露光光に対して低反射率の非反射層
を形成する工程と、前記非反射層上に、前記露光光によ
り感光される材料より成るレジスト層を、前記段差部の
高さよりも厚く形成する工程と、前記レジスト層を前記
露光光により露光し、その後現像して、前記レジスト層
を局所的に除去してパターンを形成する工程と、その
後、前記レジスト層の前記パターンと対応する領域に
て、前記被エッチング層が局所的に除去されるまで、全
面を異方性エッチングする工程と、を有することを特徴
とする。
様によれば、段差部を含む領域を覆って被エッチング層
を形成する工程と、前記被エッチング層上に平坦化層を
形成して、該平坦化層の表面をほぼ平坦にする工程と、
前記平坦化層上に、露光光に対して低反射率の非反射層
を形成する工程と、前記非反射層上に、前記露光光によ
り感光される材料より成るレジスト層を、前記段差部の
高さよりも厚く形成する工程と、前記レジスト層を前記
露光光により露光し、その後現像して、前記レジスト層
を局所的に除去してパターンを形成する工程と、その
後、前記レジスト層の前記パターンと対応する領域に
て、前記被エッチング層が局所的に除去されるまで、全
面を異方性エッチングする工程と、を有することを特徴
とする。
【００２７】こうすると、非反射層を均一な膜厚とする
ために平坦化層を追加しても、この平坦化層をパターニ
ングするためのリソグラフィ工程は不要であり、工程が
増大することがない。平坦化層は、非反射層の上層のレ
ジストパターンをマスクとして被エッチング層をエッチ
ングするときに同時にエッチングされる。
ために平坦化層を追加しても、この平坦化層をパターニ
ングするためのリソグラフィ工程は不要であり、工程が
増大することがない。平坦化層は、非反射層の上層のレ
ジストパターンをマスクとして被エッチング層をエッチ
ングするときに同時にエッチングされる。
【００２８】ここで、前記非反射層は、平坦化層の上塗
りタイプとして機能させることができる。この場合、非
反射層は、前記レジスト層を介して入射された前記露光
光を透過させ、その透過光を前記平坦化層中に閉じこめ
ることができる。これにより、非反射層の上層であるレ
ジスト層のパターニング精度が向上する。
りタイプとして機能させることができる。この場合、非
反射層は、前記レジスト層を介して入射された前記露光
光を透過させ、その透過光を前記平坦化層中に閉じこめ
ることができる。これにより、非反射層の上層であるレ
ジスト層のパターニング精度が向上する。
【００２９】ここで、前記レジスト層の前記露光光に対
する屈折率をｎとしたとき、前記非反射層の前記露光光
に対する屈折率Ｎがｎより小さい値とすることが好まし
い。さらには、前記非反射層の前記露光光に対する屈折
率Ｎが（ｎ）1/2に近い値であることが好ましい。ま
た、前記露光光の波長をλとしたとき、前記非反射層の
膜厚ｄは、実質的にｄ＝λ／２Ｎであることが好まし
い。こうすると、前記平坦化層での露光光の閉じこめ効
果が高まる。
する屈折率をｎとしたとき、前記非反射層の前記露光光
に対する屈折率Ｎがｎより小さい値とすることが好まし
い。さらには、前記非反射層の前記露光光に対する屈折
率Ｎが（ｎ）1/2に近い値であることが好ましい。ま
た、前記露光光の波長をλとしたとき、前記非反射層の
膜厚ｄは、実質的にｄ＝λ／２Ｎであることが好まし
い。こうすると、前記平坦化層での露光光の閉じこめ効
果が高まる。
【００３０】前記平坦化層は、リソグラフィ工程により
パターニングされる必要がないので、前記露光光に対し
て感光しない材料、例えば感光機能を有しないレジスト
等にて形成することができる。
パターニングされる必要がないので、前記露光光に対し
て感光しない材料、例えば感光機能を有しないレジスト
等にて形成することができる。
【００３１】
【発明の実施の形態】以下、本発明の実施例について、
図面を参照して説明する。
図面を参照して説明する。
【００３２】第１実施例 図１において、基板１１上にアルミニウム（Ａｌ）配線
１２が形成されている。このアルミニウム配線１２は、
予めリソグラフィ工程を用いてパターニングされてお
り、基板１１上には、アルミニウム配線１１が存在する
領域としない領域との間で、段差部１０が形成されてい
る。この段差部１０の高さＴは、アルミニウム配線１２
の膜厚に一致し、本実施例では、Ｔ＝０．４μｍであ
る。この段差部１０が形成された基板１１の全表面を覆
って、酸化膜からなる被エッチング層１３が形成されて
いる。このとき、この被エッチング層１３に生ずる段差
高さは（ａ−ｂ）となり、この値は段差部１０の高さＴ
より小さくなる。
１２が形成されている。このアルミニウム配線１２は、
予めリソグラフィ工程を用いてパターニングされてお
り、基板１１上には、アルミニウム配線１１が存在する
領域としない領域との間で、段差部１０が形成されてい
る。この段差部１０の高さＴは、アルミニウム配線１２
の膜厚に一致し、本実施例では、Ｔ＝０．４μｍであ
る。この段差部１０が形成された基板１１の全表面を覆
って、酸化膜からなる被エッチング層１３が形成されて
いる。このとき、この被エッチング層１３に生ずる段差
高さは（ａ−ｂ）となり、この値は段差部１０の高さＴ
より小さくなる。
【００３３】この被エッチング層１３の表面に、平坦化
を目的とした感光機能を有する第１のレジスト層１４
を、段差部１０の高さＴの２倍未満である０．７μｍの
厚さにて、スピン塗布法により塗布した。塗布後、基板
温度７０℃にて９０秒間のベーク処理を実施した。前記
第１のレジスト層１４により、被エッチング層１３の段
差高さ（ａ−ｂ）の７０％以上を緩和した平坦化がなさ
れ、第１のレジスト層１４の表面には急峻な段差が形成
されることが解消される。ここで、被エッチング層１３
の段差高さ（ａ−ｂ）の７０％以上を緩和した平坦化を
換言すれば、段差部１０を反映して第１のレジスト層１
４上に残存する段差の高さが、被エッチング層１３の段
差高さ（ａ−ｂ）の３０％以下であることである。すな
わち、基板１１の表面から第１のレジスト層１４の表面
までの最大距離をＨMAXとし、最小距離をＨMINとしたと
き、［（ＨMAX−ＨMIN）／（ａ−ｂ）］×１００の値が
３０％以下となる。
を目的とした感光機能を有する第１のレジスト層１４
を、段差部１０の高さＴの２倍未満である０．７μｍの
厚さにて、スピン塗布法により塗布した。塗布後、基板
温度７０℃にて９０秒間のベーク処理を実施した。前記
第１のレジスト層１４により、被エッチング層１３の段
差高さ（ａ−ｂ）の７０％以上を緩和した平坦化がなさ
れ、第１のレジスト層１４の表面には急峻な段差が形成
されることが解消される。ここで、被エッチング層１３
の段差高さ（ａ−ｂ）の７０％以上を緩和した平坦化を
換言すれば、段差部１０を反映して第１のレジスト層１
４上に残存する段差の高さが、被エッチング層１３の段
差高さ（ａ−ｂ）の３０％以下であることである。すな
わち、基板１１の表面から第１のレジスト層１４の表面
までの最大距離をＨMAXとし、最小距離をＨMINとしたと
き、［（ＨMAX−ＨMIN）／（ａ−ｂ）］×１００の値が
３０％以下となる。
【００３４】ここで、第１のレジスト層１４は、平坦化
を行うためには、その膜厚が厚いほど良いが、後の全面
露光を考慮すると、厚すぎる場合には特に下部に位置す
る層の露光が不完全となる。そこで、第１のレジスト層
１４の厚さを、１．５μｍ以下、本実施例では段差部１
０の高さＴの２倍未満である０．７μｍとしている。
を行うためには、その膜厚が厚いほど良いが、後の全面
露光を考慮すると、厚すぎる場合には特に下部に位置す
る層の露光が不完全となる。そこで、第１のレジスト層
１４の厚さを、１．５μｍ以下、本実施例では段差部１
０の高さＴの２倍未満である０．７μｍとしている。
【００３５】ここで、段差部１０の高さＴは、配線層１
２の膜厚と同じであり、この配線層１２の厚さは最大で
も０．８μｍである。このことから、第１のレジスト１
４の厚さは、段差部１０の最大値の２倍未満である１．
５μｍを上限とし、それ以下であっても平坦化は十分に
可能である。そして、この１．５μｍ以下の厚さの第１
のレジスト層であれば、全面露光時に厚さ方向にて十分
な露光を行うことが可能となる。
２の膜厚と同じであり、この配線層１２の厚さは最大で
も０．８μｍである。このことから、第１のレジスト１
４の厚さは、段差部１０の最大値の２倍未満である１．
５μｍを上限とし、それ以下であっても平坦化は十分に
可能である。そして、この１．５μｍ以下の厚さの第１
のレジスト層であれば、全面露光時に厚さ方向にて十分
な露光を行うことが可能となる。
【００３６】この平坦化された表面上に、ＡＲＣ材料１
５を０．２μｍの厚さで、スピン塗布法により塗布し
た。ここで、下層の第１のレジスト層１４により、ＡＲ
Ｃ材料１５が塗布形成される表面が予め平坦化されてい
るので、０．２μｍもの薄さでＡＲＣ材料を均一に塗布
できた。平坦化層が存在しないと、約０．５μｍ程の厚
さでＡＲＣ材料を塗布する必要があったのに対して、本
実施例のようにＡＲＣ材料は約０．２μｍ程と薄膜化も
同時に達成した。この薄膜化により、後述する通り、上
層の第２のレジスト層１６をマスクにしてＡＲＣ材料１
５を除去する際に、ＡＲＣ材料１５のパターン領域１５
ａ（図２参照）の寸法変動や形状劣化につながるサイド
エッチや裾引きの要因を少なくすることができる。
５を０．２μｍの厚さで、スピン塗布法により塗布し
た。ここで、下層の第１のレジスト層１４により、ＡＲ
Ｃ材料１５が塗布形成される表面が予め平坦化されてい
るので、０．２μｍもの薄さでＡＲＣ材料を均一に塗布
できた。平坦化層が存在しないと、約０．５μｍ程の厚
さでＡＲＣ材料を塗布する必要があったのに対して、本
実施例のようにＡＲＣ材料は約０．２μｍ程と薄膜化も
同時に達成した。この薄膜化により、後述する通り、上
層の第２のレジスト層１６をマスクにしてＡＲＣ材料１
５を除去する際に、ＡＲＣ材料１５のパターン領域１５
ａ（図２参照）の寸法変動や形状劣化につながるサイド
エッチや裾引きの要因を少なくすることができる。
【００３７】その後、前記ＡＲＣ材料１５上に感光機能
を有する第２のレジスト層１６を１．１μｍの厚さで、
スピン塗布法により塗布した。塗布後、基板温度９０℃
にて、９０秒間のベーク処理を実施した。
を有する第２のレジスト層１６を１．１μｍの厚さで、
スピン塗布法により塗布した。塗布後、基板温度９０℃
にて、９０秒間のベーク処理を実施した。
【００３８】次に、図２に示す通り、第２のレジスト層
１６のパターニングを実施する。第２のレジスト層１６
にパターンを形成するために、マスク２０を通して被露
光部１６ａを露光し、その後現像を行い、前記被露光部
１６ａを除去した。
１６のパターニングを実施する。第２のレジスト層１６
にパターンを形成するために、マスク２０を通して被露
光部１６ａを露光し、その後現像を行い、前記被露光部
１６ａを除去した。
【００３９】この時、露光光の多くはＡＲＣ材料１５に
より吸収されるので、下地のアルミニウム配線１２に入
射する露光光は少なくなる。従って、下地のアルミニウ
ム配線１２からの露光光の反射は、パターン形成に影響
がない程度に抑えられている。なお、第１のレジスト層
１４に吸光剤を混入させて、下地のアルミニウム配線１
２からの露光光の反射を低減させることもできる。
より吸収されるので、下地のアルミニウム配線１２に入
射する露光光は少なくなる。従って、下地のアルミニウ
ム配線１２からの露光光の反射は、パターン形成に影響
がない程度に抑えられている。なお、第１のレジスト層
１４に吸光剤を混入させて、下地のアルミニウム配線１
２からの露光光の反射を低減させることもできる。
【００４０】また、本実施例の場合、被露光部１６ａの
下部に位置するＡＲＣ材料１５のパターン領域１５ａ
を、第２のレジスト層１６の現像の際に同時に除去して
いる。この場合、ＡＲＣ材料１５のパターン領域１５ａ
は、アルカリ性の現像液に対して溶解性を示しものであ
り、現像時にウェットエッチングされる。これにより、
図３に示すように、第２のレジスト層１６とＡＲＣ材料
１５とが同時にパターン形成される。しかも、ＡＲＣ材
料１５は、０．２μｍと薄いので、パターン領域１５ａ
に、サイドエッチング、裾引きなどの形状変化が生じ難
く、高い寸法精度にて加工することができた。なお、パ
ターン領域１５ａの形状変化を抑制する観点から、ＡＲ
Ｃ材料１５の厚さは、好ましくは０．２μｍ以下、さら
に好ましくは０．１５μｍ以下で０．１０μｍ以上とす
るのが良い。下限の値を下回ると、ＡＲＣ材料１５を均
一に形成することが困難であり、さらには下地層からの
反射が増大してしまうからである。
下部に位置するＡＲＣ材料１５のパターン領域１５ａ
を、第２のレジスト層１６の現像の際に同時に除去して
いる。この場合、ＡＲＣ材料１５のパターン領域１５ａ
は、アルカリ性の現像液に対して溶解性を示しものであ
り、現像時にウェットエッチングされる。これにより、
図３に示すように、第２のレジスト層１６とＡＲＣ材料
１５とが同時にパターン形成される。しかも、ＡＲＣ材
料１５は、０．２μｍと薄いので、パターン領域１５ａ
に、サイドエッチング、裾引きなどの形状変化が生じ難
く、高い寸法精度にて加工することができた。なお、パ
ターン領域１５ａの形状変化を抑制する観点から、ＡＲ
Ｃ材料１５の厚さは、好ましくは０．２μｍ以下、さら
に好ましくは０．１５μｍ以下で０．１０μｍ以上とす
るのが良い。下限の値を下回ると、ＡＲＣ材料１５を均
一に形成することが困難であり、さらには下地層からの
反射が増大してしまうからである。
【００４１】ここで、以降の工程では、第２のレジスト
層１６のパターン領域１６ａの寸法精度に依存するの
で、第２のレジスト層１６は、該第２のレジスト層１６
の露光に用いられる光に対して高解像度の材料であるこ
とが好ましい。このために、第２のレジスト層１６は、
第１のレジスト層１４よりも高解像度の材料、例えば露
光光の波長又はそれ以下の寸法まで解像できる材料とす
ることが好ましい。
層１６のパターン領域１６ａの寸法精度に依存するの
で、第２のレジスト層１６は、該第２のレジスト層１６
の露光に用いられる光に対して高解像度の材料であるこ
とが好ましい。このために、第２のレジスト層１６は、
第１のレジスト層１４よりも高解像度の材料、例えば露
光光の波長又はそれ以下の寸法まで解像できる材料とす
ることが好ましい。
【００４２】第２のレジスト層１６のための露光光とし
ては、微細パターンの解像を考慮すると、その加工寸法
に応じた最適な波長の光が用いられる。たとえば、加工
寸法が０．３５μｍまではｉ線が用いられ、それ以下の
０．２５μｍまでの加工にはエキシマレーザを用いるこ
とができる。
ては、微細パターンの解像を考慮すると、その加工寸法
に応じた最適な波長の光が用いられる。たとえば、加工
寸法が０．３５μｍまではｉ線が用いられ、それ以下の
０．２５μｍまでの加工にはエキシマレーザを用いるこ
とができる。
【００４３】その後、図３に示すように、この基板１１
をマスク２０を用いずに全面露光を行う。この時、第１
のレジスト層１４のパターン領域１４ａ以外の領域に
は、露光光に対する吸収率が高いＡＲＣ材料２０５の層
と、第２のレジスト層１６が存在しているため、第１の
レジスト層１４のパターン領域１４ａ以外の部分は、ほ
とんど露光されない。実際には、多少の露光光の透過が
あり、若干の光化学反応が生ずるが、露光後の現像で
は、第１のレジスト層１４のパターン領域１４ａの部分
のみに現像液が接触するため、その他の部分はほとんど
現像される恐れはない。また、第１のレジスト層１４の
膜厚は、０．７μｍと薄いので、その厚さ方向にて第１
のレジスト膜１４を完全に露光することができた。
をマスク２０を用いずに全面露光を行う。この時、第１
のレジスト層１４のパターン領域１４ａ以外の領域に
は、露光光に対する吸収率が高いＡＲＣ材料２０５の層
と、第２のレジスト層１６が存在しているため、第１の
レジスト層１４のパターン領域１４ａ以外の部分は、ほ
とんど露光されない。実際には、多少の露光光の透過が
あり、若干の光化学反応が生ずるが、露光後の現像で
は、第１のレジスト層１４のパターン領域１４ａの部分
のみに現像液が接触するため、その他の部分はほとんど
現像される恐れはない。また、第１のレジスト層１４の
膜厚は、０．７μｍと薄いので、その厚さ方向にて第１
のレジスト膜１４を完全に露光することができた。
【００４４】この第１のレジスト層１４の露光に用いら
れる露光光は、波長が短い光例えばエキシマレーザ光を
用いることが好ましい。露光光の波長が短いほど、ＡＲ
Ｃ材料１５のパターン部での光の回折が少なく、寸法精
度が向上するからである。
れる露光光は、波長が短い光例えばエキシマレーザ光を
用いることが好ましい。露光光の波長が短いほど、ＡＲ
Ｃ材料１５のパターン部での光の回折が少なく、寸法精
度が向上するからである。
【００４５】また、第１のレジスト層１４は、全面露光
されることを考慮すると、露光感度が高い材料を用いる
ことが好ましい。このために、第１のレジスト層１４
は、第２のレジスト層１６よりも高感度材料、例えば露
光感度が１００ｍＪ／ｍｍ2以下の材料とすることが好
ましい。
されることを考慮すると、露光感度が高い材料を用いる
ことが好ましい。このために、第１のレジスト層１４
は、第２のレジスト層１６よりも高感度材料、例えば露
光感度が１００ｍＪ／ｍｍ2以下の材料とすることが好
ましい。
【００４６】現像後、耐エッチング性を向上させるため
に、基板１１を１１５℃にて、１２０秒間のベーク処理
を実施した。
に、基板１１を１１５℃にて、１２０秒間のベーク処理
を実施した。
【００４７】次に、図４に示すように、パターニングさ
れた第１のレジスト層１４、ＡＲＣ材料１５及び第２の
レジスト層１６をマスキング材料として、酸化膜からな
る被エッチング層１３の被エッチング領域１３ａを、ド
ライエッチングにより除去した。この際、上層のマスキ
ング層の寸法精度が高いため、結果として、被エッチン
グ層１３の寸法精度も向上した。そして、半導体装置製
造において、全体的な寸法精度向上が達成され、半導体
装置の性能向上につながった。
れた第１のレジスト層１４、ＡＲＣ材料１５及び第２の
レジスト層１６をマスキング材料として、酸化膜からな
る被エッチング層１３の被エッチング領域１３ａを、ド
ライエッチングにより除去した。この際、上層のマスキ
ング層の寸法精度が高いため、結果として、被エッチン
グ層１３の寸法精度も向上した。そして、半導体装置製
造において、全体的な寸法精度向上が達成され、半導体
装置の性能向上につながった。
【００４８】この実施例により形成された０．５μｍの
ライン＆スペースの寸法制御性を下記に表１に示す。
ライン＆スペースの寸法制御性を下記に表１に示す。
【００４９】
【表１】
【００５０】表１は、基板１１の面内の異なる９ポイン
トの寸法の平均値、ばらつき３σ及び最大値と最小値と
の差であるレンジを、平坦化層を有しない従来技術と本
実施例の場合についてそれぞれ示している。
トの寸法の平均値、ばらつき３σ及び最大値と最小値と
の差であるレンジを、平坦化層を有しない従来技術と本
実施例の場合についてそれぞれ示している。
【００５１】このように、本実施例を用いた場合、従来
技術に比べて、ばらつきもレンジも大幅に向上してい
る。
技術に比べて、ばらつきもレンジも大幅に向上してい
る。
【００５２】第２実施例 次に、本発明の第２実施例について、図５（Ａ）〜図５
（Ｃ）を参照して説明する。
（Ｃ）を参照して説明する。
【００５３】図５（Ａ）において、基板１０１上に、厚
さＴ＝０．４μｍのアルミニウム配線１０２と、酸化膜
からなる被エッチング層１０３とが形成されている。第
１実施例と同様の方法で、平坦化のための第１のレジス
ト層１０４と、ＡＲＣ材料１０５と、更に第２のレジス
ト層１０６が、それぞれ０．７μｍ、０．２μｍ、１．
１μｍの厚さで塗布されている。
さＴ＝０．４μｍのアルミニウム配線１０２と、酸化膜
からなる被エッチング層１０３とが形成されている。第
１実施例と同様の方法で、平坦化のための第１のレジス
ト層１０４と、ＡＲＣ材料１０５と、更に第２のレジス
ト層１０６が、それぞれ０．７μｍ、０．２μｍ、１．
１μｍの厚さで塗布されている。
【００５４】第１実施例と同様に、第２のレジスト層１
０６にパターンを形成するため、マスク１０７を介して
被露光部１０６ａを露光し、その後現像を行い、前記被
露光部１０６ａを除去して、図５（Ｂ）のように、レジ
スト層パターンを形成した。この時、ＡＲＣ材料１０５
により、下地のアルミ配線１０２からの露光光の反射
は、パターン形成に影響がない程度に抑えられている。
また、本実施例の場合、被露光部１０６ａの下部に位置
するＡＲＣ材料１０５のパターン領域１０５ａは、前記
の実施例と異なり、現像の際に、アルカリ性の現像液に
対して、溶解性を示さない。このため、現像時には、Ａ
ＲＣ材料１０５のパターン領域１０５ａは除去されずに
残っている。
０６にパターンを形成するため、マスク１０７を介して
被露光部１０６ａを露光し、その後現像を行い、前記被
露光部１０６ａを除去して、図５（Ｂ）のように、レジ
スト層パターンを形成した。この時、ＡＲＣ材料１０５
により、下地のアルミ配線１０２からの露光光の反射
は、パターン形成に影響がない程度に抑えられている。
また、本実施例の場合、被露光部１０６ａの下部に位置
するＡＲＣ材料１０５のパターン領域１０５ａは、前記
の実施例と異なり、現像の際に、アルカリ性の現像液に
対して、溶解性を示さない。このため、現像時には、Ａ
ＲＣ材料１０５のパターン領域１０５ａは除去されずに
残っている。
【００５５】ＡＲＣ材料１０５のパターン領域１０５ａ
を除去するため、酸素系のプラズマエッチングにより、
レジスト層１０６をマスクとして、エッチングを行っ
た。このことにより、図５（Ｃ）のようにパターンが形
成される。
を除去するため、酸素系のプラズマエッチングにより、
レジスト層１０６をマスクとして、エッチングを行っ
た。このことにより、図５（Ｃ）のようにパターンが形
成される。
【００５６】次に、上記実施例と同様にして、マスクを
用いずに、基板１０１の全面露光を行う。この時、前記
被露光部１０６ａ以外の領域には、露光光に対して吸収
が高いＡＲＣ材料１０５と、第２のレジスト層１０６が
存在しているため、第１のレジスト層１０４のパターン
領域１０４ａ以外の部分は、ほとんど露光されない。
用いずに、基板１０１の全面露光を行う。この時、前記
被露光部１０６ａ以外の領域には、露光光に対して吸収
が高いＡＲＣ材料１０５と、第２のレジスト層１０６が
存在しているため、第１のレジスト層１０４のパターン
領域１０４ａ以外の部分は、ほとんど露光されない。
【００５７】現像後、耐エッチング性を向上させるため
に、基板１０１を１１５℃にて、１２０秒間のベーク処
理を実施した。そして、この後、図４と同様にして、被
エッチング層１０３のエッチングが実施される。
に、基板１０１を１１５℃にて、１２０秒間のベーク処
理を実施した。そして、この後、図４と同様にして、被
エッチング層１０３のエッチングが実施される。
【００５８】この第２実施例を使用した場合の０．５０
μｍＬ＆Ｓの寸法制御性を、下記に表２に示す。
μｍＬ＆Ｓの寸法制御性を、下記に表２に示す。
【００５９】
【表２】
【００６０】このように、第２実施例を用いた場合も、
従来技術に比べて、ばらつきもレンジも大幅に向上して
いる。しかも、第２実施例によれば、表１に示す第１実
施例による寸法制御性よりも良好な結果が得られた。第
２実施例では、ＡＲＣ材料１０５のパターン領域１０５
ａをエッチングにより除去しているので、より高い寸法
制御性が得られたものと推測される。
従来技術に比べて、ばらつきもレンジも大幅に向上して
いる。しかも、第２実施例によれば、表１に示す第１実
施例による寸法制御性よりも良好な結果が得られた。第
２実施例では、ＡＲＣ材料１０５のパターン領域１０５
ａをエッチングにより除去しているので、より高い寸法
制御性が得られたものと推測される。
【００６１】第３実施例 この第３実施例は、図６に示す通り、第１実施例の図１
に第２のレジスト層１６の表面に、ＡＲＣ材料３０を形
成して、第２のレジスト層１６を露光するものである。
に第２のレジスト層１６の表面に、ＡＲＣ材料３０を形
成して、第２のレジスト層１６を露光するものである。
【００６２】図６に示すＡＲＣ材料３０は、上塗りタイ
プのＡＲＣとして機能する。すなわち、ＡＲＣ材料３０
の存在により、第２のレジスト層１６中での露光光の多
重干渉が低減され、パターン領域１６ａの寸法精度をさ
らに向上させることができる。
プのＡＲＣとして機能する。すなわち、ＡＲＣ材料３０
の存在により、第２のレジスト層１６中での露光光の多
重干渉が低減され、パターン領域１６ａの寸法精度をさ
らに向上させることができる。
【００６３】ここで、第２のレジスト層１６の露光光に
対する屈折率をｎとしたとき、ＡＲＣ材料３０の露光光
に対する屈折率Ｎをｎより小さくすると、第２のレジス
ト層１６中での露光光の多重干渉が効果的に低減され
る。特に、ＡＲＣ材料３０の露光光に対する屈折率Ｎを
（ｎ）1/2に近い値とするとさらに良い。また、第２の
露光光の波長をλとしたとき、ＡＲＣ材料３０の厚さｄ
を、実質的にｄ＝λ／４Ｎとすることが好ましい。
対する屈折率をｎとしたとき、ＡＲＣ材料３０の露光光
に対する屈折率Ｎをｎより小さくすると、第２のレジス
ト層１６中での露光光の多重干渉が効果的に低減され
る。特に、ＡＲＣ材料３０の露光光に対する屈折率Ｎを
（ｎ）1/2に近い値とするとさらに良い。また、第２の
露光光の波長をλとしたとき、ＡＲＣ材料３０の厚さｄ
を、実質的にｄ＝λ／４Ｎとすることが好ましい。
【００６４】なお、この第３実施例は、第２実施例にも
適用することが可能である。
適用することが可能である。
【００６５】第４実施例 この第４実施例では、図７（Ａ）に示すように、第２の
レジスト層１６の表面に、不透明なＣＥＬ（Ｃｏｎｔｒ
ａｓｔ Ｅｎｈａｎｃｅ Ｌｉｔｈｏｇｒａｐｈｙ）膜
４０を形成している。
レジスト層１６の表面に、不透明なＣＥＬ（Ｃｏｎｔｒ
ａｓｔ Ｅｎｈａｎｃｅ Ｌｉｔｈｏｇｒａｐｈｙ）膜
４０を形成している。
【００６６】この後、図７（Ｂ）に示すように、マスク
２０を用いて第２のレジスト層１６を露光する。このと
き、マスク２０を通過してＣＥＬ膜４０に露光光が入射
すると、その光が入射した領域４０ａのみが透明になる
ように変化する。従って、第２のレジスト層１６には、
この透明領域４０ａを介して露光光が入射するので、パ
ターン領域１６ａ以外に露光光がより入射し難くなり、
パターン領域１６ａの寸法精度がさらに向上する。な
お、この第４実施例を第２実施例に適用することも可能
である。
２０を用いて第２のレジスト層１６を露光する。このと
き、マスク２０を通過してＣＥＬ膜４０に露光光が入射
すると、その光が入射した領域４０ａのみが透明になる
ように変化する。従って、第２のレジスト層１６には、
この透明領域４０ａを介して露光光が入射するので、パ
ターン領域１６ａ以外に露光光がより入射し難くなり、
パターン領域１６ａの寸法精度がさらに向上する。な
お、この第４実施例を第２実施例に適用することも可能
である。
【００６７】第５実施例 次に、本発明の第５実施例について説明する。
【００６８】図８（Ａ）において、基板２０１上に、厚
さが例えばＴ＝０．４μｍのアルミニウム配線２０２
と、酸化膜からなる被エッチング層２０３とが形成され
ている。第１実施例と同様の方法で、平坦化のための第
１のレジスト層２０４と、ＡＲＣ材料２０５と、更に第
２のレジスト層２０６が、それぞれ０．７μｍ、０．２
μｍ、１．１μｍの厚さで塗布されている。
さが例えばＴ＝０．４μｍのアルミニウム配線２０２
と、酸化膜からなる被エッチング層２０３とが形成され
ている。第１実施例と同様の方法で、平坦化のための第
１のレジスト層２０４と、ＡＲＣ材料２０５と、更に第
２のレジスト層２０６が、それぞれ０．７μｍ、０．２
μｍ、１．１μｍの厚さで塗布されている。
【００６９】ここで、この第３実施例では、第１のレジ
スト層２０４として非感光性のレジスト層材料が用いら
れるが、必ずしもレジスト材料に限らず非感光であって
平坦化が可能な材料であれば良い。また、ＡＲＣ材料２
０５は、上方からの露光光は透過させるが、その透過光
がアルミニウム配線２０２にて反射され、その反射光が
下方から入射した場合には、これを上方に透過させない
ようになっている。
スト層２０４として非感光性のレジスト層材料が用いら
れるが、必ずしもレジスト材料に限らず非感光であって
平坦化が可能な材料であれば良い。また、ＡＲＣ材料２
０５は、上方からの露光光は透過させるが、その透過光
がアルミニウム配線２０２にて反射され、その反射光が
下方から入射した場合には、これを上方に透過させない
ようになっている。
【００７０】そして、第１実施例と同様に、第２のレジ
スト層２０６にパターンを形成するため、マスク２０７
を介して被露光部２０６ａを露光し、その後現像を行
い、前記被露光部２０６ａを除去して、図８（Ｂ）のよ
うに、レジストパターンを形成した。この時、ＡＲＣ材
料２０５により、下地のアルミ配線２０２からの露光光
の反射は、パターン形成に影響がない程度に抑えられ、
第１のレジスト層２０４内に閉じこめられる。また、こ
の第１のレジスト層２０４は非感光性であるから、光が
閉じこめられても感光しない。
スト層２０６にパターンを形成するため、マスク２０７
を介して被露光部２０６ａを露光し、その後現像を行
い、前記被露光部２０６ａを除去して、図８（Ｂ）のよ
うに、レジストパターンを形成した。この時、ＡＲＣ材
料２０５により、下地のアルミ配線２０２からの露光光
の反射は、パターン形成に影響がない程度に抑えられ、
第１のレジスト層２０４内に閉じこめられる。また、こ
の第１のレジスト層２０４は非感光性であるから、光が
閉じこめられても感光しない。
【００７１】上記の作用が得られるＡＲＣ材料２０５は
下記の通りとすると良い。第１のレジスト層１６の露光
光に対する屈折率をｎとしたとき、ＡＲＣ材料２０５の
露光光に対する屈折率Ｎをｎより小さくすると、下地か
らの光に対するＡＲＣ材料２０５での反射効果を高める
ことができる。特に、ＡＲＣ材料２０５の露光光に対す
る屈折率Ｎを（ｎ）1/2に近い値とするとさらに良い。
また、露光光の波長をλとしたとき、ＡＲＣ材料２０５
の厚さｄを、実質的にｄ＝λ／２Ｎとすることが好まし
い。
下記の通りとすると良い。第１のレジスト層１６の露光
光に対する屈折率をｎとしたとき、ＡＲＣ材料２０５の
露光光に対する屈折率Ｎをｎより小さくすると、下地か
らの光に対するＡＲＣ材料２０５での反射効果を高める
ことができる。特に、ＡＲＣ材料２０５の露光光に対す
る屈折率Ｎを（ｎ）1/2に近い値とするとさらに良い。
また、露光光の波長をλとしたとき、ＡＲＣ材料２０５
の厚さｄを、実質的にｄ＝λ／２Ｎとすることが好まし
い。
【００７２】また、第２のレジスト層２０６の被露光部
２０６ａを現像により除去する際には、被露光部２０６
ａの下部に位置するＡＲＣ材料２０５は、第１実施例と
異なり、現像の際に、アルカリ性の現像液に対して、溶
解性を示さない。このため、現像時には、ＡＲＣ材料２
０５は除去されずに残っている。
２０６ａを現像により除去する際には、被露光部２０６
ａの下部に位置するＡＲＣ材料２０５は、第１実施例と
異なり、現像の際に、アルカリ性の現像液に対して、溶
解性を示さない。このため、現像時には、ＡＲＣ材料２
０５は除去されずに残っている。
【００７３】この第３実施例が、第１，２実施例と相違
する点は、以降の工程ではリソグラフィ工程を用いず
に、図９（Ａ）〜図９（Ｃ）に示す通り、基板２０１上
の薄膜を、異方性の高いエッチング方法を用いて、全面
エッチングしている点である。
する点は、以降の工程ではリソグラフィ工程を用いず
に、図９（Ａ）〜図９（Ｃ）に示す通り、基板２０１上
の薄膜を、異方性の高いエッチング方法を用いて、全面
エッチングしている点である。
【００７４】ここで、基板２０１上の薄膜を全面エッチ
ングすると、第２のレジスト層２０６の被露光部２０６
ａと対向する領域では、ＡＲＣ材料２０５から順次下層
に向けてエッチングが進行する。一方、第２のレジスト
層２０６の被露光部２０６ａと非対向の領域では、第２
のレジスト層２０６から順次下層に向けてエッチングが
進行することになる。
ングすると、第２のレジスト層２０６の被露光部２０６
ａと対向する領域では、ＡＲＣ材料２０５から順次下層
に向けてエッチングが進行する。一方、第２のレジスト
層２０６の被露光部２０６ａと非対向の領域では、第２
のレジスト層２０６から順次下層に向けてエッチングが
進行することになる。
【００７５】従って、全面エッチングを実施した場合、
第２のレジスト層２０６の被露光部２０６ａと対向する
領域では、図９（Ａ）、（Ｂ）に示す通り、その両側の
薄膜がマスクとして機能しながらエッチングが進行す
る。そして、被露光部２０６ａと対向する領域では、図
９（Ｂ）に示す通り、それ以外の領域と比較して早く、
被エッチング層２０３のエッチングが開始されることに
なる。しかも、第２のレジスト層２０６の膜厚が、アル
ミニウム配線２０２の膜厚に一致する段差２１０の高さ
Ｔよりも十分厚ければ、第２のレジスト層２０６の被露
光部２０６ａと対向する領域２０３ａのみについて、被
エッチング層２０３を局所的に除去できる。すなわち、
このエッチング領域２０３ａをエッチング中には、図９
（Ｂ）、（Ｃ）の通り、第２のレジスト層２０６の被露
光部２０６ａと非対向の領域にて、第１のレジスト層２
０４が必ず存在し、これがマスクとして機能するからで
ある。
第２のレジスト層２０６の被露光部２０６ａと対向する
領域では、図９（Ａ）、（Ｂ）に示す通り、その両側の
薄膜がマスクとして機能しながらエッチングが進行す
る。そして、被露光部２０６ａと対向する領域では、図
９（Ｂ）に示す通り、それ以外の領域と比較して早く、
被エッチング層２０３のエッチングが開始されることに
なる。しかも、第２のレジスト層２０６の膜厚が、アル
ミニウム配線２０２の膜厚に一致する段差２１０の高さ
Ｔよりも十分厚ければ、第２のレジスト層２０６の被露
光部２０６ａと対向する領域２０３ａのみについて、被
エッチング層２０３を局所的に除去できる。すなわち、
このエッチング領域２０３ａをエッチング中には、図９
（Ｂ）、（Ｃ）の通り、第２のレジスト層２０６の被露
光部２０６ａと非対向の領域にて、第１のレジスト層２
０４が必ず存在し、これがマスクとして機能するからで
ある。
【００７６】さらに、第２のレジスト層２０６の被露光
部２０６ａと非対向の領域では、耐エッチング性を有す
る第２のレジスト層が最初にエッチングされるため、Ａ
ＲＣ材料２０５のエッチング速度に比べて十分に遅くな
り、上記のエッチング領域２０３ａの局所的エッチング
が十分可能となる。
部２０６ａと非対向の領域では、耐エッチング性を有す
る第２のレジスト層が最初にエッチングされるため、Ａ
ＲＣ材料２０５のエッチング速度に比べて十分に遅くな
り、上記のエッチング領域２０３ａの局所的エッチング
が十分可能となる。
【００７７】この第３実施例での寸法制御性は、全面エ
ッチングの際の異方性の依存する。従って、異方性の高
いエッチング方法、例えば、反応性イオンエッチング
（ＲＩＥ）方法、マイクロ波励起によるＥＣＲ（Ｅｌｅ
ｃｔｒｏｎ Ｃｙｃｌｏｃｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ）型のイオン源を用いたエッチング方法等が適してい
る。
ッチングの際の異方性の依存する。従って、異方性の高
いエッチング方法、例えば、反応性イオンエッチング
（ＲＩＥ）方法、マイクロ波励起によるＥＣＲ（Ｅｌｅ
ｃｔｒｏｎ Ｃｙｃｌｏｃｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ）型のイオン源を用いたエッチング方法等が適してい
る。
【００７８】
【図１】本発明の第１実施例に係る半導体製造方法にお
ける膜形成工程を示す概略断面図である。
ける膜形成工程を示す概略断面図である。
【図２】本発明の第１実施例での第の２レジスト層の露
光工程を示す概略断面図である。
光工程を示す概略断面図である。
【図３】本発明の第１実施例での第１のレジスト層の露
光工程を示す概略断面図である。
光工程を示す概略断面図である。
【図４】本発明の第１実施例の被エッチング層のエッチ
ング工程を示す概略断面図である。
ング工程を示す概略断面図である。
【図５】（Ａ）は本発明の第２実施例での第２のレジス
ト層の露光工程を示す概略断面図、（Ｂ）はＡＲＣ材料
のエッチング工程を示す概略断面図、（Ｃ）は第１のレ
ジスト層の露光工程を示す概略断面図である。
ト層の露光工程を示す概略断面図、（Ｂ）はＡＲＣ材料
のエッチング工程を示す概略断面図、（Ｃ）は第１のレ
ジスト層の露光工程を示す概略断面図である。
【図６】本発明の第３実施例での第２のレジスト層の露
光工程を示す概略断面図である。
光工程を示す概略断面図である。
【図７】（Ａ）は本発明の第４実施例での膜形成工程を
示す概略断面図、（Ｂ）は第２のレジスト層の露光工程
を示す概略断面図である。
示す概略断面図、（Ｂ）は第２のレジスト層の露光工程
を示す概略断面図である。
【図８】（Ａ）は本発明の第５実施例での第２のレジス
ト膜の露光工程を示す概略断面図、（Ｂ）はその後実施
される第２のレジスト膜の現像工程を示す概略断面図で
ある。
ト膜の露光工程を示す概略断面図、（Ｂ）はその後実施
される第２のレジスト膜の現像工程を示す概略断面図で
ある。
【図９】（Ａ）〜（Ｃ）はそれぞれ、基板上の薄膜の全
面エッチング工程の進行過程を示す概略断面図である。
面エッチング工程の進行過程を示す概略断面図である。
【図１０】従来技術の露光工程を示す概略断面図であ
る。
る。
【図１１】（Ａ）は他の従来技術の露光工程を示す概略
断面図、（Ｂ）はその後実施される現像工程の概略断面
図である。
断面図、（Ｂ）はその後実施される現像工程の概略断面
図である。
１１、１０１、２０１ 基板 １２、１０２、２０２ アルミニウム配線 １３、１０３、２０３ 被エッチング層 １３ａ、１０３ａ、２０３ａ エッチング領域 １４、１０４、２０４ 第１のレジスト層 １４ａ、１０４ａ パターン領域 １５、３０、１０５、２０５ ＡＲＣ材料 １５ａ、１０５ａ パターン領域 １６、１０６、２０６ 第２のレジスト層 １６ａ、１０６ａ、２０６ａ 被露光部 ２０、１０７、２０７ マスク ４０ ＣＥＣＣ膜 ４０ａ 透明領域
Claims (8)
- 【請求項１】 段差部を含む領域を覆って被エッチング
層を形成する工程と、 前記被エッチング層上に、第１の露光光により感光され
る材料より成る第１のレジスト層を、１．５μｍ以下の
膜厚にて形成し、前記段差部を反映して前記被エッチン
グ層に生ずる段差高さの７０％以上を緩和させて、前記
第１のレジスト層の表面を平坦化する工程と、 前記第１のレジスト層上に、第２の露光光に対して低反
射率の非反射層を、０．２μｍ以下の厚さにて形成する
工程と、 前記非反射層上に、前記第２の露光光により感光される
材料より成る第２のレジスト層を形成する工程と、 前記第２のレジスト層を前記第２の露光光により露光
し、その後現像して、前記第２のレジスト層にパターン
を形成する工程と、 前記非反射層に、前記第２のレジスト層の前記パターン
と実質的に同一のパターンを形成する工程と、 前記第２のレジスト層及び前記非反射層をマスクとして
前記第１の露光光により全面露光し、その後現像するこ
とで、前記第１のレジスト層に、前記第２のレジスト層
の前記パターンと実質的に同一のパターンを形成する工
程と、 その後、少なくとも前記第１のレジスト層をマスクとし
て、被エッチング層を局所的にエッチングする工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 段差部を含む領域を覆って被エッチング
層を形成する工程と、 前記被エッチング層上に、第１の露光光により感光され
る材料より成る第１のレジスト層を、前記段差部の高さ
の２倍未満の膜厚にて形成し、前記段差部を反映して前
記被エッチング層に生ずる段差高さの７０％以上を緩和
させて、前記第１のレジスト層の表面を平坦化する工程
と、 前記第１のレジスト層上に、第２の露光光に対して低反
射率の非反射層を、０．２μｍ以下の厚さにて形成する
工程と、 前記非反射層上に、前記第２の露光光により感光される
材料より成る第２のレジスト層を形成する工程と、 前記第２のレジスト層を前記第２の露光光により露光
し、その後現像して、前記第２のレジスト層にパターン
を形成する工程と、 前記非反射層に、前記第２のレジスト層の前記パターン
と実質的に同一のパターンを形成する工程と、 前記第２のレジスト層及び前記非反射層をマスクとして
前記第１の露光光により全面露光し、その後現像するこ
とで、前記第１のレジスト層に、前記第２のレジスト層
の前記パターンと実質的に同一のパターンを形成する工
程と、 その後、少なくとも前記第１のレジスト層をマスクとし
て、被エッチング層を局所的にエッチングする工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１又は２において、 前記第２のレジスト層上に、他の非反射層を形成する工
程をさらに有し、 前記第２の露光光により前記第２の
レジスト層を露光する際に、前記第２のレジスト層中に
て前記第２の露光光が多重干渉することを防止すること
を特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３において、 前記第２のレジストの前記第２の露光光に対する屈折率
をｎとしたとき、前記他の非反射層の前記第２の露光光
に対する屈折率Ｎをｎより小さくし、 前記第２の露光光の波長をλとしたとき、前記他の非反
射層の厚さｄを、実質的にｄ＝λ／４Ｎとしたことを特
徴とする半導体装置の製造方法。 - 【請求項５】 請求項１又は２において、 前記第２のレジスト層上に、不透明膜を形成する工程を
さらに有し、 前記第２のレジスト層の露光工程では、前記不透明膜の
うち、前記第２の露光光が照射された領域を透明領域に
変化させ、前記不透明膜の前記透明領域を介して、前記
第２の露光光により前記第２のレジスト層を露光するこ
とを特徴とする半導体装置の製造方法。 - 【請求項６】 段差部を含む領域を覆って被エッチング
層を形成する工程と、 前記被エッチング層上に平坦化層を形成して、該平坦化
層の表面をほぼ平坦にする工程と、 前記平坦化層上に、露光光に対して低反射率の非反射層
を形成する工程と、 前記非反射層上に、前記露光光により感光される材料よ
り成るレジスト層を、前記段差部の高さよりも厚く形成
する工程と、 前記レジスト層を前記露光光により露光し、その後現像
して、前記レジスト層を局所的に除去してパターンを形
成する工程と、 その後、前記レジスト層の前記パターンと対応する領域
にて、前記被エッチング層が局所的に除去されるまで、
全面を異方性エッチングする工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項６において、 前記非反射層は、前記レジスト層を介して入射された前
記露光光を透過させ、その透過光を前記平坦化層中に閉
じこめることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項７において、 前記レジスト層の前記露光光に対する屈折率をｎとした
とき、前記非反射層の前記露光光に対する屈折率Ｎをｎ
より小さくし、 前記露光光の波長をλとしとき、前記非反射層の膜厚ｄ
は、実質的にｄ＝λ／２Ｎであることを特徴とする半導
体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7353473A JPH08293462A (ja) | 1995-02-21 | 1995-12-29 | 半導体装置の製造方法 |
| TW085101198A TW317001B (ja) | 1995-02-21 | 1996-01-31 | |
| KR1019960003827A KR100387456B1 (en) | 1995-02-21 | 1996-02-16 | Method for fabricating semiconductor device |
| US08/604,700 US5688365A (en) | 1995-02-21 | 1996-02-21 | Method of making semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-32709 | 1995-02-21 | ||
| JP3270995 | 1995-02-21 | ||
| JP7353473A JPH08293462A (ja) | 1995-02-21 | 1995-12-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293462A true JPH08293462A (ja) | 1996-11-05 |
Family
ID=26371292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7353473A Withdrawn JPH08293462A (ja) | 1995-02-21 | 1995-12-29 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5688365A (ja) |
| JP (1) | JPH08293462A (ja) |
| KR (1) | KR100387456B1 (ja) |
| TW (1) | TW317001B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223325B1 (ko) * | 1995-12-15 | 1999-10-15 | 김영환 | 반도체 장치의 미세패턴 제조방법 |
| KR100223329B1 (ko) * | 1995-12-29 | 1999-10-15 | 김영환 | 반도체 소자의 미세 패턴 제조방법 |
| US5807790A (en) * | 1996-05-07 | 1998-09-15 | Advanced Micro Devices, Inc. | Selective i-line BARL etch process |
| US5871886A (en) * | 1996-12-12 | 1999-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sandwiched middle antireflection coating (SMARC) process |
| JPH10261574A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000089471A (ja) * | 1998-09-14 | 2000-03-31 | Sharp Corp | レジストパターンの形成方法 |
| US6410453B1 (en) | 1999-09-02 | 2002-06-25 | Micron Technology, Inc. | Method of processing a substrate |
| US7070914B2 (en) * | 2002-01-09 | 2006-07-04 | Az Electronic Materials Usa Corp. | Process for producing an image using a first minimum bottom antireflective coating composition |
| US20030215736A1 (en) * | 2002-01-09 | 2003-11-20 | Oberlander Joseph E. | Negative-working photoimageable bottom antireflective coating |
| US7204205B2 (en) * | 2004-06-23 | 2007-04-17 | O'donnell Norman J | Vehicle console pet seat |
| JP5595298B2 (ja) * | 2010-04-06 | 2014-09-24 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4557797A (en) * | 1984-06-01 | 1985-12-10 | Texas Instruments Incorporated | Resist process using anti-reflective coating |
-
1995
- 1995-12-29 JP JP7353473A patent/JPH08293462A/ja not_active Withdrawn
-
1996
- 1996-01-31 TW TW085101198A patent/TW317001B/zh not_active IP Right Cessation
- 1996-02-16 KR KR1019960003827A patent/KR100387456B1/ko not_active IP Right Cessation
- 1996-02-21 US US08/604,700 patent/US5688365A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100387456B1 (en) | 2003-09-13 |
| US5688365A (en) | 1997-11-18 |
| TW317001B (ja) | 1997-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989788A (en) | Method for forming resist patterns having two photoresist layers and an intermediate layer | |
| JP2829555B2 (ja) | 微細レジストパターンの形成方法 | |
| JPH08293462A (ja) | 半導体装置の製造方法 | |
| US4529685A (en) | Method for making integrated circuit devices using a layer of indium arsenide as an antireflective coating | |
| JPH06302539A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11204392A (ja) | 反射防止膜を使用した半導体装置の製造方法 | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| JP2636763B2 (ja) | 半導体装置の製造方法 | |
| JP3620978B2 (ja) | 半導体素子の製造方法 | |
| JPH07201990A (ja) | パターン形成方法 | |
| JPH07287387A (ja) | ハーフトーン型位相シフトマスク及びその製造方法 | |
| KR100283370B1 (ko) | 반도체소자의제조방법 | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| JP3055774B2 (ja) | 半導体装置の製造方法 | |
| JPH10142767A (ja) | パターン形成方法、これに使用されるマスク及びその製造方法 | |
| KR100238212B1 (ko) | 반도체소자의 제조방법 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| KR100380277B1 (ko) | 미세패턴 형성방법 | |
| JP2000040739A (ja) | 半導体装置の製造方法 | |
| EP0740330A2 (en) | Method for reducing the standing wave effect in a photolithography process | |
| JPH0547658A (ja) | ホトリソグラフイーのハレーシヨン防止方法 | |
| JPH08181059A (ja) | 半導体装置の製造方法 | |
| JPH0982596A (ja) | パターン形成方法 | |
| JPH0969479A (ja) | 半導体装置の製造方法 | |
| JPH0574951A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20041022 |