JPH08279610A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08279610A JPH08279610A JP8148695A JP8148695A JPH08279610A JP H08279610 A JPH08279610 A JP H08279610A JP 8148695 A JP8148695 A JP 8148695A JP 8148695 A JP8148695 A JP 8148695A JP H08279610 A JPH08279610 A JP H08279610A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- mosfet
- length
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 安価でかつ高周波特性の良好なＭＯＳＦＥＴ
の提供。 【構成】 不純物がドープされた多結晶シリコンまたは
非晶質シリコンからなる櫛形構造のゲート電極を有し、
このゲート電極のフィンガー長が１２．５μｍ以下であ
る高周波アナログ信号用ＭＯＳＦＥＴを備えていること
を特徴とする。
の提供。 【構成】 不純物がドープされた多結晶シリコンまたは
非晶質シリコンからなる櫛形構造のゲート電極を有し、
このゲート電極のフィンガー長が１２．５μｍ以下であ
る高周波アナログ信号用ＭＯＳＦＥＴを備えていること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
で、特に櫛形構造のゲート電極を有する小信号用高周波
アナログＭＯＳＦＥＴに関する。
で、特に櫛形構造のゲート電極を有する小信号用高周波
アナログＭＯＳＦＥＴに関する。
【０００２】
【従来の技術】近年、製造コストおよび周知のプロセス
が使用できるという点で高周波アナログ信号用シリコン
ＭＯＳＦＥＴの開発が進められている。この高周波アナ
ログ信号用シリコンＭＯＳＦＥＴにおいては、高い利得
を得るためにゲート幅を大きくする必要があり、このた
め図１１に示すようにゲート電極５は櫛形構造のものが
用いられている。すなわち、ゲート電極５を櫛形状に形
成し、櫛の歯と歯の間にソース領域６ａおよびドレイン
領域６ｂを形成し、そしてゲート電極５は歯の両端にお
いて配線層とのコンタクト９をとっている。
が使用できるという点で高周波アナログ信号用シリコン
ＭＯＳＦＥＴの開発が進められている。この高周波アナ
ログ信号用シリコンＭＯＳＦＥＴにおいては、高い利得
を得るためにゲート幅を大きくする必要があり、このた
め図１１に示すようにゲート電極５は櫛形構造のものが
用いられている。すなわち、ゲート電極５を櫛形状に形
成し、櫛の歯と歯の間にソース領域６ａおよびドレイン
領域６ｂを形成し、そしてゲート電極５は歯の両端にお
いて配線層とのコンタクト９をとっている。
【０００３】現在、９００ＭＨｚ以上の高周波アナログ
信号用シリコンＭＯＳＦＥＴとして実現されているのは
移動体通信等に用いられるパワーＭＯＳＦＥＴであっ
て、代表的にはその動作周波数が９００ＭＨｚで、フィ
ンガー長Ｌf が２００〜２５０μｍで、全ゲート幅Ｗｇ
が１ｍｍ〜２ｍｍのものである。
信号用シリコンＭＯＳＦＥＴとして実現されているのは
移動体通信等に用いられるパワーＭＯＳＦＥＴであっ
て、代表的にはその動作周波数が９００ＭＨｚで、フィ
ンガー長Ｌf が２００〜２５０μｍで、全ゲート幅Ｗｇ
が１ｍｍ〜２ｍｍのものである。
【０００４】そして、このようなパワーＭＯＳＦＥＴに
おいては、信号がゲート電極を伝わるときのＲＣ遅延を
できるだけ小さくするため、ゲート電極の材料として高
融点金属や、そのシリサイドを用いてゲート電極を低抵
抗化している。
おいては、信号がゲート電極を伝わるときのＲＣ遅延を
できるだけ小さくするため、ゲート電極の材料として高
融点金属や、そのシリサイドを用いてゲート電極を低抵
抗化している。
【０００５】一方、９００ＭＨｚから２ＧＨｚ帯を使用
する移動体通信（携帯電話機）の送受信機には小信号増
幅素子としてＧａＡｓからなるＭＥＳＦＥＴやバイポー
ラトランジスタが用いられている。小信号用高周波アナ
ログシリコンＭＯＳＦＥＴは、相互コンダクタンスが低
かったため十分な高周波特性が得られなかった。ところ
が近年の微細化により相互コンダクタンスが向上されつ
つある。
する移動体通信（携帯電話機）の送受信機には小信号増
幅素子としてＧａＡｓからなるＭＥＳＦＥＴやバイポー
ラトランジスタが用いられている。小信号用高周波アナ
ログシリコンＭＯＳＦＥＴは、相互コンダクタンスが低
かったため十分な高周波特性が得られなかった。ところ
が近年の微細化により相互コンダクタンスが向上されつ
つある。
【０００６】
【発明が解決しようとする課題】一方、移動体通信の一
層の普及のためには安価な送受信機が求められている
が、ＧａＡｓからなるＭＥＳＦＥＴやバイポーラトラン
ジスタはＭＯＳＦＥＴに比べて値段が高いため、送受信
機のコストが下がらないという問題があった。
層の普及のためには安価な送受信機が求められている
が、ＧａＡｓからなるＭＥＳＦＥＴやバイポーラトラン
ジスタはＭＯＳＦＥＴに比べて値段が高いため、送受信
機のコストが下がらないという問題があった。
【０００７】また移動体通信は将来的にはその使用周波
数は２ＧＨｚ程度となることが予想されている。
数は２ＧＨｚ程度となることが予想されている。
【０００８】本発明は上記事情を考慮してなされたもの
であって、安価でかつ２ＧＨｚ程度の高周波信号に対し
ても高い電力利得を実現することのできる小信号用高周
波アナログＭＯＳＦＥＴを備えた半導体装置を提供する
ことを目的とする。
であって、安価でかつ２ＧＨｚ程度の高周波信号に対し
ても高い電力利得を実現することのできる小信号用高周
波アナログＭＯＳＦＥＴを備えた半導体装置を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明による半導体装置
の第１の態様は不純物がドープされた多結晶シリコンま
たは非晶質シリコンからなる櫛形構造のゲート電極を有
し、このゲート電極のフィンガー長が１２．５μｍ以下
である高周波アナログ信号用ＭＯＳＦＥＴを備えている
ことを特徴とする。
の第１の態様は不純物がドープされた多結晶シリコンま
たは非晶質シリコンからなる櫛形構造のゲート電極を有
し、このゲート電極のフィンガー長が１２．５μｍ以下
である高周波アナログ信号用ＭＯＳＦＥＴを備えている
ことを特徴とする。
【００１０】本発明による半導体装置の第２の態様は、
第１の態様の半導体装置において、上記ＭＯＳＦＥＴは
ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構
造のＭＯＳＦＥＴであることを特徴とする。
第１の態様の半導体装置において、上記ＭＯＳＦＥＴは
ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構
造のＭＯＳＦＥＴであることを特徴とする。
【００１１】本発明による半導体装置の第３の態様は、
第１の態様の半導体装置において、上記ＭＯＳＦＥＴは
ｎＭＯＳＦＥＴであって、ゲート長が０．４μｍである
ことを特徴とする。
第１の態様の半導体装置において、上記ＭＯＳＦＥＴは
ｎＭＯＳＦＥＴであって、ゲート長が０．４μｍである
ことを特徴とする。
【００１２】
【作用】上述のように構成された本発明の第１の態様の
半導体装置は実験結果から２ＧＨｚ程度の高周波信号に
対しても高い電力利得を得ることができ、またゲート電
極を多結晶シリコンまたは非晶質シリコンで形成したこ
とにより安価なものとすることができる。
半導体装置は実験結果から２ＧＨｚ程度の高周波信号に
対しても高い電力利得を得ることができ、またゲート電
極を多結晶シリコンまたは非晶質シリコンで形成したこ
とにより安価なものとすることができる。
【００１３】また本発明の第２の態様の半導体装置は第
１の態様の半導体装置と同様の効果を有するとともに、
ＬＤＤ構造であることにより、より良好な高周波特性を
得ることができる。
１の態様の半導体装置と同様の効果を有するとともに、
ＬＤＤ構造であることにより、より良好な高周波特性を
得ることができる。
【００１４】また本発明の第３の態様の半導体装置は第
１の態様の半導体装置と同様の作用効果を有するととも
にゲート長を０．４μｍ以下としたことおよび実験結果
から良好な雑音特性を得ることができかつ消費電力を低
くすることができる。
１の態様の半導体装置と同様の作用効果を有するととも
にゲート長を０．４μｍ以下としたことおよび実験結果
から良好な雑音特性を得ることができかつ消費電力を低
くすることができる。
【００１５】
【実施例】本発明による小信号用高周波アナログＭＯＳ
ＦＥＴの第１の実施例を図１を参照して説明する。この
実施例のＭＯＳＦＥＴは図１１に示すような櫛形構造の
ゲート電極５を有するｎＭＯＳＦＥＴであって、ゲート
電極は不純物がドープされた多結晶シリコンまたは非晶
質シリコンから形成されている。そしてゲート電極５の
フィンガー長Ｌf は１２．５μｍ以下である。またドレ
イン構造はＬＤＤ構造を採用している。
ＦＥＴの第１の実施例を図１を参照して説明する。この
実施例のＭＯＳＦＥＴは図１１に示すような櫛形構造の
ゲート電極５を有するｎＭＯＳＦＥＴであって、ゲート
電極は不純物がドープされた多結晶シリコンまたは非晶
質シリコンから形成されている。そしてゲート電極５の
フィンガー長Ｌf は１２．５μｍ以下である。またドレ
イン構造はＬＤＤ構造を採用している。
【００１６】本発明者は従来２００〜２５０μｍとして
いたフィンガー長Ｌf を数十μｍ程度に変更すること
で、周波数特性および総利得がどのように変化するかを
試み測定を行った。
いたフィンガー長Ｌf を数十μｍ程度に変更すること
で、周波数特性および総利得がどのように変化するかを
試み測定を行った。
【００１７】今、ゲート長Ｌg が０．１８μｍ、全ゲー
ト幅Ｗg が２００μｍのＭＯＳＦＥＴにおいて、フィン
ガー長Ｌf を２５μｍ、１２．５μｍ、５μｍとした場
合の電力利得（ＭＳＧ（Maximum Stable Gain ）とＭＡ
Ｇ（Maximum Availalble Gain ））の周波数依存性の実
験結果を図１に示す。なお、このとき、ドレイン電圧Ｖ
d は２Ｖであり、ゲート電圧Ｖg は相互コンダクタンス
ｇm が最大となるときの電圧である。なお、以下の実験
結果ではすべてゲート電極は不純物がドープされた多結
晶シリコンまたは非晶質シリコンから形成されている。
なお、不純物濃度は５×１０20ｃｍ-3程度である。図１
に示す実験結果から分かるようにフィンガー長Ｌf が１
２．５μｍ以下では２ＧＨｚでの電力利得はフィンガー
長に依らず、ほぼ一定の値（１８ｄＢ）を取る。そして
フィンガー長Ｌf が１２．５μｍ以下では、３．３ＧＨ
ｚまでＭＳＧを得ることができる。上述の実験において
ゲート長Ｌg を変えた場合は図１に示すグラフは上下に
平行移動するだけで、不安定になる（ＭＳＧからＭＡＧ
の領域に移る）周波数は一定となる。また上記実施例に
おいてはｎＭＯＳＦＥＴについて説明したが、ｐＭＯＳ
ＦＥＴでも同様の特性を有していると思われる。
ト幅Ｗg が２００μｍのＭＯＳＦＥＴにおいて、フィン
ガー長Ｌf を２５μｍ、１２．５μｍ、５μｍとした場
合の電力利得（ＭＳＧ（Maximum Stable Gain ）とＭＡ
Ｇ（Maximum Availalble Gain ））の周波数依存性の実
験結果を図１に示す。なお、このとき、ドレイン電圧Ｖ
d は２Ｖであり、ゲート電圧Ｖg は相互コンダクタンス
ｇm が最大となるときの電圧である。なお、以下の実験
結果ではすべてゲート電極は不純物がドープされた多結
晶シリコンまたは非晶質シリコンから形成されている。
なお、不純物濃度は５×１０20ｃｍ-3程度である。図１
に示す実験結果から分かるようにフィンガー長Ｌf が１
２．５μｍ以下では２ＧＨｚでの電力利得はフィンガー
長に依らず、ほぼ一定の値（１８ｄＢ）を取る。そして
フィンガー長Ｌf が１２．５μｍ以下では、３．３ＧＨ
ｚまでＭＳＧを得ることができる。上述の実験において
ゲート長Ｌg を変えた場合は図１に示すグラフは上下に
平行移動するだけで、不安定になる（ＭＳＧからＭＡＧ
の領域に移る）周波数は一定となる。また上記実施例に
おいてはｎＭＯＳＦＥＴについて説明したが、ｐＭＯＳ
ＦＥＴでも同様の特性を有していると思われる。
【００１８】なお、上記実施例においては、全ゲート幅
Ｗｇが２００μｍ、フィンガー長Ｌf が１２．５μｍで
あるため、ゲート電極５の本数Ｎ（図１１参照）は１６
（＝２００÷１２．５）本であってコンタクト９の個数
は１７（＝Ｎ＋１）個となる。このようにコンタクト９
の個数が多い場合（例えば５個以上の場合）は、コンタ
クト９と基板との間の寄生容量の合計値が大きくなって
高周波特性が悪くなるおそれがある。このため図１２
（ａ）に示すようにゲート電極５を、例えばＬＯＣＯＳ
法等で形成した厚い絶縁膜３（素子分離絶縁膜でも良
い）まで延長し、この厚い絶縁膜上のゲート電極５にコ
ンタクト９を形成した方が良い。なお図１２（ｂ）はゲ
ート電極５の平面図であり、従来の高周波アナログ信号
用ＭＯＳＦＥＴにおいては図１２（ｃ）に示すようにコ
ンタクト９と基板１との間には薄いゲート絶縁膜４しか
設けられていない。
Ｗｇが２００μｍ、フィンガー長Ｌf が１２．５μｍで
あるため、ゲート電極５の本数Ｎ（図１１参照）は１６
（＝２００÷１２．５）本であってコンタクト９の個数
は１７（＝Ｎ＋１）個となる。このようにコンタクト９
の個数が多い場合（例えば５個以上の場合）は、コンタ
クト９と基板との間の寄生容量の合計値が大きくなって
高周波特性が悪くなるおそれがある。このため図１２
（ａ）に示すようにゲート電極５を、例えばＬＯＣＯＳ
法等で形成した厚い絶縁膜３（素子分離絶縁膜でも良
い）まで延長し、この厚い絶縁膜上のゲート電極５にコ
ンタクト９を形成した方が良い。なお図１２（ｂ）はゲ
ート電極５の平面図であり、従来の高周波アナログ信号
用ＭＯＳＦＥＴにおいては図１２（ｃ）に示すようにコ
ンタクト９と基板１との間には薄いゲート絶縁膜４しか
設けられていない。
【００１９】また、より良い高周波特性を得るためには
ＭＯＳＦＥＴは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造が望ましい。
ＭＯＳＦＥＴは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造が望ましい。
【００２０】以上説明した実験結果から分かるように、
本実施例のＭＯＳＦＥＴはフィンガー長Ｌf を１２．５
μｍ以下にしたことにより、２ＧＨｚ程度の高周波信号
に対して安定した高い電力利得を得ることができる。ま
たゲート電極は多結晶シリコンまたは非晶質シリコンか
ら形成されているので高融点金属等で形成する場合に比
べて製造コストを低くすることができる。
本実施例のＭＯＳＦＥＴはフィンガー長Ｌf を１２．５
μｍ以下にしたことにより、２ＧＨｚ程度の高周波信号
に対して安定した高い電力利得を得ることができる。ま
たゲート電極は多結晶シリコンまたは非晶質シリコンか
ら形成されているので高融点金属等で形成する場合に比
べて製造コストを低くすることができる。
【００２１】次に本発明による小信号用高周波アナログ
ＭＯＳＦＥＴの第２の実施例を図２乃至図１０を参照し
て説明する。この実施例のＭＯＳＦＥＴは第１の実施例
のＭＯＳＦＥＴにおいて、ゲート長Ｌg を０．４μｍ以
下としたものである。
ＭＯＳＦＥＴの第２の実施例を図２乃至図１０を参照し
て説明する。この実施例のＭＯＳＦＥＴは第１の実施例
のＭＯＳＦＥＴにおいて、ゲート長Ｌg を０．４μｍ以
下としたものである。
【００２２】今、フィンガー長Ｌf が５μｍ、全ゲート
幅Ｗg が２００μｍのＭＯＳＦＥＴにおいて、ドレイン
電流Ｉd および遮断周波数ｆt のゲート長Ｌg 依存性の
実験結果を図２に示す。なおこのとき、ドレイン電圧Ｖ
d は２Ｖであり、ゲート電圧Ｖg は相互コンダクタンス
ｇm が最大となるときの電圧である。図２に示す実験結
果から分かるようにゲート長Ｌg が０．４μｍ以下では
ドレイン電流Ｉd はほぼ一定であり、同じ消費電力で、
より高い遮断周波数ｆt を実現できる。したがってゲー
ト電圧を下げてドレイン電流を絞った領域で使用すれば
消費電力を小さくすることができる。具体的には電源電
圧を−５Ｖから−３Ｖまで落とすことができる。
幅Ｗg が２００μｍのＭＯＳＦＥＴにおいて、ドレイン
電流Ｉd および遮断周波数ｆt のゲート長Ｌg 依存性の
実験結果を図２に示す。なおこのとき、ドレイン電圧Ｖ
d は２Ｖであり、ゲート電圧Ｖg は相互コンダクタンス
ｇm が最大となるときの電圧である。図２に示す実験結
果から分かるようにゲート長Ｌg が０．４μｍ以下では
ドレイン電流Ｉd はほぼ一定であり、同じ消費電力で、
より高い遮断周波数ｆt を実現できる。したがってゲー
ト電圧を下げてドレイン電流を絞った領域で使用すれば
消費電力を小さくすることができる。具体的には電源電
圧を−５Ｖから−３Ｖまで落とすことができる。
【００２３】次に、フィンガー長Ｌf が５μｍ、全ゲー
ト幅Ｗg が２００μｍのｎＭＯＳＦＥＴおよびｐＭＯＳ
ＦＥＴのゲート長Ｌg を変えたときの、遮断周波数ｆt
のドレイン電流依存性の実験結果を図３（ａ）および
（ｂ）に示す。なお、このときのｎＭＯＳＦＥＴのドレ
イン電圧Ｖd は２Ｖであり、ｐＭＯＳＦＥＴのドレイン
電圧Ｖd は−２Ｖである。この図３に示す実験結果から
分かるように、フィンガー長を５μｍとしてゲート長の
微細化を進めていくにしたがって、少ないドレイン電流
でも優れた高周波特性が得られることが分かる。
ト幅Ｗg が２００μｍのｎＭＯＳＦＥＴおよびｐＭＯＳ
ＦＥＴのゲート長Ｌg を変えたときの、遮断周波数ｆt
のドレイン電流依存性の実験結果を図３（ａ）および
（ｂ）に示す。なお、このときのｎＭＯＳＦＥＴのドレ
イン電圧Ｖd は２Ｖであり、ｐＭＯＳＦＥＴのドレイン
電圧Ｖd は−２Ｖである。この図３に示す実験結果から
分かるように、フィンガー長を５μｍとしてゲート長の
微細化を進めていくにしたがって、少ないドレイン電流
でも優れた高周波特性が得られることが分かる。
【００２４】次にフィンガー長Ｌf が５μｍ、全ゲート
幅Ｗg が２００μｍのＭＯＳＦＥＴにおいて、ゲート長
Ｌg が０．０９μｍのｎＭＯＳＦＥＴおよびゲート長Ｌ
g が０．１３μｍのｐＭＯＳＦＥＴのドレイン電流と相
互コンダクタンスのゲート電圧依存性の実験結果を図４
（ａ）および（ｂ）に示す。なお、このときｎＭＯＳＦ
ＥＴには２Ｖの、ｐＭＯＳＦＥＴには−２Ｖのドレイン
電圧が印加されている。
幅Ｗg が２００μｍのＭＯＳＦＥＴにおいて、ゲート長
Ｌg が０．０９μｍのｎＭＯＳＦＥＴおよびゲート長Ｌ
g が０．１３μｍのｐＭＯＳＦＥＴのドレイン電流と相
互コンダクタンスのゲート電圧依存性の実験結果を図４
（ａ）および（ｂ）に示す。なお、このときｎＭＯＳＦ
ＥＴには２Ｖの、ｐＭＯＳＦＥＴには−２Ｖのドレイン
電圧が印加されている。
【００２５】この図４に示す実験結果から分かるように
ゲート電極の微細化によりフィンガー長が５μｍのｎＭ
ＯＳＦＥＴで５００ｍｓ／ｍｍ以上、ｐＭＯＳＦＥＴで
も約３００ｍｓ／ｍｍの高い電流駆動力が実現できる。
ゲート電極の微細化によりフィンガー長が５μｍのｎＭ
ＯＳＦＥＴで５００ｍｓ／ｍｍ以上、ｐＭＯＳＦＥＴで
も約３００ｍｓ／ｍｍの高い電流駆動力が実現できる。
【００２６】次に図４に示す実験に用いたｎＭＯＳＦＥ
ＴとｐＭＯＳＦＥＴの電流ゲインの周波数依存性の実験
結果を図５に示す。なおこのときのゲート電圧は相互コ
ンダクタンスｇm が最大となるときの電圧である。この
図５に示す実験結果から分かるようにｎＭＯＳＦＥＴで
は６５．２ＧＨｚ、ｐＭＯＳＦＥＴでは３１．１ＧＨｚ
という高い遮断周波数（電流ゲインが零になる周波数）
を得ることが可能となり、シリコンバイポーラトランジ
スタと同等の高周波特性を得ることができる。
ＴとｐＭＯＳＦＥＴの電流ゲインの周波数依存性の実験
結果を図５に示す。なおこのときのゲート電圧は相互コ
ンダクタンスｇm が最大となるときの電圧である。この
図５に示す実験結果から分かるようにｎＭＯＳＦＥＴで
は６５．２ＧＨｚ、ｐＭＯＳＦＥＴでは３１．１ＧＨｚ
という高い遮断周波数（電流ゲインが零になる周波数）
を得ることが可能となり、シリコンバイポーラトランジ
スタと同等の高周波特性を得ることができる。
【００２７】次に図３に示す実験に用いたｎＭＯＳＦＥ
Ｔ、すなわちゲート長Ｌg が０．５６μｍ、０．２６μ
ｍ、０．１５μｍ、０．０９μｍのｎＭＯＳＦＥＴの遮
断周波数のドレイン電圧依存性の実験結果を図６に示
す。なお、このときのゲート電圧は相互コンダクタンス
ｇm が最大となるときの電圧である。この図６に示す実
験結果から分かるように、ゲート長を０．０９μｍまで
微細化するとドレイン電圧が０．５Ｖの場合でも約５０
ＧＨｚという極めて高い遮断周波数を得ることができ、
電源電圧の低電圧化に対してもＭＯＳＦＥＴで対応する
ことができる。
Ｔ、すなわちゲート長Ｌg が０．５６μｍ、０．２６μ
ｍ、０．１５μｍ、０．０９μｍのｎＭＯＳＦＥＴの遮
断周波数のドレイン電圧依存性の実験結果を図６に示
す。なお、このときのゲート電圧は相互コンダクタンス
ｇm が最大となるときの電圧である。この図６に示す実
験結果から分かるように、ゲート長を０．０９μｍまで
微細化するとドレイン電圧が０．５Ｖの場合でも約５０
ＧＨｚという極めて高い遮断周波数を得ることができ、
電源電圧の低電圧化に対してもＭＯＳＦＥＴで対応する
ことができる。
【００２８】次に図３に示す実験に用いたゲート長Ｌg
が０．５６μｍ、０．２６μｍ、０．１５μｍ、０．０
９μｍのｎＭＯＳＦＥＴのドレイン電圧を変えた場合の
消費電力と遮断周波数の関係を実験によって求めた結果
を図７に示す。この図７に示す実験結果から分かるよう
にドレイン電圧を２Ｖから０．５Ｖにすることで消費電
力を約１桁下げることが可能である。
が０．５６μｍ、０．２６μｍ、０．１５μｍ、０．０
９μｍのｎＭＯＳＦＥＴのドレイン電圧を変えた場合の
消費電力と遮断周波数の関係を実験によって求めた結果
を図７に示す。この図７に示す実験結果から分かるよう
にドレイン電圧を２Ｖから０．５Ｖにすることで消費電
力を約１桁下げることが可能である。
【００２９】次にゲート長Ｌg が０．１５μｍ、フィン
ガー長Ｌf が５μｍ、全ゲート幅Ｗg が２００μｍのｎ
ＭＯＳＦＥＴの入力インピーダンスを変えたときの最小
雑音指数とこのときの電力利得のドレイン電流依存性の
実験結果を図８に示す。なお、このときゲート電圧Ｖg
は２Ｖであり、動作周波数は２ＧＨｚである。この図８
から分かるように比較的抵抗率の高い多結晶シリコンま
たは非晶質シリコンのゲート電極を用いた場合でも雑音
指数が１．５ｄＢ以下という良好な値を得ることができ
る。
ガー長Ｌf が５μｍ、全ゲート幅Ｗg が２００μｍのｎ
ＭＯＳＦＥＴの入力インピーダンスを変えたときの最小
雑音指数とこのときの電力利得のドレイン電流依存性の
実験結果を図８に示す。なお、このときゲート電圧Ｖg
は２Ｖであり、動作周波数は２ＧＨｚである。この図８
から分かるように比較的抵抗率の高い多結晶シリコンま
たは非晶質シリコンのゲート電極を用いた場合でも雑音
指数が１．５ｄＢ以下という良好な値を得ることができ
る。
【００３０】次にフィンガー長Ｌf が５μｍ、全ゲート
幅Ｗg が２００μｍのｎＭＯＳＦＥＴとｐＭＯＳＦＥＴ
の、利得、ドレイン電流（ｍＡ／ｍｍ）、および最小雑
音指数（ｄＢ）のゲート長依存性の実験結果を図９
（ａ）および（ｂ）に示す。なお、このときｎＭＯＳＦ
ＥＴには２Ｖ、ｐＭＯＳＦＥＴには−２Ｖのドレイン電
圧が印加されており各々のゲート電圧Ｖg は各々の相互
コンダクタンスが最大となる電圧であり、動作周波数は
２ＧＨｚである。また電力利得は雑音が最小となる入力
インピーダンスにおける値である。この図９に示す実験
結果から分かるようにｎＭＯＳＦＥＴでゲート長Ｌg が
０．４μｍ以下の場合は最小雑音指数は２ｄＢ以下、電
力利得は１３ｄＢ、ドレイン電流は０．２５（ｍＡ／ｍ
ｍ）〜０．３となり、良好な特性を得ることができる。
幅Ｗg が２００μｍのｎＭＯＳＦＥＴとｐＭＯＳＦＥＴ
の、利得、ドレイン電流（ｍＡ／ｍｍ）、および最小雑
音指数（ｄＢ）のゲート長依存性の実験結果を図９
（ａ）および（ｂ）に示す。なお、このときｎＭＯＳＦ
ＥＴには２Ｖ、ｐＭＯＳＦＥＴには−２Ｖのドレイン電
圧が印加されており各々のゲート電圧Ｖg は各々の相互
コンダクタンスが最大となる電圧であり、動作周波数は
２ＧＨｚである。また電力利得は雑音が最小となる入力
インピーダンスにおける値である。この図９に示す実験
結果から分かるようにｎＭＯＳＦＥＴでゲート長Ｌg が
０．４μｍ以下の場合は最小雑音指数は２ｄＢ以下、電
力利得は１３ｄＢ、ドレイン電流は０．２５（ｍＡ／ｍ
ｍ）〜０．３となり、良好な特性を得ることができる。
【００３１】次にゲート長Ｌg が０．１８μｍ、全ゲー
ト幅Ｗg が２００μｍのｎＭＯＳＦＥＴおよびｐＭＯＳ
ＦＥＴの最小雑音指数のフィンガー長依存性の実験結果
を図１０に示す。この図１０から分かるようにフィンガ
ー長を短くすることで、抵抗の高い多結晶シリコンや非
晶質シリコンを用いてゲート電極を形成しても良好な低
雑音特性を実現することができる。
ト幅Ｗg が２００μｍのｎＭＯＳＦＥＴおよびｐＭＯＳ
ＦＥＴの最小雑音指数のフィンガー長依存性の実験結果
を図１０に示す。この図１０から分かるようにフィンガ
ー長を短くすることで、抵抗の高い多結晶シリコンや非
晶質シリコンを用いてゲート電極を形成しても良好な低
雑音特性を実現することができる。
【００３２】以上の実験結果から第２の実施例のｎＭＯ
ＳＦＥＴは、フィンガー長Ｌf を１２．５μｍ以下に
し、かつゲート長Ｌg を０．４μｍ以下としたことによ
り、２ＧＨｚ程度の高周波信号に対して高い電力利得を
得ることができるとともに良好な雑音特性を得ることが
でき、更に消費電力を低くすることができる。また、ゲ
ート電極を多結晶シリコンまたは非晶質シリコンで形成
したことにより低抵抗の高融点金属等で形成する場合に
比べて製造コストを低くすることができる。
ＳＦＥＴは、フィンガー長Ｌf を１２．５μｍ以下に
し、かつゲート長Ｌg を０．４μｍ以下としたことによ
り、２ＧＨｚ程度の高周波信号に対して高い電力利得を
得ることができるとともに良好な雑音特性を得ることが
でき、更に消費電力を低くすることができる。また、ゲ
ート電極を多結晶シリコンまたは非晶質シリコンで形成
したことにより低抵抗の高融点金属等で形成する場合に
比べて製造コストを低くすることができる。
【００３３】
【発明の効果】以上のべたように本発明によれば、安価
でかつ、２ＧＨｚ程度の高周波信号に対しても高い電力
利得を得ることができる。
でかつ、２ＧＨｚ程度の高周波信号に対しても高い電力
利得を得ることができる。
【図１】本発明の第１の実施例の周波数特性の実験結果
を示す特性グラフ。
を示す特性グラフ。
【図２】遮断周波数およびドレイン電流のゲート長依存
性を示す特性グラフ。
性を示す特性グラフ。
【図３】遮断周波数とドレイン電流との関係を示すグラ
フ。
フ。
【図４】ドレイン電流および相互コンダクタンスのゲー
ト電圧依存性を示すグラフ。
ト電圧依存性を示すグラフ。
【図５】電流ゲインと動作周波数との関係を示すグラ
フ。
フ。
【図６】遮断周波数とドレイン電圧との関係を示すグラ
フ。
フ。
【図７】遮断周波数と消費電力との関係を示すグラフ。
【図８】最小雑音指数および電力利得のドレイン電流依
存性を示すグラフ。
存性を示すグラフ。
【図９】最小雑音指数、ドレイン電流、電力利得のゲー
ト長依存性を示すグラフ。
ト長依存性を示すグラフ。
【図１０】最小雑音指数とフィンガー長との関係を示す
グラフ。
グラフ。
【図１１】櫛形構造のゲート電極を有するＭＯＳＦＥＴ
の平面図。
の平面図。
【図１２】ゲート電極とコンタクトとの位置を説明する
説明図。
説明図。
１ 半導体基板（シリコン基板） ３ 素子分離膜 ５ ゲート電極 ６ａ ソース領域 ６ｂ ドレイン領域 ９ コンタクト
Claims (3)
- 【請求項１】不純物がドープされた多結晶シリコンまた
は非晶質シリコンからなる櫛形構造のゲート電極を有
し、このゲート電極のフィンガー長が１２．５μｍ以下
である高周波アナログ信号用ＭＯＳＦＥＴを備えている
ことを特徴とする半導体装置。 - 【請求項２】前記ＭＯＳＦＥＴはＬＤＤ構造のＭＯＳＦ
ＥＴであることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】前記ＭＯＳＦＥＴはｎＭＯＳＦＥＴであっ
て、ゲート長が０．４μｍであることを特徴とする請求
項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148695A JPH08279610A (ja) | 1995-04-06 | 1995-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148695A JPH08279610A (ja) | 1995-04-06 | 1995-04-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279610A true JPH08279610A (ja) | 1996-10-22 |
Family
ID=13747742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8148695A Pending JPH08279610A (ja) | 1995-04-06 | 1995-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08279610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040011016A (ko) * | 2002-07-26 | 2004-02-05 | 동부전자 주식회사 | 알에프 반도체소자 제조방법 |
-
1995
- 1995-04-06 JP JP8148695A patent/JPH08279610A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040011016A (ko) * | 2002-07-26 | 2004-02-05 | 동부전자 주식회사 | 알에프 반도체소자 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789298A (en) | High performance mosfet structure having asymmetrical spacer formation and method of making the same | |
| US5717241A (en) | Gate controlled lateral bipolar junction transistor | |
| EP0845815A2 (en) | Semiconductor device, method of designing the same and semiconductor integrated circuit device | |
| JPH1126776A (ja) | デュアルゲートｆｅｔ及びデュアルゲートｆｅｔを使用した高周波回路 | |
| JP2003158198A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH11308059A (ja) | 高周波増幅装置 | |
| US5841168A (en) | High performance asymmetrical MOSFET structure and method of making the same | |
| US6734509B2 (en) | Semiconductor integrated circuit | |
| US4709251A (en) | Double Schottky-gate field effect transistor | |
| US7045412B2 (en) | Field-effect type semiconductor device for power amplifier | |
| US20090002084A1 (en) | Oscillator | |
| JPH06334445A (ja) | 半導体集積回路 | |
| US7589007B2 (en) | MESFETs integrated with MOSFETs on common substrate and methods of forming the same | |
| JPH09148587A (ja) | 半導体装置 | |
| KR910010060B1 (ko) | 반도체장치와 그 사용방법 | |
| KR100644980B1 (ko) | 화합물 반도체 스위치 회로 장치 | |
| EP1058949B1 (en) | Rf mos transistor | |
| JP2839375B2 (ja) | 半導体集積回路装置 | |
| US7696572B2 (en) | Split source RF MOSFET device | |
| JP3075831B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH05143535A (ja) | 半導体集積回路 | |
| JPH08279610A (ja) | 半導体装置 | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| JPH11283994A (ja) | マルチフィンガー型電界効果トランジスタ | |
| EP0818819A1 (en) | Improvements in or relating to semiconductor devices |