JPH08265056A - Tuning amplifier - Google Patents
Tuning amplifierInfo
- Publication number
- JPH08265056A JPH08265056A JP7097487A JP9748795A JPH08265056A JP H08265056 A JPH08265056 A JP H08265056A JP 7097487 A JP7097487 A JP 7097487A JP 9748795 A JP9748795 A JP 9748795A JP H08265056 A JPH08265056 A JP H08265056A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- amplifier
- tuning
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、集積化が容易な同調
増幅器に関し、特に、同調周波数と最大減衰量とを互い
に干渉することなく、任意に調整し得る同調増幅器に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tuning amplifier which can be easily integrated, and more particularly to a tuning amplifier which can arbitrarily adjust the tuning frequency and the maximum attenuation without interfering with each other.
【0002】[0002]
【従来の技術】同調増幅器として従来より能動素子およ
びリアクタンス素子を使用した各種の増幅回路が提案さ
れ実用化されている。2. Description of the Related Art Conventionally, various types of amplifier circuits using active elements and reactance elements have been proposed and put into practical use as tuning amplifiers.
【0003】[0003]
【発明が解決しようとする課題】従来の同調増幅器にお
いては、同調周波数を調整すると、LC回路に依存する
Qと利得が変化し、最大減衰量を調整すると同調周波数
が変化したり、また、図21の特性曲線AおよびBに示
すように、最大減衰量を調整すると同調周波数における
利得が変化するので、同調周波数、同調周波数における
利得、最大減衰量C1、C2を互いに干渉しあうことな
く調整することは極めて困難であった。In the conventional tuning amplifier, when the tuning frequency is adjusted, the Q and gain depending on the LC circuit are changed, and when the maximum attenuation is adjusted, the tuning frequency is changed. As shown by the characteristic curves A and B of No. 21, since the gain at the tuning frequency changes when the maximum attenuation amount is adjusted, the tuning frequency, the gain at the tuning frequency, and the maximum attenuation amounts C1 and C2 are adjusted without interfering with each other. It was extremely difficult.
【0004】さらに、同調周波数および最大減衰量を調
整し得る同調増幅器を集積回路によって形成することも
困難であった。Further, it has been difficult to form a tuning amplifier capable of adjusting the tuning frequency and the maximum attenuation amount by an integrated circuit.
【0005】そこで、この発明は、このような課題を解
決するために考えられたものである。Therefore, the present invention was devised to solve such a problem.
【0006】[0006]
【課題を解決するための手段】上述した課題を解決する
ために、この発明の同調増幅器は、入力端子に入力され
る交流信号が一方端に入力される入力側インピーダンス
素子と、帰還信号が一方端に入力される帰還側インピー
ダンス素子とを含んでおり、前記入力端子に入力される
交流信号と前記帰還信号とを加算する加算回路と、反転
入力端子に第1の抵抗の一方端が接続された差動入力増
幅器と、前記差動入力増幅器の反転入力端子と出力端子
との間に接続された第2の抵抗と、前記第1の抵抗の他
方端に接続された第3の抵抗およびキャパシタからなる
直列回路とを含み、前記第3の抵抗および前記キャパシ
タの接続部を前記差動入力増幅器の非反転入力端子に接
続した2つの移相回路と、入力される交流信号の位相を
反転して出力する位相反転回路と、を備え、前記2つの
移相回路および位相反転回路のそれぞれを縦続接続し、
これら縦続接続された複数の回路の中の初段の回路に対
して前記加算回路によって加算された信号を入力すると
とにも、最終段の回路から出力される信号を前記帰還信
号として前記帰還側インピーダンス素子の一方端に入力
し、これら複数の回路のいずれかの出力を同調信号とし
て取り出すことを特徴とする。In order to solve the above-mentioned problems, the tuning amplifier of the present invention has an input side impedance element to which an AC signal input to an input terminal is input at one end and a feedback signal to one side. An adder circuit including a feedback-side impedance element that is input to an end, and an addition circuit that adds the AC signal input to the input terminal and the feedback signal, and one end of the first resistor is connected to the inverting input terminal. Differential input amplifier, a second resistor connected between the inverting input terminal and the output terminal of the differential input amplifier, and a third resistor and a capacitor connected to the other end of the first resistor. And a series circuit formed by connecting the third resistor and the capacitor to a non-inverting input terminal of the differential input amplifier, and a phase shift circuit for inverting an input AC signal. Output Comprising a phase inverting circuit, and each of the two phase shifting circuits and a phase inverting circuit connected in cascade,
When the signal added by the adding circuit is input to the first-stage circuit of the plurality of circuits connected in cascade, the signal output from the last-stage circuit is used as the feedback signal and the feedback-side impedance is used. It is characterized in that it is inputted to one end of the element and the output of any one of these plural circuits is taken out as a tuning signal.
【0007】また、この発明の同調増幅器は、入力され
た交流信号の位相を反転して出力する位相反転回路と、
演算増幅器と、入力された交流信号が印加される抵抗お
よびキャパシタよりなる時定数回路と、時定数回路に発
生した信号を前記演算増幅器の非反転入力端子に入力す
る回路と、前記演算増幅器の反転入力端子に接続され、
入力信号が印加される入力抵抗および前記演算増幅器の
出力端子と反転入力端子との間に接続された帰還抵抗と
を有し、交流信号を同じ方向に移相する2段の移相回路
と、前記位相反転回路と前記2段の移相回路よりなる縦
続接続と、前記縦続接続の出力と入力との間に接続され
た帰還側インピーダンス素子と、前記縦続接続へ交流信
号を入力側インピーダンス素子を介して入力する入力回
路と、を備えることを特徴とする。Further, the tuning amplifier of the present invention includes a phase inverting circuit that inverts the phase of an input AC signal and outputs the inverted signal.
An operational amplifier, a time constant circuit composed of a resistor and a capacitor to which the input AC signal is applied, a circuit for inputting a signal generated in the time constant circuit to a non-inverting input terminal of the operational amplifier, and an inversion of the operational amplifier. Connected to the input terminal,
A two-stage phase shift circuit having an input resistance to which an input signal is applied and a feedback resistance connected between the output terminal and the inverting input terminal of the operational amplifier, and for shifting an AC signal in the same direction; A cascade connection including the phase inversion circuit and the two-stage phase shift circuit, a feedback impedance element connected between an output and an input of the cascade connection, and an input impedance element for transmitting an AC signal to the cascade connection. And an input circuit for inputting via the input circuit.
【0008】また、この発明の同調増幅器は、入力され
た交流信号の位相を反転して出力する位相反転回路と、
演算増幅器と、入力された交流信号が印加される抵抗お
よびキャパシタよりなる時定数回路と、前記時定数回路
に発生した信号を前記演算増幅器の非反転入力端子に入
力する回路と、前記演算増幅器の反転入力端子に接続さ
れ、入力信号が印加される入力抵抗および前記演算増幅
器の出力端子と反転入力端子との間に接続された帰還抵
抗とを有し、交流信号を同じ方向に移相する2段の移相
回路と、前記位相反転回路と前記2段の移相回路よりな
る縦続接続と、前記縦続接続の出力と入力との間に接続
された帰還側インピーダンス素子と、前記縦続接続へ交
流信号を入力側インピーダンス素子を介して入力する入
力回路と、前記キャパシタの静電容量を変換する定数変
換回路と、を備えることを特徴とする。Further, the tuning amplifier of the present invention includes a phase inverting circuit that inverts the phase of an input AC signal and outputs the inverted signal.
An operational amplifier, a time constant circuit composed of a resistor and a capacitor to which the input AC signal is applied, a circuit for inputting a signal generated in the time constant circuit to a non-inverting input terminal of the operational amplifier, and 2 has an input resistance connected to the inverting input terminal and to which an input signal is applied and a feedback resistance connected between the output terminal of the operational amplifier and the inverting input terminal, and shifts the AC signal in the same direction. -Stage phase shift circuit, a cascade connection including the phase inversion circuit and the two-stage phase shift circuit, a feedback-side impedance element connected between an output and an input of the cascade connection, and an alternating current to the cascade connection An input circuit for inputting a signal via an input-side impedance element, and a constant conversion circuit for converting the capacitance of the capacitor are provided.
【0009】[0009]
【実施例】以下、この発明を適用した一実施例の同調増
幅器について、図面を参照しながら具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A tuning amplifier according to an embodiment of the present invention will be specifically described below with reference to the drawings.
【0010】以下の各実施例の同調増幅器の特徴は、入
力側インピーダンス素子(例えば入力抵抗)を介して入
力された交流信号の位相をシフトさせる前段の移相回路
と、前段の移相回路とは入出力電圧間の位相関係が同じ
となるように交流信号の位相をシフトさせる後段の移相
回路と、後段の移相回路の出力の位相を反転させる位相
反転回路と、位相反転回路の出力を前段の移相回路の入
力に帰還させる帰還側インピーダンス素子(例えば帰還
抵抗)とを備え、システム全体の利得をほぼ1に設定
し、閉回路の位相差の総和が0°となる周波数で同調増
幅動作をさせることにある。The features of the tuning amplifier of each of the following embodiments are that the phase shift circuit at the previous stage shifts the phase of the AC signal input via the impedance element on the input side (for example, the input resistance), and the phase shift circuit at the previous stage. Is the output of the phase inversion circuit that shifts the phase of the AC signal so that the phase relationship between the input and output voltages is the same, the phase inversion circuit that inverts the phase of the output of the phase shift circuit of the latter stage, And a feedback-side impedance element (for example, a feedback resistor) that feeds back to the input of the phase shift circuit of the previous stage, sets the gain of the entire system to approximately 1, and tunes at a frequency at which the total phase difference of the closed circuit becomes 0 °. There is an amplification operation.
【0011】(第1実施例)図1は、この発明を適用し
た第1実施例の同調増幅器の構成を示す回路図である。
同図に示す同調増幅器1は、それぞれが入力信号の位相
を所定量シフトさせることにより所定の周波数において
合計で180°の位相シフトを行う2つの移相回路10
と、後段の移相回路10の出力信号の位相を反転する位相
反転回路80と、帰還抵抗70および入力抵抗74(入力抵抗
74は帰還抵抗70の抵抗値のn倍の抵抗値を有しているも
のとする)のそれぞれを介することにより位相反転回路
80から出力される信号(帰還信号)と入力端子90に入力
される信号(入力信号)とを所定の割合で加算する加算
回路とを含んで構成されている。(First Embodiment) FIG. 1 is a circuit diagram showing a configuration of a tuning amplifier of a first embodiment to which the present invention is applied.
The tuning amplifier 1 shown in the figure has two phase shift circuits 10 each of which performs a total phase shift of 180 ° at a predetermined frequency by shifting a phase of an input signal by a predetermined amount.
, A phase inversion circuit 80 that inverts the phase of the output signal of the subsequent phase shift circuit 10, a feedback resistor 70 and an input resistor 74 (input resistor
74 has a resistance value that is n times the resistance value of the feedback resistor 70).
It is configured to include an adder circuit that adds a signal (feedback signal) output from 80 and a signal (input signal) input to the input terminal 90 at a predetermined ratio.
【0012】図2は、図1に示した前段および後段の移
相回路10の構成を抜き出して示したものである。同図に
示す前段の移相回路10は、差動入力増幅器の一種である
オペアンプ(演算増幅器)12と、入力端22に入力された
信号の位相を所定量シフトさせてオペアンプ12の非反転
入力端子に入力するキャパシタ14および可変抵抗16と、
入力端22とオペアンプ12の反転入力端子との間に挿入さ
れた抵抗18と、オペアンプ12の出力端24と反転入力端子
との間に挿入された抵抗20とを含んで構成されている。FIG. 2 shows the extracted structure of the phase shift circuit 10 at the front stage and the rear stage shown in FIG. The phase shift circuit 10 in the preceding stage shown in the figure is an operational amplifier (operational amplifier) 12 which is a kind of differential input amplifier, and a non-inverting input of the operational amplifier 12 by shifting a phase of a signal input to an input end 22 by a predetermined amount. Capacitor 14 and variable resistor 16 input to the terminal,
The resistor 18 is inserted between the input end 22 and the inverting input terminal of the operational amplifier 12, and the resistor 20 is inserted between the output end 24 of the operational amplifier 12 and the inverting input terminal.
【0013】なお、この明細書ではオペアンプ12等は理
想的に動作すると仮定し、実際に回路を設計する上で理
想からのずれが問題となる場合にはその都度説明を加え
るものとする。In this specification, it is assumed that the operational amplifier 12 and the like operate ideally, and when deviation from the ideal is a problem in actually designing a circuit, description will be added each time.
【0014】このような構成を有する移相回路10におい
て、所定の交流信号が入力端22に入力されると、オペア
ンプ12の非反転入力端子には、可変抵抗16の両端に現れ
る電圧VR1が印加される。In the phase shift circuit 10 having such a configuration, when a predetermined AC signal is input to the input end 22, the voltage VR1 appearing across the variable resistor 16 is applied to the non-inverting input terminal of the operational amplifier 12. To be done.
【0015】また、図2に示したオペアンプ12の2入力
(反転入力端子と非反転入力端子)間には電位差が生じ
ないので、オペアンプ12の反転入力端子の電位と、キャ
パシタ14と可変抵抗16の接続点の電位とは等しくなる。
したがって、抵抗18の両端には、キャパシタ14の両端に
現れる電圧VC1と同じ電圧VC1が現れる。Since there is no potential difference between the two inputs (the inverting input terminal and the non-inverting input terminal) of the operational amplifier 12 shown in FIG. 2, the potential of the inverting input terminal of the operational amplifier 12, the capacitor 14 and the variable resistor 16 are different. Is equal to the potential at the connection point.
Therefore, the same voltage VC1 that appears across the capacitor 14 appears across the resistor 18.
【0016】ここで、抵抗18と抵抗20の各抵抗値が等し
い場合には、これら2つの抵抗18、20に同じ電流が流れ
るため、抵抗20の両端にも電圧VC1が現れる。しかも、
これら2つの抵抗18、20の各両端に現れる電圧VC1はベ
クトル的に同方向を有しており、オペアンプ12の反転入
力端子(電圧VR1)を基準にして考えると、抵抗18の両
端電圧VC1をベクトル的に加算したものが入力電圧Ei
に、抵抗20の電圧VC1をベクトル的に減算したものが出
力電圧Eoになる。Here, when the resistance values of the resistor 18 and the resistor 20 are equal, the same current flows through these two resistors 18 and 20, so that the voltage VC1 also appears across the resistor 20. Moreover,
The voltage VC1 appearing across each of these two resistors 18 and 20 has the same vector direction, and considering the inverting input terminal (voltage VR1) of the operational amplifier 12 as a reference, the voltage VC1 across the resistor 18 is Input voltage Ei is the vector addition
Then, the voltage VC1 of the resistor 20 is vector-subtracted to obtain the output voltage Eo.
【0017】図3は、移相回路10の入出力電圧とキャパ
シタ等に現れる電圧との関係を示すベクトル図である。FIG. 3 is a vector diagram showing the relationship between the input / output voltage of the phase shift circuit 10 and the voltage appearing at the capacitor or the like.
【0018】同図に示すように、可変抵抗16の両端に現
れる電圧VR1とキャパシタ14の両端に現れる電圧VC1と
は互いに90°位相がずれており、これらをベクトル的
に加算したものが入力電圧Eiとなる。したがって、入
力信号の振幅が一定で周波数のみが変化した場合には、
図3に示す半円の円周に沿って可変抵抗16の両端電圧V
R1とキャパシタ14の両端電圧VC1とが変化する。As shown in the figure, the voltage VR1 appearing across the variable resistor 16 and the voltage VC1 appearing across the capacitor 14 are 90 ° out of phase with each other, and the vector addition of these is the input voltage. It becomes Ei. Therefore, when the amplitude of the input signal is constant and only the frequency changes,
Along the circumference of the semi-circle shown in FIG.
R1 and the voltage VC1 across the capacitor 14 change.
【0019】また、電圧VR1から電圧VC1をベクトル的
に減算したものが出力電圧Eoとなる。非反転入力端子
に印加される電圧VR1を基準に考えると、入力電圧Ei
と出力電圧Eoとは電圧VC1を合成する方向が異なるだ
けでありその絶対値は等しくなる。したがって、入出力
電圧の大きさと位相の関係は、入力電圧Eiおよび出力
電圧Eoを斜辺とし、電圧VC1の2倍を底辺とする二等
辺三角形で表すことができ、出力信号の振幅は周波数に
関係なく入力信号の振幅と同じであって、位相シフト量
は図3に示すφ1で表されることがわかる。The output voltage Eo is obtained by subtracting the voltage VC1 from the voltage VR1 in a vector manner. Considering the voltage VR1 applied to the non-inverting input terminal as a reference, the input voltage Ei
The output voltage Eo differs from the output voltage Eo only in the direction in which the voltage VC1 is combined, and their absolute values are equal. Therefore, the relationship between the magnitude and the phase of the input / output voltage can be expressed by an isosceles triangle having the input voltage Ei and the output voltage Eo as hypotenuses and the base being twice the voltage VC1, and the amplitude of the output signal is related to the frequency. It can be seen that the amplitude is the same as that of the input signal and the phase shift amount is represented by φ1 shown in FIG.
【0020】また、図3から明らかなように、電圧VR1
と電圧VC1とは円周上で直角に交わるため、理論的には
入力電圧Eiと電圧VR1との位相差は、周波数ωが0か
ら∞まで変化するに従って90°から0°まで変化す
る。そして、移相回路10全体の位相シフト量φ1はその
2倍であり、周波数に応じて180°から0°まで変化
する。As is clear from FIG. 3, the voltage VR1
And the voltage VC1 intersect at a right angle on the circumference, theoretically, the phase difference between the input voltage Ei and the voltage VR1 changes from 90 ° to 0 ° as the frequency ω changes from 0 to ∞. The phase shift amount φ1 of the entire phase shift circuit 10 is twice that, and changes from 180 ° to 0 ° depending on the frequency.
【0021】次に、上述した入出力電圧間の関係を定量
的に検証する。Next, the relationship between the input and output voltages described above will be verified quantitatively.
【0022】入力電圧Eiを入力端22に印加したときに
抵抗18、20を通って入力端22から出力端24に向かって流
れる電流をI、抵抗18と抵抗20の各抵抗値が等しくその
値をrとすると、抵抗18、20のそれぞれの両端電圧は−
I・rとなる。When the input voltage Ei is applied to the input end 22, the current flowing through the resistors 18 and 20 from the input end 22 to the output end 24 is I, and the resistance values of the resistors 18 and 20 are equal to each other. Is r, the voltage across the resistors 18 and 20 is −
I · r.
【0023】ところで、上述したように図2に示したオ
ペアンプ12の2入力間には電位差が生じてはならないの
で、オペアンプ12の非反転入力端子に印加される可変抵
抗16の両端電圧VR1と出力電圧Eoとの間には、By the way, as described above, since no potential difference should occur between the two inputs of the operational amplifier 12 shown in FIG. 2, the voltage VR1 across the variable resistor 16 applied to the non-inverting input terminal of the operational amplifier 12 and the output. Between the voltage Eo,
【数1】 の関係がある。[Equation 1] There is a relationship.
【0024】また、オペアンプ12の2入力間に電位差が
生じないためには、キャパシタ14の両端電圧VC1と抵抗
18の両端電圧−I・rを加算した値が0とならなければ
ならないので、In order to prevent a potential difference between the two inputs of the operational amplifier 12, the voltage VC1 across the capacitor 14 and the resistance
Since the value obtained by adding the voltage across both ends of 18 −I · r must be 0,
【数2】 となる。(1)式および(2)式から、[Equation 2] Becomes From equation (1) and equation (2),
【数3】 となる。(Equation 3) Becomes
【0025】また、可変抵抗16とキャパシタ14の各両端
電圧VR1、VC1を加算したものが入力端22に印加される
電圧Eiであるから、これらの各電圧の間には、Since the sum of the voltages VR1 and VC1 across the variable resistor 16 and the capacitor 14 is the voltage Ei applied to the input terminal 22, the voltage between these voltages is
【数4】 の関係がある。(3)式および(4)式から、[Equation 4] There is a relationship. From equation (3) and equation (4),
【数5】 となる。ここで、Cはキャパシタ14の静電容量、Rは可
変抵抗16の抵抗値を表し、CR回路の時定数をT(=C
R)とした。(Equation 5) Becomes Here, C is the capacitance of the capacitor 14, R is the resistance value of the variable resistor 16, and the time constant of the CR circuit is T (= C
R).
【0026】この(5)式においてs=jωを代入して変
形すると、Substituting s = jω in the equation (5) and transforming it,
【数6】 となる。(6)式から出力電圧Eoの絶対値を求めると、(Equation 6) Becomes When the absolute value of the output voltage Eo is calculated from the equation (6),
【数7】 となる。すなわち、(7)式は、この実施例の移相回路10
は入出力間の位相がどのように回転しても、その出力信
号の振幅は入力信号の振幅に等しく一定であることを表
している。(Equation 7) Becomes That is, the equation (7) is the phase shift circuit 10 of this embodiment.
Indicates that no matter how the phase between input and output rotates, the amplitude of the output signal is equal to the amplitude of the input signal and is constant.
【0027】また、(6)式から出力電圧Eoの入力電圧E
iに対する位相シフト量φ1を求めると、From the equation (6), the input voltage E of the output voltage Eo is
When the phase shift amount φ1 for i is calculated,
【数8】 となる。この(8)式から、例えばωが1/T(=1/
(CR))となるような周波数における位相シフト量φ
1は90°となり、入力信号の振幅を減衰させることな
く位相のみを90°シフトさせることができる。したが
って、説明を簡単にするために2つの移相回路10の各時
定数Tが等しい場合を考えると、ωが1/Tのときにそ
れぞれにおいて位相を90°、合計で180°シフトす
ることができ、しかも、可変抵抗16の抵抗値Rを可変す
ることにより、2つの移相回路10の合計で位相シフト量
が180°となる周波数ωを変化させることができる。(Equation 8) Becomes From this equation (8), for example, ω is 1 / T (= 1 /
(CR)) Phase shift amount φ at the frequency
1 becomes 90 °, and only the phase can be shifted by 90 ° without attenuating the amplitude of the input signal. Therefore, considering the case where the time constants T of the two phase shift circuits 10 are equal to each other for simplification of explanation, it is possible to shift the phase by 90 ° in each case when ω is 1 / T, that is, 180 ° in total. Moreover, by changing the resistance value R of the variable resistor 16, the frequency ω at which the total phase shift amount of the two phase shift circuits 10 becomes 180 ° can be changed.
【0028】また、図1に示した位相反転回路80は、入
力信号が抵抗84を介して反転入力端子に入力されるとと
もに非反転入力端子が接地されたオペアンプ82と、この
オペアンプ82の反転入力端子と出力端子との間に接続さ
れた抵抗86とを含んで構成されている。抵抗84を介して
オペアンプ82の反転入力端子に交流信号が入力される
と、オペアンプ82の出力端子からは位相が反転した逆相
の信号が出力され、この逆相の信号が図1に示した同調
増幅器1の出力端子92から取り出されるようになってい
る。The phase inverting circuit 80 shown in FIG. 1 includes an operational amplifier 82 in which an input signal is input to an inverting input terminal via a resistor 84 and a non-inverting input terminal is grounded, and an inverting input of the operational amplifier 82. The resistor 86 is connected between the terminal and the output terminal. When an AC signal is input to the inverting input terminal of the operational amplifier 82 via the resistor 84, a reverse-phase signal whose phase is inverted is output from the output terminal of the operational amplifier 82, and the reverse-phase signal is shown in FIG. It is adapted to be taken out from the output terminal 92 of the tuning amplifier 1.
【0029】また、この位相反転回路80の出力は、帰還
抵抗70を介して前段の移相回路10の入力側に帰還されて
おり、この帰還された信号と入力抵抗74を介して入力さ
れる信号とが加算され、この加算された電圧が前段の移
相回路10の入力端(図3に示した入力端22)に印加され
ている。The output of the phase inverting circuit 80 is fed back to the input side of the preceding phase shift circuit 10 via the feedback resistor 70, and this fed back signal and the input resistor 74 are input. The signals are added, and the added voltage is applied to the input end (input end 22 shown in FIG. 3) of the phase shift circuit 10 at the previous stage.
【0030】このような帰還ループを形成することによ
り、ある周波数において2つの移相回路10によって位相
が180°シフトされ、さらに位相反転回路80によって
位相が反転され、全体として帰還ループを一巡する信号
の位相シフト量が0°となる。このとき、位相反転回路
80の増幅度を所定の値にして、同調増幅器1全体のルー
プゲインをほぼ1に設定することにより、同調動作が行
われる。By forming such a feedback loop, the phase is shifted by 180 ° by the two phase shift circuits 10 at a certain frequency, and the phase is inverted by the phase inverting circuit 80. The phase shift amount of is 0 °. At this time, the phase inversion circuit
The tuning operation is performed by setting the amplification factor of 80 to a predetermined value and setting the loop gain of the entire tuning amplifier 1 to approximately 1.
【0031】図4は、上述した構成を有する2つの移相
回路10、30の全体を伝達関数K1を有する回路に置き換
えたシステム図であり、伝達関数K1を有する回路と並
列に抵抗R0を有する帰還抵抗70が、直列に帰還抵抗70
のn倍の抵抗値(nR0)を有する入力抵抗74が接続さ
れている。図5は、図4に示すシステムをミラーの定理
によって変換したシステム図であり、変換後のシステム
全体の伝達関数Aは、FIG. 4 is a system diagram in which the entire two phase shift circuits 10 and 30 having the above-mentioned configuration are replaced with a circuit having a transfer function K1, and a resistor R0 is provided in parallel with the circuit having the transfer function K1. Feedback resistor 70 is connected in series with feedback resistor 70
An input resistor 74 having a resistance value (nR0) which is n times the resistance value of n is connected. FIG. 5 is a system diagram obtained by converting the system shown in FIG. 4 by the Miller's theorem, and the transfer function A of the entire system after conversion is
【数9】 で表すことができる。[Equation 9] Can be represented by
【0032】ところで、(5)式から明らかなように、移
相回路10の伝達関数K2は、By the way, as is clear from the equation (5), the transfer function K2 of the phase shift circuit 10 is
【数10】 であり、移相回路10を2段縦続接続した場合の全体の伝
達関数K3は、[Equation 10] And the overall transfer function K3 when the phase shift circuit 10 is cascaded in two stages is
【数11】 となる。したがって、移相回路10を2段縦続接続した後
にさらに位相反転回路80を接続した場合の全体の伝達関
数K1は、[Equation 11] Becomes Therefore, the overall transfer function K1 when the phase inversion circuit 80 is further connected after the phase shift circuit 10 is connected in two stages is
【数12】 となる。この(12)式を上述した(9)式に代入すると、(Equation 12) Becomes Substituting this equation (12) into the above equation (9),
【数13】 となる。(Equation 13) Becomes
【0033】この(13)式によれば、ω=0(直流の領
域)のときにA=−1/(2n+1)となって、最大減
衰量を与えることがわかる。また、ω=∞のときにも最
大減衰量を与えることがわかる。さらに、例えばω=1
/Tの同調点(2つの移相回路10の各時定数が異なる場
合であってそれぞれをT1、T2とした場合には、ω=1
/√(T1・T2)の同調点)においてはA=1であって
帰還抵抗70と入力抵抗74の抵抗比nに無関係であること
がわかる。換言すれば、図6に示すように、nの値を変
化させても同調点がずれることなく、かつ同調点の減衰
量も変化しない。According to this equation (13), it can be seen that when ω = 0 (DC region), A = −1 / (2n + 1) and the maximum attenuation is given. It can also be seen that the maximum attenuation is given when ω = ∞. Furthermore, for example, ω = 1
Tune point of / T (when the time constants of the two phase shift circuits 10 are different and they are T 1 and T 2 , respectively, ω = 1
It can be seen that A = 1 at / √ (T 1 · T 2 ), which is irrelevant to the resistance ratio n between the feedback resistor 70 and the input resistor 74. In other words, as shown in FIG. 6, even if the value of n is changed, the tuning point does not shift and the amount of attenuation at the tuning point does not change.
【0034】このように、この実施例の同調増幅器1に
よれば、帰還抵抗70と入力抵抗74の抵抗比nを変えても
同調周波数および同調時の利得が一定であり、最大減衰
量のみを変化させることができる。反対に、最大減衰量
は上述した抵抗比nによって決定されるため、各移相回
路10内の可変抵抗16の抵抗値を変えて同調周波数を変え
た場合であっても、この最大減衰量に影響を与えること
はなく、同調周波数、同調周波数における利得、最大減
衰量を互いに干渉しあうことなく調整することができ
る。As described above, according to the tuning amplifier 1 of this embodiment, the tuning frequency and the gain at the time of tuning are constant even if the resistance ratio n of the feedback resistor 70 and the input resistor 74 is changed, and only the maximum attenuation amount is obtained. Can be changed. On the contrary, since the maximum attenuation amount is determined by the resistance ratio n described above, even when the tuning frequency is changed by changing the resistance value of the variable resistor 16 in each phase shift circuit 10, the maximum attenuation amount is The tuning frequency, the gain at the tuning frequency, and the maximum amount of attenuation can be adjusted without interfering with each other without interfering with each other.
【0035】また、第1実施例の同調増幅器1は、オペ
アンプやキャパシタあるいは抵抗を組み合わせて構成し
ており、どの構成素子も半導体基板上に形成することが
できることから、同調周波数および最大減衰量を調整し
得る同調増幅器1の全体を半導体基板上に形成して集積
回路とすることも容易である。Further, the tuning amplifier 1 of the first embodiment is configured by combining an operational amplifier, a capacitor or a resistor, and since any constituent element can be formed on a semiconductor substrate, the tuning frequency and the maximum attenuation amount can be reduced. It is also easy to form the entire adjustable tuning amplifier 1 on a semiconductor substrate to form an integrated circuit.
【0036】(第2実施例)図7は、この発明を適用し
た第2実施例の同調増幅器の構成を示す回路図である。
同図に示す同調増幅器1aは、それぞれが入力信号の位
相を所定量シフトさせることにより所定の周波数におい
て合計で180°の位相シフトを行う2つの移相回路30
と、後段の移相回路10の出力信号の位相を反転する位相
反転回路80と、帰還抵抗70および入力抵抗74(入力抵抗
74は帰還抵抗70の抵抗値のn倍の抵抗値を有しているも
のとする)のそれぞれを介することにより位相反転回路
80から出力される信号(帰還信号)と入力端子90に入力
される信号(入力信号)とを所定の割合で加算する加算
回路とを含んで構成されている。上述した2つの移相回
路30のそれぞれは、第1実施例の同調増幅器1に含まれ
る移相回路10に対して、入出力電圧の相対的な位相関係
が反対となっており、その他について基本的に同じ構成
となっている。(Second Embodiment) FIG. 7 is a circuit diagram showing a configuration of a tuning amplifier according to a second embodiment of the present invention.
The tuning amplifier 1a shown in the figure has two phase shift circuits 30 each performing a total phase shift of 180 ° at a predetermined frequency by shifting the phase of the input signal by a predetermined amount.
, A phase inversion circuit 80 that inverts the phase of the output signal of the subsequent phase shift circuit 10, a feedback resistor 70 and an input resistor 74 (input resistor
74 has a resistance value that is n times the resistance value of the feedback resistor 70).
It is configured to include an adder circuit that adds a signal (feedback signal) output from 80 and a signal (input signal) input to the input terminal 90 at a predetermined ratio. Each of the two phase shift circuits 30 described above has a relative phase relationship of input and output voltages opposite to that of the phase shift circuit 10 included in the tuning amplifier 1 of the first embodiment. Have the same configuration.
【0037】図8は、図7に示した前段および後段の移
相回路30の構成を抜き出して示したものである。同図に
示す移相回路30は、差動入力増幅器の一種であるオペア
ンプ32と、入力端42に入力された信号の位相を所定量シ
フトさせてオペアンプ32の非反転入力端子に入力する可
変抵抗36およびキャパシタ34と、入力端42とオペアンプ
32の反転入力端子との間に挿入された抵抗38と、オペア
ンプ32の出力端44と反転入力端子との間に挿入された抵
抗40とを含んで構成されている。FIG. 8 shows the extracted structure of the phase shift circuit 30 at the front stage and the rear stage shown in FIG. The phase shift circuit 30 shown in the figure includes an operational amplifier 32, which is a type of differential input amplifier, and a variable resistor for shifting the phase of the signal input to the input terminal 42 by a predetermined amount and inputting it to the non-inverting input terminal of the operational amplifier 32. 36 and capacitor 34, input 42 and operational amplifier
The resistor 38 is inserted between the inverting input terminal 32 and the inverting input terminal, and the resistor 40 is inserted between the output terminal 44 of the operational amplifier 32 and the inverting input terminal.
【0038】このような構成を有する移相回路30におい
て、所定の交流信号が入力端42に入力されると、オペア
ンプ32の非反転入力端子には、キャパシタ34の両端に現
れる電圧VC2が印加される。In the phase shift circuit 30 having such a configuration, when a predetermined AC signal is input to the input end 42, the voltage VC2 appearing across the capacitor 34 is applied to the non-inverting input terminal of the operational amplifier 32. It
【0039】また、図8に示したオペアンプ32の2入力
(反転入力端子と非反転入力端子)間には電位差が生じ
ないので、オペアンプ32の反転入力端子の電位と、可変
抵抗36とキャパシタ34の接続点の電位とは等しくなる。
したがって、抵抗38の両端には、可変抵抗36の両端に現
れる電圧VR2と同じ電圧VR2が現れる。Further, since there is no potential difference between the two inputs (the inverting input terminal and the non-inverting input terminal) of the operational amplifier 32 shown in FIG. 8, the potential of the inverting input terminal of the operational amplifier 32, the variable resistor 36 and the capacitor 34. Is equal to the potential at the connection point.
Therefore, the same voltage VR2 that appears across the variable resistor 36 appears across the resistor 38.
【0040】ここで、抵抗38と抵抗40の各抵抗値が等し
い場合には、これら2つの抵抗38、40に同じ電流が流れ
るため、抵抗40の両端にも電圧VR2が現れる。しかも、
これら2つの抵抗38、40の各両端に現れる電圧VR2はベ
クトル的に同方向を向いており、オペアンプ32の反転入
力端子(電圧VC2)を基準にして考えると、抵抗38の両
端電圧VR2をベクトル的に加算したものが入力電圧Ei
に、抵抗40の両端電圧R2をベクトル的に減算したものが
出力電圧Eoになる。Here, when the resistance values of the resistor 38 and the resistor 40 are the same, the same current flows through these two resistors 38 and 40, so that the voltage VR2 also appears at both ends of the resistor 40. Moreover,
The voltages VR2 appearing at both ends of these two resistors 38 and 40 are oriented in the same vector direction, and considering the inverting input terminal (voltage VC2) of the operational amplifier 32 as a reference, the voltage VR2 at both ends of the resistor 38 becomes a vector. Input voltage Ei
Then, the output voltage Eo is obtained by vector-wise subtracting the voltage R2 across the resistor 40.
【0041】図9は、移相回路30の入出力電圧とキャパ
シタ等に現れる電圧との関係を示すベクトル図である。FIG. 9 is a vector diagram showing the relationship between the input / output voltage of the phase shift circuit 30 and the voltage appearing at the capacitor or the like.
【0042】同図に示すように、キャパシタ34の両端に
現れる電圧VC2と可変抵抗36の両端に現れる電圧VR2と
は互いに90°位相がずれており、これらをベクトル的
に加算したものが入力電圧Eiとなる。したがって、入
力信号の振幅が一定で周波数のみが変化した場合には、
図9に示す半円の円周に沿ってキャパシタ34の両端電圧
VC2と可変抵抗36の両端電圧VR2とが変化する。As shown in the figure, the voltage VC2 appearing across the capacitor 34 and the voltage VR2 appearing across the variable resistor 36 are 90 ° out of phase with each other, and the vector addition of these is the input voltage. It becomes Ei. Therefore, when the amplitude of the input signal is constant and only the frequency changes,
The voltage VC2 across the capacitor 34 and the voltage VR2 across the variable resistor 36 change along the circumference of the semicircle shown in FIG.
【0043】また、上述したように電圧VC2から電圧V
R2をベクトル的に減算したものが出力電圧Eoとなる。
非反転入力端子に印加される電圧VC2を基準に考える
と、入力電圧Ei出力電圧Eoとは電圧VR2を合成する方
向が異なるだけでありその絶対値は等しくなる。したが
って、入出力電圧の大きさと位相の関係は、入力電圧E
iおよび出力電圧Eoを斜辺とし、電圧VR2の2倍を底辺
とする二等辺三角形で表すことができ、出力信号の振幅
は周波数に関係なく入力信号の振幅と同じであって、位
相シフト量は図9に示すφ2で表されることがわかる。As described above, the voltage VC2 to the voltage V
The output voltage Eo is obtained by subtracting R2 in vector.
Considering the voltage VC2 applied to the non-inverting input terminal as a reference, only the direction in which the voltage VR2 is combined with the input voltage Ei output voltage Eo is different and the absolute values thereof are equal. Therefore, the relationship between the magnitude of input / output voltage and the phase is as follows.
It can be represented by an isosceles triangle having i and the output voltage Eo as hypotenuses and the base being twice the voltage VR2. The amplitude of the output signal is the same as the amplitude of the input signal regardless of the frequency, and the amount of phase shift is It can be seen that it is represented by φ2 shown in FIG.
【0044】また、図9から明らかなように、電圧VC2
と電圧VR2とは円周上で直角に交わるため、理論的には
入力電圧Eiと電圧VC2との位相差は、周波数ωが0か
ら∞まで変化するに従って0°から90°まで変化す
る。そして、移相回路30全体のシフト量φ2はその2倍
であり、周波数に応じて0°から180°まで変化す
る。As is clear from FIG. 9, the voltage VC2
And the voltage VR2 intersect at a right angle on the circumference, theoretically, the phase difference between the input voltage Ei and the voltage VC2 changes from 0 ° to 90 ° as the frequency ω changes from 0 to ∞. The shift amount φ2 of the entire phase shift circuit 30 is twice that, and changes from 0 ° to 180 ° depending on the frequency.
【0045】次に、上述した入出力電圧間の関係を定量
的に検証する。Next, the relationship between the input and output voltages described above will be quantitatively verified.
【0046】図2に示した移相回路10の場合と同様に、
電圧Eiを入力端42に印加したときに抵抗38、40を通っ
て入力端42から出力端44に向かって流れる電流をI、抵
抗38と抵抗40の各抵抗値が等しくその値をrとすると、
抵抗38、40のそれぞれの両端電圧は−I・rとなる。Similar to the case of the phase shift circuit 10 shown in FIG.
When the voltage Ei is applied to the input terminal 42, the current flowing from the input terminal 42 to the output terminal 44 through the resistors 38 and 40 is I, and the resistance values of the resistor 38 and the resistor 40 are equal, and the value is r. ,
The voltage across the resistors 38 and 40 is -I.r.
【0047】図8に示したオペアンプ32の2入力間には
電位差が生じてはならないので、オペアンプ32の非反転
入力端子に印加されるキャパシタ34の両端電圧VC2と出
力電圧Eoとの間には、Since there must be no potential difference between the two inputs of the operational amplifier 32 shown in FIG. 8, the voltage VC2 across the capacitor 34 applied to the non-inverting input terminal of the operational amplifier 32 and the output voltage Eo are not present. ,
【数14】 の関係がある。[Equation 14] There is a relationship.
【0048】また、オペアンプ32の2入力間に電位差が
生じないためには、可変抵抗36の両端電圧VR2と抵抗38
の両端電圧−I・rを加算した値が0とならなければな
らないので、Further, in order to prevent a potential difference between the two inputs of the operational amplifier 32, the voltage VR2 across the variable resistor 36 and the resistor 38 are applied.
Since the value obtained by adding the voltage −I · r across both ends of must be 0,
【数15】 となる。(14)式および(15)式から、(Equation 15) Becomes From equation (14) and equation (15),
【数16】 となる。[Equation 16] Becomes
【0049】また、キャパシタ34と可変抵抗36の各両端
電圧VC2、VR2を加算したものが入力端42に印加され
る電圧Eiであるから、これらの各電圧の間には、Since the sum of the voltages VC2 and VR2 across the capacitor 34 and the variable resistor 36 is the voltage Ei applied to the input terminal 42, the voltage Ei applied between these voltages is
【数17】 の関係がある。(16)式および(17)式から、[Equation 17] There is a relationship. From equation (16) and equation (17),
【数18】 となる。ここで、Cはキャパシタ34の静電容量、Rは可
変抵抗36の抵抗値を表し、移相回路10の場合と同様にC
R回路の時定数をT(=CR)とした。(18)式において
s=jωを代入して変形すると、(Equation 18) Becomes Here, C represents the electrostatic capacitance of the capacitor 34, and R represents the resistance value of the variable resistor 36, which is the same as in the case of the phase shift circuit 10.
The time constant of the R circuit is T (= CR). Substituting s = jω in Eq. (18) and transforming
【数19】 となる。[Formula 19] Becomes
【0050】上述した(18)式および(19)式は、移相回路
10について示した(5)式および(6)式と符号のみ異なって
いる。したがって、出力電圧Eoの絶対値は(7)式をその
まま適用することができ、移相回路30は入出力間の位相
がどのように回転しても、その出力信号の振幅は入力信
号の振幅に等しく一定であることがわかる。The equations (18) and (19) described above are phase shift circuits.
Only the signs are different from the equations (5) and (6) shown for 10. Therefore, as for the absolute value of the output voltage Eo, the equation (7) can be applied as it is, and the amplitude of the output signal of the phase shift circuit 30 is the same as that of the input signal, no matter how the phase between the input and the output rotates. It can be seen that it is equal to and constant.
【0051】また、(19)式から出力電圧Eoの入力電圧
Eiに対する位相シフト量φ2を求めると、Further, when the phase shift amount φ2 of the output voltage Eo with respect to the input voltage Ei is obtained from the equation (19),
【数20】 となる。この(20)式から、例えばωが1/T(=1/
(CR))となるような周波数における位相シフト量φ
2は90°となり、入力信号の振幅を減衰させることな
く位相のみを90°シフトさせることができる。したが
って、第1実施例と同様に、説明を簡単にするために2
つの移相回路30の各時定数Tが等しい場合を考えると、
ωが1/Tのときにそれぞれにおいて位相を90°、2
つの移相回路30の合計で180°シフトすることがで
き、しかも、可変抵抗36の抵抗値Rを可変することによ
り、合計で位相シフト量が180°となる周波数ωを変
化させることができる。(Equation 20) Becomes From this equation (20), for example, ω is 1 / T (= 1 /
(CR)) Phase shift amount φ at the frequency
2 becomes 90 °, and only the phase can be shifted by 90 ° without attenuating the amplitude of the input signal. Therefore, as in the first embodiment, in order to simplify the description,
Considering the case where the time constants T of the two phase shift circuits 30 are equal,
When ω is 1 / T, the phase is 90 ° in each case, 2
The total of the one phase shift circuits 30 can be shifted by 180 °, and furthermore, by changing the resistance value R of the variable resistor 36, the frequency ω at which the total amount of phase shift is 180 ° can be changed.
【0052】図7に示した位相反転回路80は、第1実施
例において図1に示したものと同じであり、後段の移相
回路30から出力される信号の位相をさらに反転して同調
増幅器1aの出力端子92から出力する。また、この位相
反転回路80の出力は、帰還抵抗70を介して前段の移相回
路10の入力側に帰還されており、この帰還された信号と
入力抵抗74を介して入力される信号とが加算され、この
加算された電圧が前段の移相回路30の入力端(図8に示
した入力端42)に印加されている。The phase inversion circuit 80 shown in FIG. 7 is the same as that shown in FIG. 1 in the first embodiment, and the phase of the signal output from the phase shift circuit 30 in the subsequent stage is further inverted to obtain the tuning amplifier. It is output from the output terminal 92 of 1a. Further, the output of the phase inversion circuit 80 is fed back to the input side of the phase shift circuit 10 of the previous stage via the feedback resistor 70, and the fed-back signal and the signal input via the input resistor 74 are The added voltage is added and applied to the input end (input end 42 shown in FIG. 8) of the phase shift circuit 30 at the previous stage.
【0053】このような帰還ループを形成することによ
り、ある周波数において2つの移相回路30によって位相
が180°シフトされ、さらに位相反転回路80によって
位相が反転され、全体として帰還ループを一巡する信号
の位相シフト量が0°となる。このとき、位相反転回路
80の増幅度を所定の値にして、同調増幅器1a全体のル
ープゲインをほぼ1に設定することにより、同調動作が
行われる。By forming such a feedback loop, the phase is shifted by 180 ° by the two phase shift circuits 30 at a certain frequency, and the phase is inverted by the phase inversion circuit 80. The phase shift amount of is 0 °. At this time, the phase inversion circuit
The tuning operation is performed by setting the amplification factor of 80 to a predetermined value and setting the loop gain of the entire tuning amplifier 1a to approximately 1.
【0054】ところで、上述した2つの移相回路30およ
び位相反転回路80を含む第2実施例の同調増幅器1a
は、その全体を伝達関数K1を有する回路に置き換える
と、第1実施例の場合と同様に、図4に示すシステム図
で表すことができる。したがって、ミラーの定理によっ
て変換することにより図5に示すシステム図で表すこと
ができ、変換後のシステム全体の伝達関数Aは(9)式で
表すことができる。By the way, the tuning amplifier 1a of the second embodiment including the two phase shift circuits 30 and the phase inverting circuit 80 described above.
Can be represented by the system diagram shown in FIG. 4 by replacing it with a circuit having a transfer function K1 as in the case of the first embodiment. Therefore, it can be expressed by the system diagram shown in FIG. 5 by conversion by the Miller's theorem, and the transfer function A of the entire system after conversion can be expressed by the equation (9).
【0055】また、(18)式から明らかなように、2つの
移相回路30のそれぞれの伝達関数K21は、As is clear from the equation (18), the transfer function K21 of each of the two phase shift circuits 30 is
【数21】 であり、このK21は上述した(10)式のK2と符号のみ異
なっていることから、移相回路30を2段縦続接続した場
合の全体の伝達関数は(11)式に示したK3をそのまま適
用することができる。また、移相回路30を2段接続した
後にさらに位相反転回路80を接続した場合の全体の伝達
関数も(12)式に示したK1を、さらにはミラーの定理に
よって変換したシステムの伝達関数も(13)式に示したA
をそのまま適用することができる。[Equation 21] Since K21 is different from K2 in the above equation (10) only in sign, the overall transfer function when the phase shift circuit 30 is cascaded in two stages is the same as K3 shown in equation (11). Can be applied. Further, the overall transfer function when the phase inversion circuit 80 is further connected after connecting the two stages of the phase shift circuit 30, K1 shown in the equation (12) is further converted by the Miller's theorem. A shown in equation (13)
Can be applied as is.
【0056】したがって、第2実施例の同調増幅器1a
は、第1実施例の同調増幅器1と同様の特性を有してお
り、ω=0(直流の領域)のときにA=−1/(2n+
1)となって、最大減衰量を与えることがわかる。ま
た、ω=∞のときにも最大減衰量を与えることがわか
る。さらに、例えばω=1/Tの同調点(2つの移相回
路30の各時定数が異なる場合であってそれぞれをT1、
T2とした場合には、ω=1/√(T1・T2)の同調点)
においてはA=1であって帰還抵抗70と入力抵抗74の抵
抗比nに無関係であって、図6に示すようにnの値を変
化させても同調点がずれることなく、かつ同調点の減衰
量も変化しない。Therefore, the tuning amplifier 1a of the second embodiment.
Has a characteristic similar to that of the tuning amplifier 1 of the first embodiment, and A = -1 / (2n +) when ω = 0 (DC region).
It can be seen that the maximum attenuation is given in 1). It can also be seen that the maximum attenuation is given when ω = ∞. Furthermore, for example, ω = 1 / T T 1, respectively in a case where the time constant different tuning points (two phase shifting circuits 30,
When T 2 is set, ω = 1 / √ (T 1 · T 2 ) tuning point)
, A is 1 and is irrelevant to the resistance ratio n of the feedback resistor 70 and the input resistor 74, and the tuning point does not shift even if the value of n is changed as shown in FIG. The amount of attenuation does not change either.
【0057】このように、この実施例の同調増幅器1a
によれば、帰還抵抗70と入力抵抗74の抵抗比nを変えて
も同調周波数および同調時の利得が一定であり、最大減
衰量のみを変化させることができる。反対に、最大減衰
量は上述した抵抗比nによって決定されるため、各移相
回路30内の可変抵抗36の抵抗値を変えて同調周波数を変
えた場合であっても、この最大減衰量に影響を与えるこ
とはなく、同調周波数、同調周波数における利得、最大
減衰量を互いに干渉しあうことなく調整することができ
る。As described above, the tuning amplifier 1a of this embodiment is
According to this, even if the resistance ratio n of the feedback resistor 70 and the input resistor 74 is changed, the tuning frequency and the gain at the time of tuning are constant, and only the maximum attenuation amount can be changed. On the contrary, since the maximum attenuation amount is determined by the resistance ratio n described above, even if the tuning frequency is changed by changing the resistance value of the variable resistor 36 in each phase shift circuit 30, the maximum attenuation amount is The tuning frequency, the gain at the tuning frequency, and the maximum amount of attenuation can be adjusted without interfering with each other without interfering with each other.
【0058】また、第2実施例の同調増幅器1aは、オ
ペアンプやキャパシタあるいは抵抗を組み合わせて構成
しており、どの構成素子も半導体基板上に形成すること
ができることから、同調周波数および最大減衰量を調整
し得る同調増幅器1の全体を半導体基板上に形成して集
積回路とすることも容易である。Further, the tuning amplifier 1a of the second embodiment is constructed by combining an operational amplifier, a capacitor or a resistor, and since any constituent element can be formed on a semiconductor substrate, the tuning frequency and the maximum attenuation amount can be reduced. It is also easy to form the entire adjustable tuning amplifier 1 on a semiconductor substrate to form an integrated circuit.
【0059】(その他の実施例)上述した各実施例の同
調増幅器1および1aは、2つの移相回路10あるいは2
つの移相回路30と位相反転回路80とによって構成されて
おり、これら3つの回路の全体によって合計の位相シフ
ト量を0°にすることにより所定の同調動作を行うよう
になっている。したがって、位相シフト量だけに着目す
ると、3つの回路をどのような順番で接続するかはある
程度の自由度があり、必要に応じて接続順番を決めるこ
とができる。(Other Embodiments) The tuning amplifiers 1 and 1a of the above-described embodiments are provided with two phase shift circuits 10 or 2.
It is composed of one phase shift circuit 30 and a phase inversion circuit 80, and a predetermined tuning operation is performed by setting the total phase shift amount to 0 ° by the whole of these three circuits. Therefore, focusing only on the amount of phase shift, there is some degree of freedom in the order in which the three circuits are connected, and the connection order can be determined as necessary.
【0060】図10および図11は、2つの移相回路10
あるいは30と位相反転回路80の接続状態を示す図であ
る。なお、これらの図において、帰還側インピーダンス
素子70aおよび入力側インピーダンス素子74aは、各同調
増幅器の出力信号と入力信号とを所定の割合で加算する
ためのものであり、最も一般的には図1等に示すよう
に、帰還側インピーダンス素子70aとして帰還抵抗70
を、入力側インピーダンス素子74aとして入力抵抗74を
使用する。10 and 11 show two phase shift circuits 10.
Alternatively, it is a diagram showing a connection state of 30 and a phase inversion circuit 80. In these figures, the feedback impedance element 70a and the input impedance element 74a are for adding the output signal of each tuning amplifier and the input signal at a predetermined ratio, and most commonly in FIG. As shown in the figure, the feedback resistor 70 is used as the feedback impedance element 70a.
Is used as the input-side impedance element 74a.
【0061】但し、帰還側インピーダンス素子70aおよ
び入力側インピーダンス素子74aは、それぞれの素子に
入力された信号の位相関係を変えることなく加算できれ
ばよいことから、帰還側インピーダンス素子70aおよび
入力側インピーダンス素子74aをともにキャパシタによ
り、あるいは帰還側インピーダンス素子70aおよび入力
側インピーダンス素子74aをともにインダクタにより形
成するようにしてもよい。または、抵抗やキャパシタあ
るいはインダクタを組み合わせることにより、インピー
ダンスの実数分および虚数分の比を同時に調整しうるよ
うにして各インピーダンス素子を形成してもよい。However, the feedback-side impedance element 70a and the input-side impedance element 74a need only be added without changing the phase relationship of the signals input to the respective elements, so the feedback-side impedance element 70a and the input-side impedance element 74a. May be formed by capacitors, or both the feedback impedance element 70a and the input impedance element 74a may be formed by inductors. Alternatively, each impedance element may be formed by combining resistors, capacitors, or inductors so that the ratio of the real number and the imaginary number of impedance can be adjusted at the same time.
【0062】図10(A)には2つの移相回路10の後段に
位相反転回路80を配置した構成が示されており、図1に
示した同調増幅器1に対応している。図10(B)には2
つの移相回路30の後段に位相反転回路80を配置した構成
が示されており、図7に示した同調増幅器1aに対応し
ている。このように、後段に位相反転回路80を配置した
場合には、この位相反転回路80に出力バッファの機能を
持たせることにより、大きな出力電流を取り出すことも
できる。FIG. 10A shows a configuration in which the phase inversion circuit 80 is arranged at the subsequent stage of the two phase shift circuits 10 and corresponds to the tuning amplifier 1 shown in FIG. 2 in FIG. 10 (B)
A configuration is shown in which a phase inversion circuit 80 is arranged at the subsequent stage of one phase shift circuit 30, and corresponds to the tuning amplifier 1a shown in FIG. As described above, when the phase inverting circuit 80 is arranged in the subsequent stage, a large output current can be taken out by giving the phase inverting circuit 80 a function as an output buffer.
【0063】図10(C)には2つの移相回路10の間に位
相反転回路80を配置した構成が、図10(D)には2つの
移相回路30の間に位相反転回路80を配置した構成がそれ
ぞれ示されている。このように、中間に位相反転回路80
を配置した場合には、2つの移相回路間の相互干渉を完
全に防止することができる。In FIG. 10C, the phase inversion circuit 80 is arranged between the two phase shift circuits 10, but in FIG. 10D, the phase inversion circuit 80 is arranged between the two phase shift circuits 30. Each of the arranged configurations is shown. In this way, the phase inversion circuit 80
With the above arrangement, mutual interference between the two phase shift circuits can be completely prevented.
【0064】図11(A)には2つの移相回路10の前段に
位相反転回路80を配置した構成が、図11(B)には2つ
の移相回路30の前段に位相反転回路80を配置した構成が
それぞれ示されている。このように、前段に位相反転回
路80を配置した場合には、前段の移相回路10あるいは30
に対する帰還側インピーダンス素子70aおよび入力側イ
ンピーダンス素子74aの影響を最小限に抑えることがで
きる。FIG. 11A shows a configuration in which the phase inversion circuit 80 is arranged in the preceding stage of the two phase shift circuits 10, and FIG. 11B shows the phase inversion circuit 80 in the preceding stage of the two phase shift circuits 30. Each of the arranged configurations is shown. As described above, when the phase inversion circuit 80 is arranged in the preceding stage, the phase shift circuit 10 or 30 in the preceding stage is arranged.
It is possible to minimize the influence of the feedback impedance element 70a and the input impedance element 74a on the.
【0065】また、上述した実施例において示した移相
回路10、30には可変抵抗16あるいは36が含まれている。
これらの可変抵抗16、36は、具体的には接合型あるいは
MOS型のFETを用いて実現することができる。Further, the phase shift circuits 10 and 30 shown in the above-mentioned embodiments include the variable resistors 16 and 36.
These variable resistors 16 and 36 can be specifically realized by using a junction type or MOS type FET.
【0066】図12は、各実施例において示した2つの
移相回路内の可変抵抗16あるいは36をFETに置き換え
た場合の移相回路の構成を示す図である。FIG. 12 is a diagram showing the structure of the phase shift circuit in the case where the variable resistor 16 or 36 in the two phase shift circuits shown in each embodiment is replaced with an FET.
【0067】同図(A)には、図1に示した2つの移相回
路10において、可変抵抗16をFETに置き換えた構成が
示されている。同図(B)には、図7に示した2つの移相
回路30において、可変抵抗36をFETに置き換えた構成
が示されている。FIG. 9A shows a configuration in which the variable resistor 16 is replaced with an FET in the two phase shift circuits 10 shown in FIG. FIG. 7B shows a configuration in which the variable resistor 36 in the two phase shift circuits 30 shown in FIG. 7 is replaced with an FET.
【0068】このように、FETのソース・ドレイン間
に形成されるチャネルを抵抗体として利用して可変抵抗
16あるいは36の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。したがって、各同調増幅器において一巡する信号
の位相シフト量が0°となる周波数を変えることがで
き、各実施例の同調増幅器の同調周波数を任意に変更す
ることができる。As described above, the channel formed between the source and drain of the FET is used as a resistor to change the variable resistance.
When used in place of 16 or 36, the gate voltage can be variably controlled to arbitrarily change the channel resistance within a certain range to change the amount of phase shift in each phase shift circuit. Therefore, in each tuning amplifier, the frequency at which the amount of phase shift of the signal that makes one round becomes 0 ° can be changed, and the tuning frequency of the tuning amplifier of each embodiment can be arbitrarily changed.
【0069】なお、図12に示した各移相回路は、可変
抵抗を1つのFET、すなわちpチャネルあるいはnチ
ャネルのFETによって構成したが、pチャネルのFE
TとnチャネルのFETとを並列接続して1つの可変抵
抗を構成し、各FETのゲートとサブストレート間に大
きさが等しく極性が異なるゲート電圧を印加するように
してもよい。抵抗値を可変する場合にはこのゲート電圧
の大きさを変えればよい。このように、2つのFETを
組み合わせて可変抵抗を構成することにより、FETの
非線形領域の改善を行うことができるため、同調信号の
歪みを少なくすることができる。In each phase shift circuit shown in FIG. 12, the variable resistance is composed of one FET, that is, a p-channel or n-channel FET.
Alternatively, T and n-channel FETs may be connected in parallel to form one variable resistor, and gate voltages of equal magnitude but different polarities may be applied between the gate and substrate of each FET. When changing the resistance value, the magnitude of the gate voltage may be changed. As described above, by combining the two FETs to form the variable resistance, the non-linear region of the FET can be improved, and thus the distortion of the tuning signal can be reduced.
【0070】また、上述した各実施例において示した移
相回路10あるいは30は、キャパシタ14、34と直列に接続
された可変抵抗16あるいは36の抵抗値を変化させて位相
シフト量を変化させることにより全体の同調周波数を変
えるようにしたが、キャパシタ14、34を可変容量素子に
よって形成し、その静電容量を変化させることにより全
体の同調周波数を変えるようにしてもよい。Further, the phase shift circuit 10 or 30 shown in each of the above-mentioned embodiments changes the resistance value of the variable resistor 16 or 36 connected in series with the capacitors 14 and 34 to change the amount of phase shift. Although the whole tuning frequency is changed by means of, the capacitors 14 and 34 may be formed by variable capacitance elements, and the whole tuning frequency may be changed by changing the capacitance thereof.
【0071】図13は、各実施例において示した2種類
の移相回路10あるいは30内のキャパシタ14あるいは34を
可変容量ダイオードに置き換えた場合の移相回路の構成
を示す図である。FIG. 13 is a diagram showing the structure of the phase shift circuit in the case where the capacitors 14 or 34 in the two types of phase shift circuits 10 or 30 shown in each embodiment are replaced by variable capacitance diodes.
【0072】同図(A)には、図1に示した2つの移相回
路10において、可変抵抗16を固定抵抗に置き換えるとと
もにキャパシタ14を可変容量ダイオードに置き換えた構
成が示されている。同図(B)には、図7に示した2つの
移相回路30において、可変抵抗36を固定抵抗に置き換え
るとともにキャパシタ34を可変容量ダイオードに置き換
えた構成が示されている。FIG. 1A shows a configuration in which the variable resistor 16 is replaced with a fixed resistor and the capacitor 14 is replaced with a variable capacitance diode in the two phase shift circuits 10 shown in FIG. FIG. 2B shows a configuration in which, in the two phase shift circuits 30 shown in FIG. 7, the variable resistor 36 is replaced with a fixed resistor and the capacitor 34 is replaced with a variable capacitance diode.
【0073】おな、図13(A)、(B)において、可変容
量ダイオードに直列に接続されたキャパシタは、可変容
量ダイオードのアノード・カソード間に逆バイアス電圧
を印加する際にその直流電流を阻止するためのものであ
り、そのインピーダンスは動作周波数において極めて小
さく、すなわち大きな静電容量を有している。また、図
13(A)、(B)に示したキャパシタの両端の電位は直流
成分をみると一定であるため、交流成分の振幅より大き
な逆バイアス電圧をアノード・カソード間に印加するこ
とにより、各可変容量ダイオードを容量可変のキャパシ
タとして機能させることができる。In FIGS. 13 (A) and 13 (B), the capacitor connected in series to the variable capacitance diode changes its DC current when a reverse bias voltage is applied between the anode and the cathode of the variable capacitance diode. The impedance is extremely small at the operating frequency, that is, it has a large capacitance. In addition, since the potentials at both ends of the capacitor shown in FIGS. 13A and 13B are constant when the DC component is seen, by applying a reverse bias voltage larger than the amplitude of the AC component between the anode and the cathode, Each variable capacitance diode can function as a variable capacitance capacitor.
【0074】このように、キャパシタ14あるいは34を可
変容量ダイオードで構成し、そのアノード・カソード間
に印加する逆バイアス電圧の大きさを可変に制御してこ
の可変容量ダイオードの静電容量をある範囲で任意に変
化させて各移相回路における位相シフト量を変えること
ができる。したがって、各同調増幅器において一巡する
信号の位相シフト量が0°となる周波数を変えることが
でき、同調増幅器の同調周波数を任意に変更することが
できる。As described above, the capacitor 14 or 34 is composed of a variable capacitance diode, and the magnitude of the reverse bias voltage applied between the anode and the cathode is variably controlled so that the capacitance of the variable capacitance diode falls within a certain range. The amount of phase shift in each phase shift circuit can be changed by changing the value arbitrarily. Therefore, in each tuning amplifier, the frequency at which the amount of phase shift of the signal that goes around once becomes 0 ° can be changed, and the tuning frequency of the tuning amplifier can be arbitrarily changed.
【0075】ところで、上述した図13(A)、(B)では
可変容量素子として可変容量ダイオードを用いたが、ソ
ースおよびドレインを直流的に固定電位に接続するとと
もにゲートに可変電圧を印加したFETを用いるように
してもよい。上述したように、図13(A)、(B)に示し
た可変容量ダイオードの両端電位は直流的に固定されて
いるため、これらの可変容量ダイオードを上述したFE
Tに置き換えるだけでよく、ゲートに印加する電圧を可
変することによりゲート容量、すなわちFETが有する
静電容量を変えることができる。By the way, although the variable capacitance diode is used as the variable capacitance element in FIGS. 13A and 13B described above, the FET in which the source and the drain are connected to a fixed potential in a direct current and a variable voltage is applied to the gate is used. May be used. As described above, since the potentials across the variable capacitance diodes shown in FIGS. 13A and 13B are fixed in terms of direct current, these variable capacitance diodes are
It is only necessary to replace it with T, and the gate capacitance, that is, the electrostatic capacitance of the FET can be changed by changing the voltage applied to the gate.
【0076】また、上述した図13(A)、(B)では可変
容量ダイオードの静電容量のみを可変したが、同時に可
変抵抗16あるいは36の抵抗値を可変するようにしてもよ
い。図13(C)には、図1に示し2つ方の移相回路10に
おいて、可変抵抗16を用いるとともにキャパシタ14を可
変容量ダイオードに置き換えた構成が示されている。同
図(D)には、図7に示した2つの移相回路30において、
可変抵抗36を用いるとともにキャパシタ34を可変容量ダ
イオードに置き換えた構成が示されている。これらにお
いて可変容量ダイオードをゲート容量可変のFETに置
き換えてもよいことは当然である。Further, although only the electrostatic capacitance of the variable capacitance diode is changed in FIGS. 13A and 13B described above, the resistance value of the variable resistor 16 or 36 may be changed at the same time. FIG. 13C shows a configuration in which the variable resistor 16 is used and the capacitor 14 is replaced with a variable capacitance diode in the two phase shift circuits 10 shown in FIG. In the same figure (D), in the two phase shift circuits 30 shown in FIG.
A configuration is shown in which the variable resistor 36 is used and the capacitor 34 is replaced with a variable capacitance diode. It goes without saying that the variable capacitance diode may be replaced with an FET having a variable gate capacitance.
【0077】また、図13(C)、(D)に示した可変抵抗
を図12に示したようにFETのチャネル抵抗を利用し
て形成することができることをいうまでもない。特に、
pチャネルのFETとnチャネルのFETとを並列接続
して1つの可変抵抗を構成し、各FETのベースとサブ
ストレート間に大きさが等しく極性が異なるゲート電圧
を印加した場合には、FETの非線形領域の改善を行う
ことができるため、同調信号の歪みを少なくすることが
できる。Needless to say, the variable resistance shown in FIGS. 13C and 13D can be formed by utilizing the channel resistance of the FET as shown in FIG. In particular,
When a p-channel FET and an n-channel FET are connected in parallel to form one variable resistor and gate voltages of equal magnitude and different polarities are applied between the base and substrate of each FET, Since the nonlinear region can be improved, the distortion of the tuning signal can be reduced.
【0078】このように、可変抵抗と可変容量素子を組
み合わせて移相回路を構成した場合であっても、可変抵
抗の抵抗値および可変容量素子の静電容量をある範囲で
任意に変化させて各移相回路における位相シフト量を変
えることができる。したがって、各同調増幅器において
一巡する信号の位相シフト量が0°となる周波数を変え
ることができ、同調増幅器の同調周波数を任意に変更す
ることができる。As described above, even when the variable resistance and the variable capacitance element are combined to form the phase shift circuit, the resistance value of the variable resistance and the capacitance of the variable capacitance element can be arbitrarily changed within a certain range. The amount of phase shift in each phase shift circuit can be changed. Therefore, in each tuning amplifier, the frequency at which the amount of phase shift of the signal that goes around once becomes 0 ° can be changed, and the tuning frequency of the tuning amplifier can be arbitrarily changed.
【0079】また、上述したように可変抵抗や可変容量
素子を用いる場合の他、素子定数が異なる複数の抵抗あ
るいはキャパシタを用意しておいて、スイッチを切り換
えることにより、これら複数の素子の中から1つあるい
は複数を選ぶようにしてもよい。この場合にはスイッチ
切り換えにより接続する素子の個数および接続方法(直
列接続、並列接続あるいはこれらの組み合わせ)によっ
て、素子定数を不連続に切り換えることができる。例え
ば、可変抵抗の代わりに抵抗値がR、2R、4R、…と
いった2のn乗の系列の複数の抵抗を用意しておいて、
1つあるいは任意の複数を選択して直列接続することに
より、等間隔の抵抗値の切り換えをより少ない素子で容
易に実現することができる。同様に、キャパシタの代わ
りに静電容量がC、2C、4C、…といった2のn乗の
系列の複数のキャパシタを用意しておいて、1つあるい
は任意の複数を選択して並列接続することにより、等間
隔の静電容量の切り換えをより少ない素子で容易に実現
することができる。このため、同調周波数が複数ある回
路、例えばAMラジオにこの実施例の同調増幅器を適用
して、複数の放送局から1局を選局して受信するような
用途に適している。In addition to the case where the variable resistance or the variable capacitance element is used as described above, a plurality of resistors or capacitors having different element constants are prepared and the switch is switched to select from among the plurality of elements. One or more may be selected. In this case, the element constants can be discontinuously switched by the number of elements to be connected and the connection method (serial connection, parallel connection, or a combination thereof) by switching the switches. For example, instead of a variable resistor, a plurality of 2 n-th series resistors whose resistance values are R, 2R, 4R, ...
By selecting one or an arbitrary plurality and connecting them in series, it is possible to easily realize switching of resistance values at equal intervals with a smaller number of elements. Similarly, instead of the capacitors, prepare a plurality of 2 n-th series capacitors having capacitances of C, 2C, 4C, ... And select one or an arbitrary plurality of capacitors for parallel connection. Thus, it is possible to easily realize the switching of the electrostatic capacitances at equal intervals with a smaller number of elements. Therefore, the tuning amplifier of this embodiment is applied to a circuit having a plurality of tuning frequencies, for example, an AM radio, and is suitable for the purpose of selecting and receiving one station from a plurality of broadcasting stations.
【0080】また、上述した各実施例の同調増幅器1等
を半導体基板上に形成した場合には、実用上キャパシタ
14あるいは34としてあまり大きな静電容量を設定するこ
とができない。したがって、半導体基板上に実際に形成
したキャパシタの小さな静電容量を回路を工夫すること
により、見かけ上大きくすることができれば時定数Tを
大きな値に設定して同調周波数の低周波数化を図る際に
都合がよい。When the tuning amplifier 1 of each of the above-mentioned embodiments is formed on a semiconductor substrate, a capacitor is practically used.
It is not possible to set a large capacitance as 14 or 34. Therefore, if the small capacitance of the capacitor actually formed on the semiconductor substrate can be apparently increased by devising the circuit, the time constant T can be set to a large value to reduce the tuning frequency. It is convenient for.
【0081】図14は、図1等に示した移相回路10、30
に用いたキャパシタ14あるいは34を素子単体ではなく回
路によって構成した変形例を示す図であり、実際に半導
体基板上に形成されるキャパシタの静電容量を見かけ上
大きくみせる静電容量変換回路として機能する。なお、
図14に示した回路全体が移相回路10あるいは30に含ま
れるキャパシタ14あるいは34に対応している。FIG. 14 shows the phase shift circuits 10 and 30 shown in FIG.
FIG. 11 is a diagram showing a modified example in which the capacitor 14 or 34 used for is composed of a circuit instead of a single element, and functions as a capacitance conversion circuit that makes the capacitance of the capacitor actually formed on the semiconductor substrate look large. To do. In addition,
The entire circuit shown in FIG. 14 corresponds to the capacitor 14 or 34 included in the phase shift circuit 10 or 30.
【0082】図14に示す静電容量変換回路14aは、所
定の静電容量C0を有するキャパシタ210と、2つのオペ
アンプ212、214と、4つの抵抗216、218、220、222とを
含んで構成されている。The capacitance conversion circuit 14a shown in FIG. 14 includes a capacitor 210 having a predetermined capacitance C0, two operational amplifiers 212 and 214, and four resistors 216, 218, 220 and 222. Has been done.
【0083】1段目のオペアンプ212は、出力端子と反
転入力端子との間に抵抗218(この抵抗値をR18とす
る)が接続されており、さらにこの反転入力端子が抵抗
216(この抵抗値をR16とする)を介して接地されてい
る。In the first-stage operational amplifier 212, a resistor 218 (whose resistance value is R18) is connected between the output terminal and the inverting input terminal.
It is grounded through 216 (this resistance is R16).
【0084】1段目のオペアンプ212の非反転入力端子
に印加される電圧E1と出力端子に現れる電圧E2との間
には、Between the voltage E1 applied to the non-inverting input terminal of the first stage operational amplifier 212 and the voltage E2 appearing at the output terminal,
【数22】 の関係がある。この1段目のオペアンプ212は、主にイ
ンピーダンス変換を行うバッファとして機能するもので
あり、利得は1であってもよい。利得1の場合とはR18
/R16=0のとき、すなわちR16を無限大(抵抗216を
除去すればよい)、あるいはR18を0Ω(直結すればよ
い)に設定する。[Equation 22] There is a relationship. The first-stage operational amplifier 212 mainly functions as a buffer that performs impedance conversion, and the gain may be 1. R18 when the gain is 1
When / R16 = 0, that is, R16 is set to infinity (removing the resistor 216), or R18 is set to 0Ω (direct connection).
【0085】また、2段目のオペアンプ214は、出力端
子と反転入力端子との間に抵抗222(この抵抗値をR22
とする)が接続されているとともに反転入力端子と上述
したオペアンプ212の出力端子との間に抵抗220(この抵
抗値をR20とする)が接続されており、さらに非反転入
力端子が接地されている。Further, the operational amplifier 214 of the second stage has a resistor 222 between the output terminal and the inverting input terminal.
And a resistor 220 (whose resistance value is R20) is connected between the inverting input terminal and the output terminal of the operational amplifier 212 described above, and the non-inverting input terminal is grounded. There is.
【0086】2段目のオペアンプ214の出力端子に現れ
る電圧をE3とすると、この電圧E3と1段目のオペアン
プ212の出力端子に現れる電圧E2との間には、When the voltage appearing at the output terminal of the second stage operational amplifier 214 is E3, the voltage E3 between this voltage E3 and the voltage E2 appearing at the output terminal of the first stage operational amplifier 212 is:
【数23】 の関係がある。このように2段目のオペアンプ214は反
転増幅器として機能するものであり、その入力側を高イ
ンピーダンスに設定するために1段目のオペアンプ212
が使用されている。(Equation 23) There is a relationship. In this way, the second-stage operational amplifier 214 functions as an inverting amplifier, and the first-stage operational amplifier 212 is set in order to set its input side to high impedance.
Is used.
【0087】また、このような接続がなされた1段目の
オペアンプ212の非反転入力端子と2段目のオペアンプ2
14の出力端子との間には、上述したように所定の静電容
量を有するキャパシタ210が接続されている。Further, the non-inverting input terminal of the first-stage operational amplifier 212 and the second-stage operational amplifier 2 thus connected are connected.
As described above, the capacitor 210 having a predetermined electrostatic capacity is connected between the 14 output terminals.
【0088】図14に示した静電容量変換回路14aにお
いて、キャパシタ210を除く回路全体の伝達関数をK4と
すると、静電容量変換回路14aは図15に示すシステム
図で表すことができる。図16は、これをミラーの定理
によって変換したシステム図である。In the capacitance conversion circuit 14a shown in FIG. 14, assuming that the transfer function of the entire circuit excluding the capacitor 210 is K4, the capacitance conversion circuit 14a can be represented by the system diagram shown in FIG. FIG. 16 is a system diagram in which this is converted by the Miller's theorem.
【0089】図15に示したインピーダンスZ0を用い
て図16に示したインピーダンスZ1を表すと、When the impedance Z0 shown in FIG. 15 is used to represent the impedance Z1 shown in FIG.
【数24】 となる。ここで、図14に示した静電容量変換回路14a
の場合には、インピーダンスZ0=1/(jωC0)であ
り、これを(24)式に代入して、[Equation 24] Becomes Here, the capacitance conversion circuit 14a shown in FIG.
In the case of, the impedance Z0 = 1 / (jωC0), and by substituting this into the equation (24),
【数25】 (Equation 25)
【数26】 となる。この(26)式は、静電容量変換回路14aにおいて
キャパシタ210が有する静電容量C0が見掛け上は(1−
K4)倍になったことを示している。(Equation 26) Becomes In this equation (26), the capacitance C0 of the capacitor 210 in the capacitance conversion circuit 14a is apparently (1-
K4) shows that it has doubled.
【0090】したがって、増幅器の利得が負の場合には
常にK4は1より大きくなるため、静電容量C0を大きい
ほうに変化させることができる。Therefore, when the gain of the amplifier is negative, K4 is always larger than 1, so that the capacitance C0 can be changed to the larger one.
【0091】ところで、図14に示した静電容量変換回
路14aにおける増幅器の利得、すなわちオペアンプ212と
214の全体により構成される増幅器の利得K4は、(22)式
および(23)式から、By the way, the gain of the amplifier in the capacitance conversion circuit 14a shown in FIG.
The gain K4 of the amplifier constituted by 214 as a whole is given by the following equations (22) and (23):
【数27】 となる。この(27)式を(26)式に代入すると、[Equation 27] Becomes Substituting equation (27) into equation (26),
【数28】 となる。したがって、4つの抵抗216、218、220、222の
抵抗値を所定の値に設定することにより、2つの端子22
4、226間の見掛け上の静電容量Cを大きくすることがで
きる。[Equation 28] Becomes Therefore, by setting the resistance value of the four resistors 216, 218, 220, 222 to a predetermined value, the two terminals 22
The apparent capacitance C between 4 and 226 can be increased.
【0092】また、1段目のオペアンプ212による増幅
器の利得が1の場合、すなわち上述したようにR16を無
限大(抵抗216を除去)、あるいはR18を0Ωに設定し
たときであってR18/R16=0の場合には、上述した(2
8)式は簡略化されて、When the gain of the amplifier by the first-stage operational amplifier 212 is 1, that is, when R16 is set to infinity (resistor 216 is removed) or R18 is set to 0Ω as described above, R18 / R16 If = 0, then (2
Equation 8 is simplified to
【数29】 となる。[Equation 29] Becomes
【0093】図17は、図14に示した第1のオペアン
プ212の反転入力端子に接続されている抵抗216を除去し
た静電容量変換回路14bの構成を示す図である。この場
合には、端子224、226間に現れる静電容量Cは(28)式に
より表されるため、R22とR20の比を変化させるだけで
C0から大きいほうに変化させることができる。FIG. 17 is a diagram showing the configuration of the capacitance conversion circuit 14b in which the resistor 216 connected to the inverting input terminal of the first operational amplifier 212 shown in FIG. 14 is removed. In this case, since the electrostatic capacitance C appearing between the terminals 224 and 226 is expressed by the equation (28), it is possible to change it from C0 to the larger one simply by changing the ratio of R22 and R20.
【0094】このように、上述した静電容量変換回路14
aあるいは14bは、抵抗220と抵抗222との抵抗比R22/R
20あるいは抵抗216と抵抗218との抵抗比R18/R16を変
えることにより、実際に半導体基板上に形成するキャパ
シタ210の静電容量C0を見掛け上大きい方に変換するこ
とができる。そのため、半導体基板上に図1等に示した
同調増幅器1等の全体を形成するような場合には、半導
体基板上に小さな静電容量C0を有するキャパシタ210を
形成しておいて、図14あるいは図17に示した回路に
よって大きな静電容量Cに変換することができ、集積化
に際して好都合となる。特に、このようにして大きな静
電容量を確保することができれば、図1に示した同調増
幅器1等の全体の実装面積を小型化して、材料コスト等
の低減も可能となる。As described above, the capacitance conversion circuit 14 described above is used.
a or 14b is the resistance ratio R22 / R between the resistance 220 and the resistance 222.
20 or by changing the resistance ratio R18 / R16 of the resistor 216 and the resistor 218, the electrostatic capacitance C0 of the capacitor 210 actually formed on the semiconductor substrate can be converted to an apparently larger one. Therefore, when the entire tuning amplifier 1 shown in FIG. 1 or the like is formed on a semiconductor substrate, a capacitor 210 having a small electrostatic capacitance C0 is formed on the semiconductor substrate, and the capacitor 210 shown in FIG. The circuit shown in FIG. 17 allows conversion into a large capacitance C, which is convenient for integration. In particular, if a large capacitance can be secured in this way, the overall mounting area of the tuning amplifier 1 shown in FIG. 1 can be downsized, and the material cost can be reduced.
【0095】また、抵抗216、218、220、222の中の少な
くとも1つ(図17に示した静電容量変換回路14bの場
合は抵抗220、222の少なくとも1つ)を可変抵抗により
形成することにより、具体的には接合型やMOS型のF
ETあるいはpチャネルFETとnチャネルFETとを
並列に接続して可変抵抗を形成することにより、容易に
静電容量が可変のキャパシタを形成することができる。
したがって、このキャパシタを図13に示した可変容量
ダイオードの代わりに使用することにより、位相シフト
量をある範囲で任意に変化させることができる。このた
め、同調増幅器において一巡する信号の位相シフト量が
0°となる周波数を変えることができ、各実施例の同調
増幅器の同調周波数を任意に変更することができる。Also, at least one of the resistors 216, 218, 220, 222 (at least one of the resistors 220, 222 in the case of the capacitance conversion circuit 14b shown in FIG. 17) is formed by a variable resistor. Therefore, specifically, the junction type or MOS type F
By connecting the ET or p-channel FET and the n-channel FET in parallel to form a variable resistance, it is possible to easily form a capacitor having a variable capacitance.
Therefore, by using this capacitor instead of the variable capacitance diode shown in FIG. 13, the phase shift amount can be arbitrarily changed within a certain range. Therefore, it is possible to change the frequency at which the phase shift amount of the signal that makes one round in the tuning amplifier becomes 0 °, and it is possible to arbitrarily change the tuning frequency of the tuning amplifier of each embodiment.
【0096】なお、上述したように第1段目のオペアン
プ212は入力インピーダンスを高くするためのバッファ
として用いているため、このオペアンプ212をエミッタ
ホロワ回路あるいはソースホロワ回路に置き換えるよう
にしてもよい。Since the first-stage operational amplifier 212 is used as a buffer for increasing the input impedance as described above, the operational amplifier 212 may be replaced with an emitter follower circuit or a source follower circuit.
【0097】図18は、1段目にエミッタホロワ回路を
用いた静電容量変換回路14cの構成を示す図である。同
図に示す静電容量変換回路14cは、図14に示した1段
目のオペアンプ212および2つの抵抗216、218をバイポ
ーラトランジスタと抵抗からなるエミッタホロワ回路22
8に置き換えた構成を有している。FIG. 18 is a diagram showing the configuration of a capacitance conversion circuit 14c using an emitter follower circuit in the first stage. The capacitance conversion circuit 14c shown in the figure includes an emitter follower circuit 22 including a first-stage operational amplifier 212 and two resistors 216 and 218 shown in FIG.
It has a configuration replaced with 8.
【0098】図19は、1段目にソースホロワ回路を用
いた静電容量変換回路14dの構成を示す図である。同図
に示す静電容量変換回路14dは、図14に示した1段目
のオペアンプ212および2つの抵抗216、218をFETと
抵抗からなるソースホロワ回路230に置き換えた構成を
有している。FIG. 19 is a diagram showing the structure of a capacitance conversion circuit 14d using a source follower circuit in the first stage. The capacitance conversion circuit 14d shown in the figure has a configuration in which the first-stage operational amplifier 212 and the two resistors 216 and 218 shown in FIG. 14 are replaced with a source follower circuit 230 including an FET and a resistor.
【0099】また、上述した静電容量変換回路14c、14d
のそれぞれは、オペアンプ214に接続されている抵抗22
0、222の抵抗比を変えることにより端子224、226間の見
掛け上の静電容量Cを任意に変化させることができる点
は図14等に示した静電容量変換回路14a等と同じであ
る。したがって、抵抗220、222の少なくとも一方を、接
合型やMOS型のFETあるいはpチャネルFETとn
チャネルFETとを並列に接続した可変抵抗に置き換え
ることにより、静電容量可変のキャパシタを構成するこ
とができ、このキャパシタを図13に示した可変容量ダ
イオードの代わりに使用することにより、位相シフト量
をある範囲で任意に変化させることができる。このた
め、各同調増幅器において一巡する信号の位相シフト量
が0°となる周波数を変えることができ、各実施例の同
調増幅器の同調周波数を任意に変更することができる。The capacitance conversion circuits 14c and 14d described above are also included.
Each of the resistors 22 connected to the operational amplifier 214
The point that the apparent capacitance C between the terminals 224 and 226 can be arbitrarily changed by changing the resistance ratio of 0 and 222 is the same as the capacitance conversion circuit 14a and the like shown in FIG. .. Therefore, at least one of the resistors 220 and 222 is connected to a junction-type or MOS-type FET or p-channel FET and n-type.
A capacitance variable capacitor can be constructed by replacing the channel FET with a variable resistor connected in parallel. By using this capacitor instead of the variable capacitance diode shown in FIG. 13, the phase shift amount can be increased. Can be arbitrarily changed within a certain range. Therefore, in each tuning amplifier, the frequency at which the amount of phase shift of the signal that goes around once becomes 0 ° can be changed, and the tuning frequency of the tuning amplifier of each embodiment can be arbitrarily changed.
【0100】なお、この発明は上記実施例に限定される
ものではなく、この発明の要旨の範囲内で種々の変形実
施が可能である。The present invention is not limited to the above embodiment, and various modifications can be made within the scope of the gist of the present invention.
【0101】例えば、図1等に示した各同調増幅器にお
いては、帰還側インピーダンス素子として抵抗値が固定
の帰還抵抗70を用い、入力側インピーダンス素子として
抵抗値が固定の入力抵抗74を用いるようにしたが、少な
くとも一方の抵抗を可変抵抗により構成して最大減衰量
を任意に変更可能に形成してもよい。この場合に、可変
抵抗を図12に示したようにFETのチャネル抵抗を利
用して形成することができることはいうまでもない。特
に、pチャネルのFETとnチャネルのFETとを並列
接続して1つの可変抵抗を構成し、各FETのベースと
サブストレート間に大きさが等しく極性が異なるゲート
電圧を印加した場合には、FETの非線形領域の改善を
行うことができるため、同調信号の歪みを少なくするこ
とができる。For example, in each tuning amplifier shown in FIG. 1 or the like, the feedback resistor 70 having a fixed resistance value is used as the feedback impedance element, and the input resistor 74 having a fixed resistance value is used as the input impedance element. However, at least one of the resistors may be a variable resistor so that the maximum attenuation amount can be changed arbitrarily. In this case, it goes without saying that the variable resistor can be formed by utilizing the channel resistance of the FET as shown in FIG. In particular, when a p-channel FET and an n-channel FET are connected in parallel to form one variable resistor and gate voltages of equal magnitude and different polarities are applied between the base and substrate of each FET, Since the non-linear region of the FET can be improved, the distortion of the tuning signal can be reduced.
【0102】同様に、帰還側インピーダンス素子および
入力側インピーダンス素子をキャパシタとした場合には
少なくとも一方を可変容量ダイオードやゲート容量可変
のFETにより構成して最大減衰量を任意に変更可能に
形成してもよい。Similarly, when the feedback impedance element and the input impedance element are capacitors, at least one of them is composed of a variable capacitance diode or a gate capacitance variable FET so that the maximum attenuation can be changed arbitrarily. Good.
【0103】また、上述した各実施例の同調増幅器1あ
るいは1aには2つの移相回路が含まれているが、同調
周波数を可変する場合には、両方の移相回路に含まれる
CR回路を構成する抵抗とキャパシタの少なくとも一方
の素子定数を変える場合の他、一方の移相回路に含まれ
るCR回路を構成する抵抗とキャパシタの少なくとも一
方の素子定数を変える場合が考えられる。この場合に
は、いずれか一方の移相回路において、一方端が接地さ
れている素子の素子定数を変える方が容易である。ま
た、全ての抵抗やキャパシタの各素子定数を固定して、
同調周波数が固定の同調増幅器を構成することもでき
る。Further, although the tuning amplifier 1 or 1a of each of the above-described embodiments includes two phase shift circuits, when varying the tuning frequency, the CR circuits included in both phase shift circuits are used. In addition to the case where the element constant of at least one of the resistance and the capacitor included is changed, the case where the element constant of at least one of the resistance and the capacitor included in the CR circuit included in the one phase shift circuit is changed can be considered. In this case, it is easier to change the element constant of the element whose one end is grounded in either one of the phase shift circuits. Also, by fixing each element constant of all resistors and capacitors,
It is also possible to construct a tuning amplifier with a fixed tuning frequency.
【0104】また、各実施例の同調増幅器を半導体基板
上に集積化する際には、例えばシリコン酸化膜等の絶縁
膜を挟んで電極を形成したり、上述したようにFETの
ゲート容量を利用して移相回路内のキャパシタを形成す
ることができる。When the tuning amplifier of each embodiment is integrated on a semiconductor substrate, electrodes are formed by sandwiching an insulating film such as a silicon oxide film or the gate capacitance of the FET is used as described above. To form a capacitor in the phase shift circuit.
【0105】また、上述した各実施例においては、オペ
アンプを用いて移相回路10、30を構成することにより安
定度の高い回路を構成することができるが、この実施例
のような使い方をする場合にはオフセット電圧や電圧利
得はそれほど高性能なものが要求されないため、所定の
増幅度を有する差動入力増幅器を各移相回路内のオペア
ンプの代わりに使用するようにしてもよい。Further, in each of the above-mentioned embodiments, a circuit with high stability can be constructed by constructing the phase shift circuits 10 and 30 by using the operational amplifier, but it is used as in this embodiment. In this case, since the offset voltage and the voltage gain are not required to have high performance, a differential input amplifier having a predetermined amplification degree may be used instead of the operational amplifier in each phase shift circuit.
【0106】図20は、オペアンプの構成の中で各実施
例の移相回路の動作に必要な部分を抽出した回路図であ
り、全体が所定の増幅度を有する差動入力増幅器として
動作する。同図に示す差動入力増幅器は、FETにより
構成された差動入力段100と、この差動入力段100に定電
流を与える定電流回路102と、定電流回路102に所定のバ
イアス電圧を与えるバイアス回路104と、差動入力段100
に接続された出力アンプ106とによって構成されてい
る。同図に示すように、実際のオペアンプに含まれるオ
フセット調整回路等を省略して、差動入力増幅器の構成
を簡略化することができる。このように、回路の簡略化
を行うことにより、動作周波数の上限を高くすることが
できるため、その分この差動入力増幅器を用いて構成し
た同調増幅器1等の動作周波数の上限を高くすることが
できる。FIG. 20 is a circuit diagram in which a portion necessary for the operation of the phase shift circuit of each embodiment is extracted from the configuration of the operational amplifier, and the whole operates as a differential input amplifier having a predetermined amplification degree. The differential input amplifier shown in the figure has a differential input stage 100 composed of FETs, a constant current circuit 102 for supplying a constant current to the differential input stage 100, and a predetermined bias voltage for the constant current circuit 102. Bias circuit 104 and differential input stage 100
And an output amplifier 106 connected to. As shown in the figure, the offset adjusting circuit and the like included in the actual operational amplifier can be omitted to simplify the configuration of the differential input amplifier. Since the upper limit of the operating frequency can be increased by simplifying the circuit in this way, the upper limit of the operating frequency of the tuning amplifier 1 and the like configured by using this differential input amplifier is correspondingly increased. You can
【0107】[0107]
【発明の効果】以上の各実施例に基づく説明から明らか
なように、この発明の同調増幅器を構成する各素子は集
積回路の製法によって形成することが可能であるから、
同調増幅器を半導体ウエハ上に集積回路として小型に形
成でき、大量生産によって安価に作ることができる。As is clear from the description based on the above embodiments, each element constituting the tuning amplifier of the present invention can be formed by an integrated circuit manufacturing method.
The tuning amplifier can be miniaturized as an integrated circuit on a semiconductor wafer, and can be manufactured inexpensively by mass production.
【0108】特に、各移相回路におけるCR回路の可変
抵抗としてFETのソース・ドレイン間のチャネルを使
用し、このFETのゲートに印加する制御電圧を変化さ
せてチャネルの抵抗を変化させるように構成すると、制
御電圧を印加する配線のインダクタンスや静電容量の影
響を回避することができ、ほぼ設計どおりの理想的な特
性を備えた同調増幅器を得ることができる。Particularly, the channel between the source and drain of the FET is used as the variable resistance of the CR circuit in each phase shift circuit, and the resistance of the channel is changed by changing the control voltage applied to the gate of this FET. Then, it is possible to avoid the influence of the inductance and the capacitance of the wiring to which the control voltage is applied, and it is possible to obtain a tuned amplifier having ideal characteristics almost as designed.
【0109】また、この発明の同調増幅器は、最大減衰
量が入力側インピーダンス素子と帰還側インピーダンス
素子の抵抗比によって決まるとともに、同調周波数が各
移相回路におけるCR回路の時定数によって決まるた
め、最大減衰量や同調周波数および同調周波数における
利得を互いに干渉しあうことなく設定することができ
る。In the tuning amplifier of the present invention, the maximum amount of attenuation is determined by the resistance ratio of the input side impedance element and the feedback side impedance element, and the tuning frequency is determined by the time constant of the CR circuit in each phase shift circuit. The attenuation amount, the tuning frequency, and the gain at the tuning frequency can be set without interfering with each other.
【0110】従来のLC共振を利用した同調増幅器にお
いては、同調周波数ωが1/√LCであるから、同調周
波数を調整するために静電容量Cまたはインダクタンス
Lを変化させると、同調周波数はその変化量の平方根に
比例して変化するが、この発明の同調増幅器では同調周
波数ωが例えば1/(CR)であるから、同調周波数は
抵抗値Rあるいは静電容量Cに比例して変化させること
ができるので、大幅な変更および調整が可能となる。In the conventional tuning amplifier utilizing LC resonance, the tuning frequency ω is 1 / √LC. Therefore, when the capacitance C or the inductance L is changed to adjust the tuning frequency, the tuning frequency is changed. Although it changes in proportion to the square root of the amount of change, in the tuning amplifier of the present invention, since the tuning frequency ω is 1 / (CR), the tuning frequency should be changed in proportion to the resistance value R or the capacitance C. Therefore, it is possible to make large changes and adjustments.
【図1】この発明を適用した第1実施例の同調増幅器の
構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a tuning amplifier of a first embodiment to which the present invention is applied.
【図2】図1に示した移相回路の構成を抜き出して示し
た図である。FIG. 2 is a diagram showing an extracted configuration of a phase shift circuit shown in FIG.
【図3】移相回路の入出力電圧とキャパシタ等に現れる
電圧との関係を示すベクトル図である。FIG. 3 is a vector diagram showing a relationship between an input / output voltage of a phase shift circuit and a voltage appearing in a capacitor or the like.
【図4】2つの移相回路の全体を伝達関数K1 を有す
る回路に置き換えたシステム図である。FIG. 4 is a system diagram in which the entire two phase shift circuits are replaced with a circuit having a transfer function K1.
【図5】図4に示すシステムをミラーの定理によって変
換したシステム図である。FIG. 5 is a system diagram obtained by converting the system shown in FIG. 4 according to Miller's theorem.
【図6】第1実施例の同調増幅器の同調特性を示す図で
ある。FIG. 6 is a diagram showing a tuning characteristic of the tuning amplifier of the first embodiment.
【図7】第2実施例の同調増幅器の構成を示す図であ
る。FIG. 7 is a diagram showing a configuration of a tuning amplifier of a second embodiment.
【図8】図7に示した移相回路の構成を抜き出して示し
た図である。FIG. 8 is a diagram showing an extracted configuration of the phase shift circuit shown in FIG. 7.
【図9】移相回路の入出力電圧とキャパシタ等に現れる
電圧との関係を示すベクトル図である。FIG. 9 is a vector diagram showing a relationship between an input / output voltage of a phase shift circuit and a voltage appearing in a capacitor or the like.
【図10】移相回路と位相反転回路との接続形態を示す
図である。FIG. 10 is a diagram showing a connection form of a phase shift circuit and a phase inversion circuit.
【図11】移相回路と位相反転回路との接続形態を示す
図である。FIG. 11 is a diagram showing a connection form of a phase shift circuit and a phase inversion circuit.
【図12】移相回路の可変抵抗をFETに置き換えた移
相回路の構成を示す図である。FIG. 12 is a diagram showing a configuration of a phase shift circuit in which a variable resistance of the phase shift circuit is replaced with an FET.
【図13】移相回路のキャパシタを可変容量ダイオード
に置き換えた移相回路の構成を示す図である。FIG. 13 is a diagram showing a configuration of a phase shift circuit in which a capacitor of the phase shift circuit is replaced with a variable capacitance diode.
【図14】キャパシタが実際に有する静電容量を見かけ
上大きくする静電容量変換回路の構成を示す図である。FIG. 14 is a diagram showing a configuration of a capacitance conversion circuit that apparently increases the capacitance that a capacitor actually has.
【図15】図14に示した回路を伝達関数を用いて表し
た図である。FIG. 15 is a diagram showing the circuit shown in FIG. 14 using a transfer function.
【図16】図15に示す構成をミラーの定理によって変
換した図である。16 is a diagram in which the configuration shown in FIG. 15 is converted by the mirror theorem.
【図17】図14の回路を簡略化した静電容量変換回路
の構成を示す図である。17 is a diagram showing a configuration of a capacitance conversion circuit which is a simplified version of the circuit of FIG.
【図18】1段目にエミッタホロワ回路を用いた静電容
量変換回路の構成を示す図である。FIG. 18 is a diagram showing a configuration of a capacitance conversion circuit using an emitter follower circuit in the first stage.
【図19】1段目にソースホロワ回路を用いた静電容量
変換回路の構成を示す図である。FIG. 19 is a diagram showing a configuration of a capacitance conversion circuit using a source follower circuit in the first stage.
【図20】オペアンプの構成の中でこの発明の移相回路
の動作に必要な部分を抽出した回路図である。FIG. 20 is a circuit diagram in which a portion necessary for the operation of the phase shift circuit of the present invention is extracted from the configuration of the operational amplifier.
【図21】従来の同調増幅器における同調周波数、同調
周波数における利得、最大減衰量の関係の一例を示す特
性曲線図である。FIG. 21 is a characteristic curve diagram showing an example of the relationship between the tuning frequency, the gain at the tuning frequency, and the maximum attenuation amount in the conventional tuning amplifier.
【符号の説明】 1 同調増幅器 10、30 移相回路 12、32 オペアンプ 14、34 キャパシタ 16、36 可変抵抗 18、20、38、40 抵抗 70 帰還抵抗 74 入力抵抗 80 位相反転回路 90 入力端子 92 出力端子[Explanation of symbols] 1 Tuning amplifier 10, 30 Phase shift circuit 12, 32 Operational amplifier 14, 34 Capacitor 16, 36 Variable resistance 18, 20, 38, 40 Resistance 70 Feedback resistance 74 Input resistance 80 Phase inversion circuit 90 Input terminal 92 Output Terminal
Claims (25)
に入力される入力側インピーダンス素子と、帰還信号が
一方端に入力される帰還側インピーダンス素子とを含ん
でおり、前記入力端子に入力される交流信号と前記帰還
信号とを加算する加算回路と、 反転入力端子に第1の抵抗の一方端が接続された差動入
力増幅器と、前記差動入力増幅器の反転入力端子と出力
端子との間に接続された第2の抵抗と、前記第1の抵抗
の他方端に接続された第3の抵抗およびキャパシタから
なる直列回路とを含み、前記第3の抵抗および前記キャ
パシタの接続部を前記差動入力増幅器の非反転入力端子
に接続した2つの移相回路と、 入力される交流信号の位相を反転して出力する位相反転
回路と、 を備え、前記2つの移相回路および前記位相反転回路の
それぞれを縦続接続し、これら縦続接続された複数の回
路の中の初段の回路に対して前記加算回路によって加算
された信号を入力するととにも、最終段の回路から出力
される信号を前記帰還信号として前記帰還側インピーダ
ンス素子の一方端に入力し、これら複数の回路のいずれ
かの出力を同調信号として取り出すことを特徴とする同
調増幅器。1. An input-side impedance element having an input terminal to which an AC signal input to an input terminal is input, and a feedback-side impedance element having a feedback signal input to one end, the input-side impedance element being input to the input terminal. An addition circuit for adding the AC signal and the feedback signal, a differential input amplifier having one end of the first resistor connected to the inverting input terminal, an inverting input terminal and an output terminal of the differential input amplifier, A second resistor connected between the first resistor and a series circuit including a third resistor and a capacitor connected to the other end of the first resistor, and a connecting portion of the third resistor and the capacitor. Two phase shift circuits connected to the non-inverting input terminals of the differential input amplifier, and a phase inverting circuit that inverts and outputs the phase of the input AC signal are provided. Inversion circuit Each of them is connected in cascade, and the signal added by the adder circuit is input to the first-stage circuit of the plurality of circuits connected in cascade, and the signal output from the last-stage circuit is input. A tuning amplifier, wherein the feedback signal is input to one end of the impedance element on the feedback side, and an output of any one of the plurality of circuits is taken out as a tuning signal.
パシタの接続の仕方を、前記2つの移相回路において同
じにしたことを特徴とする同調増幅器。2. The tuning amplifier according to claim 1, wherein the third resistor and the capacitor forming the series circuit are connected in the same manner in the two phase shift circuits.
る同調増幅器。3. The tuning amplifier according to claim 1, wherein the differential input amplifier is an operational amplifier.
ーダンス素子のそれぞれは抵抗であることを特徴とする
同調増幅器。4. The tuning amplifier according to claim 1, wherein each of the input impedance element and the feedback impedance element is a resistor.
ーダンス素子の少なくとも一方を可変抵抗により形成
し、前記入力側インピーダンス素子および前記帰還側イ
ンピーダンス素子の抵抗比を変えることにより、最大減
衰量を変化させることを特徴とする同調増幅器。5. The device according to claim 4, wherein at least one of the input impedance element and the feedback impedance element is formed by a variable resistor, and the resistance ratio of the input impedance element and the feedback impedance element is changed. A tuned amplifier characterized by changing maximum attenuation.
ーダンス素子のそれぞれはキャパシタであることを特徴
とする同調増幅器。6. The tuning amplifier according to claim 1, wherein each of the input impedance element and the feedback impedance element is a capacitor.
ーダンス素子の少なくとも一方を可変容量素子により形
成し、前記入力側インピーダンス素子および前記帰還側
インピーダンス素子の静電容量比を変化させることによ
り、最大減衰量を変えることを特徴とする同調増幅器。7. The capacitance element according to claim 6, wherein at least one of the input impedance element and the feedback impedance element is formed of a variable capacitance element, and a capacitance ratio of the input impedance element and the feedback impedance element is changed. A tuned amplifier characterized in that the maximum attenuation is changed by changing the maximum attenuation.
3の抵抗を可変抵抗により形成し、この抵抗値を変える
ことにより、同調周波数を変化させることを特徴とする
同調増幅器。8. The tuning frequency according to claim 1, wherein the third resistor included in at least one of the two phase shift circuits is formed by a variable resistor, and the resistance value is changed. A tuning amplifier characterized by being changed.
ト電圧を変えてチャネル抵抗を変えることを特徴とする
同調増幅器。9. The tuning amplifier according to claim 5, wherein the variable resistance is formed by a channel of an FET, and a channel voltage is changed by changing a gate voltage.
FETとを並列接続することにより形成し、極性が異な
る各FETのゲート電圧の大きさを変えてチャネル抵抗
を変えることを特徴とする同調増幅器。10. The variable resistance according to claim 5, wherein the variable resistor is formed by connecting a p-channel type FET and an n-channel type FET in parallel, and changing the magnitude of the gate voltage of each FET having a different polarity. A tunable amplifier characterized by changing the channel resistance.
ャパシタを可変容量素子により形成し、この静電容量を
変えることにより、同調周波数を変化させることを特徴
とする同調増幅器。11. The tuning frequency is changed according to claim 1, wherein the capacitor included in at least one of the two phase shift circuits is formed of a variable capacitance element, and the capacitance is changed. A tuned amplifier characterized by:
量ダイオード、あるいはゲート電圧可変によってゲート
容量が変更可能なFETによって形成することを特徴と
する同調増幅器。12. The tuning amplifier according to claim 7, wherein the variable capacitance element is formed of a variable capacitance diode whose reverse bias voltage can be changed or an FET whose gate capacitance can be changed by changing the gate voltage. .
3の抵抗として抵抗値が固定の複数の抵抗を有してお
り、スイッチ切り換えにより選択的に接続することによ
り、同調周波数を変化させることを特徴とする同調増幅
器。13. The method according to claim 1, wherein the third resistor included in at least one of the two phase shift circuits has a plurality of resistors having a fixed resistance value, and is switched by a switch. A tuning amplifier characterized in that the tuning frequency is changed by selectively connecting.
ャパシタとして静電容量が固定の複数のキャパシタを有
しており、スイッチ切り換えにより選択的に接続するこ
とにより、同調周波数を変化させることを特徴とする同
調増幅器。14. The capacitor according to claim 1, wherein the capacitors included in at least one of the two phase shift circuits have a plurality of capacitors having a fixed electrostatic capacitance, and are selectively switched by switching. A tuning amplifier characterized in that the tuning frequency is changed by connecting to the.
ャパシタを、利得が負の値を有する増幅器と、前記増幅
器の入出力間に並列接続されたキャパシタ素子に置き換
えることにより、前記増幅器の入力側からみた静電容量
を実際に前記キャパシタ素子が有する静電容量よりも大
きくすることを特徴とする同調増幅器。15. The capacitor according to claim 1, wherein the capacitor included in at least one of the two phase shift circuits is connected in parallel between an amplifier having a negative gain and an input / output of the amplifier. The tuned amplifier is characterized in that the capacitance viewed from the input side of the amplifier is made larger than the capacitance actually possessed by the capacitor element by replacing the capacitor element.
た静電容量を変えることにより、同調周波数を変化させ
ることを特徴とする同調増幅器。16. The tuning amplifier according to claim 15, wherein the tuning frequency is changed by changing the gain of the amplifier to change the capacitance viewed from the input side of the amplifier.
出力する位相反転回路と、 演算増幅器と、入力された交流信号が印加される抵抗お
よびキャパシタよりなる時定数回路と、前記時定数回路
に発生した信号を前記演算増幅器の非反転入力端子に入
力する回路と、前記演算増幅器の反転入力端子に接続さ
れ、入力信号が印加される入力抵抗および前記演算増幅
器の出力端子と反転入力端子との間に接続された帰還抵
抗とを有し、交流信号を同じ方向に移相する2段の移相
回路と、 前記位相反転回路と前記2段の移相回路よりなる縦続接
続と、 前記縦続接続の出力と入力との間に接続された帰還側イ
ンピーダンス素子と、 前記縦続接続へ交流信号を入力側インピーダンス素子を
介して入力する入力回路と、 を備えることを特徴とする同調増幅器。17. A phase inverting circuit for inverting and outputting the phase of an input AC signal, an operational amplifier, a time constant circuit including a resistor and a capacitor to which the input AC signal is applied, and the time constant circuit. A circuit for inputting a signal generated at the non-inverting input terminal of the operational amplifier, an input resistance connected to the inverting input terminal of the operational amplifier, to which an input signal is applied, and an output terminal and an inverting input terminal of the operational amplifier. A two-stage phase shift circuit for shifting an AC signal in the same direction, a cascade connection including the phase inversion circuit and the two-stage phase shift circuit, and the cascade connection. A feedback-side impedance element connected between an output and an input of the connection, and an input circuit for inputting an AC signal to the cascade connection via the input-side impedance element, the tuning amplifier. Vessel.
の移相回路の時定数回路の抵抗を変化させて同調周波数
を変化させることを特徴とする同調増幅器。18. The tuning according to claim 17, wherein the tuning frequency is changed by changing the resistance of the time constant circuit of the preceding phase shift circuit and / or the resistance of the time constant circuit of the subsequent phase shift circuit. amplifier.
させて最大減衰量を調整することを特徴とする同調増幅
器。19. The tuned amplifier according to claim 17, wherein the maximum attenuation amount is adjusted by changing the ratio of the input impedance and the feedback impedance.
とを特徴とする同調増幅器。20. The tuning amplifier according to claim 17, wherein the resistance of each time constant circuit is formed by a channel of the FET.
出力する位相反転回路と、 演算増幅器と、入力された交流信号が印加される抵抗お
よびキャパシタよりなる時定数回路と、前記時定数回路
に発生した信号を前記演算増幅器の非反転入力端子に入
力する回路と、前記演算増幅器の反転入力端子に接続さ
れ、入力信号が印加される入力抵抗および前記演算増幅
器の出力端子と反転入力端子との間に接続された帰還抵
抗とを有し、交流信号を同じ方向に移相する2段の移相
回路と、 前記位相反転回路と前記2段の移相回路よりなる縦続接
続と、 前記縦続接続の出力と入力との間に接続された帰還側イ
ンピーダンス素子と、 前記縦続接続へ交流信号を入力側インピーダンス素子を
介して入力する入力回路と、 前記キャパシタの静電容量を変換する定数変換回路と、 を備えることを特徴とする同調増幅器。21. A phase inverting circuit for inverting and outputting the phase of an input AC signal, an operational amplifier, a time constant circuit including a resistor and a capacitor to which the input AC signal is applied, and the time constant circuit. A circuit for inputting a signal generated at the non-inverting input terminal of the operational amplifier, an input resistance connected to the inverting input terminal of the operational amplifier, to which an input signal is applied, and an output terminal and an inverting input terminal of the operational amplifier. A two-stage phase shift circuit for shifting an AC signal in the same direction, a cascade connection including the phase inversion circuit and the two-stage phase shift circuit, and the cascade connection. A feedback side impedance element connected between the output and the input of the connection, an input circuit for inputting an AC signal to the cascade connection via the input side impedance element, and converting the capacitance of the capacitor That constant conversion circuit and, tuned amplifier, characterized in that it comprises a.
いて静電容量を変化させて同調周波数を変化させること
を特徴とする同調増幅器。22. The tuning amplifier according to claim 21, wherein the tuning frequency is changed by changing the capacitance in the constant conversion circuit of the phase shift circuit of the front stage and / or the rear stage.
させて最大減衰量を変化させることを特徴とする同調増
幅器。23. The tuned amplifier according to claim 21, wherein the maximum attenuation amount is changed by changing the ratio of the input impedance and the feedback impedance.
FETのチャネルで形成することを特徴とする同調増幅
器。24. The tuning amplifier according to claim 21, wherein a resistor for changing the electrostatic capacitance is formed in the channel of the FET in the constant conversion circuit.
幅器。25. The tuning amplifier according to claim 1, which is formed as a semiconductor integrated circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7097487A JPH08265056A (en) | 1994-11-16 | 1995-03-31 | Tuning amplifier |
AU30873/95A AU3087395A (en) | 1994-08-05 | 1995-08-01 | Tuning amplifier |
PCT/JP1995/001526 WO1996004712A1 (en) | 1994-08-05 | 1995-08-01 | Tuning amplifier |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-305741 | 1994-11-16 | ||
JP30574194 | 1994-11-16 | ||
JP7-27207 | 1995-01-24 | ||
JP2720795 | 1995-01-24 | ||
JP7097487A JPH08265056A (en) | 1994-11-16 | 1995-03-31 | Tuning amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08265056A true JPH08265056A (en) | 1996-10-11 |
Family
ID=27285699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7097487A Pending JPH08265056A (en) | 1994-08-05 | 1995-03-31 | Tuning amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08265056A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113056076A (en) * | 2021-03-12 | 2021-06-29 | 西安微电子技术研究所 | Phase inversion and electrostatic strengthening protection circuit |
-
1995
- 1995-03-31 JP JP7097487A patent/JPH08265056A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113056076A (en) * | 2021-03-12 | 2021-06-29 | 西安微电子技术研究所 | Phase inversion and electrostatic strengthening protection circuit |
CN113056076B (en) * | 2021-03-12 | 2023-08-04 | 西安微电子技术研究所 | Phase inversion and static reinforcement protection circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628334B2 (en) | Tuning amplifier | |
US20040063415A1 (en) | Integrated tunable filter for broadband tuner | |
US5886580A (en) | Tuned amplifier | |
WO1996021970A1 (en) | Tuning circuit | |
JPH08265056A (en) | Tuning amplifier | |
JP3625526B2 (en) | Tuning amplifier | |
JPH0865100A (en) | Tuned amplifier | |
JP3628402B2 (en) | Tuning amplifier | |
JPH08195648A (en) | Tuning amplifier | |
JP3628407B2 (en) | Tuning amplifier | |
JPH08154034A (en) | Tuned amplifier | |
JP3636774B2 (en) | Tuning amplifier | |
JPH08195622A (en) | Oscillator | |
JPH08111612A (en) | Oscillator | |
JPH08195623A (en) | Oscillator | |
JPH0865043A (en) | Oscillator | |
JPH08154017A (en) | Oscillator | |
JP3766472B2 (en) | Tuning circuit | |
JPH0936659A (en) | Oscillator | |
JPH08265058A (en) | Tuning amplifier | |
JP3515270B2 (en) | Tuning circuit | |
JPH08195649A (en) | Tuning amplifier | |
JP3628388B2 (en) | Tuning amplifier | |
JP3628389B2 (en) | Tuning amplifier | |
WO1996004712A1 (en) | Tuning amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |