JPH08223240A

JPH08223240A - 周波数オフセット補償回路

Info

Publication number: JPH08223240A
Application number: JP7030659A
Authority: JP
Inventors: Satoru Tano; 哲田野
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1995-02-20
Filing date: 1995-02-20
Publication date: 1996-08-30
Anticipated expiration: 2017-07-24
Also published as: JP3306736B2

Abstract

(57)【要約】【目的】ディジタル信号伝送における送受信間の周波
数誤差を自動的に補償する周波数オフセット補償回路に
関し、ＭＬＳＥ型等化器のための高精度でかつ高速度周
波数オフセット補償法の実現を目的とする。【構成】Ｎ時間に渡る既知の送信信号を記憶してお
き、この出力信号１に周波数オフセットによる位相回転
を与え、出力信号１に対応した受信信号と乗算し、この
出力信号２をＮ時間に渡って積算する相関検出器と、前
記周波数オフセットに起因した一時刻内の位相変動に対
する相関検出器の出力信号の二乗和の変化量を検出し、
二乗和が最大に成るよう位相変動の推定値を更新し、一
時間内の位相変動を推定する周波数オフセット推定器
と、周波数オフセット推定器の出力である一時間内の位
相変動を基に受信信号の周波数オフセットを除去する位
相補償部とにより構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル信号伝送にお
いて、送信側の発振器と受信側の発振器との間の周波数
誤差を自動的に補償する周波数オフセット補償回路に関
するものである。

【０００２】

【従来の技術】ディジタル信号の伝送に際しては、信号
をキャリア帯へ周波数変換することが必要になるが、こ
のとき、送信側の局部発振器と受信側の局部発振器との
間には周波数の差（周波数誤差）が生ずることは避けら
れない。この周波数誤差を補償する手段としては、二
次ループをもつコスタス型キャリア再生、遅延検波後
に周波数オフセットに起因する定常位相誤差を補償する
方法、一シンボル間の位相変動を推定し、これを基に
して周波数オフセットを補償する方法等がある。

【０００３】上記のコスタス型キャリア再生回路の構
成を図４に示す。同図において、数字符号、３９は入力
端子、４７は出力端子、４０は分配器、４１と４２は乗
算器、４３は位相誤差抽出器、４３−１は加算器、４３
−２は減算器、４４はπ／２移相器、４６はループフィ
ルタ、４５は電圧制御発振器（Voltage Controlled Osc
illator ：ＶＣＯ）である。

【０００４】同図において、キャリア帯の変調信号が端
子３９より入力され、互いにπ／２位相の異なったＶＣ
Ｏ出力信号により乗積検波され端子４７より出力され
る。一方、位相誤差抽出器では乗積検波後の信号を４逓
倍することで変調成分を除去し、ＶＣＯ出力信号と変調
波の搬送波との位相誤差を検出する。

【０００５】この位相誤差成分をループフィルタを介し
てＶＣＯに帰還することで、２次のＰＬＬループを形成
し周波数誤差と位相誤差を同時に抑圧することが可能と
なる。即ち、このＶＣＯ、位相誤差抽出、ループフィル
タにより変調波の搬送波と位相の一致した搬送波を再生
し復調動作を実現する。

【０００６】の手法を適用した構成を図５に示す。同
図において、数字符号４８は入力端子、５１は出力端
子、４９は遅延検波回路、５０は遅延検波後の定常位相
誤差補償のための位相誤差補償器である。同図において
ベースバンドにまで周波数変換された変調信号が端子４
８より入力され、遅延検波回路においてこの入力信号に
−シンボル前の入力信号を掛け合わせ位相誤差補償器に
出力する。

【０００７】この構成において入力信号における周波数
誤差は復調信号にとって定常的な位相誤差となって現わ
れ復調特性を著しく劣化させる。そこで、位相誤差補償
部ではこの定常位相誤差を補償することで等価的に周波
数誤差を補償できる。

【０００８】の手法を適用した構成例を図６に示す。
同図では位相推定アルゴリズムにＲＬＳ（Recurisive L
east Squares）アルゴリズムを適用し、トレーニング区
間のみ周波数オフセット推定を行なう構成を示してい
る。

【０００９】同図においては５１ａは入力端子、５９は
出力端子、５２は複素乗算器、５３はトレーニング信号
入力端子、５４はＲＬＳアルゴリズムによる位相推定
器、５５は位相積算器、５８は複素乗算器である。この
構成では入力信号より変調成分を除去した後、一シンボ
ル間の位相変動をＲＬＳアルゴリズムで推定し、これを
積分することで周波数オフセットによる位相変動と逆の
位相を推定し、これを入力信号に掛け合わせることで周
波数オフセットの影響を除去している。

【００１０】一方、ビットレートの高速化にともない伝
送路の波形歪みによる特性劣化が顕著になり、これを補
償するために適応等化器の適用が検討されている。適応
等化器としては、線形等化器、判定帰還型等化器、最尤
系列推定（Mzximum Likelihood Sequence Estimation：
ＭＬＳＥ）型等化器が知られている。特にＭＬＳＥ型等
化器はビット誤り率を最小にする最尤系列推定器を備え
ているため他の二つの手法よりも格段に高い等化能力を
示す。これらの等化器の構成を図８，９，１０に示す。

【００１１】一般に、適応等化器では受信信号に対する
サンプリング位相誤差による特性劣化を回避するために
フラクショナルサンプルが適用される。この適応等化器
を用いた系において周波数オフセットを補償する場合、
上記との手法は基本的にシンボルサンプリングを前
提としているため、フラクショナルサンプリング系には
適用出来ない。

【００１２】これに対して、の手法ではコスタスルー
プの中にフラクショナルサンプリングの線形等化器、あ
るいは判定帰還型等化器を備えることにより実現が可能
となる。この場合の構成を図７に示す。

【００１３】同図において７７は入力端子、８４は識別
結果出力端子、７８は分配器、７９と８０は乗算器、８
１は適応等化器、８２と８３は識別器、８５は複素相関
器、８６はループフィルタ、８７はＶＣＯ、８８はπ／
２位相器を示している。８５の複素相関器は等化器出力
信号Ｕｒ＋ｊＵｉと識別信号Ｄｒ＋ｊＤｉを使って“数
１”に示す演算を行なう。

【００１４】

【数１】

【００１５】この構成により周波数オフセット推定が可
能なのは、線形等化器、判定帰還型等化器が受信信号あ
るいは等化器の過去の識別信号を用いて波形歪み除去の
みを行なうためである。即ち、等化器出力信号は波形歪
みのない伝送路における同期検波による復調信号とみな
すことが出来るためである。

【００１６】即ち、図８においては出力６４、図９にお
いては出力７０には遅延歪みの影響が除去された信号が
出力される。ところが、ＭＬＳＥ型等化器では信号を復
調するのではなく受信信号に対して最も尤度の高い送信
符号系列を推定するという構成をとるため、線形等化器
や判定帰還型等化器の様に等化器内部に復調信号を発生
させない。

【００１７】従ってのループ内にＭＬＳＥ等化器を適
用することは困難である。また、別な構成としてマッチ
ドフィルタにより周波数オフセット検出を行ない、これ
を基に周波数オフセット補償を行なうものがある。

【００１８】マッチドフィルタは遅延歪みは雑音の影響
を除去できるため正確な周波数オフセット補償が可能に
なる。その構成を図１１に示す。同図において８９は入
力端子、９８は出力端子、９０は分配器、９１、９２は
乗算器、９３はπ／２移相器、９４はＶＣＯ、９５は１
次フィルタ、９６は遅延回路、９７は周波数オフセット
補償部を示している。

【００１９】図１２に周波数オフセット推定部の構成を
示す。同図において９９は入力端子、１００と１０１は
周波数が−δと＋δの発振器、１０４と１０５はマッチ
ドフィルタ、１０６は遅延回路、１０７は複素乗算器、
１０８は複素加算器、１０９と１１０は絶対値演算回
路、１１１は減算器を示している。

【００２０】この周波数オフセット推定器は原理的には
周波数オフセットにより相関ピークの値が異なることを
利用したものであるが、発振器１００と１０１の周波数
のアンバランスが推定精度に影響するという問題点があ
る。

【００２１】また、この構成は基本的にＶＣＯへのフィ
ードバック制御であるため、ループフィルタの帯域と周
波数オフセット推定精度にはトレードオフの関係があ
り、高速な収束特性を得るために推定精度を低下させる
という問題点がある。

【００２２】従って、フラクショナルサンプルを適用し
たＭＬＳＥ型等化器を適用する場合には、高精度な周波
数オフセット推定が困難であるため、周波数オフセット
により伝送特性が劣化するという問題点があった。

【００２３】

【発明が解決しようとする課題】キャリア帯の周波数を
利用したディジタル信号伝送においては送受信器の局部
発振器間に周波数誤差が存在する。位相変調あるいは周
波数変調を適用した場合にも正確な信号を復調するに
は、この周波数誤差を補償する必要がある。

【００２４】一方、遅延分散に起因する波形歪みを補償
するためには適応等化器が有効であるが、より高い等化
能力を有するＭＬＳＥ等化器が有効である。更に、サン
プリング位相誤差感度を低下させるためにはフラクショ
ナルサンプリングのＭＬＳＥ等化器の適用が望ましい。

【００２５】ところが、前述のようにＭＬＳＥ型等化器
は受信信号に対しても最も尤度の高い送信系列を推定す
るのみで復調操作に相当するものがないため、従来のキ
ャリア再生ループの中にＭＬＳＥ型等化器を適用するこ
とが出来ない。

【００２６】また、マッチドフィルタからの周波数誤差
情報をＶＣＯに帰還して周波数同期を確立する方法は周
波数選択性フェージング環境下で、適応等化器を用いず
に周波数オフセット補償が可能であるが、高速な収束特
性を得るためには周波数推定精度が低下してしまうとい
う欠点がある。

【００２７】従って、フラクショナルサンプリングを適
用したＭＬＳＥ型等化器を用いた場合、精度よく高速に
周波数オフセットを推定することが困難であり、周波数
オフセット推定誤差により特性が劣化すると言う問題が
あった。

【００２８】これらの問題点を鑑み、本発明ではフラク
ショナルサンプルを適用したＭＬＳＥ型等化器のための
高精度でかつ高速な周波数オフセット補償法を提供する
ことを目的としている。

【００２９】

【課題を解決するための手段】本発明によれば、上述の
課題は前記特許請求の範囲に記載した手段により解決さ
れる。

【００３０】すなわち、請求項１の発明は、受信信号と
送信信号との相関値を検出する相関検出器と、その出力
信号より周波数オフセットによるサンプリング周期間の
位相変動を推定する周波数オフセット推定器と、推定し
た周波数オフセットを基に受信信号の周波数オフセット
を除去する位相補償部より構成される周波数オフセット
補償回路であって、

【００３１】Ｎ時間に渡る既知の送信信号を記憶してお
き、この出力信号１に周波数オフセットによる位相回転
を与え、出力信号１に対応した受信信号と乗算し、この
出力信号２をＮ時間に渡って積算する相関検出器と、前
記周波数オフセットに起因した一時刻内の位相変動に対
する相関検出器の出力信号の、二乗和の変化量を検出
し、

【００３２】二乗和が最大に成るよう位相変動の推定値
を更新し、一時間内の位相変動を推定する周波数オフセ
ット推定器と、周波数オフセット推定器の出力である一
時間内の位相変動を基に受信信号の周波数オフセットを
除去する位相補償部より構成される周波数オフセット補
償回路である。

【００３３】請求項２の発明は、上記請求項１の発明に
おいて、相関検出器は、メモリに蓄えられた時刻Ｋにお
ける既知の送信信号にＫ時間に渡る位相変化量に相当す
る位相変動の推定値のＫ乗を掛け合わせ、これに受信信
号を掛けあわせて出力し、これをメモリアドレス区間Ｎ
に渡って行ない、

【００３４】これらの出力信号を積算し、その結果を相
関検出器出力とし、周波数オフセット推定器は、前記相
関検出器に備えられたメモリの出力である時刻Ｋにおけ
る既知の送信信号に、Ｋ−１時間に渡る位相変化量を与
え出力し、これをＮ−１時間に渡って行ないこの出力を
積算し、これに前記相関検出器の出力信号を掛け合わ
せ、これを一時刻内の位相変動量の推定値の更新量とし
て位相変動を推定し、これを前記相関検出器に出力し、

【００３５】更新された位相変動量を基に相関検出器お
よび周波数オフセット推定器は前述の操作を行ない、こ
れを複数回繰り返した後、前記位相補償部では時刻Ｌに
おける受信信号に時間Ｌに渡る位相変動量を掛け合わせ
ることで周波数オフセットを除去するように構成した周
波数オフセット補償回路である。

【００３６】請求項３の発明は、受信信号と送信信号と
の相関値を検出する相関検出器と、その出力信号より周
波数オフセットによるサンプリング周期間の位相変動を
推定する周波数オフセット推定器と、推定した周波数オ
フセットを基に受信信号の周波数オフセットを除去する
位相補償部より構成される周波数オフセット補償回路に
おいて、

【００３７】前記相関検出器は、Ｎ時刻に渡る受信信号
を蓄えるレジスタ回路と、Ｎ時刻に渡る既知の送信信号
パターンを蓄えておく系列メモリ回路と、前記周波数オ
フセット推定器よりの出力信号を入力としＮ行のベクト
ルを二系列出力するベクトル位相補償回路と、この第一
の出力ベクトルと系列メモリ回路よりの出力ベクトルを
入力とする第一の乗算器列と、この出力ベクトルとレジ
スタ回路の出力ベクトルを入力とする第二の乗算器列
と、この出力ベクトルの要素を各々足し合わせる加算器
より構成され、この加算器出力信号を相関器出力信号と
し、

【００３８】前記ベクトル位相補償回路は、入力信号に
前記周波数オフセット推定器よりの出力信号を掛け合わ
せる乗算器とＮ個備え、各々の乗算器は他の乗算器の出
力を入力とし、その出力をもう一つの乗算器の入力とす
るよう接続され、各々の乗算器のＮ個の出力信号を第一
のベクトル出力とし、乗算器のＮ個の入力信号を第二の
ベクトル出力とし、

【００３９】前記周波数オフセット推定器は、前記ベク
トル位相補償回路の第二のベクトル出力と前記相関検出
器の系列メモリ回路出力ベクトル入力とする第三の乗算
器列と、その出力ベクトルの要素を各々足し合わせる加
算器と、この出力信号に前記相関器出力信号を掛け合わ
せる第一の乗算器と、スケーリング係数を蓄えておくメ
モリ回路と、メモリ回路出力信号に第一の乗算器出力を
掛け合わせる第二の乗算器と、この出力を累積加算する
積算回路より構成され、

【００４０】この積算回路出力を前記周波数オフセット
推定器出力とし、前記乗算器列は、次元の等しい二つの
ベクトルを入力とし、各ベクトルの対応する行の要素間
の乗算を行なう次元数分の乗算器を備え、この乗算器出
力信号を要素とするベクトルを出力し、

【００４１】前記位相補償器は、前記周波数オフセット
補償回路の出力を片方の入力とし一時刻前の出力信号を
もう片方の入力とする第三の乗算器と、この出力信号に
入力信号を掛け合わせる第四の乗算器より構成され、こ
の第四の乗算器出力信号を最終的な出力信号とする、周
波数オフセット補償回路である。

【００４２】

【作用】送信符号系列をｘ_kとするとフラクショナルサ
ンプルされた送信信号Ｓ_kは“数２”で与えられる。

【００４３】

【数２】

【００４４】“数２”において添字ｋは時刻を表し、ｈ
_iは送信の帯域制限フィルタのインパルス応答を示して
いる。但し、フラクショナルサンプルの場合には時刻ｋ
は整数ではなく有理数により表される。また、ｘ_kとＳ
_kは一般に複素数で表される。ここで受信信号をｒ_kと
すると時間Ｌの間隔にわたる相関器の出力信号ｙ_kは
“数３”で与えられる。

【００４５】

【数３】

【００４６】式（３）において＊は複素共役をとること
を意味している。もしも、周波数オフセットが存在しな
い場合には、受信信号ｒ_kはＳ_kに等しい。その時、相
関器の出力信号ｙ_kは完全に実数部のみとなり最大値を
とる。周波数オフセットω／（２π）が存在する場合に
は相関器の出力ｙ_kは“数４”の様になる。

【００４７】

【数４】

【００４８】ここでは、簡単のためシンボル周期の２倍
でサンプルした場合を示している。また、式（４）にお
いてＴｓはサンプリング周期を示しており、Ｌ／２（ae
ven＋aodd）は周波数オフセットがない場合の相関器の
出力を示している。

【００４９】従って、相関器の出力信号が最大になるよ
うに入力信号に位相補正を施すことにより、任意のサン
プリング速度に対して周波数オフセット推定が可能とな
る。ここで、サンプリング周期間の周波数オフセットに
よる位相変動項をｗとおくと、周波数オフセット補償さ
れた相関器の出力信号ｙ_kは“数５”で与えられる。

【００５０】

【数５】

【００５１】最適な重み係数Ｗ_optは“数６”の解とし
て与えられる。この式は非線形方程式であるがＬＭＳア
ルゴリズムを適用することで解を実際に求めることが可
能である。

【００５２】

【数６】

【００５３】この場合、先ほど述べたようにｙ_k ²が最
大になるようにＬＭＳアルゴリズムによってタップ係数
Ｗを制御することになる。ＬＭＳを適用した本発明の周
波数オフセット推定アルゴリズムを以下に示す。

【００５４】

【数７】

【００５５】“数７”においてμは更新の刻み幅を示す
ステップサイズパラメータである。“数７”を繰り返し
行なうことにより、即ちｎ→∞において、ｗ_n→ｗ_opt
に収束する。このアルゴリズムによって推定したｗ_opt
を用いて周波数オフセット補償が“数８”の様に実現出
来る。

【００５６】ただし、Ｗ０＝１＋ｊ・０とする。

【００５７】

【数８】

【００５８】

【実施例】図１は本発明の一実施例を示す図である。本
発明の構成例を図１に示す。同図はバースト信号伝送に
おいてバーストの先頭あるいは中間にあるユニークワー
ドパターンのみを用いて周波数オフセット推定を行なう
場合の構成を示している。

【００５９】同図において数字符号１は入力端子、５は
出力端子、６〜８はバーストとデータの切替用スイッ
チ、２は相関器、３は周波数オフセット推定器、４は位
相補償器、９は送信信号系列メモリ、１０はベクトル位
相補償器、１１と１３は乗算器列、１２、１４、２１、
２５、２６、３１、３３は複素乗算器、１９、２４はＮ
入力複素加算器、２９は２入力複素加算器、１７はＮ段
のシフトレジスタ、１８と２８、３２は遅延回路、２７
は係数メモリ回路を示す。

【００６０】トレーニング期間においてはスイッチ６は
「ＯＮ」状態となり、入力信号はシフトレジスタ１７に
格納される。一方、送信したユニークワードパターンの
複素共役が記憶された送信信号系列メモリの出力は乗算
器列１１に入力され、ベクトル位相補償器の出力ベクト
ルと各々掛け合わされる。

【００６１】ベクトル位相補償器では推定した周波数オ
フセットに基づいて各受信信号に対して位相補償を行な
うため、この乗算器列の出力信号は周波数オフセットが
ある場合の送信符号系列を出力することになる。次に、
シフトレジスタ１７の出力と乗算器列１１の出力間の相
関演算を乗算器列１３と複素加算器１９で行なう。

【００６２】相関器出力信号は周波数オフセット推定器
に入力される。周波数オフセット推定器ではベクトル位
相補償器のから位相補償ベクトルと送信信号系列ベクト
ルの要素間の相関演算を乗算器列２０と複素加算器２４
で行なう。この複素加算器出力信号は相関器出力信号と
掛け合わされる。

【００６３】次に、この出力信号はゲインメモリ２７よ
りの信号により重み付けされ、加算器と遅延回路により
構成される積算器に入力される。この積算器の出力信号
が周波数オフセット推定結果となり、相関器に備えられ
たベクトル位相補償器に入力される。この一連の演算を
繰り返し行なうことにより正確な周波数オフセットが推
定できる。

【００６４】次に、データ区間ではスイッチ７と８が
「ＯＮ」状態になりデータが位相補償器４に入力され
る。位相補償器４では乗算器３１と遅延回路３２により
構成された位相積算回路に周波数オフセット推定器出力
信号を入力し、これを位相変化量に変換し、その結果を
乗算器２２で入力信号に掛け合わせることで周波数オフ
セット補償を行なう。

【００６５】図２にベクトル位相補償器の構成の例を示
す。同図において３３は複素共役変換器、３４は係数
「１」のメモリ回路、３７−１は相関器内への出力ベク
トル、３７−２は周波数オフセット推定器への出力ベク
トル３６は複素乗算器、３８は係数メモリ、３５は周波
数オフセット推定器よりの信号入力端子を示している。

【００６６】ここでは、推定して周波数オフセットをべ
き乗することで、周波数を位相に変換しこれを各時間毎
にベクトルとして出力している。一方、３７−２へはそ
の微分項に相当するベクトルを出力している。図３に本
発明の適用例として、ＭＬＳＥ型等化器と結合させた場
合の構成を示す。

【００６７】同図において１１３は入力端子、１１９は
出力端子、１１４は分配器、１１５と１１６は乗算器、
１１７は本発明の周波数オフセット補償器、１１８はＭ
ＬＳＥ型等化器、１２０はπ／２移相器、１２１は固定
発振器を示している。入力されたキャリア帯変調信号は
固定発振器１２１により準同期検波されて、ビート成分
をもった信号として周波数オフセット推定器１１７に入
力される。

【００６８】この信号は周波数オフセット推定器でこの
ビート成分が除去され、ＭＬＳＥ型等化器に入力され
る。ＭＬＳＥ型等化器ではこの受信信号に対して、最も
尤度の高い送信系列を推定して１１９に出力する。

【００６９】

【発明の効果】本発明はマッチドフィルタを使用した構
成を利用しているため、遅延歪みの影響による符号間干
渉の影響を除去して、高精度に周波数オフセット推定が
可能となる。また、推定の繰り返し回数を多くすること
でその精度を更に高くすることが出来る。従って、受信
した最初のバーストから高い精度で周波数オフセット補
償ができるという利点がある。さらに、マッチドフィル
タのサンプリング周波数に全く制限がないため任意のサ
ンプリング速度に対応できるという利点がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す図である。

【図２】ベクトル位相補償器の構成の例を示す図であ
る。

【図３】本発明をＭＬＳＥ型等化器と結合させた場合の
構成を示す図である。

【図４】コスタス型キャリア再生回路の構成の例を示す
図である。

【図５】遅延検波と定常位相誤差補償による周波数オフ
セット補償の構成例を示す図である。

【図６】一シンボル間の位相変動推定を基にした周波数
オフセット補償の構成例を示す図である。

【図７】等化器をループ内に備える場合のキャリア再生
の構成例を示す図である。

【図８】線形等化器の構成例を示す図である。

【図９】判定帰還型等化器の構成例を示す図である。

【図１０】ＭＬＳＥ型等化器の構成例を示す図である。

【図１１】マッチドフィルタによる周波数オフセット補
償の構成例を示す図である。

【図１２】周波数オフセット推定部の構成例を示す図で
ある。

【符号の説明】

１，３５，４８，５１ａ，７７，６０，６５，７１，８
９，９９，１１３入力端子５，３７−１，３７−２，４７，５１，５９，８４，６
４，７０，７４，９８，１１２，１１９出力端子２相関器３周波数オフセット推定器４位相補償器１０ベクトル位相補償器９送信信号系列メモリ２７，３４，３８係数メモリ６，７，８スイッチ１１，１３，２０乗算器列１２，２１，２２，３１，３６，４１，４２，５２，５
６，５８，７９，８０，６２，６７，９１，９２，１０
７，１１５，１１６乗算器１９，２４，２９，４３−１，６３，６８，７２加
算器４３−２減算器１８，２８，３２，５７，６１，６６，９６，１０６
遅延回路４０，７７，９０，１１４分配器４４，８８，９３，１２０ π／２移相器４５，８７，９４ＶＣＯ１００，１０３，１２１固定発振器４５，８６，９５ループフィルタ４３位相誤差抽出回路４９遅延検波回路５０位相誤差補償器５４位相推定器５５位相積算器８１適応等化器６９，８２，８３識別器８５複素相関器７５タップつき遅延線フィルタ７６伝送路推定器７３最尤系列推定器９７周波数オフセット推定部１０４，１０５マッチドフィルタ１１７周波数オフセット補償器１１８ＭＬＳＥ型等化器

Claims

【特許請求の範囲】

【請求項１】受信信号と送信信号との相関値を検出す
る相関検出器と、その出力信号より周波数オフセットに
よるサンプリング周期間の位相変動を推定する周波数オ
フセット推定器と、推定した周波数オフセットを基に受
信信号の周波数オフセットを除去する位相補償部より構
成される周波数オフセット補償回路であって、Ｎ時間に渡る既知の送信信号を記憶しておき、この出力
信号１に周波数オフセットによる位相回転を与え、出力
信号１に対応した受信信号と乗算し、この出力信号２を
Ｎ時間に渡って積算する相関検出器と、前記周波数オフセットに起因した一時刻内の位相変動に
対する相関検出器の出力信号の二乗和の変化量を検出
し、二乗和が最大に成るよう位相変動の推定値を更新
し、一時間内の位相変動を推定する周波数オフセット推
定器と、周波数オフセット推定器の出力である一時間内の位相変
動を基に受信信号の周波数オフセットを除去する位相補
償部より構成されることを特徴とする周波数オフセット
補償回路。
【請求項２】相関検出器は、メモリに蓄えられた時刻
Ｋにおける既知の送信信号にＫ時間に渡る位相変化量に
相当する位相変動の推定値のＫ乗を掛け合わせ、これに
受信信号を掛け合わせて出力し、これをメモリアドレス
区間Ｎに渡って行ない、これらの出力信号を積算し、そ
の結果を相関検出器出力とし、周波数オフセット推定器は、前記相関検出器に備えられ
たメモリの出力である時刻Ｋにおける既知の送信信号
に、Ｋ−１時間に渡る位相変化量を与え出力し、これを
Ｎ−１時間に渡って行ないこの出力を積算し、これに前
記相関検出器の出力信号を掛け合わせ、これを一時刻内
の位相変動量の推定値の更新量として位相変動を推定
し、これを前記相関検出器に出力し、更新された位相変動量を基に相関検出器および周波数オ
フセット推定器は前述の操作を行ない、これを複数回繰
り返した後、前記位相補償部では時刻Ｌにおける受信信
号に時間Ｌに渡る位相変動量を掛け合わせることで周波
数オフセットを除去する請求項１記載の周波数オフセッ
ト補償回路。
【請求項３】受信信号と送信信号との相関値を検出す
る相関検出器と、その出力信号より周波数オフセットに
よるサンプリング周期間の位相変動を推定する周波数オ
フセット推定器と、推定した周波数オフセットを基に受
信信号の周波数オフセットを除去する位相補償部より構
成される周波数オフセット補償回路であって、前記相関検出器は、Ｎ時刻に渡る受信信号を蓄えるレジ
スタ回路と、Ｎ時刻に渡る既知の送信信号パターンを蓄
えておく系列メモリ回路と、前記周波数オフセット推定
器よりの出力信号を入力としＮ行のベクトルを二系列出
力するベクトル位相補償回路と、この第一の出力ベクト
ルと系列メモリ回路よりの出力ベクトルを入力する第一
の乗算器列と、この出力ベクトルとレジスタ回路の出力
ベクトルを入力とする第２の乗算器列と、この出力ベク
トルの要素を各々足し合わせる加算器より構成され、こ
の加算器出力信号を相関器出力信号とし、前記ベクトル位相補償回路は、入力信号に前記周波数オ
フセット推定器よりの出力信号を掛け合わせる乗算器を
Ｎ個備え、各々の乗算器は他の乗算器の出力を入力と
し、その出力をもう一つの乗算器の入力とするよう接続
され、各々の乗算器のＮ個の出力信号を第一のベクトル
出力とし、乗算器のＮ個の入力信号を第二のベクトル出
力とし、前記周波数オフセット推定器は、前記ベクトル位相補償
回路の第二のベクトル出力と前記相関検出器の系列メモ
リ回路出力ベクトル入力とする第三の乗算器列と、その
出力ベクトルの要素を各々足し合わせる加算器と、この
出力信号に前記相関器出力信号を掛け合わせる第一の乗
算器と、スケーリング係数を蓄えておくメモリ回路と、
目盛り回路出力信号に第一の乗算器出力を掛け合わせる
第二の乗算器と、この出力を累積加算する積算回路より
構成され、この積算回路出力を前記周波数オフセット推
定器出力とし、前記乗算器列は、次元の等しい二つのベクトルを入力と
し、各ベクトルの対応する行の要素間の乗算を行なう次
元数分の乗算器を備え、この乗算器出力信号を要素とす
るベクトルを出力し、前記位相補償器は、前記周波数オフセット補償回路の出
力を片方の入力とし一時刻前の出力信号をもう片方の入
力とする第三の乗算器と、この出力信号に入力信号を掛
け合わせる第四の乗算器より構成され、この第四の乗算
器出力信号を最終的な出力信号とする、ことを特徴とする周波数オフセット補償回路。