JPH08223228A - 等化増幅器及びこれを用いた受信機並びにプリアンプ - Google Patents

Abstract

(57)【要約】 【目的】 プリアンプによるパルス幅の変動があって
も、参照電圧が信号の中心値に維持され後続の識別動作
が正常に行える等化増幅器を提供することを目的とす
る。 【構成】 光伝送路からの光信号を電気信号に変換して
増幅した受信信号を等化増幅する等化増幅器において、
前記受信信号を増幅して相補信号である第１の信号及び
第２の信号を出力するＡＧＣ回路（３）と、前記第１及
び第２の信号の差に応じた第１の差分信号を生成し、こ
れを第１の基準電圧と比較してその誤差を参照信号とし
て前記ＡＧＣ回路に出力するオフセット補償回路（４）
とを有し、前記参照電圧は前記受信信号の振幅のほぼ中
心に位置するように変化し、前記ＡＧＣ回路のオフセッ
トを補償する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は等化増幅器に関し、特に
光伝送システム等に用いられる等化増幅器、及びこれを
用いた受信機並びにこの受信機に適したプリアンプに関
するものである。

【０００２】ＣＣＩＴＴに準拠した光伝送システムにお
いては、架間接続を行う短距離伝送と、局舎と局舎を結
ぶ長距離伝送の二種類がある。これらの伝送系のいずれ
においても伝送路で崩れた波形を整形することのできる
等化増幅器が望まれている。

【０００３】

【従来の技術】図４５は、従来の光伝送用光受信機の構
成例を示したブロック図である。図示する受信機は主と
て、等化増幅器と識別回路とで構成されている。このう
ち、等化増幅器は、光伝送路からの光信号を電流信号に
変換するＰＩＮフォトダイオード等の受光素子１１ａ
と、ダイオードＤ１０を並列に接続した帰還抵抗Ｒｆを
有し受光素子１１ａからの微小電流信号Ｓ１を増幅する
プリアンプ（前置増幅器）１２に接続され、このプリア
ンプ１２の出力信号Ｓ２を後段で識別可能なレベルまで
増幅するリミッタ１３と、このリミッタ１３の正転信号
Ｓ３と反転信号Ｓ４とを入力してそれぞれの平均値を検
出する平均化回路１４と、この平均化回路１４の出力信
号を増幅してリミッタ１３に参照電圧Ｓ５を与えるため
のアンプ（増幅器）１５とで構成されている。なお、平
均化回路１４とアンプ１５とでＤＣ（直流）オフセット
を補償するオフセット補償回路を構成している。

【０００４】また、識別回路は、リミッタ１３の出力信
号のうち反転信号Ｓ４における二倍波成分（２ｆｏ）を
取り出すための狭帯域フィルタ（ＢＰＦ）１６と、この
フィルタ１６からのアナログ信号を入力して正転クロッ
ク信号と反転クロック信号とを発生するリミッタ１７
と、リミッタ１３からの正転信号Ｓ３及び反転信号Ｓ４
を入力しリミッタ１７からの正転クロック信号及び反転
クロック信号によりデータの識別を行う識別器１８とで
構成されている。

【０００５】図４５に示す光受信機の動作を、図４６に
示す動作波形図を参照して説明する。まず、受光素子１
１ａは光信号を電流信号Ｓ１（図４６（ａ））に変換し
てプリアンプ１２に与える。プリアンプ１２は、この電
流信号Ｓ１を帰還抵抗Ｒｆによりｉ×Ｒｆ（ｉは電流信
号Ｓ１の値）に増幅する（同図（ｂ））。

【０００６】プリアンプ１２からの出力信号Ｓ２を非反
転入力端子に入力したリミッタ１３は参照電圧Ｓ５に基
づき、予め設定されて利得Ｇ（これは識別器１８で識別
可能な最大の利得に設定されている）により、ｉ×Ｒｆ
×Ｇの振幅の正転信号Ｓ３（実線）を出力するととも
に、反転信号Ｓ４（点線）を出力する（同図（ｃ））。

【０００７】上記正転信号Ｓ３及び反転信号Ｓ４を受け
た平均化回路１４は、同図（ｄ）に示すように、それぞ
れの平均値Ｓ３’とＳ４’を検出し、この平均値Ｓ３’
とＳ４’との誤差を参照電圧Ｓ５としてリミッタ１３を
制御する。このように、図４５に示した光受信機におい
ては、受光素子１１ａにより変換された電流信号Ｓ１を
プリアンプ１２で電流−電圧変換するとき、このプリア
ンプ１２の電流−電圧変換率並びに受信レベル（受信感
度）は帰還抵抗Ｒｆの値でほぼ決るので、設計時には受
信レベルを満足するように帰還抵抗Ｒｆの値を決定す
る。

【０００８】図４７は、上記のような帰還抵抗Ｒｆを有
するプリアンプの回路例を示す。今、図示するプリアン
プにおいて、帰還抵抗ＲｆにダイオードＤ１０が並列に
接続されていないと仮定したときの動作を説明する。光
入力信号がない無信号入力時には、トランジスタＴｒ２
には抵抗Ｒｃを介してエミッタ側に接続されたダイオー
ドＤ１２及びエミッタ抵抗Ｒｏを介してベース電流が流
れるとともに、このベース電流は帰還抵抗Ｒｆを介して
トランジスタＴｒ１のベースよりダイオードＤ１１にも
流れる。よって、常に両方のトランジスタＴｒ１及びＴ
ｒ２に電流を流すような帰還系が形成されており、この
帰還系が回路動作を安定化させ、出力端子に所定の電圧
が発生するように作用する。

【０００９】このような状態で光入力信号があると受光
素子１１からの電流Ｓ１が流れ、トランジスタＴｒ１の
ベースよりダイオードＤ１１にベース電流が流れるとと
もに、帰還抵抗Ｒｆ並びに抵抗Ｒｏを介して電流が流れ
る。従って、出力端子の電圧は帰還抵抗Ｒｆとエミッタ
抵抗Ｒｏとの分圧電位となる。通常、雑音防止のための
帰還抵抗Ｒｆの値が大きいことから、出力端子の電圧は
小さくなる。この結果、光入力信号が大きいとトランジ
スタＴｒ２は飽和（カットオフ）してしまい、正常な帰
還動作が得られなくなってしまう。

【００１０】そこで、このような欠点を解消するため、
帰還抵抗Ｒｆに図示するように並列にダイオードＤ１０
を接続し、この並列ダイオードＤ１０の電圧降下０．８
Ｖによって電圧クランプを行う。従って、トランジスタ
Ｔｒ１とダイオードＤ１１による電圧降下が０．８Ｖ＋
０．８Ｖ＝１．６Ｖであることから、エミッタ抵抗Ｒｏ
の両端電圧が常に図示のように１．６Ｖ−０．８Ｖ＝
０．８Ｖになっている。このようにして、トランジスタ
Ｔｒ２が飽和状態（カットオフ）するのを防止してい
る。

【００１１】

【発明が解決しようとする課題】上記のような光受信機
における等化増幅器に対し、プリアンプ１２において帰
還抵抗Ｒｆと並列にダイオードＤ１０を接続しているた
め、図４８に示すような受信レベルが大きい光入力信号
（点線）を受光素子１１が受信した場合、ダイオードＤ
１０によって実線で図示するように０．８Ｖにクランプ
してしまうため、信号のパルス幅はマーク率が１／２か
ら大きくずれてしまう。図４８に示すような波形のプリ
アンプ出力信号Ｓ２を受けたリミッタ１３は、後段の識
別器１８で識別できる最大の振幅まで増幅するので、図
４６（ｄ）に示したような誤差によりリミッタ１３の参
照電圧Ｓ５を制御すると、最小レベルの光入力信号を受
信する場合（図４９（ａ））とは異なって、参照電圧信
号Ｓ５は同図（ｂ）に示すように”０”側にずれてしま
い、これにより種々の要因で発生する雑音や受信信号の
変動の影響を受け易くなってしまう。

【００１２】従って、本発明はプリアンプによるパルス
幅の変動があっても、参照電圧が受信信号（プリアンプ
の出力信号）の中心値に維持され後続の識別動作が正常
に行える等化増幅器を提供することを目的とする。ま
た、本発明は上記の等化増幅器を具備する受信機及びこ
のような受信機で微小信号を増幅するのに好適なプリア
ンプを提供することを目的とする。

【００１３】

【課題を解決するための手段】請求項１に記載の発明
は、光伝送路からの光信号を電気信号に変換して増幅し
た受信信号を等化増幅する等化増幅器において、前記受
信信号を増幅して相補信号である第１の信号及び第２の
信号を出力するＡＧＣ回路と、前記第１及び第２の信号
の差に応じた第１の差分信号を生成し、これを第１の基
準電圧と比較してその誤差を参照信号として前記ＡＧＣ
回路に出力するオフセット補償回路とを有し、前記参照
電圧は前記受信信号の振幅のほぼ中心に位置するように
変化し、前記ＡＧＣ回路のオフセットを補償する。

【００１４】請求項２に記載の発明では、前記オフセッ
ト補償回路は、前記第１及び第２の信号のいずれか一方
の信号をレベルシフトした後、前記第１及び第２の信号
の差に応じた前記第１の差分信号を生成する。請求項３
に記載の発明では、前記第１の基準電圧は、前記第１及
び第２の信号のいずれか一方の論理値信号レベルに相当
する。

【００１５】請求項４に記載の発明では、前記オフセッ
ト補償回路は、前記第１の差分信号をピーク整流する整
流回路と、ピーク整流された前記第１の差分信号と前記
第１の基準電圧とを比較する誤差検出回路とを有する。

【００１６】請求項５に記載の発明では、前記等化増幅
器は、前記第１の信号の第１の論理値信号レベルと前記
第２の信号の第２の論理値信号レベルとが一致するよう
に、前記いずれか一方の信号をレベルシフトするレベル
シフト回路を有する。請求項６に記載の発明では、前記
第１の論理値信号レベル及び第２の論理値信号レベルは
論理”０”に相当するレベルである。

【００１７】請求項７に記載の発明では、前記レベルシ
フト回路は、前記第１及び第２の信号のいずれか一方の
信号が与えられる抵抗素子である。請求項８に記載の発
明では、前記等化増幅器は更に、第１及び第２の信号の
差に応じた第２の差分信号を検出し、該第２の差分信号
と第２の基準電圧とを比較してその誤差を利得制御信号
として前記ＡＧＣ回路に出力する利得制御回路を有し、
前記ＡＧＣ回路の利得は、前記利得制御信号で制御され
る。

【００１８】請求項９に記載の発明では、前記等化増幅
器は、前記第１及び第２の信号の他方の信号をレベルシ
フトした後、前記第１及び第２の信号の差に応じた前記
第２の差分信号を出力する回路を有し、前記第２の基準
電圧は、前記第１及び第２の信号の他方の論理値信号レ
ベルに相当し、前記利得制御回路は、前記第２の差分信
号をピーク整流する整流回路と、ピーク整流された前記
第２の差分信号と前記第２の基準電圧とを比較する誤差
検出回路とを有し、前記等化増幅器は、前記第１の信号
の論理”１”の論理値信号レベルと前記第２の信号の論
理”１”の論理値信号レベルとが一致するように、前記
他方の信号をレベルシフトするレベルシフト回路を有す
る。

【００１９】請求項１０に記載の発明では、前記オフセ
ット補償回路は、前記第１の信号をピーク整流する第１
の整流回路と、前記第２の信号をピーク整流する第２の
整流回路と、ピーク整流された前記第１の信号とピーク
整流された第２の信号との差を検出して、前記参照電圧
として機能する前記第１の差分信号を出力する誤差検出
回路とを有する。

【００２０】請求項１１に記載の発明では、前記ＡＧＣ
回路は、異なる利得を有する第１及び第２の差動増幅回
路を有し、該第１及び第２の差動増幅器の各々は、前記
増幅信号と前記参照信号とを入力し、かつ該１及び第２
の差動増幅器のトランジスタに並列に接続され、前記利
得制御信号により制御されるトランジスタを有する。

【００２１】請求項１２に記載の発明では、前記ＡＧＣ
回路は、前記第１及び第２の差動増幅器にそれぞれ設け
られた定電流源回路を有する。請求項１３に記載の発明
では、前記オフセット補償回路の出力に、等化増幅器の
前段に接続されるバッファ回路と同一回路構成の出力バ
ッファ回路を有する。

【００２２】請求項１４に記載の発明は、光伝送路から
の光信号を電気信号に変換して増幅した受信信号を等化
増幅する等化増幅器と、前記受信信号中に含まれるタイ
ミング情報からクロック信号を生成するタイミング発生
器と、該クロック信号を用いて該等化増幅器の出力信号
を識別する識別器とを有し、前記等化増幅器は、上記の
通り構成されている受信機である。

【００２３】請求項１５に記載の発明では、前記識別器
はマスタ／スレーブ形フリップフロップ回路を有し、該
フリップフロップ回路は前記等化増幅器の出力信号に応
じて状態が変化する複数の差動増幅器を有し、更に前記
識別器は、各差動増幅器に並列に接続され、前記クロッ
ク信号に応じて各差動増幅器の動作を制御するトランジ
スタを有する。

【００２４】請求項１６に記載の発明では、前記受信機
は更に、前記光信号から変換された電気信号を増幅して
前記等化器に出力するプリアンプを有する。請求項１７
に記載の発明では、前記プリアンプは、前記受信信号を
増幅する第１のトランジスタと、第１のトランジスタの
コレクタから出力される出力信号を増幅する第２のトラ
ンジスタと、抵抗素子と第３のトランジスタの並列回路
を有し、第２のトランジスタのエミッタと第１のトラン
ジスタのベースとの間に設けられたクランプ回路と、前
記第２のトランジスタのエミッタに接続され、エミッタ
電圧の変化を前記第３のトランジスタのベースに与える
フィードバック回路とを有する。

【００２５】請求項１８に記載の発明では、前記プリア
ンプは、前記第１のトランジスタのエミッタに接続さ
れ、該第１のトランジスタのエミッタ電圧を所定の電圧
に制御する回路を有する。請求項１９に記載の発明で
は、前記受信機は、抵抗とダイオードを有する基準回路
で生成した２つの電圧差を利用して、受信機内部の定電
流源回路を制御するための第１の制御電圧を生成する定
電流源回路と、前記基準回路内の所定の電圧と受信機内
部の第１の電流路で生成した内部電圧とを比較して、そ
の差が一定となるように前記第１の電流路に流れる電流
を制御する第２の制御電圧を生成し、前記第１の電流路
に並列に設けられた第２の電流路に流れる電流を第２の
制御電圧で制御することで、一定の電流又は電圧を生成
する回路とを有する。

【００２６】請求項２０に記載の発明では、前記第１の
電流路は、受信機外部に接続される抵抗素子を含む。請
求項２１に記載の発明では、前記受信機は更に、識別器
の出力信号を外部に出力するためのバッファを有し、該
バッファは直列に接続された少なくとも２つの差動増幅
器及びこれらを駆動する電流源を有し、後段の差動増幅
器の電流源に含まれるトランジスタのコレクタ電圧を一
定にするために、前段の差動増幅器の出力電圧を制御す
る回路を有する。

【００２７】請求項２２に記載の発明では、前記等化増
幅器と前記タイミング発生器とは単一のモジュールに収
容されている。請求項２３に記載の発明では、前記等化
増幅器と前記タイミング発生器と前記プリアンプとは単
一のモジュールに収容されている。

【００２８】請求項２４に記載の発明では、前記受信機
は更に、前記プリアンプの出力に設けられた第１の出力
バッファ回路と、前記等化増幅器の出力に設けられた第
２の出力バッファ回路とを有し、第１及び第２の出力バ
ッファ回路は同一回路構成である。

【００２９】請求項２５に記載の発明では、入力信号を
増幅する第１のトランジスタと、該第１のトランジスタ
のコレクタから出力される出力信号を増幅する第２のト
ランジスタと、抵抗素子と第３のトランジスタの並列回
路を有し、前記第２のトランジスタのエミッタと第１の
トランジスタのベースとの間に設けられたクランプ回路
と、前記第２のトランジスタのエミッタに接続され、エ
ミッタ電圧の変化を前記第３のトランジスタのベースに
与えるフィードバック回路とを有する。

【００３０】請求項２６に記載の発明では、前記プリア
ンプは、前記第１のトランジスタのエミッタに接続さ
れ、該第１のトランジスタのエミッタ電圧を所定の電圧
に制御する回路を有する。請求項２７に記載の発明で
は、前記プリアンプは、後続の差動増幅器の一方の入力
端子に接続されているバッファ回路と同一回路構成の出
力バッファ回路を有し、該出力バッファ回路を介して後
続の差動増幅器の他方の入力端子に出力信号を出力す
る。

【００３１】請求項２８に記載の発明では、前記出力バ
ッファ回路は、前記一方の入力端子に接続されているバ
ッファ回路と同一の電源電圧を受ける。請求項２９に記
載の発明では、入力信号を増幅する第１のトランジスタ
と、該第１のトランジスタのコレクタから出力される出
力信号を増幅する第２のトランジスタと、抵抗素子と第
３のトランジスタの並列回路を有し、前記第２のトラン
ジスタのエミッタと第１のトランジスタのベースとの間
に設けられたクランプ回路と、後続の差動増幅器の一方
の入力端子に接続されているバッファ回路と同一回路構
成の出力バッファ回路を有し、該出力バッファ回路を介
して後続の差動増幅器の他方の入力端子に出力信号を出
力するプリアンプである。

【００３２】請求項３０に記載の発明では、前記出力バ
ッファ回路は、前記一方の入力端子に接続されているバ
ッファ回路と同一の電源電圧を受ける。

【００３３】

【作用】請求項１に記載の発明によれば、ＡＧＣ回路が
出力する相補信号の第１の信号及び第２の信号の差に応
じた第１の差分信号を生成し、これを第１の基準電圧と
比較してその誤差を参照信号として前記ＡＧＣ回路に出
力する。第１の基準電圧を適当な値に設定すると、前記
参照電圧は前記受信信号の振幅のほぼ中心に位置するよ
うに変化し、前記ＡＧＣ回路のオフセットが補償でき
る。従って、パルス幅の変動があっても、参照電圧が信
号の中心値に維持され後続の識別動作が確実に行える。

【００３４】請求項２に記載の発明では、前記第１及び
第２の信号のいずれか一方の信号をレベルシフトした
後、前記第１及び第２の信号の差に応じた前記第１の差
分信号を出力する。レベルシフトは、例えば請求項３、
請求項５及び請求項６に記載のように、第１及び第２の
信号の論理値信号レベル（例えば、論理”０”のレベ
ル）を一致させて、そのオフセットに起因した誤差を検
出する作用を有する。

【００３５】請求項４に記載の発明では、前記第１の差
分信号をピーク整流することで、この信号のピークレベ
ルを検出し、これを前記第１の基準電圧とを比較するこ
とで誤差を検出している。請求項７に記載の発明では、
前記第１及び第２の信号のいずれか一方の信号を抵抗素
子に通すことでレベルシフトを行っている。

【００３６】請求項８に記載の発明では、ＡＧＣ回路の
利得を第１及び第２の信号の差に応じた第２の差分信号
を検出し、該第２の差分信号と第２の基準電圧とを比較
してその誤差に相当する利得制御信号で制御することと
している。請求項９に記載の発明では、前記等化増幅器
は、前記第１及び第２の信号の他方の信号をレベルシフ
トして、論理”１”の信号レベルが一致するようにした
後、第２の差分信号を生成しピーク整流して第２の基準
電圧と比較する。比較して得られた誤差が利得制御信号
としてＡＧＣ回路に与えられ、利得を制御して、ＡＧＣ
回路の出力である第１及び第２の信号のレベルが一定と
なるように制御される。

【００３７】請求項１０に記載の発明では、前記第１の
信号をピーク整流した信号と第２の信号をピーク整流し
た信号とを比較することで、それぞれの信号のピークを
考慮したオフセットを検出でき、第１及び第２の信号の
レベルが急変しても、参照電圧を受信信号の中心に設定
できる。

【００３８】請求項１１に記載の発明では、前記ＡＧＣ
回路を異なる利得を有する第１及び第２の差動増幅回路
を有するようにし、これらを選択的に駆動することで利
得を制御するようにしている。請求項１２に記載の発明
では、前記ＡＧＣ回路の前記第１及び第２の差動増幅器
に別々に定電流源回路を設けているため、最大利得から
最小利得の範囲で安定してＡＧＣ動作が行えるようにな
る。

【００３９】請求項１３に記載の発明では、等化増幅器
の前段に接続されるバッファ回路と、これと同一回路構
成のバッファ回路とは、電源雑音等の外来雑音を同じよ
うに受け、従ってＡＧＣ回路の２つの入力電圧（相補信
号）は同じように変動する（同相に変動する）。よっ
て、ＡＧＣ回路内での差動増幅動作により、２つの入力
電圧の変動は相殺され、外来雑音の影響を排除すること
ができる。

【００４０】請求項１４に記載の発明によれば、上記構
成の等化増幅器を用いた受信機なので、上記各請求項に
記載の作用・効果を具備した受信機が構成できる。請求
項１５に記載の発明では、前記識別器を構成するマスタ
／スレーブ形フリップフロップ回路の差動増増幅器に並
列に、クロック信号で制御されるトランジスタを設けて
いるため、識別器が必要とする電源電圧が低くても動作
を保証することができる。

【００４１】請求項１６に記載の発明では、プリアンプ
を具備した受信機が構成できる。請求項１７に記載の発
明では、第２のトランジスタのエミッタ電圧をフィード
バックして第３のトランジスタを制御することで、クラ
ンプ回路のクランプ電圧を第３のトランジスタのベース
・エミッタ電圧よりも低い電圧に設定し、低電源電圧化
に対応できる。

【００４２】請求項１８に記載の発明では、第１のトラ
ンジスタのエミッタ電圧を所定の電圧に制御すること
で、ダイーオードを第１のエミッタに接続して得られる
固定エミッタ電圧とは異なるエミッタ電圧を設定でき、
低電源電圧化に対応できる。請求項１９に記載の発明で
は、定電流現回路内の抵抗とダイオードを有する基準回
路で生成した２つの電圧差を利用して、受信機内部の定
電流源回路を制御するで、定利得化が可能になるととも
に、この回路に請求項１８に記載の回路を付加すること
で、装置内部で一定の電流又は電圧を発生させることが
でき、別途外部に電源を必要としない。

【００４３】請求項２０に記載の発明では、外付けの抵
抗素子を設けることで、定電流値又は定電圧値を外部か
ら制御することができる。請求項２１に記載の発明で
は、前段の差動増幅器の出力電圧を制御することで、後
段の差動増幅器のコレクタ電圧を一定に制御でき、外部
に出力する信号レベルを一定に保つことができる。

【００４４】請求項２２に記載の発明では、前記等化増
幅器と前記タイミング発生器とを収容するモジュールを
提供できる。請求項２３に記載の発明では、前記等化増
幅器と前記タイミング発生器と前記プリアンプを収容し
たモジュールを提供できる。

【００４５】請求項２４に記載の発明は、請求項１３に
記載の発明と同様の作用及び効果を有する。請求項２５
に記載の発明は、請求項１７に記載の発明と同様の作用
及び効果を有する。

【００４６】請求項２６に記載の発明は、請求項１８に
記載の発明と同様の作用及び効果を有する。請求項２７
に記載の発明は、請求項１３に記載の発明と同様の作用
及び効果を有する。

【００４７】請求項２８に記載の発明は、電源雑音に対
し、後続の差動増幅器の２つの入力電圧が同じように
（同相に）変動する。よって、差動増幅動作により同相
変動は相殺される。請求項２９に記載の発明は、請求項
１３に記載の発明と同様の効果及び効果を有する。

【００４８】請求項３０に記載の発明は、請求項２８と
同様の作用及び効果を有する。

【００４９】

【実施例】図１は、本発明の一実施例による等化増幅器
を含む光受信機を示すブロック図である。受光素子１は
光入力信号を電流信号Ｓ１に変換する。プリアンプ２
は、電流信号Ｓ２を増幅する。プリアンプ２の入出力間
には、帰還抵抗Ｒｆとこれに並列に接続されてダイオー
ドＤ１とを有する帰還回路が接続されている。ＡＧＣ
（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回
路３は、プリアンプ２の出力信号Ｓ２からそれぞれ一定
振幅の正転信号Ｓ３及び反転信号Ｓ４を出力する。オフ
セット補償回路４は、正転信号Ｓ３及び反転信号Ｓ４を
入力して、一方の信号の基準電圧からの誤差を検出し
て、誤差を参照電圧としてＡＧＣ回路３に出力する。利
得制御回路５は、正転信号Ｓ３及び反転信号Ｓ４を入力
して、他方の信号の基準電圧からの誤差を検出して、誤
差を利得制御電圧としてＡＧＣ回路３に与える。パルス
幅補償回路６は、正転信号Ｓ３及び反転信号Ｓ４を入力
してそれぞれの基本波成分を抽出してパルス幅を補償す
る。なお、ここでは、ＡＧＣ回路３、オフセット補償回
路４及び利得制御回路５とで等化増幅器を構成してい
る。

【００５０】図１の等化増幅器の動作を図２の動作波形
図を参照して説明する。まず、受光素子１により光−電
流変換された光入力信号に対する電流信号Ｓ１を、帰還
抵抗ＲｆとダイオードＤ１を備えたプリアンプ２により
電圧信号Ｓ２に変換する。このプリアンプ２の出力信号
Ｓ２はＡＧＣ回路３により一定振幅まで増幅される。ま
たオフセット補償回路４はＡＧＣ回路３の正転信号Ｓ３
及び反転信号Ｓ４を入力し、これらのうちの一方の信号
の基準電圧からの誤差を検出して、参照電圧Ｓ５として
ＡＧＣ回路３に与える。従って、参照電圧Ｓ５はＡＧＣ
回路３から出力される正転信号Ｓ３及び反転信号Ｓ４の
うちの一方の信号の例えば”０”レベルを基準電圧に合
わせることができるので、参照電圧は入力信号Ｓ２の振
幅の中心値になるように帰還がかかることになる。

【００５１】従って、光入力信号の受信レベルが急変し
た場合、プリアンプ２の出力信号Ｓ２の波形は図４２の
従来例と同様に図２（ｂ）に示すような波形となり、Ａ
ＧＣ回路３から出力される波形は同図（ｃ）に示すよう
な波形となる。参照電圧Ｓ５は同図（ｂ）に点線で示す
ような振幅の中心値に制御される（ＤＣオフセットが補
償される）ので、この参照電圧Ｓ５を中心として増幅を
行うＡＧＣ回路３の出力波形は図４３（ｂ）に示すよう
な雑音又は変動の影響を受けずに済む。

【００５２】利得制御回路５は、正転信号Ｓ３と反転信
号Ｓ４のうちの他方（オフセット補償回路４で用いてい
ない方の信号）の基準電圧からの誤差を検出して、ＡＧ
Ｃ回路３の利得を制御する制御信号を出力する。このよ
うにして、ＡＧＣ回路３から出力された波形はパルス幅
補償回路６において基本波が抽出され（図２（ｄ））、
更にこの基本波成分からパルスを生成すれば、同図
（ｅ）に示すようなマーク率が１／２のパルス幅補償波
形Ｓ６を再生することができ、後段の識別器（図３９参
照）においては正確な論理識別を行うことが可能とな
る。

【００５３】図３は、パルス幅補償回路６の動作を示す
波形図である。ＡＧＣ回路３の出力波形に対して基本波
が例えばローパスフィルタにより抽出されて、マーク率
１／２の正常なパルスが得られることになる。図４は、
入力受信パワーが急変したときの動作波形図である。光
入力波形Ｓ１が同図（ａ）に示すように急変した場合、
この急変速度よりもオフセット補償回路４及び利得制御
回路５の応答速度を速く設定するとともに、オフセット
補償回路４の応答速度を利得制御回路５の応答速度より
さらに速く設定しておけば、プリアンプ２の出力波形Ｓ
２が光入力波形Ｓ１に応じて同図（ｂ）に示すように変
動し、参照電圧Ｓ５も同様に変化したとしても、同図
（ｃ）に示すようにＡＧＣ回路３の出力波形Ｓ３、Ｓ４
は常に一定振幅に制御することが可能となる。

【００５４】このように、従来の技術ではプリアンプは
パルス幅変動によりほぼダイナミックレンジが決定され
ていたが、上記本発明の実施例によれば、プリアンプが
パルス幅変動を生じていてもその後段で吸収が可能なの
で、ダイナミックレンジが大きく取れることになる。

【００５５】図５は、図１に示す構成の等化増幅器の回
路図である。この実施例では、ＡＧＣ回路３はＡＧＣア
ンプ３１とレベルシフト回路３２とで構成される。ＡＧ
Ｃアンプ３１は、バッファとしてのトランジスタＱ１、
Ｑ２と、利得を有する差動増幅器Ａ１と、利得を持たな
い差動増幅器Ａ２と、これらの差動増幅器Ａ１及びＡ２
をそれぞれ制御することにより電流比を変えるためのト
ランジスタＱ３、Ｑ４とで構成している。レベルシフト
回路３２は、差動増幅器Ａ１に接続されたバッファとし
てのトランジスタＱ５、Ｑ６とレベルシフト用の抵抗ｒ
１、ｒ２とを有する。

【００５６】オフセット補償回路４は、レベルシフト回
路３２から出力された正転信号と反転信号を入力信号
（２）とするアンプ４１と、このアンプ４１の出力信号
（３）（２出力のうちの一方）をピーク整流するための
ダイオードＤ２及びコンデンサＣ１と、このピーク整流
された信号を基準電圧Ｖｒ１と比較して参照電圧Ｓ５を
ＡＧＣアンプ３１のトランジスタＱ２に与えるためのア
ンプ４２とで構成される。

【００５７】利得制御回路５は、レベルシフト回路３２
からの反転信号とレベルシフトされた正転信号とを入力
信号（４）として入力するアンプ５１と、このアンプ５
１の出力信号（５）（２出力のうちの一方）をピーク整
流するためのダイオードＤ３及びコンデンサＣ２と、こ
のピーク整流回路の出力信号を基準電圧Ｖｒ２と比較し
てその誤差電圧を正転信号と反転信号の形で、ＡＧＣア
ンプ３１のトランジスタＱ３及びＱ４に与えるアンプ５
２とで構成される。

【００５８】パルス幅補償回路６はローパスフィルタ
（ＬＰＦ）６１、バイアス回路６２及びリミッタ６３を
有する。ローパスフィルタ６１は、トランジスタＱ５か
らの反転信号の低周波数信号成分を通過させるための抵
抗ｒ３及びコンデンサＣ３と、トランジスタＱ６からの
正転信号の低周波数成分を通過させるための抵抗ｒ４及
びコンデンサＣ４とで構成されている。バイアス回路６
２は、図示するように電源Ｖｃｃを分圧してバアイス電
圧を生成する抵抗を有する。ローパスフィルタ６１とバ
イアス回路６２との間には、バッファとして機能するト
ランジスタＱ７及びＱ８と、直流成分のみを取り出すた
めのコンデンサＣ５、Ｃ６が設けられている。リミッタ
６３は差動増幅器Ａ３を有し、そのトランジスタのベー
スに与えられる正転信号及び反転信号を増幅して、後段
の識別器（図示を省略してある）に出力する。

【００５９】次に、図５に示す回路の動作について、図
６、図７及び図８に示す動作波形図を参照して以下に説
明する。まず、図６を参照してオフセット補償回路４の
動作を説明する。ＡＧＣアンプ３１からトランジスタＱ
５、Ｑ６の各エミッタを介して出力された波形（１）
（図６（ａ））はレベルシフト回路３２の抵抗ｒ１、ｒ
２並びにそれぞれの定電流源（Ｉｏ）の存在により、ア
ンプ４１の入力信号（２）のうちの正転信号（実線で示
す）はトランジスタＱ６のエミッタよりそのまま与えら
れるが、点線で示す反転信号は抵抗ｒ１を介して与えら
れるため、反転信号だけＲ×Ｉｏのレベルシフトを受け
る。なお、Ｒは抵抗ｒ１の抵抗値である。従って、図６
（ｂ）に示すように、正転信号と反転信号の”０”レベ
ルが一致するように制御された信号がレベルシフト回路
３２から得られる。

【００６０】図６（ｂ）に示す２つの信号（２）がアン
プ４１で増幅されて、その差分信号（３）（同図（ｃ）
の破線＊）がダイオードＤ２に与えられる。なお、破線
＊で示す差分信号は基準電圧Ｖｒ１付近のみを拡大して
示したものである。また、実線＊＊もアンプ４１から出
力される差分信号であるが、オフセット補償回路４では
使用しないため、図６（ｃ）では〔 〕内で括ってあ
る。

【００６１】このようにしてアンプ４１が出力する差分
信号（３）は、ダイオードＤ２とコンデンサＣ１とでピ
ーク整流され、反転信号（図６で点線で示す信号）のピ
ーク検出出力（図６（ｃ）に実線で示す）が生成され
る。オフセット補償回路４のアンプ４２は、ピーク検出
出力を基準電圧Ｖｒ１と比較し、その誤差を参照電圧Ｓ
５として、ＡＧＣアンプ３１のトランジスタＱ２のベー
スに出力する。

【００６２】図７は、図５に示す利得制御回路５の動作
を示す動作波形図である。利得制御回路５の動作はオフ
セット補償回路４の動作と同様であるが、次の点が異な
る。利得制御回路５は反転信号ではなく、正転信号のみ
をＲ×Ｉｏだけレベルシフトした信号（４）をアンプ５
１に与える（図７（ａ）、（ｂ）参照）。図７に示す動
作では、正転信号と反転信号の”１”レベルが一致する
ように制御される。

【００６３】従って、この利得制御回路５においては、
アンプ５１からの差分信号（５）はピーク整流されかつ
アンプ５２において基準電圧Ｖｒ２との誤差が取られる
ことにより、誤差電圧の正転信号と反転信号がそれぞれ
ＡＧＣアンプ３１のトランジスタＱ３、Ｑ４に与えられ
ることになる。ＡＧＣアンプ３１では、アンプ４２から
の参照電圧Ｓ５に基づいてアンプ５２からの誤差分信号
によりトランジスタＱ３とＱ４の電流比を変えることに
より、利得を有する差動増幅器Ａ１と利得を持っていな
い差動増幅器Ａ２とを適宜選択して、最適な利得となる
ような動作が行われる。

【００６４】図８は、図５に示すパルス幅補償回路６の
動作を示す動作波形図である。今、レベルシフト回路３
２からの正転信号及び反転信号は、図８（ａ）に示すよ
うに受信レベルが高く、プリアンプ２のダイオードＤ１
によってクランプされたことによって、パルス幅が劣化
したものと仮定する。従って、このようなＡＧＣ出力波
形（１）を入力するローパスフィルタ６１は、図８
（ｂ）に示すように、データを鈍らせるように作用す
る。このようなローパスフィルタ６１によって鈍らされ
たアナロク信号をトランジスタＱ７、Ｑ８及びコンデン
サＣ５、Ｃ６を介して容量結合して直流分を除去してバ
イアス回路６２によりバイアスをかけ直すと、図８
（ｃ）に示すような正弦波であってかつ正転信号と反転
信号の平均値が一致した信号（７）を得ることができ
る。従って、このような信号（７）をリミッタ６３を通
すことにより、図８（ｄ）に示すようなマーク率が１／
２の正常なパルス（８）が得られることとなる。

【００６５】図９は、図５に示す本発明の実施例の実装
例を示す図である。なお、図９中、前述した構成要素と
同一のものには同一の参照番号を付してある。モジュー
ル７０は受信機として機能し、基板上に、等化増幅器
（ＥＱＬ）／識別器（ＦＦ）ＩＣ７３（以下、３Ｒ−Ｉ
Ｃ７３という）及び３Ｒ−ＩＣ７３に対して外付けされ
たクロック信号（ＣＬＫ）抽出用狭帯域素子７４が搭載
されている。３Ｒ−ＩＣ７３と狭帯域素子７４とで、等
化（Ｒｅｓｈａｐｉｎｇ）、識別（Ｒｅｇｅｎｅｒａｔ
ｉｏｎ）及び再生（Ｒｅｔｉｍｉｎｇ）のいわゆる３Ｒ
機能を提供する。このようなモジュール７０の前段に、
同一パッケージに収容された受光素子１とプリアンプ２
が接続される。受光素子１は光ファイバ７２に接続さ
れ、伝送されて来た光信号を受光する。なお、受光素子
１とプリアンプ２をモジュール７０の基板上に設け、こ
れらを３Ｒ−ＩＣ７３と狭帯域素子７４と一緒に全体を
モジュール化してもよい。

【００６６】モジュール７０は、電源端子Ｖｃｃ、グラ
ンド端子ＧＮＤ、データ端子ＤＡＴＡ、クロック信号端
子ＣＬＫ及びアラーム端子ＡＬＭを有し、それぞれ対応
する回路又は装置に接続される。また、狭帯域素子７４
は例えば、弾性表面波デバイス（ＳＡＷ）又はモノリシ
ック・クリスタルフィルタ（ＭＣＦ）等で構成される。

【００６７】図１０は、３Ｒ−ＩＣ７３の内部構成を示
す図である。なお、図１０中、前述した構成要素と同一
のものには同一の参照番号を付してある。光ファイバ１
を伝送されてきた光入力信号は受光素子２で光／電流変
換され、その電流信号はプリアンプ２で識別器１８が識
別可能なレベルの電圧信号に変換され、イコライザ（Ｅ
ＱＬ）８２に与えられる。イコライザ８２は、図１に示
すＡＧＣアンプ３及びパルス幅補償回路６に相当し、図
５に示すＡＧＣアンプ３１、レベルシフト回路３２、Ｌ
ＰＦ６１、バイアス回路６２及びリミッタ６３に相当す
る。なお、図１０では、便宜上、オフセット補償回路
（ＤＣＦ）４及び利得補償回路（ＡＧＣ−ＣＯＮＴ）５
はイコライザ８２の出力信号を入力するように図示して
あるが、実際には図１及び図５に示す通りである。

【００６８】非線形回路７６は、イコライザ８２の出力
波形の立ち上がり及び立ち下がりエッジを検出して伝送
速度の２倍の成分を持つ信号を生成し、狭帯域特性を持
つ狭帯域素子７４に出力する。狭帯域素子７４は、伝送
速度の２倍の成分のみを抽出する。タイミング発生器
（ＴＩＭ）７８は、伝送速度の２倍の成分からクロック
信号（相補信号ＣＬＫ、ＣＬＫバー）を生成し、識別器
１８及びバッファ７９に出力する。識別器１８はフリッ
プフロップ（ＦＦ）で構成され、クロック信号に同期し
てイコライザ８２の出力信号を識別して、バッファ（Ｂ
ＵＦＦ）７７を介してモジュール外部（次段のロジック
回路）に相補データ信号ＤＡＴＡ、ＤＡＴＡバーを出力
する。なお、タイミング発生器７８で生成したクロック
信号は、バッファ７９を介してモジュール外部にＣＬ
Ｋ、ＣＬＫバーとして出力される。アラーム回路７５
は、イコライザ８２の出力信号を監視し、所定の異常、
例えば、所定レベルを越える信号が出力された場合に
は、外部にアラーム信号ＡＬＭを出力する。

【００６９】図１０において、斜線を付したブロック、
すなわちバッファ７７及び７９は、後述する振幅一定回
路を採用することが好ましい回路である。また、網点を
付したブロック、すなわちイコライザ８２、識別器１８
及びタイミング発生器７８は、後述する利得一定回路を
採用することが好ましい回路である。

【００７０】図９に示すモジュールに供給する電源電圧
は任意であり、図５に示す回路構成を用いた場合には、
通常用いられている５Ｖ前後の電源電圧を用いることが
できる。しかしながら、５Ｖより低い低電源電圧（例え
ば、３Ｖ前後）を用いる場合には、図５に示す回路構成
とは別の以下に説明する回路構成を用いることが好まし
い。

【００７１】はじめに、低電源電圧対応のプリアンプの
構成について説明する。図９に示すプリアンプ２とし
て、図４１に示す回路構成を用いた場合、ダイオードＤ
１１、トランジスタＴｒ１のベース・エミッタ電圧及び
トランジスタＴｒ１及びＴｒ２のベース・コレクタ電圧
をそれぞれ０．８Ｖとすると、少なくとも電源電圧は
３．２Ｖ必要となり、３Ｖの低電源電圧ではプリアンプ
２を動作させることができない。

【００７２】図１１は、低電源電圧対応のプリアンプと
するために、図４１に示すダイオードＤ１１及びＤ１２
を削除するとともに、トランジスタＴｒ１のエミッタ電
圧（直流バイアス）を固定でなく可変とした構成の回路
を示す。図１１において、抵抗Ｒ１、Ｒ２に流れる電流
をそれぞれＩ_R1、Ｉ_R2とすると、トランジスタＱ１６の
ベース・エミッタ電圧Ｖ_BEQ16 は、次の通りである。

【００７３】 Ｒ２×Ｉ_R2＝Ｖ_BEQ16 （１） トランジスタＱ１６のコレクタ電圧Ｖ_CQ16は Ｖ_CQ16＝Ｒ１×Ｉ_R1＋Ｒ２×Ｉ_R2 （２） ここで、Ｉ_R1＝Ｉ_R2とすると、 Ｖ_CQ16＝（Ｒ１＋Ｒ２）Ｉ_R2 （３） 式（１）より式（３）は Ｖ_CQ16＝Ｖ_BEQ16 （Ｒ１＋Ｒ２）／Ｒ２ （４） Ｖ_CQ16＝Ｖ_BQ14であるから、 Ｖ_EQ14＝Ｖ_CQ16＝Ｖ_BQ14−Ｖ_BEQ14 ＝Ｖ_BEQ16 ×（Ｒ１＋Ｒ２）／Ｒ２−Ｖ_BEQ14 （５） ここで、Ｖ_BE＝Ｖ_BEQ16 ＝Ｖ_BEQ14 であり、またＶ_EQ14
＝Ｖ_EQ11なので、式（５）は、 Ｖ_EQ11＝Ｖ_EQ14＝Ｖ_BE｛（Ｒ１＋Ｒ２）／Ｒ２−１｝ （６） となる。よって、トランジスタＱ１１のエミッタ電圧Ｖ
_EQ11は、式（６）よりトランジスタのベース・エミッタ
電圧Ｖ_BEに対するＲ１とＲ２の抵抗比によって任意に決
定できる。 また、受光素子１により大電流が流れた場
合、帰還抵抗Ｒｆによる電圧降下でトランジスタＱ１３
のエミッタ電圧がグランドレベルとなってしまい、トラ
ンジスタＱ１３に電流が流れず正常な回路動作を行わな
くなる。これを防ぐために、帰還抵抗Ｒｆに並列にダイ
オードＱ１５（ダイオード接続されたトランジスタ）を
接続し、帰還抵抗Ｒｆによる電圧降下が０．８Ｖ＝Ｖ
_BEQ15においてクランプを行い、ダイナミックレンジが
とれるようにする。

【００７４】トランジスタＱ１１のベース電圧はそのエ
ミッタ電圧Ｖ_EQ11に対しＶ_BE11電圧分上がった値である
から、 Ｖ_BQ11＝Ｖ_EQ11＋Ｖ_BEQ11 （７） トランジスタＱ１３のエミッタ電圧は、クランプされた
状態においてトランジスタＱ１１のベース電圧よりダイ
オードのＶ_BEQ15 （クランプ電圧分）下がった値とな
る。すなわち、 Ｖ_EQ13＝Ｖ_BQ11−Ｖ_BEQ15 （８） 式（７）、（８）よりＶ_EQ13は、 Ｖ_EQ13＝Ｖ_EQ11＋Ｖ_BEQ11 −Ｖ_BEQ15 （９） となる。Ｖ_EQ11は０．８Ｖ以下で適当な値をとる必要が
あり、さらにダイナミックレンジを稼ぐためには、クラ
ンプ電圧を０．８Ｖより小さい値で任意に設定できるよ
うにする必要がある。

【００７５】そこで、クランプ動作を行うトランジスタ
Ｑ５を図１２に示すように接続する。図１２の回路構成
では、トランジスタＱ１５のベース電圧Ｖ_BQ15を制御
し、クランプ電圧を任意に設定する。今、受光素子１に
電流が流れ帰還抵抗Ｒｆの電圧降下によりＶ_BQ18のΔＶ
の電圧の変化が生じたとする。この時の電圧をＶ_BQ18’
とすると、 Ｖ_BQ18’＝Ｖ_BQ18−ΔＶ （１０） 抵抗Ｒ７、Ｒ８に流れる電流をそれぞれＩ_R3、Ｉ_R5と
し、トランジスタＱ１７、Ｑ１８、Ｑ１９、Ｑ２０、Ｑ
２１、Ｑ２２のベース・エミッタ電圧を全てＶ_BEとする
と、次式が得られる。

【００７６】 Ｉ_R5＝（Ｖ_BQ18’−Ｖ_EQ11−３Ｖ_BE）／（Ｒ８＋Ｒ１０） （１１） Ｖ_BQ22＝Ｖ_BQ17−Ｖ_BE−Ｉ_R3・Ｒ７ （１２） トランジスタＱ２０、Ｑ２１によるカレントミラーによ
り、Ｉ_R3＝Ｉ_R5であるから、式（１２）は Ｖ_BQ22＝Ｖ_BQ17−Ｖ_BE−Ｉ_R3＝Ｖ_BQ17−Ｖ_BE− （Ｖ_BQ18’−Ｖ_EQ11−３Ｖ_BE）／（Ｒ８＋Ｒ９）Ｒ７ （１３） なお、Ｒ９＝Ｒ１０である。

【００７７】ここで、Ｒ９＋Ｒ８＝Ｒ７となるように抵
抗値を決めると、式（１３）は Ｖ_BQ22＝Ｖ_EQ17−Ｖ_BE−（Ｖ_BQ18’−Ｖ_EQ11ー３Ｖ_BE） ＝２Ｖ_BE−Ｖ_EQ17−Ｖ_BQ18’＋Ｖ_EQ11 （１４） トランジスタＱ１５のベース電圧はトランジスタＱ２２
のエミッタフォロワにより、式（１４）を用いて、 Ｖ_BQ15＝Ｖ_BQ22−Ｖ_BE＝Ｖ_BE＋Ｖ_BQ17−Ｖ_BQ18’＋Ｖ_EQ11 （１５） よって、式（１０）より式（１５）は Ｖ_BQ15＝Ｖ_BE＋Ｖ_EQ11＋（Ｖ_BQ17−Ｖ_BQ18）＋ΔＶ （１６） 今、直流バイアス状態においてトランジスタＱ１５の電
圧関係は、Ｖ_BQ17＝Ｖ _BQ18とすると、 Ｖ_CQ15＝Ｖ_BQ15＝Ｖ_EQ15＝Ｖ_EQ11＋Ｖ_BE （１７） 次に、ΔＶの変化がある状態において、トランジスタＱ
１５の電圧関係は、Ｖ _BQ17＝Ｖ_BQ18とすると、 Ｖ_CQ15＝Ｖ_EQ11＋Ｖ_BE （１８） 式（１６）より、 Ｖ_BQ15＝Ｖ_EQ11＋Ｖ_BE＋ΔＶ （１９） Ｖ_EQ15＝Ｖ_EQ11＋Ｖ_BE−ΔＶ （２０） と表すことができる。この状態におけるＶ_BEQ15 は式
（１９）、（２０）より、 Ｖ_BEQ15 ＝Ｖ_BE15−Ｖ_EQ15＝２ΔＶ （２１） 式（２１）において、Ｖ_BEQ15 ＝０．８Ｖでトランジス
タＱ１５は動作するので、ΔＶ＝０．４Ｖ時にクランプ
動作を行う。ΔＶはＶ_BQ17とＶ_BQ18との差電圧により、
任意に設定できる。

【００７８】図１３は、図１２に示すプリアンプの動作
を示す動作波形図である。同図１２（Ａ）に示す受光素
子１の出力電流に対し、トランジスタＱ１３のエミッタ
電圧は同図（Ｂ）に示すようになる。トランジスタＱ１
５は帰還抵抗Ｒｆの両端の電位を０．８Ｖにクランプ
し、このときのトランジスタＱ１３のエミッタ電位はグ
ランド電位を越える電位である。図１３（Ｂ）に示す信
号がトランジスタＱ１８に入力されると、その出力波形
は同図１３（Ｃ）に示すようになる。この出力波形の変
化により、トランジスタＱ１８、Ｑ１９及びＱ２１に流
れる電流が減少し、その変化がカレントミラー回路Ｑ２
０にも表れ、図１３（Ｄ）に示すように、トランジスタ
Ｑ２２のベース電位は上昇する。

【００７９】この変化はエミッタフォロワートランジス
タＱ２２を経由して、クランプ用のトランジスタＱ１５
のベースに入力される。よって、トランジスタＱ１５の
ベース電位はＶ_EQ11＋Ｖ_BE＋ΔＶとなる。よって、トラ
ンジスタＱ１５のエミッタの変化とベースの変化が同じ
となり、従来トランジスタＱ１５をダイオード接続した
場合、トランジスタＱ１５のエミッタは順方向ダイオー
ド電圧である０．８Ｖでクランプがかかっていたが、図
１２に示す回路構成によれば、図１３（Ｅ）に示すよう
に、トランジスタＱ１５のエミッタが０．４Ｖ電圧降下
すると同時にベース電圧が０．４Ｖ上昇するので、トラ
ンジスタＱ１５がオンする。よって、エミッタの変化を
０．８Ｖ以下とすることができる。

【００８０】図１４は、図１２に示す回路構成の直流バ
イアス電源Ｖ_EQ11とＶ_BQ17をトランジスタ回路で構成し
た例である。直流バイアス電源Ｖ_EQ11は、図１１に示す
トランジスタＱ１４及びＱ１６を有する回路で構成さ
れ、直流バイアス電源Ｖ_BQ17はトランジスタＱ２３と抵
抗Ｒ１２とで構成される。図１４に示す回路において、
（１）直流電圧Ｖ_EQ11＝０．４Ｖとし、（２）クランプ
電圧ΔＶ＝０．４Ｖとするためには、以下が成立する必
要がある。まず、条件（１）については、前述の式
（６）において、Ｖ_EQ11＝０．４Ｖ、Ｖ_BE11＝０．８Ｖ
とすると、 ０．４＝０．８｛（Ｒ１＋Ｒ２）／Ｒ２−１｝ Ｒ２＝２×Ｒ１ Ｒ１：Ｒ２＝１：２ （２２） よって、式（２０）が成立すれば、条件（１）は成立す
る。条件（２）は前述のＶ_BQ17＝Ｖ_BQ18とすれば成立す
る。

【００８１】図１５は、図１４の回路構成において、受
光素子１の電流をＩ_PDとし、プリアンプの出力電圧Ｖ
_OUT との関係を示すグラフである。Ｖ_OUT がクランプ動
作電圧になるまでは、帰還抵抗Ｒｆによるリニアな特性
であるが、クランプ動作時はトランジスタＱ１５が動作
し、ベース・エミッタ間のダイオードＶ−Ｉ特性とな
る。この方法でクランプさせると、ダイナミックレンジ
が大きく取れることが判る。

【００８２】次に、例えば３Ｖの低電圧電源を用いる場
合に好適なＡＧＣ回路３の回路構成について説明する。
図１６は、図５に示すＡＧＣアンプ３１を抜き出した回
路図である。前述の差動増幅器Ａ１はトランジスタＱ２
４とＱ２５を有し、差動増幅器Ａ２はトランジスタＱ２
６とＱ２７を有する。トランジスタＱ２４とＱ２５のコ
レクタはそれぞれ、同一抵抗値の抵抗Ｒ１３、Ｒ１４を
介して電源線Ｖｃｃに接続される。トランジスタＱ２６
とＱ２７のエミッタはそれぞれ同一抵抗値の抵抗Ｒ１
５、Ｒ１６を介してトランジスタＱ４のコレクタに接続
されている。トランジスタＱ３とＱ４に接続される図５
に示す定電流源は、トランジスタＱ２８と抵抗Ｒ１７と
を有する。

【００８３】図１６に示すように、グランドと電源Ｖｃ
ｃとの間には抵抗Ｒ１３又はＲ１４を介してトランジス
タが３段に接続されているため、ベース・エミッタ間電
圧を０．８Ｖとすると、Ｖｃｃ＝３Ｖでは動作しない。
図１７は、Ｖｃｃ＝３Ｖ程度の低電源電圧で動作するＡ
ＧＣアンプ３１の回路図である。図１７中、前述した構
成要素と同一のものには同一の参照番号を付してある。
利得がある作動増幅器ＡＭＰ１のトランジスタＱ２４と
Ｑ２５に対し、それぞれ並列にトランジスタＱ２９とＱ
３０を設けてある。同様に、利得のない作動増幅器ＡＭ
Ｐ２のトランジスタＱ２６とＱ２７に対し、それぞれ並
列にトランジスタＱ３１とＱ３２とを設けてある。トラ
ンジスタＱ２９とＱ３０のベースはアンプ５２（図５）
の一方の出力に接続され、トランジスタＱ３１とＱ３２
のベースはアンプ５２の他方の出力に接続されている。
トランジスタＱ２９とＱ３０のエミッタは、トランジス
タＱ２４とＱ２５のエミッタに共通に接続されている。
同様に、トランジスタＱ３１とＱ３２のエミッタは、ト
ランジスタＱ２６とＱ２７のエミッタに共通に接続され
ている。

【００８４】更に、トランジスタＱ２９及びＱ３２とＱ
３０及びＱ３１のコレクタはそれぞれコレクタ抵抗Ｒ１
３及びＲ１４に接続されている。トランジスタＱ２９〜
Ｑ３２は利得制御回路５（図５）で制御され、ＡＧＣア
ンプの利得を制御する。この利得を制御する回路を構成
するトランジスタＱ２９とＱ３０は信号振幅を増幅する
トランジスタＱ２４とＱ２５と共通のエミッタ電位及び
コレクタ電位を持ち、同様に利得を制御する回路を構成
するトランジスタＱ３１とＱ３２は信号振幅を増幅する
トランジスタＱ２６とＱ２７と共通のエミッタ電位及び
コレクタ電位を持つ。よって、図１６の構成に比べ、Ｖ
ｃｃラインとグランドラインとの間にはトランジスタ２
段構成が接続されるので、約０．８Ｖ低い電源電圧で動
作できる。従って、例えばＶｃｃ＝３Ｖであっても、図
１７に示すＡＧＣアンプは動作する。

【００８５】上述したように、図１７に示す作動増幅器
ＡＭＰ１とＡＭＰ２はコレクタ抵抗Ｒ１３及びＲ１４を
共通にしている。作動増幅器ＡＭＰ１とＡＭＰ２は、ベ
ース電位に差が生じるとトランジスタに流れる電流に変
化が生じ、出力に利得倍の差電圧が生じる。この電流は
以下の式で表される。

【００８６】 Ｉ２＝Ｉｓ×ｅｘｐ（ｑ×ΔＶ／ｋ×Ｔ） （２３） ここで、Ｉ２はトランジスタＱ２４に流れる電流、Ｉｓ
はトランジスタＱ２４の逆飽和電流、ｑは電子の電荷、
ｋはボルツマン定数、Ｔは絶対温度である。今、図１８
に示すような信号が図１７に示すＡＧＣアンプに入力さ
れたとすると、アンプ５２からの制御電圧ＣＯＮＴ１が
信号振幅以下で、制御電圧ＣＯＮＴ２が信号振幅以上の
場合、図１７に示す電流Ｉ４、Ｉ５は流れず、作動増幅
器ＡＭＰ１のトランジスタＱ２４、Ｑ２５は正常に作動
増幅器動作する（利得が上がる）。この時、信号振幅の
ロー電圧より４ｋＴ／ｑ以上であれば電流Ｉ４、Ｉ５は
流れなくなる。なお、この場合はトランジスタＱ３１、
Ｑ３２はＯＮとなっている。また、制御電圧ＣＯＮＴ１
が信号振幅以上で、制御電圧ＣＯＮＴ２が信号振幅以下
の場合、電流Ｉ４、Ｉ５が流れ、作動増幅器に信号入力
があっても電流Ｉ２、Ｉ３は流れないので信号は増幅さ
れない（利得が下がる）。このように、制御電圧ＣＯＮ
Ｔ１、ＣＯＮＴ２を制御することで、ＡＧＣアンプの利
得を制御できる。

【００８７】なお、図１７の構成において、ＡＭＰ１と
ＡＭＰ２にそれぞれ独立して定電流源を設けているた
め、常にＡＭＰ１とＡＭＰ２に電流が流れ、最大利得時
や最小利得時でもＡＧＣ機能は動作する。図１６の構成
では、２つのアンプに共通に１つの定電流源（トランジ
スタＱ２８）を設けているため、エミッタ抵抗Ｒ１５、
Ｒ１６やＡＭＰ２に流れる電流が大きくなると、以下の
式により最小利得Ａｖが減少してしまう。

【００８８】 Ａｖ＝Ｒｃ／（Ｒ_E ＋ｒ_e ） （２３’） ここで、Ｒｃはコレクタ抵抗Ｒ１３、Ｒ１４の抵抗値、
Ｒ_E はエミッタ抵抗Ｒ１５、Ｒ１６の抵抗値、ｒ_e はト
ランジスタＱ２６、Ｑ２７のエミッタ内部抵抗である。
図１７に示す構成では、電流源を独立して設けてあるの
で、このような最小利得の減少は生じない。

【００８９】次に、オフセット補償回路４の別の構成例
（図５に示すオフセット補償回路４とは異なる回路構
成）を説明する。図１９は、オフセット補償回路４の別
の構成例を示すブロック図である。前述した構成要素と
同一のものには、同一の参照番号を付してある。図１９
に示す回路構成は特に低電源電圧を考慮したものではな
い（すなわち、例えば５Ｖでも３Ｖでも動作可能であ
る）が、説明の都合上、ここで説明する。

【００９０】図１９に示すオフセット補償回路は、ＡＧ
Ｃ回路３の反転出力をレベルシフトさせずに、正転出力
と反転出力の両方にそれぞれピーク整流を行い、お互い
の信号振幅のハイレベル電圧の差電圧がなくなるように
制御をかけて、参照電圧が入力信号振幅の中心値となる
ような回路構成である。ＡＧＣ回路３の正転信号はダイ
オードＤ２１を介してアンプ４２の非反転入力端子に与
えられ、ＡＧＣ回路３の反転信号はダイオードＤ２２を
介してアンプ４２の反転入力端子に与えられる。ダイオ
ードＤ２１とコンデンサＣ７は正転信号のピーク整流を
行い、ダイオードＤ２２とコンデンサＣ８は反転信号の
ピーク整流を行う。アンプ４２は２つのピーク整流電圧
値の差を参照電圧としてＡＧＣ回路３に出力する。これ
により、ピーク整流電圧値の差がゼロとなるように負帰
還がかかる。

【００９１】図２０は、図１９に示すオフセット補償回
路の動作を示す波形図である。無信号時は、同図（Ａ）
に示すように、入力信号Ｓ１１と参照電圧Ｓ１２とは同
一レベルにある。入力信号があると、ＡＧＣ回路３の正
転出力Ｓ１３及び反転出力Ｓ１４は、同図（Ｂ）に示す
ように変化する。アンプ４２の非反転入力端子に入力す
る正転信号のピーク整流電圧Ｓ１５は図２０（Ｃ）の実
線に示すように変化し、アンプ４２の反転入力端子に入
力する反転信号のピーク整流電圧Ｓ１６は同図（Ｃ）の
破線に示すように変化する。アンプ４２は、Ｓ１５とＳ
１６の差電圧を参照電圧Ｓ１２としてＡＧＣ回路３にフ
ィードバックする。これにより、ピーク整流電圧値Ｓ１
５とＳ１６が一致するようなフィードバック制御がかか
り、参照電圧Ｓ１２が入力信号Ｓ１１の振幅の中心に向
かう。最終的にこのフィードバック系が安定する点は、
参照電圧が入力信号の中心値となり、電圧Ｓ１３とＳ１
４は交番信号となり、ピーク値も一致する。このように
して、ＡＧＣ回路３のオフセットを補償することができ
る。

【００９２】図２１は、図２０よりも少し長い時間経過
で見た信号変化を示す図である。参照電圧Ｓ１２は、入
力信号Ｓ１１の振幅の中心に位置するように制御されて
いる。次に、図１０に示す識別器１８の構成について説
明する。

【００９３】図２２は、識別器１８の第１の構成例の回
路図である。図２２に示す構成は、Ｖｃｃ＝５Ｖ前後の
電源電圧を用いる場合に好適である。図２２に示す識別
器１８はマスタ／スレーブ形フリップフロップ（ＦＦ）
である。より詳細には、識別器１８はトランジスタＱ３
５〜Ｑ４６からなる作動増幅器Ａ〜Ｆと、これらの作動
増幅器を制御する作動増幅器Ｅ、Ｆと、これらの作動増
幅器Ｅ、Ｆを駆動する電流源トランジスタＱ５１、Ｑ５
４とを有する。更に、作動増幅器Ａ、Ｂの出力をエミッ
タフォロワーで作動増幅器Ｃに出力するとともに作動増
幅器ＢにフィードバックするトランジスタＱ４７、Ｑ４
８及びこれらを駆動する電流源トランジスタＱ５２、Ｑ
５３を有する。更には作動増幅器Ｃ、Ｄの出力をエミッ
タフォロワーで出力するとともに作動増幅器Ｄにフィー
ドバックするトランジスタＱ４９、Ｑ５０及びこれらを
駆動する電流源トランジスタＱ５５、Ｑ５６を有する。
また、Ｒ１４〜Ｒ２５はそれぞれ図示するように接続さ
れた抵抗である。クロック信号ＣＬＫ、ＣＬＫバーは図
１０のタイミング発生器７８から出力されたものであ
る。

【００９４】図２３は、図２２の等価回路である。電圧
制御スイッチＳＷ１は図２２に示す作動増幅器Ａ及びト
ランジスタＱ４３に対応し、電圧制御帰還アンプＡ１は
図２２に示す作動増幅器Ｂ及びトランジスタＱ４４に対
応する。このスイッチＳＷ１とアンプＡ１とでマスタ側
回路を構成する。また、電圧制御スイッチＳＷ２は図２
２に示す作動増幅器Ｃ及びトランジスタＱ４５に対応
し、電圧制御帰還アンプＡ２は図２２に示す作動増幅器
Ｄ及びトランジスタＱ４６に対応する。このスイッチＳ
Ｗ２とアンプＡ２とでスレーブ側回路を構成する。な
お、図２３中、”ＤＡＴＡ”は図２２のＤｉｎ、Ｄｉｎ
バーに相当する。

【００９５】図２４は、図２３の等価回路の動作を示す
図である。マスタ側回路ではクロック信号ＣＬＫバーの
立ち上がりでデータが変化し、スレーブ側回路ではクロ
ック信号ＣＬＫの立ち上がりでデータが変化する。スイ
ッチＳＷ１はクロック信号ＣＬＫがハイレベルになると
オンし、スイッチＳＷ１は入力データを取り込む。この
とき、クロック信号ＣＬＫバーはローレベルなので、ス
イッチＳＷ２はオフしており、データをマスタ側から取
り込まない。クロック信号ＣＬＫがローレベルになると
スイッチＳＷ１がオフしアンプＡ１がオンして、スイッ
チＳＷ１が取り込んだ入力データを保持（ラッチ）す
る。この時、スイッチＳＷ２はアンプＡ１が保持した入
力データを取り込む。クロック信号ＣＬＫがハイレベル
になるとアンプＡ２がオンして、スイッチＳＷ２が取り
込んだデータを保持する。同時に、マスタ側のスイッチ
ＳＷ１は次の入力データを取り込む。

【００９６】このようにして、再生されたクロック信号
ＣＬＫ、ＣＬＫバーで入力データを取り込み、保持する
ことで、入力データを識別する。図２２に示す回路は、
電源線Ｖｃｃとグランドとの間に３段のトランジスタを
有するので、３Ｖ程度の低電源電圧では所期の通り動作
しない。例えば、ベース・エミッタ電圧だけで０．８Ｖ
×３＝２．４Ｖ必要となる。また、出力振幅として約
０．２Ｖを必要としたとき、クロック信号ＣＬＫ及び入
力データの振幅を考慮すると、トランジスタのベース・
コレクタ間が順バイアスとなり、直流バイアスの印加が
非常に困難になる。

【００９７】図２５は、３Ｖ程度の低電源電圧でも動作
する識別器１８の回路図である。図２５中、図２２に示
す構成要素と同一のものには同一の参照番号を付してあ
る。図２５に示す回路の特徴は、クロック信号ＣＬＫ、
ＣＬＫバーを入力するトランジスタＱ５８〜Ｑ６１をそ
れぞれ作動増幅器Ａ〜Ｄに並列に設けたことにある。こ
の構成により、電源線Ｖｃｃとグランドとの間にはトラ
ンジスタが２段接続されることになり、図２２よりも低
い電源電圧で動作できる。

【００９８】トランジスタＱ５８、Ｑ６１はクロック信
号ＣＬＫを入力し、トランジスタＱ５９、Ｑ６０はクロ
ック信号ＣＬＫバーを入力する。トランジスタＱ５８の
コレクタは電源線Ｖｃｃに接続され、エミッタは作動増
幅器ＡのトランジスタＱ３５、Ｑ３６のエミッタに接続
されている。他のトランジスタＱ５９〜Ｑ６１もトラン
ジスタＱ５８と同様に設けられている。また、作動増幅
器Ａ〜Ｄにはそれぞれ個別の電流源（トランジスタＱ５
１’、Ｑ５１”、Ｑ５４’、Ｑ５４”）が設けられてい
る。

【００９９】図２６は、図２５の識別器の動作を示す波
形図であり、同図（Ａ）は入力振幅条件を示す図、同図
（Ｂ）は識別器に入力するデータＤｉｎ、Ｄｉｎバー、
及び図１０に示すタイミング発生器７８が発生するクロ
ック信号ＣＬＫ、ＣＬＫバーを示す図、同図（Ｃ）はマ
スタ側回路の出力タイムチャート（スレーブ側回路の入
力タイムチャート）、及び同図（Ｄ）はスレーブ側回路
の出力タイムチャートである。

【０１００】まず、入力振幅条件について図２６（Ａ）
を参照して説明すると、振幅ａとｂは４ｋＴ／ｑ（ｋは
ボルツマン定数、Ｔは絶対温度、ｑは電子の電荷）以上
であり、振幅ｃは識別器の回路のオフセット分以上であ
ることが必要である。今、図２６（Ｂ）に示すようなデ
ータ及びクロック信号が入力されてものとする。クロッ
ク信号ＣＬＫがローレベルのときはトランジスタＱ５８
がオフしているので、作動増幅器Ａはデータを取り込む
ことができる。このとき、クロック信号ＣＬＫバーはデ
ータ振幅よりも高いレベルに設定されたハイレベルなの
で、トランジスタＱ５９がオンし、作動増幅器Ｂはオフ
している。よって、トランジスタＱ５９に流れる電流と
トランジスタＱ５１”に流れる電流は等しい。すなわ
ち、トランジスタＱ５７、Ｑ５８のコレクタには電位の
変化は現れない。また、クロック信号ＣＬＫがローレベ
ルのときはトランジスタＱ６１がオフしているので、作
動増幅器Ｄは作動増幅器Ｃからのデータを保持すること
ができる。このとき、クロック信号ＣＬＫバーはデータ
振幅よりも高いレベルに設定されたハイレベルなので、
作動増幅器Ｃはオフし、データをマスタ側から取り込ま
ない。

【０１０１】クロック信号ＣＬＫがハイレベルとのとき
は、トランジスタＱ５８とＱ６１はオンし、トランジス
タＱ５９とＱ６０はオフする。このとき、作動増幅器Ｂ
は作動増幅器Ｂのデータを保持し、作動増幅器Ｃは作動
増幅器Ｂのデータを取り込む。また、この場合、トラン
ジスタＱ５８とＱ６１はオンしているので、作動増幅器
ＡとＤは動作せず、作動増幅器ＢとＣの動作に影響を与
えない。

【０１０２】以上の通り、マスタ側回路ではクロック信
号ＣＬＫがローレベルで入力データを取り込み、ハイレ
ベルで取り込んだデータをラッチする。また、スレーブ
側回路では、クロック信号ＣＬＫバーがローレベルのと
きにデータをマスタ側から取り込み、ハイレベルのとき
にその取り込んだデータをラッチする。

【０１０３】図２６の構成では、定電流源のベースバイ
アスをダイオード接続したトランジスタＱ５７のコレク
タから与えているが、図２７に示すように、公知のバン
ドギャップ基準電源（ＢＧＲ電源）８３で与える構成と
してもよい。ＢＧＲ電源８３は低い温度係数を有し、低
い電源でもバイアス電圧を発生できる。

【０１０４】次に、図１０に示すバッファ７７、７９の
構成について説明する。図２８は、バッファ７７、７９
として通常使用される回路の要部を示す回路図である。
図２８に示すバッファは、差動増幅器ＧとＨとを有す
る。差動増幅器ＧはトランジスタＱ６１〜Ｑ６５と、抵
抗Ｒ２６〜Ｒ２９と、バイアス電源８０とを有する。差
動増幅器Ｈは、トランジスタＱ６６〜Ｑ６８と抵抗Ｒ３
０〜Ｒ３２とを有する。差動増幅器ＨのトランジスタＱ
６８のベースには振幅一定化回路の出力が接続され、電
源や温度の変動及び素子のバラツキ等に起因して差動増
幅器Ｈの出力振幅が一定になるように制御させる。この
振幅一定化回路は通常の回路において使用されるもので
あり、ここでは詳述しない。

【０１０５】差動増幅器Ｈの前段には差動増幅器Ｇが接
続され、トランジスタＱ６８のコレクタ電圧Ｖｃは次の
式で与えられる。 Ｖｃ＝Ｖｃｃ−（Ｒｃ×Ｉ０／２＋Ｖ_BEQ64 ＋Ｖ_BEQ66 ） （２４） ここで、Ｒｃは抵抗Ｒ２６、Ｒ２７の抵抗値、Ｉ０はト
ランジスタＱ６３に流れる電流、Ｖ_BEQ64 はトランジス
タＱ６４のベース・エミッタ電圧、Ｖ_BEQ66 はトランジ
スタＱ６６のベース・エミッタ電圧である。上記パラメ
ータＶｃｃ、Ｒｃ、Ｉｏ、Ｖ_BEQ64 、Ｖ_BEQ66 は全て電
源、温度の変動や素子のバラツキにより、Ｖｃは一定電
圧値とはならない。特に、図２８に示す回路を５Ｖより
低い低電源電圧で動作させた場合、電源や温度変動によ
りトランジスタＱ６８のコレクタ電圧Ｖｃが下がると、
差動増幅器Ｈの電流源Ｑ６８の動作条件でＶｃ＜Ｖｂと
なって、ベース・コレクタ電圧が順バイアス状態になる
ため、電流源が正常に動作しなくなるという問題点があ
る。

【０１０６】図２９は、上述した問題点を解決した回路
である。図２９中、図２８と同一の構成要素には同一の
参照番号を付してある。図２９に示す回路構成では、ト
ランジスタＱ６８のコレクタ電圧Ｖｃが一定値となるよ
うに演算した電流Ｉ１をＩ０に加算している。この演算
した電流Ｉ１は、差動増幅器Ｇ’に設けられた電流源８
４で生成される。

【０１０７】図２９において、トランジスタＱ６８のコ
レクタ電圧Ｖｃは Ｖｃ＝Ｖｃｃ−｛Ｒｃ×（Ｉ０／２＋Ｉ１）＋Ｖ_BEQ64 ＋Ｖ_BEQ66 ｝（２５） コレクタ電圧Ｖｃの温度変動や素子のバラツキの影響を
なくし、かつ電源変動による影響を圧縮するため、コレ
クタ電圧Ｖｃが電源電圧の任意の定数で決まるようにす
ると、 Ｖｃ＝Ｋｏ×Ｖｃｃ＝Ｖｃｃ− ｛Ｒｃ×（Ｉ０／２＋Ｉ１）＋Ｖ_BEQ64 ＋Ｖ_BEQ66 ｝ （２６） ただし、Ｋｏは任意の定数である。式（２６）書き直す
と、電流Ｉ１は Ｉ１＝−（１／Ｒｃ）×｛（Ｒｃ／２）×Ｉ０＋（Ｋｏ−１）× Ｖｃｃ＋Ｖ_BEQ64 ＋Ｖ_BEQ66 ｝ （２７） となる。つまり、式（２７）で示される電流をＩ１とす
ることで、差動増幅器ＨのトランジスタＱ６８のコレク
タ電圧Ｖｃは一定電圧値（電源変動についてはＫｏ倍に
圧縮された電圧値）を保ち、電流源Ｑ６８のベース・コ
レクタ電圧を大きくとる（例えば、０．５Ｖ程度）こと
ができる。なお、電流Ｉ１を制御することは差動増幅器
Ｇ’の出力電圧、すなわち負荷抵抗の出力電圧を制御す
ることである。

【０１０８】図３０は、図２９の電流源８４の詳細な構
成含めたバッファの回路構成を示す図である。図３０
中、図２９に示す構成要素と同一の構成要素には同一の
参照番号を付してある。電流源８４はトランジスタＱ６
９〜Ｑ７１と抵抗Ｒ３３〜Ｒ３６とを有する。なお、Ｒ
２９とＲ３５の抵抗値は同一に設定する。

【０１０９】図３０において、トランジスタＱ７１に流
れる電流Ｉ１を計算すると、次の通りである。 Ｉ１＝（Ｖ１−Ｖ_BEQ69 −Ｖ_BEQ71 ）／Ｒ３５ Ｖ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝Ｖｃｃ− ｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝×Ｉ０ Ｉ１＝−（１／Ｒ３５）×［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝×Ｉ０− ｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖｃｃ＋Ｖ_BEQ69 ＋Ｖ_BEQ71 ］ （２８） 式（２７）、（２８）から １）Ｒｃ＝Ｒ３５（＝Ｒ２９） ２）Ｒｃ／２＝（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２） ３）Ｋｏ＝１−｛Ｒ２／（Ｒ１＋Ｒ２）｝ ４）Ｖ_BEQ64 ＝Ｖ_BEQ71 ５）Ｖ_BEQ66 ＝Ｖ_BEQ69 であれば、電流Ｉ１は式（２７）で示された電流とな
る。トランジスタＱ６４とＱ７１に流れる電流は等しい
ため、Ｖ_BEQ64 ＝Ｖ_BEQ71 である。また、トランジスタ
Ｑ６６とＱ６９に流れる電流は等しいため、Ｖ_BEQ66 ＝
Ｖ_BEQ69 となる。

【０１１０】従って、上記の条件が成立するようにＲ３
７とＲ３３の抵抗値を設定すれば、トランジスタＱ６８
のコレクタ電圧Ｖｃは Ｖｃ＝Ｋｏ×Ｖｃｃ となり、温度変化や素子のバラツキの影響を受けずに一
定電圧値となり、電源変動によるコレクタ電圧の変動は
Ｋｏ倍に圧縮される。

【０１１１】図３１は、コレクタ電圧Ｖｃの安定化に加
え、高周波特性も考慮したバッファの回路構成を示す図
である。図３１中、前述した構成要素と同一のものには
同一の参照番号を付してある。図３１の構成は、図３０
の構成に新たに抵抗Ｒ３８を設けてある。抵抗Ｒ３８は
電源線ＶｃｃとトランジスタＱ６１、Ｑ６２のコレクタ
抵抗Ｒ２６、Ｒ２７との間に接続されている。

【０１１２】図３１の構成において、前述した式（２
５）と同様の計算を行うと、差動増幅器Ｈのトランジス
タＱ６８のコレクタ電圧は次の通りである。なお、Ｒｃ
ｃは抵抗Ｒ３８の抵抗値を示す。 Ｖｃ＝Ｖｃｃ−｛Ｒｃｃ×（Ｉ０＋Ｉ１）＋ Ｒｃ×Ｉ０／２＋Ｖ_BEQ64 ＋Ｖ_BEQ66 ｝ （２９） コレクタ電圧Ｖｃが電源電圧の任意の定数で決まるよう
にすると、 Ｖｃ＝Ｋｏ×Ｖｃｃ＝Ｖｃｃ−｛Ｒｃｃ×（Ｉ０＋Ｉ１） ＋Ｒｃ×Ｉ０／２＋Ｖ_BEQ64 ＋Ｖ_BEQ66 ｝ （３０） Ｉ１＝−（１／Ｒｃｃ）×［｛（Ｒｃ／２）×Ｒｃｃ）｝×Ｉ０＋ （Ｋｏ−１）×Ｖｃｃ＋Ｖ_BEQ64 ＋Ｖ_BEQ66 ］ （３１） 上記、式（３１）で示される電流をＩ１に与えれば、コ
レクタ電圧Ｖｃは一定電圧値を保つ。

【０１１３】 Ｉ１＝（Ｖ１−Ｖ_BEQ69 −Ｖ_BEQ71 ）／Ｒ３５ Ｖ１＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖｃｃ− （Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）×Ｉ０ Ｉ１＝−（１／Ｒ３５）×［｛（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）｝×Ｉ０− ｛Ｒ２／（Ｒ１＋Ｒ２）｝×Ｖｃｃ＋Ｖ_BEQ69 ＋Ｖ_BEQ71 ］ （３２） 式（３１）、（３２）から １）Ｒｃｃ＝Ｒ３５（＝Ｒ２９） ２）Ｒｃ／２＋Ｒｃｃ＝Ｒ１×Ｒ２／（Ｒ１＋Ｒ２） ３）Ｋｏ＝１−Ｒ２／（Ｒ１＋Ｒ２） ４）Ｖ_BEQ64 ＝Ｖ_BEQ71 ５）Ｖ_BEQ66 ＝Ｖ_BEQ69 従って、上記の条件が成立するようにＲ３７とＲ３３の
抵抗値を設定すれば、トランジスタＱ６８のコレクタ電
圧Ｖｃは Ｖｃ＝Ｋｏ×Ｖｃｃ となり、温度変化や素子のバラツキの影響を受けずに一
定電圧値となり、電源変動によるコレクタ電圧の変動は
Ｋｏ倍に圧縮される。

【０１１４】次に、図１０に示すイコライザ８２、識別
器１８及びタイミング発生器７８内部の差動増幅器の利
得を安定化させる電流源回路（以下、利得安定化電流源
回路という）について説明する。図３２は、利得安定化
電流源回路の一構成例を示す回路図である。この利得安
定化電流源回路は、基準回路８５、定電流源８６、オペ
アンプ（演算増幅器）８７及び定電流源トランジスタＱ
７８、Ｑ７９を有する。このトランジスタＱ７８、Ｑ７
９のコレクタは、図示しない差動増幅器のエミッタに接
続される。オペアンプ８７は基準回路８５が出力する参
照電圧ＶａとＶｂとを比較し、その差電圧Ｖｃがゼロに
なるように定電流源８６のトランジスタＱ７７のベース
電圧をフィードバック制御する。オペアンプ８７の出力
電圧Ｖｃは、図示しない差動増幅器の定電流源を構成す
るトランジスタのベース（例えば、図１６に示すトラン
ジスタＱ２８のベース）に与えられる。電流Ｉ０が一定
に制御されるので、上記トランジスタＱ２８に流れる電
流も一定に制御される。

【０１１５】基準回路８５はダイオード接続されたトラ
ンジスタＱ７５、Ｑ７６及び抵抗Ｒ４０〜Ｒ４２を有す
る。また定電流源回路８６は、上記トランジスタＱ７７
と抵抗Ｒ４３とを有する。次に、図３２の利得安定化電
流源回路の動作を説明する。

【０１１６】今、オペアンプ８７の利得を無限大とする
と、参照電圧ＶａとＶｂは等しい。従って、トランジス
タＱ７５とＱ７６に流れる電流Ｉ１とＩ２は、Ｉ１×Ｒ
４１＝Ｉ２×Ｒ４２、つまり Ｉ１／Ｉ２＝Ｒ４２／Ｒ４１ （３３） であり、また Ｖ_BEQ75 ＝Ｖ_BEQ76 ＋Ｉ２×Ｒ４０ （３４） となる。ダイオード電圧の差ΔＶ_BE＝Ｖ_BEQ75 −Ｖ
_BEQ76 は、次式のように表される。

【０１１７】 ΔＶ_BE＝ｈ×Ｉｎ（Ｉ１／Ｉｓ１）−ｈ×Ｉｎ（Ｉ２／Ｉｓ２） ＝ｈ×Ｉｎ（Ｉ１×Ｉｓ２）／（Ｉｓ１×Ｉ２）＝Ｉ２×Ｒ４０ ただし、 ｈ＝ｋ×Ｔ／ｑ で、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電
荷、Ｉｓ１はトランジスタＱ７５の逆飽和電流、Ｉｓ２
はトランジスタＱ７６の逆飽和電流である。

【０１１８】図３２の回路が集積化されているときは、
相対バラツキが小さいのでＩｓ１＝Ｉｓ２と考えると、 ΔＶ_BE＝ｈ×Ｉｎ（Ｉ１／Ｉ２） （３５） 上記式（３３）〜（３５）より、電流Ｉ１とＩ２を求め
ると、 Ｉ２＝ΔＶ_BE／Ｒ４０＝ｈ／Ｒ４０×Ｉｎ（Ｒ４２／Ｒ４１）（３６） Ｉ１＝（Ｒ４２×ｈ）／（Ｒ４１×Ｒ４０）×Ｉｎ（Ｒ４２／Ｒ４１） （３７） Ｉ０＝Ｋｏ×ｈ／Ｒ４０ （３８） ただし Ｋｏ＝（Ｒ４２／Ｒ４１＋１）×Ｉｎ（Ｒ４２／Ｒ４１） 従って、この電流Ｉ０を差動増幅器の定電流源として用
いれば、その利得Ａｖは Ａｖ＝Ｒｃ×Ｉ０／（２×ｈ）＝Ｋｏ×Ｒｃ／２×Ｒ４０ （３９） となる。ただし、ＲｃはトランジスタＱ７８又はＱ７９
に接続される差動増幅器のコレクタ抵抗である。式（３
９）の通り、利得Ａｖは抵抗と定数で決まるので一定で
ある。

【０１１９】今、図３２の回路において、定電流源８６
のコレクタ電圧Ｖｏに着目すると、 Ｖｏ＝Ｖｃｃ−（Ｒ４１×Ｉ１＋Ｖ_BEQ75 ） （４０） 式（４０）に式（３７）を代入すると、 Ｖｏ＝Ｖｃｃ−｛（Ｒ４２×ｈ）／（Ｒ４０）× Ｉｎ（Ｒ４２／Ｒ４１）｝＋Ｖ_BEQ75 （４１） 式（４１）の温度変動に対する変化量ｄＶｏ／ｄＴを求
めると、 ｄＶｏ／ｄＴ＝ｄＶｃｃ／ｄＴ−ｄ／ｄＴ｛Ｒ４２／Ｒ４０×ｋＴ／ｑ× Ｉｎ（Ｒ４２／Ｒ４１）｝−ｄＶ_BEQ75 ／ｄＴ ＝−Ｒ４２／Ｒ４０×ｋ／ｑ×Ｉｎ（Ｒ４２／Ｒ４１）− ｄＶ_BEQ75 ／ｄＴ （４２） 式（４２）の第１項のＲ４２／Ｒ４０及びＲ４２／Ｒ４
１をベース電圧Ｖ_BEQ75の温度傾斜を相殺するような値
に設定することにより、Ｖｏの温度変動が”０”（ｄＶ
ｏ／ｄＴ＝０）となり、定電圧源が実現できる。

【０１２０】また、ｄＶｏ／ｄＴ＝０より式（４２）
は、次式のように表される。 −Ｒ４２／Ｒ４０×ｋ／ｑ×Ｉｎ（Ｒ４２／Ｒ４１） ＝ｄＶ_BEQ75 ／ｄＴ （４３） 式（４３）を式（３９）に代入すると、 Ａｖ＝−１／２×Ｒｃ／Ｒ４０×（Ｒ４２／Ｒ４１＋１）× Ｒ４０／Ｒ４２×ｑ／ｋ×ｄＶ_BEQ75 ／ｄＴ ＝−１／２×Ｒｃ×（１／Ｒ４１＋１／Ｒ４２）×ｑ／ｋ× ｄＶ_BEQ75 ／ｄＴ （４４） となり、抵抗と定数で決まる一定値となる。以上の通
り、差動増幅器の利得一定化の機能を有しつつ、定電圧
源ができることがわかる。

【０１２１】図３３は、上記考察に基づいた定電圧源回
路を具備する利得安定化電流源回路の回路図である。図
３３中、図３２に示す構成要素と同一の構成要素には同
一の参照番号を付してある。図示する利得安定化電流源
回路は、基準回路８５と、定電流源８６と、オペアンプ
８７と、定電圧源回路８８とを有する。定電圧源回路８
８は、上記定電圧Ｖｏから定電圧Ｖを発生する。この定
電圧源回路８８で生成した定電圧Ｖを装置内部の所定定
電圧が必要な回路に供給できる。すなわち、必要な定電
圧を装置外部から供給するのではなく、装置内部（図１
０の３Ｒ−ＩＣ７３内部）で生成することができる。定
電圧源回路８８は、オペアンプ８９、トランジスタＱ８
０、Ｑ８１、及び抵抗Ｒ４６〜Ｒ４９を有する。

【０１２２】図３２を参照して前述したように、オペア
ンプ８７と定電流源回路８６は負帰還回路を構成し、ト
ランジスタＱ７７のコレクタ電圧Ｖｃを一定に保つ。こ
の一定電圧Ｖｃをオペアンプ８９の非反転入力端子に入
力し、トランジスタＱ８１のコレクタ電圧と比較してそ
の誤差電圧がゼロとなるようにトランジスタＱ８０、Ｑ
８１のベース電圧を制御して、トランジスタＱ８０のコ
レクタから一定電圧Ｖを出力する。

【０１２３】この一定電圧Ｖは次の通り表すことができ
る。 Ｖ＝Ｖｃｃ−Ｒ４６×Ｉ３＝Ｖｃｃ−Ｒ４６×Ｒ４９／Ｒ４８×Ｉ４ （４５） ここで、オペアンプ８９の利得を無限大とすると、Ｖｏ
＝Ｖｃｃ−Ｒ４７×Ｉ４となり、これを式（４５）に代
入すると、 Ｖ＝Ｖｃｃ−Ｒ４６／Ｒ４７×Ｒ４９／Ｒ４８×（Ｖｃｃ−Ｖｏ） ＝（１−Ｋ）×Ｖｃｃ＋Ｋ×Ｖｏ （４６） となり、電圧Ｖは一定であることがわかる。

【０１２４】図３４は、基準回路８５、定電流源８６及
びオペアンプ８７を利用して、定電流源回路９０を構成
する場合の例である。図３４中、前述した構成要素と同
一のものには同一の参照番号を付してある。定電流源回
路９０は、トランジスタＱ７７のコレクタ電圧Ｖｏを利
用して定電流Ｉ５を発生し、装置内部の定電流が必要な
回路にこの定電流Ｉ５を提供する。後述するように、こ
の定電流値は外部から任意に設定できる。すなわち、装
置内部（図１０の３Ｒ−ＩＣ７３内部）で任意の定電流
を生成することができる。

【０１２５】定電流源回路９０は、オペアンプ８９、ト
ランジスタＱ８０、Ｑ８１、及び抵抗Ｒ４８〜Ｒ５０を
有する。抵抗Ｒ５０は３Ｒ−ＩＣ７３を収容するモジュ
ール７０（図９）の外付け抵抗であり、この抵抗値を変
えることで、所望の定電流Ｉ５を得ることができる。な
お、図３４に示す回路を採用するときには、図９に示す
モジュール７０に、この外付け抵抗Ｒ５０用の端子が設
けられる。また、抵抗Ｒ５０をモジュール７０内部に設
ける構成であってもよい。

【０１２６】オペアンプ８９の利得が無限大の場合、Ｖ
ｏ＝Ｖｃｃ−Ｒ５０×Ｉ６となり、外付け抵抗Ｒ５０を
変動の小さいものを用いると、電流Ｉ６は一定になり、
電流Ｉ５も次式の通り一定となる。 Ｉ５＝Ｒ４９／Ｒ４８×（Ｖｃｃ−Ｖｏ）／Ｒ５０ （４７） 図３５は、図３４に示す定電流源回路を含む差動増幅器
９１を示す図である。定電流Ｉ５を供給するトランジス
タＱ８０のコレクタは、差動増幅器を構成するトランジ
スタＱ８２、Ｑ８３のエミッタに接続されている。入力
信号はトランジスタＱ８２、Ｑ８３のベースに与えら
れ、出力はこれらのコレクタから取り出される。トラン
ジスタＱ８２、Ｑ８３のコレクタにはそれぞれ、コレク
タ抵抗Ｒ５１、Ｒ５２が接続されている。また、抵抗Ｒ
５３は図３４の抵抗Ｒ５０に相当するものであり、図３
５の構成では装置内部に設けられている。

【０１２７】抵抗Ｒ５１、Ｒ５２から出力される振幅は
リミッタがかけられている。すなわち、入力信号がある
一定レベル以上となった場合、出力振幅はリミッタ振幅
レベルに制限される。すなわち、リミッタ振幅Ａ_LMT は Ａ_LMT ＝Ｒ５２（Ｒ５１）×Ｉ５＝Ｒ５２／Ｒ５３× Ｒ４９／Ｒ４８×Ｖｏ＝Ｋ×Ｖｏ （４８） となり、一定である。

【０１２８】図３６は、図３５の変形例である。図３６
の差動増幅器９２は、抵抗Ｒ５１〜Ｒ５３を前述の３Ｒ
−ＩＣ７３外部であって、モジュール７０内部又は外部
に設ける構成である。抵抗Ｒ５１〜Ｒ５３を外部から任
意の値に設定することで、リミッタ振幅レベル及び定電
流値を外部から制御できる。

【０１２９】図３７は、前述のオペアンプ８７の回路図
である。オペアンプ８７は差動増幅器８７Ａと、電圧／
電流（Ｖ／Ｉ）変換回路８７Ｂと、これらを接続するト
ランジスタＱ８６、Ｑ８７とを有する。差動増幅器８７
ＡはトランジスタＱ８４、Ｑ８５と抵抗Ｒ５４、Ｒ５５
を有する。Ｖ／Ｉ変換回路８７ＢはトランジスタＱ８８
〜Ｑ９１を有する。また、定電流源が図示するように設
けられている。参照電圧ＶａとＶｂがトランジスタＱ８
４とＱ８５のベースにそれぞれ与えられ、その出力電圧
がトランジスタＱ８６、Ｑ８７のエミッタフォロワーで
トランジスタＱ８８、Ｑ８９のベースに与えられる。ト
ランジスタＱ８８のコレクタから定電圧Ｖｃが出力され
る。

【０１３０】図３８は、前述のオペアンプ８９の回路図
である。オペアンプ８９は差動増幅器８９Ａと、電圧／
電流（Ｖ／Ｉ）変換回路８９Ｂと、これらを接続するト
ランジスタＱ９５、Ｑ９６と、差動増幅器８９Ａのトラ
ンジスタＱ９３のベースに定電圧を与える抵抗Ｒ５８、
Ｒ５９及びトランジスタＱ９４を有する。差動増幅器８
９ＡはトランジスタＱ９２、Ｑ９３と抵抗Ｒ５６〜Ｒ５
８を有する。Ｖ／Ｉ変換回路８９ＢはトランジスタＱ９
７〜Ｑ１００を有する。また、定電流源が図示するよう
に設けられている。定電圧ＶｏがトランジスタＱ９２の
ベースに与えられ、トランジスタＱ９３には抵抗Ｒ５８
で生成された一定振幅値が与えられる。トランジスタＱ
９２、Ｑ９３の出力電圧がトランジスタＱ９５、Ｑ９６
のエミッタフォロワーでトランジスタＱ９７、Ｑ９８の
ベースに与えられる。トランジスタＱ８８のコレクタか
ら定電圧Ｖｄが出力される。トランジスタＱ９４のベー
スには定電圧Ｖｄが与えられるので、ここを流れる電流
は一定であり、抵抗Ｒ５８の電圧降下は一定となる（一
定振幅）。

【０１３１】次に、本発明による受信機の別の構成例に
ついて説明する。図１に示す受信機では、図４に示すよ
うに、オフセット補償回路４のＤＣオフセット補償によ
り、参照電圧Ｓ５が常にプリアンプ２の出力信号Ｓ２の
変動に追従して、出力信号Ｓ２の振幅の中心に位置する
ように制御される。

【０１３２】この参照電圧Ｓ５の追従は、図５に示すオ
フセット補償回路４のキャパシタＣ１の容量値に依存す
る。ここで、キャパシタＣ１の容量値の設定（時定数の
設定）について、図３９を参照して説明する。前述した
ように、参照電圧Ｓ５は出力信号Ｓ２の変動に追従し
て、その振幅の中心に常に位置する（図３９（ｂ））。
従って、参照電圧Ｓ５は、予期される出力信号Ｓ２の急
変に追従できる程度でなければならない。他方、図３９
（ａ）に示すように、プリアンプ２の出力信号Ｓ２が同
符号を連続して出力する場合、キャパシタＣ１に蓄積さ
れた電荷が放電するため、参照電圧Ｓ５は低下する。プ
リアンプ２の出力信号Ｓ２に対する参照電圧Ｓ５の応答
性が高いと、図３９（ａ）の＊２に示すように参照電圧
Ｓ５の低下速度が速くなる。この場合、次の信号Ｓ２の
立ち上がりに高速に応答できない。従って、＊１に示す
ように、ある期間経過後も信号Ｓ２の振幅中心に近いレ
ベルに留まっている必要がある。 このようにして、出
力信号Ｓ２の変動速度及び同符号の連続性（期間）を考
慮してキャパシタＣ１の容量を決定するのが好ましい。
しかしながら、図５に示すオフセット補償回路４では、
電源電圧に重畳された瞬間的な高い周波数のノイズに起
因した出力信号Ｓ２の変動に充分に対応できない場合が
ある。プリアンプ２の出力信号は微小であるため、外来
雑音の影響を受け易い。以下、この点を図４０及び図４
１を参照して説明する。 図４０は、本発明の一実施例
による等化増幅器を含む光受信機の構成を示す図で、図
１に示す構成に相当する。ただし、説明の都合上、図１
に示すパルス幅補償回路６は図４０では省略してあり、
図１で図示されていない識別器を図４０では図示してあ
る。また、説明の都合上、図１のオフセット補償回路４
に内蔵されているキャパシタＣ１を、図４０では別に示
してある。更に、クロック抽出回路７８は図１０のタイ
ミング発生器７８に相当する。

【０１３３】図４１の（ａ）に示すように、プリアンプ
の出力信号Ｓ２に振幅変動がなく、また電源雑音等の外
来雑音がない場合には、ＡＧＣ回路３の正転出力Ｓ３及
び反転出力Ｓ４は図４１の（ｂ）に示すようになる。出
力信号Ｓ２に振幅変動がある場合には、図３９に示す通
りである。外来雑音で、出力信号Ｓ２の振幅が瞬間的に
変動すると、上記のように設定されたキャパシタＣ１を
有するオフセット補償回路４では動作範囲外となるため
ＡＧＣ回路３のＤＣオフセットを補償できず、図４１の
（ｃ）に示すように出力信号Ｓ２の振幅の変化に追従で
きない。よって、ＡＧＣ回路３の正転信号Ｓ３及び反転
信号Ｓ４は図４１の（ｄ）に示すようになり、識別器１
８は符号を正しく識別できない。

【０１３４】この点を考慮した光受信機の構成を図４２
に示す。図４２において、前述した図に示す構成要素と
同一のものには同一の参照番号を付してある。図４２に
示す光受信機では、プリアンプ２の出力に出力バッファ
１２１を設け、これと同一回路構成の出力バッファ１２
２をオフセット補償回路４の出力に設けたことを特徴と
する。電源雑音等の外来雑音が発生すると、出力バッフ
ァ１２１の出力信号Ｓ２はこの外来雑音により変動し、
同様に出力バッファ１２２の出力信号Ｓ５も外来雑音に
より変動する。出力バッファ１２１と１２２は同一回路
構成なので、それぞれの出力信号Ｓ２及びＳ５は同じよ
うに変動する。すなわち、変動は同相であるＡＧＣ回路
３は差動増幅回路で構成されているので、同相信号は相
殺するように作用する。よって、出力バッファ１２１の
出力信号Ｓ２及び参照信号Ｓ５は図４３の（ａ）に示す
ようになり、この結果ＡＧＣ回路３の出力信号Ｓ３及び
Ｓ４は図４３の（ｂ）に示すようになる。

【０１３５】なお、ＡＧＣ回路３の出力信号Ｓ３及びＳ
４には外来雑音の影響が現れないので、オフセット補償
回路４は外来雑音に応答しない。よって、キャパシタＣ
１の容量（回路の時定数）は、外来雑音を考慮すること
なく設定できる。図４４は、図４２の詳細な回路図であ
る。プリアンプ２に、トランジスタＴＲ１及び抵抗Ｒ５
２からなる出力バッファ１２１とで、プリアンプモジュ
ール１３１が構成されている。また、モジュール１３２
はＡＧＣ回路３、オフセット補償回路４、識別器１８、
クロック抽出回路７８及び出力バッファ１２２を有す
る。出力バッファ１２２は出力バッファ１２１と同一回
路構成であり、トランジスタＴＲ２と抵抗Ｒ５４からな
る。トランジスタＴＲ１とＴＲ２のコレクタは直接ＡＧ
Ｃ回路のトランジスタＴＲ３及びＴＲ４のベースに接続
されている（オープンコレクタ回路）。また、トランジ
スタＴＲ１及びＴＲ２のコレクタはそれぞれ、抵抗Ｒ５
１及びＲ５２を介して共通の電源Ｖｃｃ１に接続されて
いる。またトランジスタＴＲ３及びＴＲ４のコレクタは
それぞれ、共通の電源Ｖｃｃ２に接続されている。Ｖｃ
ｃ１＝Ｖｃｃ２であってもよいし、Ｖｃｃ１≠Ｖｃｃ２
であってもよい。更に、Ｖｃｃ＝Ｖｃｃ１＝Ｖｃｃ２で
あってもよいし、Ｖｃｃ≠Ｖｃｃ１≠Ｖｃｃ２であって
もよい。

【０１３６】ここで、Ｒ５１＝Ｒ５３の場合には、電源
電圧Ｖｃｃ１に重畳された電源雑音は抵抗Ｒ５１及びＲ
５３を経由してトランジスタＴＲ３及びＴＲ４のベース
に同じレベルで伝達される。トランジスタＴＲ３及びＴ
Ｒ４、抵抗Ｒ５５及びＲ５６、並びに定電流源Ｉで構成
された差動増幅回路により、同相で入力された雑音は除
去され、その出力には現れない。よって、正常な信号が
識別器１８及びクロック抽出回路７８に伝達される。

【０１３７】また、プリアンプ２の出力段とＡＧＣ回路
の出力段とを同一回路とすることにより、トランジスタ
ＴＲ３とＴＲ４の入力インピーダンスが同じになり、空
間を伝達してきた雑音についても、同じレベルで入力さ
れ、差動増幅回路で同相除去される。

【０１３８】なお、図４２及び図４４に示す各部は、前
述したように構成できる。例えば、出力バッファ１２１
を図１１及び図１２に示すプリアンプに適用できる。

【０１３９】

【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。請求項１に記載の発明によれば、
ＡＧＣ回路が出力する相補信号の第１の信号及び第２の
信号の差に応じた第１の差分信号を生成し、これを第１
の基準電圧と比較してその誤差を参照信号として前記Ａ
ＧＣ回路に出力する。第１の基準電圧を適当な値に設定
すると、前記参照電圧は前記受信信号の振幅のほぼ中心
に位置するように変化し、前記ＡＧＣ回路のオフセット
が補償できる。従って、パルス幅の変動があっても、参
照電圧が信号の中心値に維持され後続の識別動作が確実
に行える。

【０１４０】請求項２に記載の発明では、前記第１及び
第２の信号のいずれか一方の信号をレベルシフトした
後、前記第１及び第２の信号の差に応じた前記第１の差
分信号を出力する。レベルシフトは、例えば請求項３、
請求項５及び請求項６に記載のように、第１及び第２の
信号の論理値信号レベル（例えば、論理”０”のレベ
ル）を一致させて、そのオフセットに起因した誤差を検
出することで、参照電圧を受信信号の中心値に維持して
オフセットを補償することができる。

【０１４１】請求項４に記載の発明では、前記第１の差
分信号をピーク整流することで、この信号のピークレベ
ルを検出し、これを前記第１の基準電圧とを比較するこ
とで誤差を検出し、上記と同様の効果を得ることができ
る。請求項７に記載の発明では、前記第１及び第２の信
号のいずれか一方の信号を抵抗素子に通すことで簡単な
構成でレベルシフトを行うことができる。

【０１４２】請求項８に記載の発明では、ＡＧＣ回路の
利得を第１及び第２の信号の差に応じた第２の差分信号
を検出し、該第２の差分信号と第２の基準電圧とを比較
してその誤差に相当する利得制御信号で制御すること
で、ＡＧＣ出力を一定に保つことができる。

【０１４３】請求項９に記載の発明では、前記等化増幅
器は、前記第１及び第２の信号の他方の信号をレベルシ
フトして、論理”１”の信号レベルが一致するようにし
た後、第２の差分信号を生成しピーク整流して第２の基
準電圧と比較する。比較して得られた誤差が利得制御信
号としてＡＧＣ回路に与えられ、利得を制御して、ＡＧ
Ｃ回路の出力である第１及び第２の信号のレベルが一定
となるように制御することで、ＡＧＣ出力を一定にする
ことができる。

【０１４４】請求項１０に記載の発明では、前記第１の
信号をピーク整流した信号と第２の信号をピーク整流し
た信号とを比較することで、それぞれの信号のピークを
考慮したオフセットを検出でき、第１及び第２の信号の
レベルが急変しても、参照電圧を受信信号の中心に設定
できる。

【０１４５】請求項１１に記載の発明では、前記ＡＧＣ
回路を異なる利得を有する第１及び第２の差動増幅回路
を有するようにし、これらを選択的に駆動することで利
得を制御し、ＡＧＣ出力を一定に制御することができ
る。請求項１２に記載の発明では、前記ＡＧＣ回路の前
記第１及び第２の差動増幅器に別々に定電流源回路を設
けているため、最大利得から最小利得の範囲で安定して
ＡＧＣ動作が行えるようになる。

【０１４６】請求項１３に記載の発明では、等化増幅器
の前段に接続されるバッファ回路と、これと同一回路構
成のバッファ回路とは、電源雑音等の外来雑音を同じよ
うに受け、従ってＡＧＣ回路の２つの入力電圧（相補信
号）は同じように変動する（同相に変動する）。よっ
て、ＡＧＣ回路内での差動増幅動作により、２つの入力
電圧の変動は相殺され、外来雑音の影響を排除すること
ができる。

【０１４７】請求項１４に記載の発明によれば、上記構
成の等化増幅器を用いた受信機なので、上記各請求項に
記載の作用・効果を具備した受信機が構成できる。請求
項１５に記載の発明では、前記識別器を構成するマスタ
／スレーブ形フリップフロップ回路の差動増増幅器に並
列に、クロック信号で制御されるトランジスタを設けて
いるため、識別器が必要とする電源電圧が低くても動作
を保証することができる。

【０１４８】請求項１６に記載の発明では、プリアンプ
を具備した受信機が構成できる。請求項１７に記載の発
明では、第２のトランジスタのエミッタ電圧をフィード
バックして第３のトランジスタを制御することで、クラ
ンプ回路のクランプ電圧を第３のトランジスタのベース
・エミッタ電圧よりも低い電圧に設定し、低電源電圧化
に対応できる。

【０１４９】請求項１８に記載の発明では、第１のトラ
ンジスタのエミッタ電圧を所定の電圧に制御すること
で、ダイオードを第１のエミッタに接続して得られる固
定エミッタ電圧とは異なるエミッタ電圧を設定でき、低
電源電圧化に対応できる。請求項１９に記載の発明で
は、定電流源回路内の抵抗とダイオードを有する基準回
路で生成した２つの電圧差を利用して、受信機内部の定
電流源回路を制御するで、定利得化が可能になるととも
に、この回路に請求項１８に記載の回路を付加すること
で、装置内部で一定の電流又は電圧を発生させることが
でき、別途外部に電源を必要としない。

【０１５０】請求項２０に記載の発明では、外付けの抵
抗素子を設けることで、定電流値又は定電圧値を外部か
ら制御することができる。請求項２１に記載の発明で
は、前段の差動増幅器の出力電圧を制御することで、後
段の差動増幅器のコレクタ電圧を一定に制御でき、外部
に出力する信号レベルを一定に保つことができる。

【０１５１】請求項２２に記載の発明では、前記等化増
幅器と前記タイミング発生器とを収容するモジュールを
提供できる。請求項２３に記載の発明では、前記等化増
幅器と前記タイミング発生器と前記プリアンプを収容し
たモジュールを提供できる。

【０１５２】請求項２４に記載の発明では、請求項１３
に記載の発明と同様の効果を有する受信機を提供するこ
とができる。請求項２５に記載の発明では、請求項１７
に記載の発明と同様の効果を有するプリアンプを提供す
ることができる。

【０１５３】請求項２６に記載の発明では、請求項１８
に記載の発明と同様の効果を有するプリアンプを提供す
ることができる。請求項２７に記載の発明では、請求項
１３に記載の発明と同様の効果を有するプリアンプを提
供することができる。

【０１５４】請求項２８に記載の発明では、電源雑音に
対し、後続の差動増幅器の２つの入力電圧が同じように
（同相に）変動する。よって、差動増幅動作により同相
変動は相殺される。請求項２９に記載の発明では、請求
項１３に記載の発明と同様の効果及び効果を有するプリ
アンプを提供することができる。

【０１５５】請求項３０に記載の発明は、請求項２８と
同様の効果を有するプリアンプを提供することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例による等化増幅機の構成を示
すブロック図である。

【図２】図１に示す等化増幅器の動作を示す波形図であ
る。

【図３】図１に示すパルス幅補償回路の入出力波形を示
す図である。

【図４】図１の構成において、入力信号のレベルが急変
した場合の動作を示す波形図である。

【図５】図１に示す等化増幅器の回路図である。

【図６】図５に示すオフセット補償回路の動作を示す波
形図である。

【図７】図５に示す利得制御回路の動作を示す波形図で
ある。

【図８】図５に示すパルス幅補償回路の動作を示す波形
図である。

【図９】図５に示す等化増幅器を搭載した受信モジュー
ルの構成を示すブロック図である。

【図１０】図９に示す等化増幅器／識別器ＩＣ（３Ｒ−
ＩＣ）の内部構成を示すブロック図である。

【図１１】図１、５及び９に示すプリアンプの回路図で
ある。

【図１２】図１、５及び９に示すプリアンプの別の構成
例の回路図である。

【図１３】図１２に示すプリアンプの動作を示す波形図
である。

【図１４】図１、５及び９に示すプリアンプの更に別の
構成例の回路図である。

【図１５】図１４に示すプリアンプの動作特性を示すグ
ラフである。

【図１６】図１、５及び９に示すＡＧＣ回路の回路図で
ある。

【図１７】図１、５及び９に示すＡＧＣ回路の別の構成
例の回路図である。

【図１８】図１７に示すＡＧＣ回路の動作を示す波形図
である。

【図１９】図５に示すオフセット補償回路の別の構成例
を示すブロック図である。

【図２０】図１９に示すオフセット補償回路の動作を示
す波形図である。

【図２１】図１９に示すオフセット補償回路の動作を示
す波形図である。

【図２２】図１０に示す識別器（ＦＦ）の構成を示す回
路図である。

【図２３】図２２に示す識別器のブロック構成を示すブ
ロック図である。

【図２４】図２３に示す識別器の動作を示す波形図であ
る。

【図２５】図１０に示す識別器の別の構成例を示す回路
図である。

【図２６】図２５に示す構成の識別器の動作を示す波形
図である。

【図２７】図２５に示す識別器の変形例を示す回路図で
ある。

【図２８】図１０に示すバッファの構成例を示す回路図
である。

【図２９】図１０に示すバッファの別の構成例を示す回
路図である。

【図３０】図２９の構成の詳細を示す回路図である。

【図３１】図１０に示すバッファの更に別の構成例を示
す回路図である。

【図３２】図１０に示すイコライザ、識別器及びタイミ
ング発生器の定電流源を制御する回路の一構成例を示す
回路図である。

【図３３】図３２の回路を利用して定電圧源回路を構成
した場合の回路図である。

【図３４】図３２の回路を利用して定電流源回路を構成
した場合の回路図である。

【図３５】図３４に示す定電流源回路で駆動される差動
増幅器を含む構成を示す回路図である。

【図３６】図３５に示す回路の変形例を示す回路図であ
る。

【図３７】図３２ないし図３６に示すオペアンプ８７の
構成例を示す回路図である。

【図３８】図３３ないし図３６に示すオペアンプ８９の
構成例を示す回路図である。

【図３９】図５に示すキャパシタＣ１の容量を決定する
要因を説明するための図である。

【図４０】図１に示す構成を一部簡略化し、一部詳細化
した光受信機のブロック図である。

【図４１】図４０に示す光受信機の動作を説明するため
の波形図である。

【図４２】本発明による光受信機の別の構成例を示すブ
ロック図である。

【図４３】図４２に示す光受信機の動作を示す波形図で
ある。

【図４４】図４２に示す光受信機の回路図である。

【図４５】従来の受信機の構成を示すブロック図であ
る。

【図４６】図４５に示す受信機の動作を示す波形図であ
る。

【図４７】図４５に示すプリアンプの回路図である。

【図４８】図４６に示すプリアンプにおいて、振幅の大
きい信号を受信した場合のプリアンプの動作を示す波形
図である。

【図４９】図４７に示すリミッタの作用を示す波形図で
ある。

【符号の説明】

１ 受光素子 ２ プリアンプ ３ ＡＧＣ回路 ４ オフセット補償回路 ５ 利得補償回路 ６ パルス幅補償回路 １８ 識別器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 3/04 Ｈ０４Ｂ 3/04 Ｂ 10/14 9/00 Ｓ 10/06 10/04 (72)発明者 田中 康弘 北海道札幌市中央区北一条西２丁目１番地 富士通北海道ディジタル・テクノロジ株 式会社内 (72)発明者 北相模 博夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 三好 誠 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 井上 覚司 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 池上 貴義 北海道札幌市中央区北一条西２丁目１番地 富士通北海道ディジタル・テクノロジ株 式会社内 (72)発明者 小林 賢一 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 佐野 進一郎 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 美斉津 摂夫 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 山下 雅彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 西村 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (30)

【特許請求の範囲】
1. 【請求項１】 光伝送路からの光信号を電気信号に変換
   して増幅した受信信号を等化増幅する等化増幅器におい
   て、 前記受信信号を増幅して相補信号である第１の信号及び
   第２の信号を出力するＡＧＣ回路と、 前記第１及び第２の信号の差に応じた第１の差分信号を
   生成し、これを第１の基準電圧と比較してその誤差を参
   照信号として前記ＡＧＣ回路に出力するオフセット補償
   回路とを有し、 前記参照電圧は前記受信信号の振幅のほぼ中心に位置す
   るように変化し、前記ＡＧＣ回路のオフセットを補償す
   ることを特徴とする等化増幅器。
2. 【請求項２】 前記オフセット補償回路は、前記第１及
   び第２の信号のいずれか一方の信号をレベルシフトした
   後、前記第１及び第２の信号の差に応じた前記第１の差
   分信号を生成することを特徴とする請求項１記載の等化
   増幅器。
3. 【請求項３】 前記第１の基準電圧は、前記第１及び第
   ２の信号のいずれか一方の論理値信号レベルに相当する
   ことを特徴とする請求項１記載の等化増幅器。
4. 【請求項４】 前記オフセット補償回路は、 前記第１の差分信号をピーク整流する整流回路と、 ピーク整流された前記第１の差分信号と前記第１の基準
   電圧とを比較する誤差検出回路とを有することを特徴と
   する請求項２又は３に記載の等化増幅器。
5. 【請求項５】 前記等化増幅器は、前記第１の信号の第
   １の論理値信号レベルと前記第２の信号の第２の論理値
   信号レベルとが一致するように、前記いずれか一方の信
   号をレベルシフトするレベルシフト回路を有することを
   特徴とする請求項１記載の等化増幅器。
6. 【請求項６】 前記第１の論理値信号レベル及び第２の
   論理値信号レベルは論理”０”に相当するレベルである
   ことを特徴とする請求項５記載の等化増幅器。
7. 【請求項７】 前記レベルシフト回路は、前記第１及び
   第２の信号のいずれか一方の信号が与えられる抵抗素子
   であることを特徴とする請求項５又は６に記載の等化増
   幅器。
8. 【請求項８】 前記等化増幅器は更に、第１及び第２の
   信号の差に応じた第２の差分信号を検出し、該第２の差
   分信号と第２の基準電圧とを比較してその誤差を利得制
   御信号として前記ＡＧＣ回路に出力する利得制御回路を
   有し、 前記ＡＧＣ回路の利得は、前記利得制御信号で制御され
   ることを特徴とする請求項１ないし７のいずれか一項記
   載の等化増幅器。
9. 【請求項９】 前記等化増幅器は、前記第１及び第２の
   信号の他方の信号をレベルシフトした後、前記第１及び
   第２の信号の差に応じた前記第２の差分信号を出力する
   回路を有し、 前記第２の基準電圧は、前記第１及び第２の信号の他方
   の論理値信号レベルに相当し、 前記利得制御回路は、前記第２の差分信号をピーク整流
   する整流回路と、ピーク整流された前記第２の差分信号
   と前記第２の基準電圧とを比較する誤差検出回路とを有
   し、 前記等化増幅器は、前記第１の信号の論理”１”の論理
   値信号レベルと前記第２の信号の論理”１”の論理値信
   号レベルとが一致するように、前記他方の信号をレベル
   シフトするレベルシフト回路を有することを特徴とする
   請求項８記載の等化増幅器。
10. 【請求項１０】 前記オフセット補償回路は、 前記第１の信号をピーク整流する第１の整流回路と、 前記第２の信号をピーク整流する第２の整流回路と、 ピーク整流された前記第１の信号とピーク整流された第
    ２の信号との差を検出して、前記参照電圧として機能す
    る前記第１の差分信号を出力する誤差検出回路とを有す
    ることを特徴とする請求項１に記載の等化増幅器。
11. 【請求項１１】 前記ＡＧＣ回路は、異なる利得を有す
    る第１及び第２の差動増幅回路を有し、 該第１及び第２の差動増幅回路の各々は、前記増幅信号
    と前記参照信号とを入力し、かつ該１及び第２の差動増
    幅器のトランジスタに並列に接続され、前記利得制御信
    号により制御されるトランジスタを有することを特徴と
    する請求項９に記載の等化増幅器。
12. 【請求項１２】 前記ＡＧＣ回路は、前記第１及び第２
    の差動増幅回路にそれぞれ設けられた定電流源回路を有
    することを特徴とする請求項１１記載の等化増幅器。
13. 【請求項１３】 前記オフセット補償回路の出力に、等
    化増幅器の前段に接続されるバッファ回路と同一回路構
    成の出力バッファ回路を有することを特徴とする請求項
    １ないし１２のいずれか一項記載の等化増幅器。
14. 【請求項１４】 光伝送路からの光信号を電気信号に変
    換して増幅した受信信号を等化増幅する等化増幅器と、 前記受信信号中に含まれるタイミング情報からクロック
    信号を生成するタイミング発生器と、 該クロック信号を用いて該等化増幅器の出力信号を識別
    する識別器とを有し、 前記等化増幅器は、請求項１ないし１３のいずれか一項
    記載の等化増幅器であることを特徴とする受信機。
15. 【請求項１５】 前記識別器はマスタ／スレーブ形フリ
    ップフロップ回路を有し、 該フリップフロップ回路は前記等化増幅器の出力信号に
    応じて状態が変化する複数の差動増幅器を有し、 更に前記識別器は、各差動増幅器に並列に接続され、前
    記クロック信号に応じて各差動増幅器の動作を制御する
    トランジスタを有することを特徴とする請求項１４に記
    載の受信機。
16. 【請求項１６】 前記受信機は更に、前記光信号から変
    換された電気信号を増幅して前記等化増幅器に出力する
    プリアンプを有することを特徴とする請求項１４又は１
    ５に記載の受信機。
17. 【請求項１７】 前記プリアンプは、 前記受信信号を増幅する第１のトランジスタと、 該第１のトランジスタのコレクタから出力される出力信
    号を増幅する第２のトランジスタと、 抵抗素子と第３のトランジスタの並列回路を有し、前記
    第２のトランジスタのエミッタと第１のトランジスタの
    ベースとの間に設けられたクランプ回路と、 前記第２のトランジスタのエミッタに接続され、エミッ
    タ電圧の変化を前記第３のトランジスタのベースに与え
    るフィードバック回路とを有することを特徴とする請求
    項１６に記載の受信機。
18. 【請求項１８】 前記プリアンプは、前記第１のトラン
    ジスタのエミッタに接続され、該第１のトランジスタの
    エミッタ電圧を所定の電圧に制御する回路を有すること
    を特徴とする請求項１７に記載の受信機。
19. 【請求項１９】 前記受信機は、抵抗とダイオードを有
    する基準回路で生成した２つの電圧差を利用して、受信
    機内部の定電流源回路を制御するための第１の制御電圧
    を生成する定電流源回路と、 前記基準回路内の所定の電圧と受信機内部の第１の電流
    路で生成した内部電圧とを比較して、その差が一定とな
    るように前記第１の電流路に流れる電流を制御する第２
    の制御電圧を生成し、前記第１の電流路に並列に設けら
    れた第２の電流路に流れる電流を第２の制御電圧で制御
    することで、一定の電流又は電圧を生成する回路とを有
    することを特徴とする請求項１４ないし１８のいずれか
    一項記載の受信機。
20. 【請求項２０】 前記第１の電流路は、受信機外部に接
    続される抵抗素子を含むことを特徴とする請求項１９記
    載の受信機。
21. 【請求項２１】 前記受信機は更に、識別器の出力信号
    を外部に出力するためのバッファを有し、 該バッファは直列に接続された少なくとも２つの差動増
    幅器及びこれらを駆動する電流源を有し、 後段の差動増幅器の電流源に含まれるトランジスタのコ
    レクタ電圧を一定にするために、前段の差動増幅器の出
    力電圧を制御する回路を有することを特徴とする請求項
    １４ないし２０のいずれか一項記載の受信機。
22. 【請求項２２】 前記等化増幅器と前記タイミング発生
    器とは単一のモジュールに収容されていることを特徴と
    する請求項１４ないし２０のいずれか一項記載の受信
    機。
23. 【請求項２３】 前記等化増幅器と前記タイミング発生
    器と前記プリアンプとは単一のモジュールに収容されて
    いることを特徴とする請求項１６ないし１８のいずれか
    一項記載の受信機。
24. 【請求項２４】 前記受信機は更に、前記プリアンプの
    出力に設けられた第１の出力バッファ回路と、前記等化
    増幅器の出力に設けられた第２の出力バッファ回路とを
    有し、第１及び第２の出力バッファ回路は同一回路構成
    であることを特徴とする請求項１６ないし１８のいずれ
    か一項記載の受信機。
25. 【請求項２５】 入力信号を増幅する第１のトランジス
    タと、 該第１のトランジスタのコレクタから出力される出力信
    号を増幅する第２のトランジスタと、 抵抗素子と第３のトランジスタの並列回路を有し、前記
    第２のトランジスタのエミッタと第１のトランジスタの
    ベースとの間に設けられたクランプ回路と、 前記第２のトランジスタのエミッタに接続され、エミッ
    タ電圧の変化を前記第３のトランジスタのベースに与え
    るフィードバック回路とを有することを特徴とするプリ
    アンプ。
26. 【請求項２６】 前記プリアンプは、前記第１のトラン
    ジスタのエミッタに接続され、該第１のトランジスタの
    エミッタ電圧を所定の電圧に制御する回路を有すること
    を特徴とする請求項２５に記載のプリアンプ。
27. 【請求項２７】 前記プリアンプは、後続の差動増幅器
    の一方の入力端子に接続されているバッファ回路と同一
    回路構成の出力バッファ回路を有し、該出力バッファ回
    路を介して後続の差動増幅器の他方の入力端子に出力信
    号を出力することを特徴とする請求項２５又は２６のい
    ずれか一項記載のプリアンプ。
28. 【請求項２８】 前記出力バッファ回路は、前記一方の
    入力端子に接続されているバッファ回路と同一の電源電
    圧を受けることを特徴とする請求項２７記載のプリアン
    プ。
29. 【請求項２９】 入力信号を増幅する第１のトランジス
    タと、 該第１のトランジスタのコレクタから出力される出力信
    号を増幅する第２のトランジスタと、 抵抗素子と第３のトランジスタの並列回路を有し、前記
    第２のトランジスタのエミッタと第１のトランジスタの
    ベースとの間に設けられたクランプ回路と、 後続の差動増幅器の一方の入力端子に接続されているバ
    ッファ回路と同一回路構成の出力バッファ回路を有し、
    該出力バッファ回路を介して後続の差動増幅器の他方の
    入力端子に出力信号を出力することを特徴とするプリア
    ンプ。
30. 【請求項３０】 前記出力バッファ回路は、前記一方の
    入力端子に接続されているバッファ回路と同一の電源電
    圧を受けることを特徴とする請求項２９記載のプリアン
    プ。