JPH0821842B2 - Input isolation circuit - Google Patents
Input isolation circuitInfo
- Publication number
- JPH0821842B2 JPH0821842B2 JP911089A JP911089A JPH0821842B2 JP H0821842 B2 JPH0821842 B2 JP H0821842B2 JP 911089 A JP911089 A JP 911089A JP 911089 A JP911089 A JP 911089A JP H0821842 B2 JPH0821842 B2 JP H0821842B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light emitting
- input
- circuit
- emitting diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
本発明は、例えば無電源入力絶縁型のシュミットトリ
ガ回路などを形成するのに好適な、入力絶縁回路に関す
るものである。The present invention relates to an input insulation circuit suitable for forming, for example, a Schmitt trigger circuit of a non-power input insulation type.
従来から知られているこの種の入力絶縁回路のひとつ
として、いわゆるパルス用シュミット入力絶縁回路が知
られている。この種の回路として、第１に、１次ウイン
ドウコンパレータとフォトカプラとを組み合わせた絶縁
方式がある。かかる方式は、絶縁用電源が必要なことか
らハードウエアが増大すると共に、演算増幅器を用いた
ウインドウコンパレータのための駆動電源が必要になる
という不都合がある。 従来から知られている第２のパルス用シュミット入力
絶縁回路として、無電源シュミットトリガ回路とパルス
トランスとの組み合わせによる絶縁方式がある。かかる
方式においても、ノイズに弱い。入力インピーダンス
にヒステリシス特性と負性領域が有るため、ドライバ側
（外部）インピーダンスが大きいと発振することがあ
る。応答速度が遅い。発振防止用のRC回路が含まれて
いるため、高い周波数（50kHz程度以上）には応答でき
ない。という不都合がある。A so-called Schmitt input insulation circuit for a pulse is known as one of the conventionally known input insulation circuits of this type. As a circuit of this kind, there is a first insulation method in which a primary window comparator and a photocoupler are combined. Such a method has the disadvantages that the power source for insulation is required, the hardware is increased, and the drive power source for the window comparator using the operational amplifier is required. As a second Schmitt input insulation circuit for pulse that has been conventionally known, there is an insulation system that combines a non-power supply Schmitt trigger circuit and a pulse transformer. Even in such a system, it is weak against noise. Since the input impedance has a hysteresis characteristic and a negative region, oscillation may occur when the driver side (external) impedance is large. The response speed is slow. Since it includes an RC circuit to prevent oscillation, it cannot respond to high frequencies (about 50 kHz or more). There is an inconvenience.
そこで、入力側フォトカプラによる絶縁と２次ウイン
ドウコンパレータによる２値化処理とを組み合わせた方
式が考えられているが、フォトカプラからアナログレベ
ルを検出しているためにCTR（相対強度）の製品バラツ
キおよび劣化の影響を受け、結果として、製品ごとにス
レッシュホールド電圧のバラツキが生じるという欠点が
みられる。 よって本発明の目的は上述の点に鑑み、安定したスレ
ッシュホールド値を有すると共に、ノイズに強く且つ高
速応答が可能な入力絶縁回路を提供することにある。Therefore, a method that combines the insulation by the input side photo coupler and the binarization processing by the secondary window comparator has been considered, but because the analog level is detected from the photo coupler, the product variation of the CTR (relative strength) is considered. Also, there is a drawback that the threshold voltage varies from product to product due to the influence of deterioration. Therefore, in view of the above points, an object of the present invention is to provide an input isolation circuit that has a stable threshold value, is resistant to noise, and is capable of high-speed response.
かかる目的を達成するために、本発明では、アナログ
入力電圧を電源とし、入力電圧が所定電圧以下では入力
電圧に依存する比較電圧を発生し、入力電圧が所定電圧
を上回ると一定の比較電圧を発生する比較電圧発生回路
と、直列接続され、前記アナログ入力電圧が印加される
第１および第２の発光ダイオードと、前記第１および第
２の発光ダイオードに対して直列接続され、前記アナロ
グ入力電圧の電圧値に対応して前記直列接続された第1,
第２の発光ダイオードに流入する電流を一定値に制限す
る電流制限回路と、前記発光ダイオードのいずれか一方
にエミッタ・コレクタが並列接続されると共に、前記比
較電圧と前記電流制限回路の端子間電圧との電圧差に対
応した電圧がベースに印加されるスイッチング手段と、
前記第１および第２の発光ダイオードとそれぞれ対をな
す受光素子と、を備え、前記受光素子からデジタル信号
を出力するものである。In order to achieve such an object, the present invention uses an analog input voltage as a power source, generates a comparison voltage depending on the input voltage when the input voltage is equal to or lower than a predetermined voltage, and outputs a constant comparison voltage when the input voltage exceeds the predetermined voltage. A first and second light emitting diode connected in series with the generated comparison voltage generating circuit and applied with the analog input voltage; and a serial connection connected to the first and second light emitting diode, and the analog input voltage Corresponding to the voltage value of
A current limiting circuit for limiting the current flowing into the second light emitting diode to a constant value, and an emitter / collector connected in parallel to one of the light emitting diodes, and the comparison voltage and the terminal voltage of the current limiting circuit. A switching means to which a voltage corresponding to the voltage difference between
The first and second light emitting diodes and a light receiving element forming a pair, respectively, are provided, and a digital signal is output from the light receiving element.
本発明では、発光ダイオード（LED）のON電圧はほぼ
一定であることに着目して（換言すれば、発光ダイオー
ドのON電圧については製品ごとのバラツキが少ないの
で）、２つのフォトカプラ用LEDを直列接続してシュミ
ットコンパレータを形成し、そのON電圧と無電源動作す
る比較電圧発生回路の発生電圧とを比較することによ
り、２つのスレッシュホールド電圧に対する入力アナロ
グ電圧の比較出力を得るものである。In the present invention, attention is paid to the fact that the ON voltage of the light emitting diode (LED) is almost constant (in other words, since the ON voltage of the light emitting diode varies little among products), two photocoupler LEDs are used. The Schmitt comparator is connected in series to form a Schmitt comparator, and the ON voltage of the Schmitt comparator is compared with the voltage generated by the comparison voltage generating circuit that operates without a power supply to obtain a comparative output of the input analog voltage with respect to the two threshold voltages.
【実施例】 以下、実施例に基づいて本発明を詳細に説明する。 第１図は、本発明を適用した無電源型シュミット入力
フォトカプラ絶縁回路の一実施例を示す回路図である。
本図において、１は比較電圧発生回路、２は電流制限回
路、3Aおよび3Bは第１のフォトカプラ（以下、PCLとい
う）を形成するLEDおよびフォトトランジスタ、4Aおよ
び4Bは第２のフォトカプラ（以下、PCHという）を形成
するLEDおよびフォトトランジスタ、５はJK型フリップ
フロップ（以下、JKFFという）である。 第２図は、第１図の動作を示す特性図である。 次に、第１図および第２図を共に参照しながら本実施
例の動作を説明する。 まず、比較電圧発生回路１は入力電圧Viを電源電圧と
して電圧ebを発生する。このことによりPNPトランジス
タTrはONし、そのコレクタ・エミッタ間電圧e2はPCHのL
ED4AのON電圧より小さな値に保持される。 入力電圧Viが上昇するとき 次に、入力電圧Viがシュミット下側スレッシュホール
ド電圧ViL以上になると（第２図参照）、PCLのLED3AがO
Nして電流i1が急増し、電流制限回路２が動作してi1＝
一定となる。これにより、電圧e1,e2は共に一定とな
り、Viの増加分は電流制限回路電圧eLiに吸収されてし
まうようになる（i1の肩特性領域）。 そして、入力電圧Viがシュミット上側スレッシュホー
ルド電圧ViH以上になると、eLi＞ebとなってトランジス
タTrがOFFし、その結果としてPCHのLED4AがONする（Tr
から4Aへi1が転流）。LED4AのONにより、JKFF5の出力Ｑ
はクロックエッジに同期してＱ＝Ｈレベルとなる。 入力電圧Viが下降するとき 入力電圧が下降する場合については、上記と逆の動作
とする。そして、ViL＞Viになると、PCLのLED3AがOFF
し、PCL（フォトトランジスタ3B）の負論理信号出力に
よりJKFF5はやはりクロックエッジに同期してＱ＝Ｌレ
ベルとなる。 以上により、シュミットコンパレータ動作が行なわれ
ている。 このように、スレッシュホールドレベルはフォトカプ
ラのON電圧と比較電圧発生回路のeb電圧により決まるた
め、CTR（相対強度）値の影響はほとんど受けない。 また二次側JKFFによるシュミットのトリガ機能が有る
ため、出力レベルが入力インピーダンスに影響をあたえ
ない。よってノイズに強く、高速応答が可能となる。 上述した本実施例の特色をまとめて列挙すると、次の
とおりである。 ・高速パルスのエッジ検出に際して、入力一次側絶縁部
電源供給が不要となる。 ・シュミットスレッシュホールド電圧のバラツキ又は劣
化が極力少なくなる。 ・応答速度を高め、かつ、ノイズに強くなる。 ・発振の原因となる入力インピーダンスの負性領域が無
くなる。 ・入力電流の節約をするため、フォトカプラをカスケー
ド接続している。 ・ハードウエアの量をさらに節約するため、クロック周
波数（JKFF）を用いている。EXAMPLES The present invention will be described in detail below based on examples. FIG. 1 is a circuit diagram showing an embodiment of a powerless Schmitt input photocoupler insulation circuit to which the present invention is applied.
In the figure, 1 is a comparison voltage generating circuit, 2 is a current limiting circuit, 3A and 3B are LEDs and phototransistors forming a first photocoupler (hereinafter referred to as PCL), and 4A and 4B are second photocouplers ( The LEDs and phototransistors 5 forming the PCH hereinafter are JK type flip-flops (hereinafter referred to as JKFF). FIG. 2 is a characteristic diagram showing the operation of FIG. Next, the operation of this embodiment will be described with reference to both FIG. 1 and FIG. First, the comparison voltage generating circuit 1 generates a voltage e b the input voltage Vi as a power supply voltage. As a result, the PNP transistor Tr turns on, and its collector-emitter voltage e 2 changes to PCH L
It is kept at a value smaller than the ON voltage of ED4A. When the input voltage Vi rises Next, when the input voltage Vi becomes equal to or higher than the Schmitt lower threshold voltage V iL (see FIG. 2), the LED 3A of the PCL is turned off.
Then, the current i 1 increases sharply, the current limiting circuit 2 operates, and i 1 =
It will be constant. As a result, the voltages e 1 and e 2 are both constant, and the increase in Vi is absorbed by the current limiting circuit voltage e Li (shoulder characteristic region of i 1 ). Then, when the input voltage Vi becomes equal to or higher than the Schmitt upper side threshold voltage Vi H , e Li > e b and the transistor Tr is turned off. As a result, the LED 4A of PCH is turned on (Tr
I 1 to 4A commutation). JKFF5 output Q by turning on LED4A
Becomes Q = H level in synchronization with the clock edge. When the input voltage Vi drops When the input voltage drops, the operation is reverse to the above. And when V iL > Vi, LED3A of PCL is turned off.
However, due to the negative logic signal output of PCL (phototransistor 3B), JKFF5 also becomes Q = L level in synchronization with the clock edge. As described above, the Schmitt comparator operation is performed. Thus, the threshold level for determined by e b voltage of the comparison voltage generating circuit and the ON voltage of the photocoupler, the influence of the CTR (relative intensity) value hardly received. In addition, the secondary side JKFF has a Schmitt trigger function, so the output level does not affect the input impedance. Therefore, it is resistant to noise and enables high-speed response. The features of this embodiment described above are listed as follows.・ When detecting the edge of a high-speed pulse, it is not necessary to supply power to the input primary side insulation unit. -The variation or deterioration of the Schmidt threshold voltage is minimized.・ Improves response speed and is resistant to noise. -The negative area of the input impedance that causes oscillation disappears. -The photo coupler is cascaded to save the input current. -The clock frequency (JKFF) is used to further save the amount of hardware.
以上説明したとおり、本発明ではLEDのON電圧にバラ
ツキが少ないことを利用して比較動作を行っているの
で、安定したスレッシュホールド値を有すると共に、ノ
イズに強く且つ高速応答が可能な入力絶縁回路を得るこ
とができる。As described above, in the present invention, since the comparison operation is performed by utilizing the variation in the ON voltage of the LED, the input insulation circuit which has the stable threshold value, is resistant to the noise, and can respond at high speed. Can be obtained.
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作を示す線図である。 １……比較電圧発生回路、 ２……電流制限回路、 3A,3B……第１のフォトカプラ（PLC）、 4A,4B……第２のフォトカプラ（PLH）、 ５……JK型フリップフロップ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
It is a diagram which shows the operation | movement of a figure. 1 ... Comparison voltage generating circuit, 2 ... Current limiting circuit, 3A, 3B ... First photo coupler (PLC), 4A, 4B ... Second photo coupler (PLH), 5 ... JK type flip-flop .
Claims (1)
所定電圧以下では入力電圧に依存する比較電圧を発生
し、入力電圧が所定電圧を上回ると一定の比較電圧を発
生する比較電圧発生回路と、 直列接続され、前記アナログ入力電圧が印加される第１
および第２の発光ダイオードと、 前記第１および第２の発光ダイオードに対して直列接続
され、前記アナログ入力電圧の電圧値に対応して前記直
列接続された第1,第２の発光ダイオードに流入する電流
を一定値に制限する電流制限回路と、 前記発光ダイオードのいずれか一方にエミッタ・コレク
タが並列接続されると共に、前記比較電圧と前記電流制
限回路の端子間電圧との電圧差に対応した電圧がベース
に印加されるスイッチング手段と、 前記第１および第２の発光ダイオードとそれぞれ対をな
す受光素子と、 を備え、前記受光素子からデジタル信号を出力すること
を特徴とする入力絶縁回路。1. A comparison voltage generation circuit which uses an analog input voltage as a power supply, generates a comparison voltage depending on the input voltage when the input voltage is lower than a predetermined voltage, and generates a constant comparison voltage when the input voltage exceeds the predetermined voltage. First connected in series and receiving the analog input voltage
And a second light emitting diode, and the first and second light emitting diodes connected in series to the first and second light emitting diodes and flowing into the first and second light emitting diodes connected in series corresponding to the voltage value of the analog input voltage. A current limiting circuit for limiting the current to a constant value, and an emitter / collector connected in parallel to either one of the light emitting diodes, which corresponds to the voltage difference between the comparison voltage and the terminal voltage of the current limiting circuit. An input insulation circuit comprising: switching means to which a voltage is applied to a base; and a light receiving element paired with each of the first and second light emitting diodes, wherein a digital signal is output from the light receiving element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP911089A JPH0821842B2 (en) | 1989-01-18 | 1989-01-18 | Input isolation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP911089A JPH0821842B2 (en) | 1989-01-18 | 1989-01-18 | Input isolation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189024A JPH02189024A (en) | 1990-07-25 |
| JPH0821842B2 true JPH0821842B2 (en) | 1996-03-04 |
Family
ID=11711490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP911089A Expired - Fee Related JPH0821842B2 (en) | 1989-01-18 | 1989-01-18 | Input isolation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821842B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8985830B2 (en) | 2012-03-26 | 2015-03-24 | Kabushiki Kaisha Kawai Gakki Seisakusho | Switch, keyboard instrument provided with the same, and light emission control circut |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4534879B2 (en) * | 2005-06-23 | 2010-09-01 | 株式会社豊田自動織機 | Hysteresis circuit and power supply circuit |
-
1989
- 1989-01-18 JP JP911089A patent/JPH0821842B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8985830B2 (en) | 2012-03-26 | 2015-03-24 | Kabushiki Kaisha Kawai Gakki Seisakusho | Switch, keyboard instrument provided with the same, and light emission control circut |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02189024A (en) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4163906A (en) | Time division switching regulator | |
| JPH03217904A (en) | Input module | |
| US4930062A (en) | Computer power supply with optically isolated shutdown circuits | |
| US4063121A (en) | Input converter | |
| JPH0821842B2 (en) | Input isolation circuit | |
| CA1179021A (en) | Electromagnetic cooking device with switching transistor | |
| GB897532A (en) | Amplifier-regulating circuits | |
| US3426283A (en) | Quadrature signal suppression circuit | |
| US4412140A (en) | Circuit for reducing current to light emitting diode of optically coupled driver | |
| US5170059A (en) | Optically coupled fast turn off load switch drive | |
| SU1275757A1 (en) | Optronic selector switch | |
| SU762181A1 (en) | Ac switch | |
| SU1095404A1 (en) | Transistor switch | |
| GB2138229A (en) | Opto-isolator arrangement | |
| RU1800583C (en) | Phase discriminator | |
| ATE120907T1 (en) | LOW CURRENT CMOS CONVERSION CIRCUIT. | |
| SU785960A1 (en) | Trigger device | |
| SU1524169A1 (en) | Ac switching device | |
| KR0114674Y1 (en) | 110v/220v auto exchange circuit | |
| SU1629979A1 (en) | Transistor switch with protection against overload | |
| SU1401551A1 (en) | Photosensor | |
| GB2007452A (en) | Hysteresis switching circuit | |
| SU1190512A1 (en) | Optronic selector switch | |
| SU1182498A2 (en) | Stabilized d.c.voltage source | |
| JPH05122042A (en) | Pulse signal transmitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |