JPH08204377A - 遮蔽体 - Google Patents
遮蔽体Info
- Publication number
- JPH08204377A JPH08204377A JP914095A JP914095A JPH08204377A JP H08204377 A JPH08204377 A JP H08204377A JP 914095 A JP914095 A JP 914095A JP 914095 A JP914095 A JP 914095A JP H08204377 A JPH08204377 A JP H08204377A
- Authority
- JP
- Japan
- Prior art keywords
- shield
- electrode
- circuit
- inner electrode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1617—Cavity coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 ディジタル・アナログ回路混在基板におい
て、高周波ノイズの混入を防止する。 【構成】 遮蔽体１を集積回路５に被せプリント基板１
０上に実装することで、集積回路５を他回路より電磁界
的に遮断でき、更に内部に形成した電波吸収体フィエラ
イト２４で放射ノイズを吸収できる。また、外側電極２
１と誘電体セラミッックス２３と内側電極２２の層がコ
ンデンサを形成している。内側電極２２および外側電極
２３にはそれぞれリード線３および４が接続されてお
り、これらリード線３および４をそれぞれ集積回路５の
電源ピン８およびグランドピン７に接続することでバイ
パスコンデンサとしての機能をもたせ、電源パタンへの
ノイズをグランドへ逃がす。
て、高周波ノイズの混入を防止する。 【構成】 遮蔽体１を集積回路５に被せプリント基板１
０上に実装することで、集積回路５を他回路より電磁界
的に遮断でき、更に内部に形成した電波吸収体フィエラ
イト２４で放射ノイズを吸収できる。また、外側電極２
１と誘電体セラミッックス２３と内側電極２２の層がコ
ンデンサを形成している。内側電極２２および外側電極
２３にはそれぞれリード線３および４が接続されてお
り、これらリード線３および４をそれぞれ集積回路５の
電源ピン８およびグランドピン７に接続することでバイ
パスコンデンサとしての機能をもたせ、電源パタンへの
ノイズをグランドへ逃がす。
Description
【０００１】
【産業上の利用分野】本発明は、遮蔽体に関し、特にデ
ィジタル回路とアナログ回路とが混在した回路のＥＭＣ
（電磁気的両立性）障害軽減に有効である遮蔽体に関す
る。
ィジタル回路とアナログ回路とが混在した回路のＥＭＣ
（電磁気的両立性）障害軽減に有効である遮蔽体に関す
る。
【０００２】
【従来の技術】周知のように、ＰＬＬ回路はディジタル
信号を扱うディジタル回路とアナログ信号を扱うアナロ
グ回路との混在回路で構成されている。従来、このよう
な混在回路の電磁遮蔽は図３に示すようにして行われて
いる。
信号を扱うディジタル回路とアナログ信号を扱うアナロ
グ回路との混在回路で構成されている。従来、このよう
な混在回路の電磁遮蔽は図３に示すようにして行われて
いる。
【０００３】ＰＬＬ回路はディジタル回路部３２を有す
る。ディジタル回路部３２から発生するノイズが同一基
板内に実装されている他の回路に影響を及ぼさないよう
に、ディジタル回路部３２を金属板で構成される遮蔽体
３１で遮蔽する。さらに、遮蔽体３１に設けられた複数
の貫通孔に複数個の貫通コンデンサ３３を挿入して半田
付けすることにより、ディジタル回路部３２から発生し
た高周波ノイズ成分を複数個の貫通コンデンサ３３を介
して遮蔽体３１に逃がす。このよう構造により、ディジ
タル回路部３２で発生したノイズが複数のパタン３６を
介して他回路に混入しないようにされている。遮蔽体３
１はネジ３７で基板３８に取付けられている。尚、複数
のパタン３６と複数個の貫通コンデンサ３３とは、それ
ぞれ、基板３８上に立設された複数個の端子３４と複数
本の線材３５を介して接続されている。
る。ディジタル回路部３２から発生するノイズが同一基
板内に実装されている他の回路に影響を及ぼさないよう
に、ディジタル回路部３２を金属板で構成される遮蔽体
３１で遮蔽する。さらに、遮蔽体３１に設けられた複数
の貫通孔に複数個の貫通コンデンサ３３を挿入して半田
付けすることにより、ディジタル回路部３２から発生し
た高周波ノイズ成分を複数個の貫通コンデンサ３３を介
して遮蔽体３１に逃がす。このよう構造により、ディジ
タル回路部３２で発生したノイズが複数のパタン３６を
介して他回路に混入しないようにされている。遮蔽体３
１はネジ３７で基板３８に取付けられている。尚、複数
のパタン３６と複数個の貫通コンデンサ３３とは、それ
ぞれ、基板３８上に立設された複数個の端子３４と複数
本の線材３５を介して接続されている。
【０００４】ここで、先行技術として、例えば特開平４
−２６０８２号公報には、アナログ回路とディジタル回
路との間を遮蔽するために、複数本の導線が貫通する複
数個の透孔が形成された誘電板に導電部材を積層したサ
ブシールド板を用いる技術が開示されている。
−２６０８２号公報には、アナログ回路とディジタル回
路との間を遮蔽するために、複数本の導線が貫通する複
数個の透孔が形成された誘電板に導電部材を積層したサ
ブシールド板を用いる技術が開示されている。
【０００５】
【発明が解決しようとする課題】以上述べたように、従
来の遮蔽体では、図３に示すように、遮蔽体３１を基板
３８にネジ３７で取付け、さらに貫通コンデンサ３３を
遮蔽体３１の貫通孔に半田付けしている。このような構
成では、遮蔽体３１を基板３８上に取付けるのに多数の
手間を要するため、作業効率が良くないという問題があ
る。また、高周波ノイズをシールドするには個別にコン
デンサ３３が必要であるため、そのコンデンサ３３の実
装スペースや実装の際の作業効率も問題となる。さら
に、従来の遮蔽体では、遮蔽体内部のノイズ源から放射
される電磁波を遮蔽体の外部へ漏らさないようにノイズ
対策を行っているだけなので、遮蔽体外部へのノイズ対
策には有効であるが、遮蔽体内部の回路への影響につい
て配慮がなされていない。
来の遮蔽体では、図３に示すように、遮蔽体３１を基板
３８にネジ３７で取付け、さらに貫通コンデンサ３３を
遮蔽体３１の貫通孔に半田付けしている。このような構
成では、遮蔽体３１を基板３８上に取付けるのに多数の
手間を要するため、作業効率が良くないという問題があ
る。また、高周波ノイズをシールドするには個別にコン
デンサ３３が必要であるため、そのコンデンサ３３の実
装スペースや実装の際の作業効率も問題となる。さら
に、従来の遮蔽体では、遮蔽体内部のノイズ源から放射
される電磁波を遮蔽体の外部へ漏らさないようにノイズ
対策を行っているだけなので、遮蔽体外部へのノイズ対
策には有効であるが、遮蔽体内部の回路への影響につい
て配慮がなされていない。
【０００６】本発明は上記の課題を解決するためになさ
れたもので、その目的はディジタル・アナログ回路混在
基板において、高周波ノイズの混入を防止できる、取付
けが簡易な遮蔽体を提供することにある。
れたもので、その目的はディジタル・アナログ回路混在
基板において、高周波ノイズの混入を防止できる、取付
けが簡易な遮蔽体を提供することにある。
【０００７】ここで、上記先行技術は、導線と導電性部
材とが誘電板を介して貫通コンデンサを形成して、高周
波ノイズを効率良くシールドする技術を開示するもので
あって、サブシールド板に導線の数だけの透孔を形成し
なければならず、サブシールド板を製造することが難し
いという欠点がある。
材とが誘電板を介して貫通コンデンサを形成して、高周
波ノイズを効率良くシールドする技術を開示するもので
あって、サブシールド板に導線の数だけの透孔を形成し
なければならず、サブシールド板を製造することが難し
いという欠点がある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る遮蔽体は、ディジタル回路とアナログ回
路とが混在した回路を同一基板上に実装した場合に、前
記ディジタル回路から発生するノイズが前記アナログ回
路に影響を及ぼさないように遮蔽する遮蔽体において、
一面が開口した箱形の誘電体と、該誘電体の内側に形成
された内側電極と、前記誘電体の外側に形成された外側
電極とからなる積層構造を持ち、前記内側電極と前記外
側電極との間に電荷を蓄える機能を有し、前記内側電極
の内面に電波吸収体を有することを特徴とする。
に本発明に係る遮蔽体は、ディジタル回路とアナログ回
路とが混在した回路を同一基板上に実装した場合に、前
記ディジタル回路から発生するノイズが前記アナログ回
路に影響を及ぼさないように遮蔽する遮蔽体において、
一面が開口した箱形の誘電体と、該誘電体の内側に形成
された内側電極と、前記誘電体の外側に形成された外側
電極とからなる積層構造を持ち、前記内側電極と前記外
側電極との間に電荷を蓄える機能を有し、前記内側電極
の内面に電波吸収体を有することを特徴とする。
【０００９】
【作用】本発明による遮蔽体では、遮蔽体を構成する層
に電極−誘電体−電極の積層構造を持たせ、遮蔽体自体
にコンデンサとしての機能を持たせる。
に電極−誘電体−電極の積層構造を持たせ、遮蔽体自体
にコンデンサとしての機能を持たせる。
【００１０】コンデンサの容量Ｃは、 Ｃ＝ε0 ・εs ・Ａ／ｄ ［Ｆ／ｍ］ と表される。ここで、ε0 は真空の誘電率（＝８．８５
５×１０-12 ）、εs は誘電体の比誘電率、Ａは電極の
対極面積、ｄは電極間距離である。コンデンサの容量Ｃ
は上記のεs 、Ａ、およびｄを適切に設定すれば良い。
５×１０-12 ）、εs は誘電体の比誘電率、Ａは電極の
対極面積、ｄは電極間距離である。コンデンサの容量Ｃ
は上記のεs 、Ａ、およびｄを適切に設定すれば良い。
【００１１】また、遮蔽体の内側となる面には電波吸収
体を設ける。２つの電極にはそれぞれリード線が接続さ
れており、遮蔽体の実装方法はリード線を基板のスルー
ホースに差し込んで、リード線を半田付けすれば良い。
体を設ける。２つの電極にはそれぞれリード線が接続さ
れており、遮蔽体の実装方法はリード線を基板のスルー
ホースに差し込んで、リード線を半田付けすれば良い。
【００１２】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
【００１３】図２は本発明の一実施例に係る遮蔽体の実
装図である。図１は遮蔽体１をプリント基板１０上に実
装したときの断面図である。プリント基板１０にディジ
タル回路である集積回路５が実装されている。遮蔽体１
は、誘電体セラミックス２３を遮蔽体の形（箱形）にプ
レスし、その両面に導電性の塗料を塗布することにより
外側電極２１および内側電極２２を形成し、さらに内側
電極２２に電波吸収体フェライト２４を塗布することに
よって、作成される。尚、本実施例では、外側電極２１
に絶縁性被膜塗料３０が塗布されている。
装図である。図１は遮蔽体１をプリント基板１０上に実
装したときの断面図である。プリント基板１０にディジ
タル回路である集積回路５が実装されている。遮蔽体１
は、誘電体セラミックス２３を遮蔽体の形（箱形）にプ
レスし、その両面に導電性の塗料を塗布することにより
外側電極２１および内側電極２２を形成し、さらに内側
電極２２に電波吸収体フェライト２４を塗布することに
よって、作成される。尚、本実施例では、外側電極２１
に絶縁性被膜塗料３０が塗布されている。
【００１４】遮蔽体１の内側電極２２および外側電極２
１にはそれぞれリード線３、４が接続されている。ま
た、プリント基板１０にはリード線３、４に対応する位
置にそれぞれスルーホール１１、１２が空けられてい
る。この集積回路５をアナログ回路等の他の外部回路か
ら電磁界的に遮蔽するために、遮蔽体１を集積回路５に
かぶせ、リード線３、４をそれぞれスルーホール１１、
１２に差し込み、半田２９付けをして、プリント基板１
０上に遮蔽体１を実装する。集積回路５は複数の電極ピ
ン６の他に、グランドピン７と電源ピン８を有してい
る。プリント基板１０の表面には複数の信号パタン９が
形成されおり、信号パタン９の一端に電極ピン６が接続
される。
１にはそれぞれリード線３、４が接続されている。ま
た、プリント基板１０にはリード線３、４に対応する位
置にそれぞれスルーホール１１、１２が空けられてい
る。この集積回路５をアナログ回路等の他の外部回路か
ら電磁界的に遮蔽するために、遮蔽体１を集積回路５に
かぶせ、リード線３、４をそれぞれスルーホール１１、
１２に差し込み、半田２９付けをして、プリント基板１
０上に遮蔽体１を実装する。集積回路５は複数の電極ピ
ン６の他に、グランドピン７と電源ピン８を有してい
る。プリント基板１０の表面には複数の信号パタン９が
形成されおり、信号パタン９の一端に電極ピン６が接続
される。
【００１５】プリント基板１０の裏面には電源プリント
パタン２５およびグランドプリントパタン２６が形成さ
れている。リード線３は電源プリントパタン２５を介し
て集積回路５の電源ピン８と電気的に接続されている。
同様に、リード線４もグランドプリントパタン２６を介
して集積回路５のグランドピン７に接続されている。
パタン２５およびグランドプリントパタン２６が形成さ
れている。リード線３は電源プリントパタン２５を介し
て集積回路５の電源ピン８と電気的に接続されている。
同様に、リード線４もグランドプリントパタン２６を介
して集積回路５のグランドピン７に接続されている。
【００１６】プリント基板１０には電源一面パタン２７
とグランド一面パタン２８とが形成されている。遮蔽体
１の内側電極２２と電源一面パタン２７又はグランド一
面パタン２８とによって閉空間が形成されている。
とグランド一面パタン２８とが形成されている。遮蔽体
１の内側電極２２と電源一面パタン２７又はグランド一
面パタン２８とによって閉空間が形成されている。
【００１７】上記のように遮蔽体１を実装することで、
上記閉空間内で集積回路５から放射されるノイズを内側
電極２２の表面の電波吸収体フェライト２４で吸収さ
せ、かつ遮蔽体１の外部回路と同一基板内で電磁界的に
遮蔽することができる。
上記閉空間内で集積回路５から放射されるノイズを内側
電極２２の表面の電波吸収体フェライト２４で吸収さ
せ、かつ遮蔽体１の外部回路と同一基板内で電磁界的に
遮蔽することができる。
【００１８】また、外側電極２１、誘電体セラミックス
２３、および内側電極２２によってコンデンサが形成さ
れる構造であるので、リード線３、４を集積回路５の電
源ピン８、グランドピン７にそれぞれ電気的に接続する
ことで、上記コンデンサを高周波的に極めて有効に作用
するバイパスコンデンサとして使用できる。上記コンデ
ンサをバイパスコンデンサとして使用することで、外部
回路からの電磁界的な遮蔽だけでなく、電源パタンへの
ノイズ放射をグランドへ逃がすことができる。
２３、および内側電極２２によってコンデンサが形成さ
れる構造であるので、リード線３、４を集積回路５の電
源ピン８、グランドピン７にそれぞれ電気的に接続する
ことで、上記コンデンサを高周波的に極めて有効に作用
するバイパスコンデンサとして使用できる。上記コンデ
ンサをバイパスコンデンサとして使用することで、外部
回路からの電磁界的な遮蔽だけでなく、電源パタンへの
ノイズ放射をグランドへ逃がすことができる。
【００１９】尚、本発明は上記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲で種々変形し
ても同様に実施可能であることはいうまでもない。
ではなく、本発明の要旨を逸脱しない範囲で種々変形し
ても同様に実施可能であることはいうまでもない。
【００２０】
【発明の効果】以上述べたように本発明による遮蔽体
は、遮蔽体自体にバイパスコンデンサとしての機能があ
るため、集積回路に個別に接続した貫通コンデンサが不
要となり、遮蔽体の外部・内部の両回路への高周波ノイ
ズの放射を防止できる。また、遮蔽体のリード線を基板
のスルーホールに差し込み、半田付けをするという簡易
な作業で取り付けられるので、作業効率が良くなる。
は、遮蔽体自体にバイパスコンデンサとしての機能があ
るため、集積回路に個別に接続した貫通コンデンサが不
要となり、遮蔽体の外部・内部の両回路への高周波ノイ
ズの放射を防止できる。また、遮蔽体のリード線を基板
のスルーホールに差し込み、半田付けをするという簡易
な作業で取り付けられるので、作業効率が良くなる。
【図１】本発明の一実施例による遮蔽体を集積回路と共
に基板上に実装した状態で示す断面図である。
に基板上に実装した状態で示す断面図である。
【図２】図１に示す遮蔽体を基板上に実装するときの状
態を示す斜視図である。
態を示す斜視図である。
【図３】従来の遮蔽体を基板上に実装した状態で示す一
部透視斜視図である。
部透視斜視図である。
１ 遮蔽体 ３，４ リード線 ５ 集積回路 ６ 電極ピン ７ グランドピン ８ 電源ピン ９ 信号パタン １０ プリント基板 １１，１２ スルーホール ２１ 外側電極 ２２ 内側電極 ２３ 誘電体セラミックス ２４ 電波吸収体フェライト ２５ 電源プリントパタン ２６ グランドプリントパタン ２７ 電源一面パタン ２８ グランド一面パタン ２９ 半田 ３０ 絶縁被膜塗料
Claims (2)
- 【請求項１】 ディジタル回路とアナログ回路とが混在
した回路を同一基板上に実装した場合に、前記ディジタ
ル回路から発生するノイズが前記アナログ回路に影響を
及ぼさないように遮蔽する遮蔽体において、 一面が開口した箱形の誘電体と、該誘電体の内側に形成
された内側電極と、前記誘電体の外側に形成された外側
電極とからなる積層構造を持ち、前記内側電極と前記外
側電極との間に電荷を蓄える機能を有し、前記内側電極
の内面に電波吸収体を有することを特徴とする遮蔽体。 - 【請求項２】 前記基板の裏面には電源プリントパタン
とグランドプリントパタンとが形成されており、前記基
板には前記電源プリントパタンおよび前記グランドプリ
ントパタンにそれぞれ達する第１および第２のスルーホ
ールが空けられており、前記遮蔽体は前記内側電極に一
端が接続されて前記第１のスルーホールに差し込まれる
第１のリード線と、前記外側電極に一端が接続されて前
記第２のスルーホールに差し込まれる第２のリード線と
を有する請求項１記載の遮蔽体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP914095A JPH08204377A (ja) | 1995-01-24 | 1995-01-24 | 遮蔽体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP914095A JPH08204377A (ja) | 1995-01-24 | 1995-01-24 | 遮蔽体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204377A true JPH08204377A (ja) | 1996-08-09 |
Family
ID=11712330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP914095A Withdrawn JPH08204377A (ja) | 1995-01-24 | 1995-01-24 | 遮蔽体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204377A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121976A (ja) * | 1997-10-15 | 1999-04-30 | Kitagawa Ind Co Ltd | 電子部品用放熱構造 |
| JP2001185888A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | シールドケース |
| JP2002217585A (ja) * | 2001-01-15 | 2002-08-02 | Kitagawa Ind Co Ltd | 電磁波抑制部材および電磁波抑制方法 |
| US6545212B1 (en) | 1998-10-27 | 2003-04-08 | Murata Manufacturing Co., Ltd. | Radiation noise suppressing component attachment structure |
| JP2008060358A (ja) * | 2006-08-31 | 2008-03-13 | Nintendo Co Ltd | 電子機器 |
| WO2009107303A1 (ja) * | 2008-02-28 | 2009-09-03 | 日本電気株式会社 | 電磁シールド構造およびそれを用いた無線装置、電磁シールドの製造方法 |
| CN103872024A (zh) * | 2014-02-18 | 2014-06-18 | 南京银茂微电子制造有限公司 | 一种高频防电磁干扰功率模块 |
| CN105519240A (zh) * | 2015-06-29 | 2016-04-20 | 深圳市柔宇科技有限公司 | 电路板结构及电子设备 |
| JP2016070848A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社東芝 | 磁気シールドパッケージ |
| JP2017092177A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社村田製作所 | 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法 |
-
1995
- 1995-01-24 JP JP914095A patent/JPH08204377A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121976A (ja) * | 1997-10-15 | 1999-04-30 | Kitagawa Ind Co Ltd | 電子部品用放熱構造 |
| US6545212B1 (en) | 1998-10-27 | 2003-04-08 | Murata Manufacturing Co., Ltd. | Radiation noise suppressing component attachment structure |
| JP2001185888A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | シールドケース |
| JP2002217585A (ja) * | 2001-01-15 | 2002-08-02 | Kitagawa Ind Co Ltd | 電磁波抑制部材および電磁波抑制方法 |
| JP2008060358A (ja) * | 2006-08-31 | 2008-03-13 | Nintendo Co Ltd | 電子機器 |
| US8379408B2 (en) | 2008-02-28 | 2013-02-19 | Nec Corporation | Electromagnetic shield structure, wireless device using the structure, and method of manufacturing electromagnetic shield |
| WO2009107303A1 (ja) * | 2008-02-28 | 2009-09-03 | 日本電気株式会社 | 電磁シールド構造およびそれを用いた無線装置、電磁シールドの製造方法 |
| JP5170232B2 (ja) * | 2008-02-28 | 2013-03-27 | 日本電気株式会社 | 電磁シールド構造およびそれを用いた無線装置、電磁シールドの製造方法 |
| CN103872024A (zh) * | 2014-02-18 | 2014-06-18 | 南京银茂微电子制造有限公司 | 一种高频防电磁干扰功率模块 |
| JP2016070848A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社東芝 | 磁気シールドパッケージ |
| CN105519240A (zh) * | 2015-06-29 | 2016-04-20 | 深圳市柔宇科技有限公司 | 电路板结构及电子设备 |
| WO2017000110A1 (zh) * | 2015-06-29 | 2017-01-05 | 深圳市柔宇科技有限公司 | 电路板结构及电子设备 |
| CN105519240B (zh) * | 2015-06-29 | 2019-12-27 | 深圳市柔宇科技有限公司 | 电路板结构及电子设备 |
| JP2017092177A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社村田製作所 | 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4473755A (en) | Device for preventing noise leakage and manufacturing method of the device | |
| US6778040B2 (en) | Feed-through filter having improved shielding and mounting functions | |
| TW349321B (en) | Low EMI electronic machine, low EMI circuit board and process for making the same an electronic machine comprises a first and a second ground wire layer, a power source, a dielectric layer, an impedance body, a substrate, and an enclosure. | |
| US5043526A (en) | Printed circuit board capable of preventing electromagnetic interference | |
| JPH08204377A (ja) | 遮蔽体 | |
| US5140110A (en) | Printed circuit board capable of preventing electromagnetic interference | |
| JP2004363347A (ja) | 多層プリント基板 | |
| US4737597A (en) | Shield case | |
| JPS6235280B2 (ja) | ||
| KR20000023660A (ko) | 공면 차폐기를 구비한 세라믹 필터 | |
| JPH05191056A (ja) | プリント配線基板 | |
| US6437993B1 (en) | Shielded housing for electronic circuit or components | |
| JPH0715198Y2 (ja) | 電磁波シールド型の回路ユニット及びこれを用いたｔｖゲーム機用回路ユニット | |
| JP2003218541A (ja) | Ｅｍｉ低減構造基板 | |
| EP0385689B1 (en) | Printed circuit board capable of preventing electromagnetic interference | |
| US5880938A (en) | Circuit board with screening arrangement against electromagnetic interference | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JP3610088B2 (ja) | 多層プリント配線板 | |
| JPH09246776A (ja) | プリント配線板 | |
| JPH088573A (ja) | シールドケース構造 | |
| JPH0110957Y2 (ja) | ||
| JPH05121889A (ja) | 高周波回路ユニツト | |
| JPH10200222A (ja) | 多層プリント配線板 | |
| JP3408376B2 (ja) | フィルタ回路 | |
| JPH05191073A (ja) | 高周波回路ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |