JPH081927B2 - 半導体装置の基板構造の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置、特に多数の素子を同一基板に
組込んだ集積回路半導体装置の基板構造の製造方法に関
するものである。

〔従来技術〕

従来この種の半導体装置における素子間分離法として
は、素子の周辺を選択的に熱酸化する選択酸化法が実用
化されている。また、素子のまわりに溝を形成し、これ
を誘電体で充填する方法も各種考案されている。

このうち、選択酸化による方法は、例えばバイポーラ
プロセスの場合、エピタキシヤル層を完全に酸化膜で分
離する必要があり、長時間熱酸化するため不純物の再分
布が素子性能を劣化させる。また、選択酸化時にバーズ
ビーク、バーズヘツドが形成されて集積回路の高集積化
を妨げる。

一方、溝を形成して誘電体を充填する方法では、一般
に一定の幅の狭い分離領域しか形成できず、配線のため
の厚いフイールド酸化領域が直接素子間分離用溝に接し
た構造は得られていなかつた。仮に、従来提案されてい
る分離溝に、隣接した厚いフイールド酸化領域を形成す
るとしても、新たにホトリソグラフライ工程を行なうこ
とが必要となり、プロセスが複雑になつてしまう欠点が
ある他、マスク合せの余裕度を考慮に入れると、フイー
ルド酸化領域形成時に、バーズビーク、バーズヘツドの
全くないフイールド酸化領域を溝に直接接しては形成で
きないため溝とフイールド酸化領域との間に断層が生じ
てしまい、表面の平坦な基板を実現することができない
という欠点がある。また、若干のバーズビーク等が残つ
てしまう分、集積度向上にも難点がある。さらに、従来
の溝分離技術では溝のパターンを通常の露光技術を用い
て形成するため、露光技術の限界以下の寸法の溝幅は実
現できず、その点でも集積度の向上に限界があつた。ま
た、従来の溝分離で溝幅を広くした場合には、溝が誘電
体によつて完全に埋められず、表面が平坦にならない等
の欠点もあつた。

〔発明の目的および構成〕

本発明はこのような事情に鑑みてなされたもので、そ
の目的は、高集積度の集積回路が得られる全体として平
坦な半導体装置の基板構造およびこのような基板構造が
簡略化した製造工程で得られる半導体装置の基板構造の
製造方法を提供することにある。

このような目的を達成するために、本発明による半導
体装置の基板構造は、シリコン基板上に選択的に形成さ
れた素子領域とこれに隣接する厚いフイールド酸化領域
との間に、フイールド酸化領域に直接接触するように形
成された素子間分離用の深い溝を設け、これを酸化シリ
コン絶縁膜および窒化シリコン絶縁膜ならびに充填材で
埋めて表面を全体として平坦に形成したものである。

また、このような構造を得るために、本発明による半
導体装置の基板構造の製造方法は、素子領域を覆うパタ
ーン領域に対して異方性エツチングを利用することによ
り自己整合的に素子間分離用の深い溝を形成するととも
に、この溝の内壁に酸化シリコン絶縁膜および窒化シリ
コン絶縁膜を順に形成した後、残る凹部を充填材で埋め
るとともに、当該溝に面した一方のシリコン基板表面を
酸化してフイールド酸化膜を形成するに先立つて、当該
フイールド酸化領域をシリコン基板表面にエツチングを
施して形成すべきフイールド酸化膜の約1/2の厚さの部
分まで除去しておくことにより、表面を全体として平坦
に形成するものである。以下、実施例を用いて本発明を
詳細に説明する。

〔実施例〕

第１図（ａ）〜（ｇ）は本発明による半導体装置の基
板構造の製造方法の一例を示す工程断面図である。図に
おいて、まずシリコン基板11上に例えば厚さ50nmの熱酸
化シリコン（SiO₂）膜12を形成し、このSiO₂膜12上にCV
D法等により厚さ約150nmの窒化シリコン（Si₃N₄）膜13
を形成し、さらにこのSi₃N₄膜13上にCVD法等により厚さ
約600nmの酸化シリコン（SiO₂）膜14を形成する。ここ
でこのSiO₂膜14上に例えば厚さ１μｍのホトレジスト15
を所定のパターンで形成し、これをマスクとして例えば
CHF₃ガスを用いた反応性イオンエッチングによりSiO₂膜
14、Si₃N₄膜13、SiO₂膜12を順次除去してシリコン基板1
1の表面を露出させる。これにより、所望の素子間分離
パターンが形成できる（第１図（ａ））。

次にこの状態でレジスト15を除去し、全表面に例えば
減圧CVD法により例えば厚さ500nmの窒化シリコン（Si₃N
₄）膜16を形成する（第１図（ｂ））。

次いでSi₃N₄膜16を例えばCHF₃ガスを用いた反応性イ
オンエツチングによりシリコン基板１が露出するまで膜
厚相当だけエツチングする。反応性イオンエツチングを
用いるため、Si₃N₄膜16の平坦部は除去され、素子間分
離パターンの段差部のみに窒化シリコン（Si₃N₄）領域1
7が残される。この時、Si₃N₄領域17のシリコン基板11上
に残る幅はSi₃N₄膜16の膜厚とほぼ等しい大きさ、例え
ばこの場合500nm程度となる。実際にはSi₃N₄膜16の膜厚
を変えて幅100〜500nmの範囲のSi₃N₄領域17を形成す
る。この状態で露出したシリコン基板11を熱酸化して例
えば厚さ300nmの酸化シリコン（SiO₂）膜18を形成す
る。このSiO₂膜18は、後にシリコン基板１をエツチング
して溝を形成する際のマスク材層として働く（第１図
（ｃ））。

次にSi₃N₄領域17をリン酸などによりウエツトエツチ
ングして除去した後、例えばSiCl₄ガスを用いた反応性
イオンエツチングによりシリコン基板11を約３μｍエツ
チングして溝11aを形成する（第１図（ｄ））。この溝1
1aの深さは、その部分の素子間分離に要求される素子間
耐圧との関連で定められる。第２図はその関係の一例を
示す。なお、この特性を測定するにあたつて用いたシリ
コン基板は、（111）P^-シリコンサブストレートの表面
にN⁺イオンをドープし、その上にＮ層をエピタキシヤル
成長させたものである。

溝11aの形成後、その底部付近に、例えばドープ量１
×10¹³cm^-2、加速電圧30KeVのボロンイオン注入でチヤ
ネルカツト領域19を形成し、SiO₂膜17をエツチングによ
り除去した後、露出したシリコン基板11を、例えばSiCl
₄ガスを用いた反応性イオンエツチングにより後に形成
するフイールド酸化膜の厚さの約1/2相当分だけ除去す
る。その後、露出しているシリコン基板11および溝11a
の内面を熱酸化し、例えば厚さ50nmの酸化シリコン（Si
O₂）膜20および21ならびに例えば減圧CVD法により例え
ば厚さ150nmの窒化シリコン（Si₃N₄）膜22を全面に形成
した後、さらに例えば減圧CVD法により絶縁物、例えば
酸化シリコン膜からなる充填材23を、Si₃N₄膜22の内側
に形成される凹部11bを埋めるように全面に形成する
（第１図（ｅ））。

次に、充填材23に異方性の反応性イオンエツチングを
施して平坦部を除去し、凹部11bを埋込んだ部分の充填
材24のみを残す。この時、充填材24の表面は一段高い左
側、素子形成領域のSi₃N₄膜22のエツジ部から一段低い
右側、フイールド酸化領域のSi₃N₄膜22のエツジ部にか
けて丸味をもつた斜面を形成する。次いで、露出したSi
₃N₄膜22を反応性イオンエツチングにより除去し、さら
に露出したSiO₂膜20をシリコン基板11が露出するまでエ
ツチングするとともにSiO₂膜14を除去する（第１図
（ｆ））。

次いで露出したシリコン基板11を例えば900℃、８気
圧、100分間のパイロジエニツク（pyrogenic）酸化によ
り選択酸化して配線領域となる厚さ約１μｍのフイール
ド酸化膜25を形成する。このようにして形成されたフイ
ールド酸化膜25は、シリコン基板11を覆うSiO₂膜12の上
表面とほぼ同じ高さまで形成され、全体として基板表面
はほぼ平坦になる。しかし、このフイールド酸化膜25を
形成する場合、一段低いシリコン基板11側の溝11aに接
する部分にSi₃N₄膜22が露出していること、および充填
材24の表面が当該露出部に向けて下がる曲面を形成する
ことから、フイールド酸化膜25は充填材24の上部を完全
には覆い切れず、若干の凹部11cが充填材24とフイール
ド酸化膜25との間に残ることも多い。このため、この凹
部11cを埋めるべく、さらに充填材24と同様のCVD酸化シ
リコン膜からなる補充の充填材を全面に形成した後、こ
の充填材を異方性の反応性イオンエツチングでフイール
ド酸化膜25の表面が露出するまで除去し、凹部11cを埋
込んだ部分の充填材26のみを残す。最後に、素子形成領
域上に露出しているSi₃N₄膜13を熱リン酸でエツチング
して除去することにより、溝分離部分が直接厚いフイー
ルド酸化膜25に接し、かつこれら溝分離部分とフイール
ド酸化膜25および素子領域の上面が全体としてほぼ平坦
な基板構造が得られる（第１図（ｇ））。この後、素子
領域のSiO₂膜12を除去し、そこに所望の素子構造を形成
する。

このような基板構造では、フイールド酸化膜25と溝分
離領域とが直接接し、しかも上面が平坦になつているた
め、分離に要する幅が狭くて済み、高集積化に適してい
る他、配線が容易となる利点がある。さらにフイールド
酸化膜25と溝分離領域とは、短い、すなわち基板表面ま
では達していないSi₃N₄膜22によつて半ば区切られてい
るため、厚いフイールド酸化膜25に起因する応力が適度
に緩和され、素子領域における欠陥が生じ難い。このた
め、h_fe等の特性が劣化することが少ない。

上述した実施例において、SiO₂膜18を形成する場合
に、厚いSi₃N₄領域17をマスクとして900℃にウエツト酸
化を行ない0.75μｍ以上のSiO₂膜を形成すると、シリコ
ン基板11に結晶欠陥を生ずる場合がある。これを回避す
るためには、第３図に示すような方法を用いてもよい。
すなわち、上述したと同様にして第１図（ａ）に示した
構造を得た後、レジスト15を除去し、全面に例えば減圧
CVD法により厚さ50nm以下の窒化シリコン（Si₃N₄）膜27
を形成した後、その上に例えば同じく減圧CVD法により
厚さ約500nmのポリシリコン膜28を形成する（第３図
（ａ））。このポリシリコン膜28およびSi₃N₄膜27を厚
い窒化シリコン領域17の代りに用いれば、窒化シリコン
膜は薄いSi₃N₄膜27のみであるため、シリコン基板11内
の結晶欠陥の発生を防ぐことができる。この場合、ポリ
シリコン膜28は、同様にステツプカバレージのすぐれた
膜であれば他の材料からなるものに換えることができ
る。例えば、CVD酸化シリコン膜、スパツタAl膜その他
の金属膜、Al酸化膜、ゲルマニウム酸化膜、ホトレジス
トのような高分子材料膜などを用いることが可能であ
る。

そこで、ポリシリコン膜28を反応性イオンエツチング
により膜厚相当分だけ除去してポリシリコン領域29を形
成する（第３図（ｂ））。

次いでこのポリシリコン領域29をマスクとしてSi₃N₄
膜27をエツチングしてシリコン基板11を露出させる。そ
の後ポリシリコン領域29をエツチングにより除去し、残
つた段差部のSi₃N₄膜30をマスクとしてシリコン基板11
を熱酸化して酸化シリコン（SiO₂）膜31を形成する（第
３図（ｅ））。この場合、ポリシリコン領域29を残した
ままSiO₂膜31を形成し、その後ポリシリコン領域29を除
去してもよい。また、Si₃N₄膜30は、選択酸化マスクと
なるものであればよく、例えばプラズマ酸化、陽極酸化
によりSiO₂膜31を形成する場合ならSi₃N₄膜30の代わり
にアルミナ膜等を用いることができる。この後、Si₃N₄
膜30を除去し、第１図（ｄ）以下に示したと同様の工程
を行なう。

上述した実施例において、Si₃N₄膜27とポリシリコン
膜28との間にさらに酸化シリコン（SiO₂）膜を介在させ
た多層構造としてもよい。第４図にこれを示す。すなわ
ち第４図は厚さ約30nmのSi₃N₄膜27と厚さ約500nmのポリ
シリコン膜28との間に例えば厚さ70nmのSiO₂膜32を付加
した例である。

また、第１図（ｅ）に示した、フイールド酸化領域の
シリコン基板11をエツチングする工程は、溝11aを形成
する前、第１図（ａ）に示した構造を得た直後に行なう
こともできる。その例を第５図に示す。すなわち、第１
図（ａ）に示すようにシリコン基板11の上に形成したSi
O₂膜12、Si₃N₄膜13およびSiO₂膜14を、ホトレジスト15
をマスクとしてCF₄ガスを用いて反応性イオンエツチン
グによりエツチングし、さらに露出したシリコン基板11
にSiCl₄ガスを用いた反応性イオンエツチングを施して
フイールド酸化膜の膜厚の約1/2まで除去する（第５図
（ａ））。

その後、ホトレジスト15を除去した後、第４図に示し
た例と同様に、例えば減圧CVD法によりSi₃N₄膜33、SiO₂
膜34およびポリシリコン膜35をそれぞれ30nm、100nm、5
70nmの厚さに形成する（第５図（ｂ））。

この状態でポリシリコン膜35をSiCl₄を用いた反応性
イオンエツチングにより段差部のみを残して除去し、次
に残つたポリシリコン領域をマスクとしてフツ酸により
露出したSiO₂膜34を除去した後、ポリシリコン領域を除
去し、残つたSiO₂膜34をマスクとしてSi₃N₄膜33を熱リ
ン酸により除去し、さらにSiO₂膜34をフツ酸により除去
して段差部のみにSi₃N₄膜36を形成する。このSi₃N₄膜36
の幅は、Si₃N₄膜33、SiO₂膜34およびポリシリコン膜35
の合計膜厚とほぼ等しく、ここでは約700nmとなる。次
いでこのSi₃N₄膜36をマスクとして熱酸化を行なうと、
例えば厚さ300nmの酸化シリコン（SiO₂）膜37が形成さ
れる（第５図（ｃ））。

Si₃N₄膜36をリン酸などによりウエツトエツチングし
て除去した後、反応性イオンエツチングによりシリコン
基板11を約３μｍエツチングして溝11aを形成し、底部
にボロンをイオン注入してチヤネルカツト領域38を形成
する（第５図（ｄ））。

SiO₂膜37をエツチングにより除去した後、例えば厚さ
約50nmの熱酸化シリコン（SiO₂）膜39および40ならびに
例えば厚さ150nmの減圧CVD窒化シリコン（Si₃N₄）膜41
を形成し、さらに例えば厚さ400nmの酸化シリコンから
なる充填材42を形成する（第５図（ｅ））。

次に反応性イオンエツチングにより充填材42およびSi
₃N₄膜41の膜厚相当分を除去して充填材43のみを残し、
さらにSiO₂膜39をウエツトエツチングにより除去すると
ともにSiO₂膜14を除去する（第５図（ｆ））。

次いで露出したシリコン基板11をパイロジエニツク法
で選択酸化してフイールド酸化膜44を形成し、残つた凹
部を補充の充填材45で埋め、最後にSi₃N₄膜13を熱リン
酸で除去する（第５図（ｇ））。

さらに微細なパターン形成が可能な場合には、以上説
明してきた約２μｍ以上の厚いフイールド酸化膜と深い
溝の形成以外に、第６図に示すような約１μｍ程度の浅
い溝による素子領域内の分離構造が可能である。次にこ
れについて説明する。

はじめにシリコン基板46上に熱酸化シリコン（SiO₂）
膜47、窒化シリコン（Si₃N₄）膜48およびCVD酸化シリコ
ン（SiO₂）膜49をこの順に形成し、さらにその上に載置
した所定のパターンを有する図示しないホトレジストを
マスクとしてエツチングを行ない、シリコン基板46の表
面を露出させる。これにより所望の素子間分離パターン
が形成されるが、この場合、素子形成領域の浅い溝を形
成すべき部分に、SiO₂膜49、Si₃N₄膜48およびSiO₂膜47
を貫通する貫通孔50が同時に形成される。このとき、Si
O₂膜47、Si₃N₄膜48およびSiO₂膜49の厚さＨは、貫通孔5
0の幅、すなわち形成すべき浅い溝の幅Ｗよりも大きく
することが必要である。次いで、この上に窒化シリコン
（Si₃N₄）膜51およびポリシリコン膜52を全面に被着す
る（第６図（ａ））。

次いで、ポリシリコン膜52に反応性イオンエツチング
を施し、段差部のポリシリコン領域53および貫通孔50内
の埋込みポリシリコン領域54のみ残す（第５図
（ｂ））。

次にポリシリコン領域53,54をマスクとしてSi₃N₄膜51
をエツチング除去してシリコン基板46の表面を露出させ
る（第６図（ｃ））。

次いでウエツトエツチングによりポリシリコン膜52の
厚さ相当分をエツチングしてポリシリコン領域53を除去
し、貫通孔50内のポリシリコン領域55を残す（第６図
（ｄ））。

次に露出しているシリコン基板46を酸化し、同時に貫
通孔50内のポリシリコンを酸化して熱酸化シリコン（Si
O₂）膜56とポリシリコン酸化膜57を形成する。その後、
反応性イオンエツチングにより素子間分離用の深い溝46
aを形成する（第６図（ｅ））。

次いで、浅い溝を形成する表面のSi₃N₄膜51とポリシ
リコン酸化膜57およびSiO₂膜49をエツチングにより除去
する。SiO₂膜49は他の膜より厚く形成されているためそ
の一部が除去されずに残る。その後、浅い溝58とフイー
ルド酸化領域のシリコン基板46のエツチングを同時に行
なつた後、イオン注入によりチヤネルカツト領域59を形
成する（第６図（ｆ））。

以下、第１図（ｅ）〜（ｇ）に示しと同様の工程によ
り酸化シリコン（SiO₂）膜60、窒化シリコン（Si₃N₄）
膜61および酸化シリコンからなる充填材62を配置し、厚
いフイールド酸化膜63を形成した後、凹部を補充の充填
材64で充填し、最後に素子領域上のSi₃N₄膜48を除去す
ることによつて、第１図（ｇ）に示したと同様の構造が
形成できる（第６図（ｇ））。

第７図は、このようにして完成した分離領域を有する
基板にバイポーラトランジスタを形成した構造を示すも
ので、図においてシリコン基板65は10〜20Ω・cmの固有
抵抗を有するP^-シリコンサブストレール66の表面全面に
表面濃度が１×10¹⁹cm^-3となるようにヒ素拡散を行な
い、コレクタ埋込み層となるn⁺層67を形成し、その上に
約１μｍの厚さのｎ形シリコン層68をエピタキシヤル成
長させたものである。各素子間は後に溝分離領域によつ
て分断されるため、コレクタとなるn⁺埋込み層は予め分
離したパターンを有するマスクを用いて独立に形成する
必要はなく、このように全面に形成しておけばよい。ま
た、69はp⁺チヤネルカツト領域、70は厚さ約１μｍのフ
イールド酸化膜、71は素子分離用の深い溝および浅い溝
の内壁に形成された酸化シリコン（SiO₂）膜、72はこの
SiO₂膜71の上に形成された窒化シリコン（Si₃N₄）膜、7
3は充填材、74は補充充填材、75はn⁺拡散層、76はp⁺拡
散層、77〜79はそれぞれベース、エミツタ、コレクタの
各電極である。

また、本構造はSOI（絶縁物上に形成したシリコン）
基板にも適用可能である。その場合の構造を第８図に示
す。図において80が絶縁基板である。絶縁基板の代り
に、シリコン基板内に形成した埋込み絶縁層を用いても
よい。

第７図および第８図は素子領域にバイポーラトランジ
スタを形成した場合を示したが、その他、MOSトランジ
スタ、CMOSトランジスタ等の素子を形成してもよいこと
はもちろんである。

上述したような基板構造において、素子間逆方向耐圧
は約18Vであり、例えば素子領域にバイポーラLSIを作製
した場合にその動作電圧5Vに対し約３倍以上の値である
ことから、充分な耐圧を実現できることが確認された。
なお、この耐圧は第２図に示したように溝の深さを深く
することによりさらに大きくすることができる。また、
素子領域中の結晶欠陥をジルトエツチングで調べたとこ
ろ、素子領域中には素子特性の劣化を起こす結晶欠陥は
発生していないことが確認された。

なお、以上説明した実施例では充填材として例えばCV
D酸化シリコン膜などの絶縁物を用いる場合について説
明したが、本発明はこれに限定されるものではなく、充
填材としては絶縁物の他にもポリシリコン、半絶縁性材
料あるいは導電材料などを用いることもできる。ここ
で、半絶縁性材料としては、例えばシリコンオキシナイ
トライド（Si_xO_yN_z）、オキシゲンドープポリシリコ
ン、シリコンナイトライド（Si_xO_y）などが用いられ、
導電材料としては、Mo,W,Ptなどの高融点金属が用いら
れる。これらポリシリコン、半絶縁性材料あるいは導電
材料のように導電性を有する充電材を用いた場合には、
この部分で放射線照射等により生ずるチヤージを減ずる
ことができ、耐環境性の強い素子を製造できる。この場
合、当該充填材は深い溝内の窒化シリコン膜に蓄積され
る電荷を放電できるように約10¹⁰Ω・cm以下の固有抵抗
を有するものが望ましく、上述した半絶縁性材料は、こ
のような固有抵抗値を有するようにその生成過程を公知
の方法で調整される。

〔発明の効果〕

以上説明したように、本発明によれば、誘電体と充填
材とを充填した素子間分離用の深い溝と厚いフイールド
酸化膜とが自己整合的に形成できるために、厚い酸化シ
リコン膜端部のバースビーク、バーズヘツドがほとんど
生ぜず、深い溝に直接厚いフイールド酸化膜が接した、
しかも平坦な形状ができ、高集積化にすぐれた素子間分
離構造を容易に得ることができる。

また、深い溝の幅が露光技術の限界に制限されず、異
方性エツチングを施す被膜の膜厚で制御できるので微細
化に適している他、誘電体と充填材とを充填した深い溝
および素子領域内の浅い溝ならびに厚いフイールド酸化
膜が自己整合的に形成できるため、従来問題となつてい
たフイールドとの不整合による寄生容量、寄生MOSおよ
び表面段差（バーズヘツド）を除去した構造を得ること
ができる。このため、LSIの高速化、高集積化、高歩留
り化が実現できる。

さらに、本発明によれば、素子領域の周辺に微細な幅
の溝と厚いフイールド酸化膜および浅い溝が１枚のパタ
ーンで形成され、かつ表面が平坦でパターン変換差の生
じない微細分離構造が形成できる。また埋込み層パター
ンが不要となるためバイポーラ、CMOSおよびBi−MOS等
の素子の高速化および低消費電力化がはかれる。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は本発明の一実施例を示す工程断
面図、第２図は素子間分離用の溝の深さと素子間耐圧と
の関係を示す図、第３図（ａ）〜（ｃ）は本発明の他の
実施例を示す工程断面図、第４図は本発明のさらに他の
実施例を示す断面図、第５図（ａ）〜（ｇ）は本発明の
他の実施例を示す工程断面図、第６図（ａ）〜（ｇ）は
本発明のさらに他の実施例を示す工程断面図、第７図お
よび第８図はそれぞれ本発明の一実施例の基板構造を用
いて形成した半導体装置の一例を示す断面図である。 11,46,65……シリコン基板、11a,46a……深い溝、11b,1
1c……凹部、12,14,18,20,21,31,39,40,47,49,56,57,6
0,71……酸化シリコン膜、13,22,27,37,41,48,51,61,72
……窒化シリコン膜、17,30,36,53,54……窒化シリコン
領域、23,24,42,43,62,73……充填材（第１の充填
材）、25,44,63,70……フイールド酸化膜、26,45,64,74
……充填材（第２の充填材）、50……貫通孔、58……浅
い溝、67……n⁺層（シリコン基板）、68……ｎ形シリコ
ン層（シリコン基板）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 粟屋 信義 神奈川県厚木市小野1839番地 日本電信電 話株式会社厚木電気通信研究所内 (56)参考文献 特開 昭59−35445（ＪＰ，Ａ) 特開 昭58−71638（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】素子形成領域のシリコン基板上にそれぞれ
   異なるエッチング特性を有する各層からなる多層構造の
   パターン領域を形成する工程と、このパターン領域をマ
   スタとしてシリコン基板の表面にエッチングを施して形
   成すべきフィールド酸化膜の約1/2の厚さの部分まで除
   去する工程と、異方性エッチングを用いて、上記パター
   ン領域に隣接して自己整合的に所定の幅の薄膜領域を、
   上記エッチングを施したシリコン基板の表面に形成する
   工程と、この薄膜領域および上記パターン領域以外に露
   出させたシリコン基板表面に当該シリコン基板とはエッ
   チング特性の異なるエッチングマスク材層を形成する工
   程と、上記薄膜領域を除去して露出させたシリコン基板
   にエッチングを施して深くかつ幅の狭い素子間分離用の
   溝を形成する工程と、この深い溝の内壁に沿って酸化シ
   リコン絶縁膜および窒化シリコン絶縁膜を順に配置した
   後、形成される凹部を充填材で埋める工程と、上記形成
   すべきフィールド酸化膜の約1/2の厚さの部分まで除去
   したシリコン基板の表面を酸化してフィールド酸化膜を
   形成する工程とを含み、素子領域に対して素子分離領域
   およびフィールド酸化領域をほぼ平坦に形成することを
   特徴とする半導体装置の基板構造の製造方法。