[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH08186151A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08186151A
JPH08186151A JP6339670A JP33967094A JPH08186151A JP H08186151 A JPH08186151 A JP H08186151A JP 6339670 A JP6339670 A JP 6339670A JP 33967094 A JP33967094 A JP 33967094A JP H08186151 A JPH08186151 A JP H08186151A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
film
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6339670A
Other languages
English (en)
Inventor
Yoshikuni Taniguchi
芳邦 谷口
Keiko Sogo
啓子 十河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6339670A priority Critical patent/JPH08186151A/ja
Priority to US08/574,854 priority patent/US5952717A/en
Publication of JPH08186151A publication Critical patent/JPH08186151A/ja
Priority to US08/978,478 priority patent/US5895234A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】高密度実装に有利な信頼性の高い半導体装置及
びその製造方法。 【構成】半導体チツプ１の周側面１Ｃから当該半導体チ
ツプの一面に沿つてフイルム状部材４１を配置すると共
に、導体パターンを一端が半導体チツプの他面に設けら
れた対応する電極と接続し、かつ他端が半導体チツプの
他面と対向するようにフイルム状部材に設けるようにし
たことにより、高密度実装に有利な信頼性の高い半導体
装置を実現できる。またテープキヤリアパツケージに対
して、各リードの他端が半導体チツプの裏面とフイルム
テープを介して対向するように各リード及びフイルムテ
ープを切断及び折り曲げ加工するようにして半導体装置
を製造するようにしたことにより、高密度実装に有利な
信頼性の高い半導体装置の製造方法を実現できる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図７〜図１１） 発明が解決しようとする課題（図７〜図１１） 課題を解決するための手段（図１〜図６） 作用（図１〜図６） 実施例（図１〜図６） 発明の効果
【０００２】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、例えばＴＣＰ（Tape Carrier Pacage ）に
適用して好適なものである。
【０００３】
【従来の技術】近年、電子機器の小型化に伴い、基板へ
の電子部品の高密度実装技術が注目されてきている。こ
の場合例えばＩＣチツプを基板上に実装する実装方法と
しては、従来、図７に示すように、ＩＣチツプ１の各電
極を金ワイヤ２等を介して対応するリード端子３とそれ
ぞれ接続し、当該ＩＣチツプ１と各リード端子３の根元
部とを一体に樹脂４でモールドすることにより半導体パ
ツケージ５（例えばＱＦＰ（Quad Flat Package ））を
形成した後、当該半導体パツケージ５の各リード端子３
の先端部をそれぞれ基板（図示せず）の対応する電極と
はんだ等により接合する方法が広く用いられている。
【０００４】しかしながらこのような実装方法では、実
装対象のＩＣチツプ１の大きさに比べてＩＣチツプ１を
外的環境から守る周囲の樹脂４（パツケージ）が大き
く、このため全体としての実装面積が大きくなるなど高
密度実装には適さない問題があつた。このため近年で
は、高密度実装を実現するためにＩＣチツプ１をモール
ドせず、裸のまま基板上に実装する方法（以下、これを
ベアチツプ実装方法と呼ぶ）が提案され、実施されてい
る。
【０００５】実際上このようなベアチツプ実装方法とし
ては、従来、ＴＣＰ（Tape CarrierPacage ）実装法や
フリツプチツプ（Ｆ／Ｃ）実装法などがあり、例えばＴ
ＣＰ実装法では、以下の手順によりＩＣチツプを基板上
に実装している。すなわち、図８（Ａ）及び（Ｂ）に示
すように、まずポリイミド等のフイルムテープ１０上に
所定パターンで銅箔（例えば30〔μm 〕厚程度）でなる
リード１１を形成し、各リード１１の内側部分（インナ
ーリード）をそれぞれＩＣチツプ１の対応する電極にＳ
n 又はＡu 等でなるバンプを介して接合し、ＩＣチツプ
１の回路面１Ａをシリコン系の樹脂１２等で封止するこ
とにより、いわゆるＴＣＰ１３を形成する。
【０００６】続いてこのＴＣＰ１３を、図９（Ａ）に示
すようなフオーミング金型２０Ａ、２０Ｂを用いて図９
（Ｂ）のように各リード１１の先端部（アウターリー
ド）を杓型に折り曲げることによりいわゆるガルウイン
グ形状にフオーミングし、余分なテープを切除した後、
図９（Ｃ）に示すように、各リード１１の先端部を基板
２１の対応するランド２２上に例えば熱圧着等によりは
んだ付け（アウターリードボンデイング：ＯＬＢ）す
る。
【０００７】このようなＴＣＰ実装方法では、動作時に
おいて発熱するＩＣチツプ１の回路面１Ａが基板２１と
対向せずに上向きに実装されるため放熱性が良く、また
ＩＣチツプ１のパツドと基板２１の対応するランド２２
とが伸縮性のある厚さ30〔μm 〕程度のＴＣＰ１３のリ
ード１１（銅箔）を介して行われるため、熱膨張係数差
による応力を緩和し得る分、ヒートサイクルに対する信
頼性が高い利点がある。
【０００８】これに対してＦ／Ｃ実装法は、図１０
（Ａ）に示すように、ＩＣチツプ１の各パツド１Ｂ上に
はんだやＡu 等でバンプ２５を形成し、これら各バンプ
２５をそれぞれ基板２６の対応するランド２７と位置合
わせした後、フエースダウンでマウントし、この後図１
０（Ｂ）に示すように、各バンプ２５をリフローするこ
とによりＩＣチツプ１の各バンプ２５を基板２６の対応
するランド２７に接合した後、図１０（Ｃ）に示すよう
に、ＩＣチツプ１と基板２６との隙間２８に封止樹脂２
９を流し込んで硬化させることにより行われる。このよ
うにＦ／Ｃ実装法は、ＩＣチツプ１の実装面積がＩＣチ
ツプ１自身の大きさですむため、より高密度実装を行い
得る利点がある。
【０００９】さらにＩＣチツプ１を基板上に高密度に実
装する方法としては、この他ＩＣチツプ１をプラスチツ
クＱＦＰよりも小型化なセラミツクチツプキヤリア（Ｌ
ＣＣＣ）状や、プラスチツクチツプキヤリア（ＰＬＣ
Ｃ）状にパツケージングする方法もよく利用される。こ
れらは図１１（Ａ）及び（Ｂ）に示すように、それぞれ
リード端子３２、３４を部品側面に配置したもので、例
えばＬＣＣＣ３０はＩＣチツプ１をセラミツクの基板の
キヤリア３３にワイヤーボンデイング法等を用いて接合
することにより形成され、ＰＬＣＣ３１はＩＣチツプ１
をプラスチツクＱＦＰのようにモールドで封止すること
により形成される。
【００１０】
【発明が解決しようとする課題】ところがＴＣＰ実装法
は、図９（Ａ）〜（Ｃ）において明らかなように、ＩＣ
チツプ１がフイルムテープ１０に接合されており、従つ
て実装面積がＩＣチツプ１自身の大きさよりも大きくな
ることにより高密度実装には不向きであると共に、各リ
ード１１が非常に薄いために外力に弱く、変形、曲折又
は切断などが生じやすい問題があつた。
【００１１】またＴＣＰ実装法は、実装前のＴＣＰのリ
ード１１の縦方向のばたつき（スキユー）や横方向のば
たつき（コプラナリテイ）が生じやすく、これらスキユ
ー及びコプラナリテイが悪化すると、基板２１への実装
時に各リード１１を基板２１の対応するランド２２上に
位置決めすることが困難になつたり、はんだ付け後の足
浮きによる接続不良を起こし易くなる問題があつた。さ
らにＴＣＰ実装法では、実装後のＴＣＰ１３のフイルム
テープ１０になんらかの物体が接触するとリード１１が
変形し、ひどい場合には切断することがある問題があつ
た。
【００１２】一方Ｆ／Ｃ実装法では、図１０（Ａ）〜
（Ｃ）において明らかなように、ＩＣチツプ１を基板２
６上にフエースダウンでマウントして実装するために、
はんだ付け部（バンプ２５及びランド２７）がＩＣチツ
プ１の下に隠れてしまい、外観検査が困難な問題があつ
た。またＦ／Ｃ実装法では、ＩＣチツプ１と基板２６の
熱膨張係数差により発生する応力がバンプ２５に集中す
るためにヒートサイクルにおける信頼性の確保が難し
く、このため通常はＩＣチツプ１及び基板２６間に封止
樹脂２９を封止することにより応力を分散させるように
はしているものの、ＩＣチツプ１及び基板２６間の隙間
２８が50〜100 〔μm 〕であるために樹脂の選択が難し
く、また高度な封止技術を必要とする問題があつた。さ
らにＦ／Ｃ実装法では、発熱するＩＣチツプ１の回路面
１Ａが基板２６と対向するため、放熱性が悪い問題もあ
る。
【００１３】さらにＬＣＣＣ３０やＰＬＣＣ３１（図１
１（Ａ）及び（Ｂ））の場合には、セラミツクやプラス
チツクのキヤリア３３を用いているためにサイズがＩＣ
チツプ１自身よりも大きくなる（特にＰＬＣＣ３０では
モールドで封止しているためにＬＣＣＣ３１よりもさら
に大きくなる）点において、高密度実装に不利な問題が
あつた。
【００１４】本発明は以上の点を考慮してなされたもの
で、高密度実装に有利な信頼性の高い半導体装置及びそ
の製造方法を提案しようとするものである。
【００１５】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、半導体チツプ（１）と、半導
体チツプ（１）の周側面（１Ｃ）から半導体チツプ
（１）の裏面（１Ｄ）に沿つて配置されたフイルム状部
材（４１）と、一端が半導体チツプ（１）の他面（１
Ａ）に設けられた対応する電極と接続され、かつ他端が
半導体チツプ（１）の裏面（１Ｄ）と対向するようにフ
イルム状部材（４１）に設けられた導体パターン（４
２）とを有し、導体パターン（４２）のうち、半導体チ
ツプ（１）の裏面（１Ｄ）との対向部分を基板（６０）
の対応する電極（６１）と接合するようにして当該基板
（６０）上に実装する半導体装置を構成するようにし
た。
【００１６】また第１の発明においては、半導体チツプ
（１）の一面（１Ａ）を封止する封止手段（４３）を設
けるようにした。
【００１７】さらに第１の発明においては、フイルム状
部材（４１）は、半導体チツプ（１）に接着する接着性
を有するようにした。
【００１８】さらに第１の発明においては、フイルム状
部材（４１）は、フイルムテープ（４１）上にリード
（４２）が所定パターンで積層形成され、各リード（４
２）の一端がそれぞれ半導体チツプ（１）の対応する電
極と接続されてなるテープキヤリアパツケージ（５０）
のフイルムテープ（４１）でなり、導体パターン（４
２）は、テープキヤリアパツケージ（５０）のリード
（４２）でなるようにした。
【００１９】さらに第１の発明においては、テープキヤ
リアパツケージ（５０）は、各リード（４２）がそれぞ
れ一端を除いてフイルムテープ（４１）上に積層されて
なるようにした。
【００２０】さらに第２の発明においては、フイルムテ
ープ（４１）上にリード（４２）が所定パターンで積層
形成され、各リード（４２）の一端がそれぞれ半導体チ
ツプ（１）の対応する電極と接続されてなるテープキヤ
リアパツケージ（５０）に対して、各リード（４２）の
他端が半導体チツプ（１）の裏面（１Ｄ）とフイルムテ
ープ（４１）を介して対向するように各リード（４２）
及びフイルムテープ（４１）を切断及び折り曲げ加工す
るようにして半導体装置を製造するようにした。
【００２１】さらに第２の発明においては、切断及び折
り曲げ加工は、各リード（４２）を、各リード（４２）
が半導体チツプ（１）の周側面（１Ｃ）とフイルムテー
プ（４１）を介して対向するように折り曲げる第１の工
程と、各リード（４２）の及びフイルムテープ（４１）
の不要部分を切除する第２の工程と、各リード（４２）
及びフイルムテープ（４１）を、リード（４２）の他端
が半導体チツプ（１）の裏面（１Ｄ）とフイルムテープ
（４１）を介して対向するように折り曲げる第３の工程
とでなるようにした。
【００２２】さらに第２の発明においては、テープキヤ
リアパツケージ（５０）は、各リード（４２）がそれぞ
れ一端を除いてフイルムテープ（４１）上に積層されて
なるようにした。
【００２３】
【作用】第１の発明では、半導体チツプ（１）の周側面
から当該半導体チツプ（１）の一面（１Ｄ）に沿つてフ
イルム状部材（４１）を配置すると共に、導体パターン
（４２）を一端が半導体チツプ（１）の他面（１Ａ）に
設けられた対応する電極と接続し、かつ他端が半導体チ
ツプ（１）の他面（１Ａ）と対向するようにフイルム状
部材（４１）に設けるようにしたことにより、半導体チ
ツプ（１）とほぼ同じ大きさの半導体装置（４０）を形
成できる。この場合この半導体装置（４０）の基板（６
０）との接合は導体パターン（４２）を介して行われる
ため、基板（６０）との熱膨張係数差に起因して生じる
応力の影響を受け難くヒートサイクルに対して高い信頼
性を得ることができる。従つて高密度実装に有利な信頼
性の高い半導体装置を実現できる。
【００２４】また第２の発明では、テープキヤリアパツ
ケージ（５０）に対して、各リード（４２）の他端が半
導体チツプ（１）の裏面（１Ｄ）とフイルムテープ（４
１）を介して対向するように各リード（４２）及びフイ
ルムテープ（４１）を切断及び折り曲げ加工するように
して半導体装置（４０）を製造するようにしたことによ
り第１の発明の半導体装置（４０）を形成することがで
き、かくして高密度実装に有利な信頼性の高い半導体装
置の製造方法を実現できる。
【００２５】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００２６】図１及び図２において、４０は全体として
実施例による半導体装置を示し、ＩＣチツプ１の各周側
面１Ｃから裏面１Ｄ（回路面１Ａとの対向面）の周端部
に沿つてポリイミド等でなるフイルムテープ４１が配設
されている。フイルムテープ４１の表面上にはそれぞれ
所定パターンで銅泊等でなるリード４２が形成されお
り、これら各リード４２は、一端（インナーリード側）
がそれぞれＩＣチツプ１の回路面１Ａに形成された対応
するパツド（図示せず）と電気的に接続されると共に、
他端（アウトリード側）がＩＣチツプ１の裏面側にまで
延びている。またＩＣチツプ１の回路面１Ａは、各リー
ド４２のインナーリード部も含めてシリコン系の封止樹
脂４３により封止されている。従つてこの半導体装置４
０は、ＩＣチツプ１とほぼ同等の大きさである一方、当
該ＩＣチツプ１の回路面１Ａ及び周側面１Ｃをそれぞれ
封止樹脂４３又はフイルムテープ４１によつて湿度等の
外的環境から保護し得るようになされている。
【００２７】ここで実際上この半導体装置４０は、図３
（Ａ）及び（Ｂ）に示すような、フイルムテープ４１の
最内周部だけが打ち抜かれたＴＣＰ５０を用いて以下の
工程により製造することができる。すなわち図３（Ａ）
及び（Ｂ）に示すＴＣＰ５０を、まず図４（Ａ）のよう
な２段構造のフオーミング金型５１を用いて、図４
（Ｂ）のように１段目の金型５１Ａでリード４２をフイ
ルムテープ４１がＩＣチツプ１の周側面１Ｃと沿うよう
に折り曲げるように加工する。
【００２８】続いて図５（Ａ）に示すように、ＴＣＰ５
０の余分なリード４２及びフイルムテープ４１をカツト
刃５１Ｃにより切断し、この後図５（Ｂ）のように２段
目の金型５１Ｂによりフイルムテープ４１（及びリード
４２）をＩＣチツプ１の裏面１Ｄと沿うように折り曲げ
る。この場合フイルムテープ４１（及びリード４２）の
折り曲げ作業は、ＩＣチツプ１の４辺のうち対向する２
辺にそれぞれ対応する部分ずつ行うようにすれば良く、
これにより図１及び図２に示すような半導体装置４０を
製造することができる。
【００２９】以上の構成において、この半導体装置４０
は、図６に示すように、各リード４１の他端部を基板６
０の対応するランド６１上にはんだ付けすることにより
基板６０上に実装することができる。この場合この半導
体装置４０は、大きさがＩＣチツプ１とほぼ同等である
ためＦ／Ｃ実装とほぼ同等の実装面積ですみ、従つて例
えばガルウイング状にフオーミングされたＴＣＰ１３
（図９（Ｃ））や、通常のＬＣＣＣ３０及びＰＬＣＣ３
１（図１１（Ａ）及び（Ｂ））などに比べてより高密度
に基板６０（図６）上に実装することができる。またこ
の半導体装置４０では、図６において明らかなように、
各リード４２がフイルムテープ４１に固定された状態の
まま基板６０のランド６１に接合されるようにして基板
６０上に実装されるため、各リード４２の曲がりなどの
ばたつきが生じず、はんだ付け不良の発生が生じ難い。
【００３０】さらにこの半導体装置４０では、上述のよ
うに基板６０との接合がＩＣチツプ１の裏面１Ｄの周端
部に沿つた各リード４２の先端部において行われるた
め、実装後の外観検査を容易に行うことができる。さら
にこの半導体装置４０では、ＩＣチツプ１の各パツド
（図示せず）と基板６０の対応するランド６１との接合
が伸縮性のあるフイルムテープ４１に積層された薄膜の
リード４２を介して行われるため、フイルムテープ４２
と基板６０との熱膨張係数の違いにより発生する応力を
緩和することができることによりヒートサイクルに対す
る高い信頼性を得ることができると共に、ＩＣチツプ１
を回路面１Ａを上向きにして基板６０上に実装すること
により、ＩＣチツプ１を放熱性高く基板６０上に実装す
ることができる。
【００３１】さらに、例えば従来のガルウイングタイプ
用のＴＣＰ１３（図８）は、図８のようにアウターリー
ド部のフイルムテープ１０が銅泊を積層する前に所定形
状に打ち抜かれ、ＩＣチツプ１の回路面１Ａが各リード
１１のインナーリード部と共に樹脂１２によつて封止さ
れた状態で供給（流通）されるため、薄膜状のリード１
１がフイルムテープ１０に固定されている部分が少な
く、流通時におけるリード１１の損失が発生し易い問題
があつたが、この半導体装置４０に適用するＴＣＰ５０
（図３（Ａ）及び（Ｂ））は、フイルムテープ４１に固
定されているリード４２部分が多いため流通時における
リード４２の損失も防止できる。
【００３２】以上の構成によれば、ＴＣＰ５０のリード
４２をＩＣチツプ１の各周側面１Ｃに沿つて折り曲げ、
余分なリード４２及びフイルムテープ４１を切除し、Ｉ
Ｃチツプ１の下方に突出したリード４２及びフイルムテ
ープ４１をＩＣチツプ１の裏面１Ｄに沿つて折り曲げる
ようにして半導体装置４０を形成するようにしたことに
より、実装面積をほぼＩＣチツプ１と同等に抑えること
ができる一方、ヒートサイクルに対する高い信頼性を得
ることができ、かくして高密度実装に有利な信頼性の高
い半導体装置及びその製造方法を実現できる。
【００３３】なお上述の実施例においては、実施例の半
導体装置４０を図３（Ａ）及び（Ｂ）のようにフイルム
テープ４１の内周部が打ち抜かれたＴＣＰ５０を用いて
製造するようにした場合について述べたが、本発明はこ
れに限らず、例えばＩＣチツプ１の周側面１Ｃ及び裏面
１Ｄの周端部に沿つて所定の絶縁材（例えばポリイミド
など）を付着又は塗布し、その表面上又はその内部に導
体パターンを形成するようにしてこの半導体装置４０を
製造するようにしても良く、製造方法としてはこの他種
々の方法を適用できる。
【００３４】また上述の実施例においては、ＴＣＰ５０
のフイルムテープ４１が通常のフイルムテープ１０と同
様の素材から形成されている場合について述べたが、本
発明はこれに限らず、例えばフイルムテープ１０を熱可
逆性や熱硬化性の接着フイルム又は他の接着フイルムに
するようにしても良く、このようにすることによつてＩ
Ｃチツプ１とリード４２とをより固定し、かつ湿度等の
外的環境からＩＣチツプ１を保護し得るようにすること
ができる。
【００３５】
【発明の効果】上述のように本発明によれば、半導体チ
ツプの周側面から当該半導体チツプの一面に沿つてフイ
ルム状部材を配置すると共に、導体パターンを一端が半
導体チツプの他面に設けられた対応する電極と接続し、
かつ他端が半導体チツプの他面と対向するようにフイル
ム状部材に設けるようにしたことにより、半導体チツプ
とほぼ同じ大きさの、基板との熱膨張係数差に起因して
生じる応力の影響を受け難い半導体装置を形成でき、か
くして高密度実装に有利な信頼性の高い半導体装置を実
現できる。またテープキヤリアパツケージに対して、各
リードの他端が半導体チツプの裏面とフイルムテープを
介して対向するように各リード及びフイルムテープを切
断及び折り曲げ加工するようにして半導体装置を製造す
るようにしたことにより、半導体チツプとほぼ同じ大き
さの、基板との熱膨張係数差に起因して生じる応力の影
響を受け難い半導体装置を形成でき、かくして高密度実
装に有利な信頼性の高い半導体装置の製造方法を実現で
きる。
【図面の簡単な説明】
【図１】実施例による半導体装置の構成を示す断面図で
ある。
【図２】実施例による半導体装置の構成を示す斜視図で
ある。
【図３】実施例の半導体装置の元となるＴＰＣの構成を
示す断面図及び上面図である。
【図４】実施例の半導体装置の製造工程を示す断面図で
ある。
【図５】実施例の半導体装置の製造工程を示す断面図で
ある。
【図６】基板上に実装された実施例の半導体装置を示す
断面図である。
【図７】従来のＩＣチツプの実装方法の説明に供する断
面図である。
【図８】一般的なＴＣＰの構成を示す断面図及び上面図
である。
【図９】ＴＣＰ実装法によるＩＣチツプの基板への実装
工程を示す断面図である。
【図１０】Ｆ／Ｃ実装法によるＩＣチツプの基板への実
装工程を示す断面図である。
【図１１】ＬＣＣＣ及びＰＬＣＣの構成を示す斜視図で
ある。
【符号の説明】
１……ＩＣチツプ、１Ａ……回路面、１Ｃ……周側面、
１Ｄ……裏面、４０……半導体装置、４１……フイルム
テープ、４２……リード、４３……封止樹脂、５０……
ＴＣＰ、６０……基板、６１……ランド。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】半導体チツプと、 上記半導体チツプの周側面から上記半導体チツプの裏面
    に沿つて配置されたフイルム状部材と、 一端が上記半導体チツプの他面に設けられた対応する電
    極と接続され、かつ他端が上記半導体チツプの上記裏面
    と対向するように上記フイルム状部材に設けられた導体
    パターンとを具え、上記導体パターンのうち、上記半導
    体チツプの上記裏面との対向部分を基板の対応する電極
    と接合するようにして当該基板上に実装することを特徴
    とする半導体装置。
  2. 【請求項２】上記半導体チツプの上記一面を封止する封
    止手段を具えることを特徴とする請求項１に記載の半導
    体装置。
  3. 【請求項３】上記フイルム状部材は、熱可逆性又は熱硬
    化性の接着フイルムでなることを特徴とする請求項１に
    記載の半導体装置。
  4. 【請求項４】上記フイルム状部材は、 フイルムテープ上にリードが所定パターンで積層形成さ
    れ、各上記リードの一端がそれぞれ半導体チツプの対応
    する電極と接続されてなるテープキヤリアパツケージの
    上記フイルムテープでなり、 上記導体パターンは、上記テープキヤリアパツケージの
    上記リードでなることを特徴とする請求項１に記載の半
    導体装置。
  5. 【請求項５】テープキヤリアパツケージは、各上記リー
    ドがそれぞれ上記一端を除いて上記フイルムテープ上に
    積層されてなることを特徴とする請求項１に記載の半導
    体装置。
  6. 【請求項６】フイルムテープ上にリードが所定パターン
    で積層形成され、各上記リードの一端がそれぞれ半導体
    チツプの対応する電極と接続されてなるテープキヤリア
    パツケージに対して、各上記リードの他端がそれぞれ上
    記半導体チツプの裏面と上記フイルムテープを介して対
    向するように各上記リード及び上記フイルムテープを切
    断及び折り曲げ加工することを特徴とする半導体装置の
    製造方法。
  7. 【請求項７】上記切断及び折り曲げ加工は、 各上記リードを、各上記リードが上記半導体チツプの周
    側面と上記フイルムテープを介して対向するように折り
    曲げる第１の工程と、 各上記リードの及び上記フイルムテープの不要部分を切
    除する第２の工程と、 各上記リード及び上記フイルムテープを、上記リードの
    上記他端が上記半導体チツプの上記裏面と上記フイルム
    テープを介して対向するように折り曲げる第３の工程と
    でなることを特徴とする請求項６に記載の半導体装置の
    製造方法。
  8. 【請求項８】上記テープキヤリアパツケージは、各上記
    リードがそれぞれ上記一端を除いて上記フイルムテープ
    上に積層されてなることを特徴とする請求項６に記載の
    半導体装置の製造方法。
JP6339670A 1994-12-19 1994-12-29 半導体装置及びその製造方法 Pending JPH08186151A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6339670A JPH08186151A (ja) 1994-12-29 1994-12-29 半導体装置及びその製造方法
US08/574,854 US5952717A (en) 1994-12-29 1995-12-19 Semiconductor device and method for producing the same
US08/978,478 US5895234A (en) 1994-12-19 1997-11-25 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6339670A JPH08186151A (ja) 1994-12-29 1994-12-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08186151A true JPH08186151A (ja) 1996-07-16

Family

ID=18329696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6339670A Pending JPH08186151A (ja) 1994-12-19 1994-12-29 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US5952717A (ja)
JP (1) JPH08186151A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242393B1 (ko) * 1996-11-22 2000-02-01 김영환 반도체 패키지 및 제조방법
CN1182574C (zh) * 1997-03-21 2004-12-29 精工爱普生株式会社 半导体装置、薄膜载带及其制造方法
US6104619A (en) * 1997-12-16 2000-08-15 Kabushiki Kaisha Toshiba Tape carrier package and its fabrication method therefor
US6853074B2 (en) * 1999-12-27 2005-02-08 Matsushita Electric Industrial Co., Ltd. Electronic part, an electronic part mounting element and a process for manufacturing such the articles
US6683368B1 (en) 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
US6689640B1 (en) 2000-10-26 2004-02-10 National Semiconductor Corporation Chip scale pin array
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
WO2003092700A1 (en) * 2002-04-29 2003-11-13 Gmp Oxycell, Inc. Inositol pyrophosphates, and methods of use thereof
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US7026664B2 (en) * 2003-04-24 2006-04-11 Power-One, Inc. DC-DC converter implemented in a land grid array package
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US20060258626A1 (en) * 2004-07-06 2006-11-16 Claude Nicolau Use of inositol-tripyrophosphate in treating tumors and diseases
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
TWM269570U (en) * 2004-12-24 2005-07-01 Domintech Co Ltd Improved structure of stacked chip package
US7846775B1 (en) 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
TW201212187A (en) * 2010-09-02 2012-03-16 Hon Hai Prec Ind Co Ltd Chip
CN106864819B (zh) * 2017-04-25 2023-03-14 成都宏明双新科技股份有限公司 一种横梁自动包裹生产线及其方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
JPS59129448A (ja) * 1983-01-14 1984-07-25 Kyocera Corp 半導体パツケ−ジ
US5130780A (en) * 1989-02-07 1992-07-14 Fujitsu Limited Dual in-line packaging with improved moisture resistance
JP2709501B2 (ja) * 1989-03-02 1998-02-04 新日本製鐵株式会社 半導体素子接続方法
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5528018A (en) * 1991-08-19 1996-06-18 Henny Penny Corporation Programmable load compensation method and apparatus for use in a food
JP2663757B2 (ja) * 1991-08-28 1997-10-15 日本電気株式会社 半導体装置，半導体素子用パッケージ及びそれらの製造方法
JPH05206314A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
JPH05235238A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 電子部品およびその実装方法
JPH05335437A (ja) * 1992-06-04 1993-12-17 Nec Corp 半導体装置
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
JPH0750762B2 (ja) * 1992-12-18 1995-05-31 山一電機株式会社 Ｉｃキャリア
JPH0763082B2 (ja) * 1993-02-15 1995-07-05 山一電機株式会社 Ｉｃキャリア
JP2643074B2 (ja) * 1993-03-17 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 電気的接続構造
US5781852A (en) * 1994-03-07 1998-07-14 Gropper; Daniel R. Alert receiver interface
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
JP2565300B2 (ja) * 1994-05-31 1996-12-18 日本電気株式会社 半導体装置
US5616953A (en) * 1994-09-01 1997-04-01 Micron Technology, Inc. Lead frame surface finish enhancement

Also Published As

Publication number Publication date
US5952717A (en) 1999-09-14
US5895234A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
JPH08186151A (ja) 半導体装置及びその製造方法
JP3526788B2 (ja) 半導体装置の製造方法
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
KR100282003B1 (ko) 칩 스케일 패키지
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0817870A (ja) 半導体装置
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH11176849A (ja) 半導体装置の製造方法
JPH06236956A (ja) 半導体装置及びその製造方法
JPH07130937A (ja) 表面実装型半導体装置およびその製造に用いるリードフレーム
KR200159861Y1 (ko) 반도체 패키지
JP2626081B2 (ja) フィルムキャリヤ半導体装置
JP2001015630A (ja) Ｂｇａ型半導体パッケージ及びその製造方法
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2777114B2 (ja) テープキャリア