JPH0816275A - Power saving type computer - Google Patents
Power saving type computerInfo
- Publication number
- JPH0816275A JPH0816275A JP6143095A JP14309594A JPH0816275A JP H0816275 A JPH0816275 A JP H0816275A JP 6143095 A JP6143095 A JP 6143095A JP 14309594 A JP14309594 A JP 14309594A JP H0816275 A JPH0816275 A JP H0816275A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- power supply
- power
- clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 53
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ノートパソコン等の携
帯型計算機における省電力方式に関する。ノートパソコ
ン等では限られたバッテリで長時間稼働が可能なよう
に、無駄な電力消費をできるだけ少なくする必要があ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power saving system for a portable computer such as a notebook computer. It is necessary to reduce unnecessary power consumption as much as possible so that a notebook computer or the like can operate for a long time with a limited battery.
【0002】[0002]
【従来の技術】図3は従来の省電力型計算機(ノートパ
ソコン)の電源供給の概念図である。本計算機は、電源
部3と、プロセサとメモリと最小限の入出力装置である
表示装置とキーボード等より構成される本体部10と、周
辺制御部2と、周辺装置(フロッピーディスクドライ
ブ)1とより成る。ここで、周辺装置1は常に必要なわ
けではないので、省電力のため、動作させる必要のない
ときは電源供給を切る。また、構造的にも外部装置とし
て構成される場合もある。2. Description of the Related Art FIG. 3 is a conceptual diagram of power supply of a conventional power-saving computer (notebook computer). The computer includes a power supply unit 3, a main body unit 10 including a processor, a memory, a display device which is a minimum input / output device, a keyboard, etc., a peripheral control unit 2, and a peripheral device (floppy disk drive) 1. Consists of Here, since the peripheral device 1 is not always necessary, the power supply is cut off when it is not necessary to operate the peripheral device 1 for power saving. Also, it may be configured as an external device structurally.
【0003】周辺装置1を使用するか否かは、キーボー
ドからのオペレータの指示を受けて、または独自に判断
して制御プログラム11が決定する。電源部3の周辺電源
スイッチ回路31は本体部10内の制御プログラム11からの
指示により、周辺装置1の電源を投入・切断する。この
場合、電源部3は周辺装置1への電源供給は切断して
も、周辺装置1を制御する周辺制御部2には電源を供給
している。周辺装置1が動作しない場合には周辺制御部
2も動作しないが、周辺制御部2には周辺装置1を正し
く動作させるための各種の制御情報が更新・保持されて
いるので、周辺装置1の電源を切断したとき周辺制御部
2の電源をも切断するとそれらの情報が失われ、周辺装
置1を動作させる必要ができたとき正常に動作させるこ
とができなくなるためである。また、電子回路として本
体部の他の回路と一体にしてLSI回路にしてある場合
には電源を分離することは困難であるためである。Whether or not to use the peripheral device 1 is determined by the control program 11 in response to an operator's instruction from the keyboard or by making an independent judgment. The peripheral power switch circuit 31 of the power supply unit 3 turns on / off the power of the peripheral device 1 according to an instruction from the control program 11 in the main body unit 10. In this case, the power supply unit 3 supplies power to the peripheral control unit 2 that controls the peripheral device 1, even if the power supply to the peripheral device 1 is cut off. When the peripheral device 1 does not operate, the peripheral control unit 2 also does not operate. However, since the peripheral control unit 2 updates and holds various control information for operating the peripheral device 1 correctly, This is because if the peripheral control unit 2 is also turned off when the power is turned off, the information is lost and the peripheral device 1 cannot be operated normally when it is necessary to operate it. In addition, it is difficult to separate the power source when the electronic circuit is an LSI circuit that is integrated with other circuits of the main body.
【0004】[0004]
【発明が解決しようとする課題】従って、動作していな
いにも係わらず周辺制御部2の電力消費があるという問
題がある。Therefore, there is a problem in that the peripheral controller 2 consumes power even when it is not operating.
【0005】本発明は、電源を切断する代わりにクロッ
クを止めることにより、動作していない回路の省電力を
行うことを目的としている。An object of the present invention is to save power in a circuit that is not operating by stopping the clock instead of cutting off the power supply.
【0006】[0006]
【課題を解決するための手段】図1は本発明の原理説明
図である。本計算機は、電源部3から周辺装置1への電
源の投入切断を制御する周辺電源スイッチ部31を有す
る。FIG. 1 is a diagram illustrating the principle of the present invention. The computer has a peripheral power supply switch unit 31 for controlling power on / off of the power supply unit 3 to the peripheral device 1.
【0007】前記周辺電源スイッチ部31による周辺装置
1への電源の投入/切断と連動して、クロック生成部4
から周辺制御部2へのクロック信号を供給/停止させる
周辺クロックスイッチ部41を設ける。The clock generator 4 is interlocked with the power-on / off of the peripheral device 1 by the peripheral power switch 31.
A peripheral clock switch unit 41 for supplying / stopping a clock signal from the peripheral control unit 2 to the peripheral control unit 2 is provided.
【0008】周辺装置1への電源の投入切断と周辺制御
部2へのクロック信号の供給とを連動して制御するに
は、制御プログラム11が、周辺電源スイッチ部31と周辺
クロックスイッチ部41とを操作することにより行えばよ
い。In order to control the turning on / off of the power supply to the peripheral device 1 and the supply of the clock signal to the peripheral control unit 2, the control program 11 causes the peripheral power supply switch unit 31 and the peripheral clock switch unit 41 to operate. It may be performed by operating.
【0009】[0009]
【作用】従って、周辺装置1への電源供給を止めている
ときには、周辺制御部2へのクロック信号も止める。こ
れにより、周辺制御部2の消費電力を削減することがで
きる。Therefore, when the power supply to the peripheral device 1 is stopped, the clock signal to the peripheral controller 2 is also stopped. As a result, the power consumption of the peripheral controller 2 can be reduced.
【0010】[0010]
【実施例】以下、図面を参照して本発明の実施例を説明
する。図2は本発明の実施例の構成図である。図1と同
一の機能のものは、同一の符号を付して示す。周辺装置
はフロッピーディスクドライブ1であり、周辺制御部は
フロッピー制御回路2である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram of an embodiment of the present invention. The same functions as those in FIG. 1 are designated by the same reference numerals. The peripheral device is a floppy disk drive 1, and the peripheral control unit is a floppy control circuit 2.
【0011】周辺電源スイッチ回路31と周辺クロックス
イッチ回路41とは、制御プログラムからの指示により、
それぞれ、フロッピーディスクドライブ1への電源供給
とフロッピー制御回路2へのクロック信号の供給とをO
N/OFFする。The peripheral power supply switch circuit 31 and the peripheral clock switch circuit 41 are controlled by an instruction from the control program.
The power supply to the floppy disk drive 1 and the clock signal to the floppy control circuit 2 are turned on respectively.
N / OFF.
【0012】周辺電源スイッチ回路31は、フリップフロ
ップと電力用MOSFETとその制御入力にフリップフ
ロップから信号を与える回路とで構成すればよい。フロ
ッピーディスクドライブ1への電源はMOSFETを通
して供給される。制御プログラム11がフリップフロップ
をON/OFFすることによりMOSFETがON/O
FFする。また、周辺クロックスイッチ回路41は同様に
ANDゲートとその1つの端子に信号を与えるフリップ
フロップとで構成すればよい。フロッピー制御回路2の
クロック信号はANDゲートを通して供給される。制御
プログラム11がフリップフロップをON/OFFするこ
とによりクロック信号をON/OFFする。従って、制
御プログラム11はフロッピーディスクドライブ1の電源
のON/OFFとフロッピー制御回路2のクロック信号
のON/OFFとを連動させて制御することができる。The peripheral power supply switch circuit 31 may be composed of a flip-flop, a power MOSFET, and a circuit for giving a signal from the flip-flop to its control input. Power to the floppy disk drive 1 is supplied through a MOSFET. The control program 11 turns on / off the flip-flop to turn on / off the MOSFET.
FF. Further, the peripheral clock switch circuit 41 may be similarly composed of an AND gate and a flip-flop which gives a signal to one terminal thereof. The clock signal of the floppy control circuit 2 is supplied through an AND gate. The control program 11 turns on / off the clock signal by turning on / off the flip-flop. Therefore, the control program 11 can control ON / OFF of the power supply of the floppy disk drive 1 and ON / OFF of the clock signal of the floppy control circuit 2.
【0013】なお、他の回路と一体にしてLSI回路に
してあるような場合、フロッピー制御回路2のクロック
信号系統を他の回路のクロック信号系統と分離する必要
があるが、電源を分離するのとは異なり、クロック信号
系統を分離することは容易である。When the LSI circuit is integrated with other circuits, the clock signal system of the floppy control circuit 2 needs to be separated from the clock signal system of the other circuits, but the power supply is separated. Unlike, it is easy to separate the clock signal system.
【0014】ノートパソコン等の省電力型の機器の論理
回路は大部分がCMOS回路であり、フロッピー制御回
路2もCMOSでできているので、クロック信号を止め
ればほとんど電力消費はない。従って、電源を切断した
のとほぼ同等の効果がある。クロック信号を止めても回
路内の記憶素子に保持された内容は消えないので、クロ
ックを与えればすぐ動作を再開できる。Most of the logic circuits of power-saving devices such as notebook personal computers are CMOS circuits, and the floppy control circuit 2 is also made of CMOS, so that power consumption is almost zero if the clock signal is stopped. Therefore, there is almost the same effect as turning off the power. Even if the clock signal is stopped, the contents held in the memory element in the circuit are not erased, so that the operation can be restarted immediately by applying the clock.
【0015】[0015]
【発明の効果】以上説明したように、本発明によれば、
周辺装置が動作しないときは周辺装置の電源とその制御
回路のクロックとを併せて切断することにより、電力消
費を削減した省電力型計算機を実現することができる。As described above, according to the present invention,
When the peripheral device does not operate, the power supply of the peripheral device and the clock of its control circuit are cut off together, so that a power-saving computer with reduced power consumption can be realized.
【図1】 原理説明図[Figure 1] Principle explanation diagram
【図2】 実施例の構成図FIG. 2 is a configuration diagram of an embodiment.
【図3】 従来の電源供給の概念図FIG. 3 is a conceptual diagram of conventional power supply.
1 周辺装置(フロッピーディスクドライブ) 2 周辺制御部(フロッピー制御回路) 3 電源部 31 周辺電源スイッチ部 4 クロック生成部 41 周辺クロックスイッチ部 10 本体部 11 制御プログラム 1 Peripheral device (floppy disk drive) 2 Peripheral control unit (floppy control circuit) 3 Power supply unit 31 Peripheral power supply switch unit 4 Clock generation unit 41 Peripheral clock switch unit 10 Main body unit 11 Control program
Claims (1)
断を制御する周辺電源スイッチ部を有する計算機であっ
て、 前記周辺電源スイッチ部による周辺装置への電源の投入
/切断と連動して、クロック生成部から周辺制御部への
クロック信号を供給/停止させる周辺クロックスイッチ
部を有することを特徴とする省電力型計算機。1. A computer having a peripheral power switch unit for controlling power on / off from a power unit to a peripheral device, the computer being interlocked with the power on / off of the peripheral device by the peripheral power switch unit. A power-saving computer having a peripheral clock switch unit for supplying / stopping a clock signal from the clock generation unit to the peripheral control unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6143095A JPH0816275A (en) | 1994-06-24 | 1994-06-24 | Power saving type computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6143095A JPH0816275A (en) | 1994-06-24 | 1994-06-24 | Power saving type computer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0816275A true JPH0816275A (en) | 1996-01-19 |
Family
ID=15330798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6143095A Withdrawn JPH0816275A (en) | 1994-06-24 | 1994-06-24 | Power saving type computer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0816275A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149292A (en) * | 2000-08-29 | 2002-05-24 | Sony Corp | Electronic apparatus and external device using the same |
JP2007233954A (en) * | 2006-03-03 | 2007-09-13 | I-O Data Device Inc | Information processing apparatus, power management system, power management program and power management method |
-
1994
- 1994-06-24 JP JP6143095A patent/JPH0816275A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149292A (en) * | 2000-08-29 | 2002-05-24 | Sony Corp | Electronic apparatus and external device using the same |
JP2007233954A (en) * | 2006-03-03 | 2007-09-13 | I-O Data Device Inc | Information processing apparatus, power management system, power management program and power management method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2187501C (en) | Process and apparatus for generating power management events in a computer system | |
JPH02201516A (en) | Power save system | |
JP4515093B2 (en) | CPU power-down method and apparatus therefor | |
KR100798020B1 (en) | Data processing circuit with a cache memory and apparatus containing such a circuit | |
JP2006107127A (en) | Semiconductor integrated circuit device | |
JPH08314587A (en) | Power saving power source circuit | |
JPH0816275A (en) | Power saving type computer | |
JPH04290109A (en) | Information processor | |
KR20000008581A (en) | Computer system having power management function | |
JP2000105639A (en) | Power saving circuit | |
JPH10333790A (en) | Information processor equipped with power-saving function and power saving releasing method for the information processor | |
JPH0496856A (en) | Information processor | |
KR19990073937A (en) | Power control device of computer system and method | |
JP2555273Y2 (en) | Battery powered personal equipment | |
JP3163023B2 (en) | Electronics | |
KR100572307B1 (en) | computer system with power management | |
KR100471080B1 (en) | circuit for power control in computer system | |
JPH1097340A (en) | Portable information unit | |
JPH0883137A (en) | Electronic circuit | |
JPH05189076A (en) | Clock stopping circuit | |
JPS62257670A (en) | Control device for floppy disk device | |
JPS6055421A (en) | Data processor | |
JPH0519889A (en) | Stand-by device | |
JPH0863253A (en) | Microprocessor | |
JPS6055422A (en) | Data processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |