[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH08167676A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08167676A
JPH08167676A JP33298194A JP33298194A JPH08167676A JP H08167676 A JPH08167676 A JP H08167676A JP 33298194 A JP33298194 A JP 33298194A JP 33298194 A JP33298194 A JP 33298194A JP H08167676 A JPH08167676 A JP H08167676A
Authority
JP
Japan
Prior art keywords
recess
conductor pattern
electronic component
semiconductor device
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33298194A
Other languages
Japanese (ja)
Inventor
Kiyotaka Tsukada
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP33298194A priority Critical patent/JPH08167676A/en
Publication of JPH08167676A publication Critical patent/JPH08167676A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE: To provide an extremely thin package (semiconductor device) in which interconnections are thinned. CONSTITUTION: This is a semiconductor device 100 where electronic parts 20 are mounted on a substrate, which has a plurality of openings of a base material 10 consisting of a resin film and a plurality of recesses consisting of conductor patterns 12 being made by etching the copper foils plugging these openings, and are sealed with resin. This structure has a first recess 14, which fixes the electronic parts 20 mounted from the side of the base material 10, a second recess 15, which is electrically connected to this electronic part by a connection means, and a third recess 16 where a conductor pattern 12 constituting the bottom of this second recess 15 is extended to plug other opening. The connector terminal on the electronic part 20 mounted and fixed in the first recess 14 and the conductor pattern 12 constituting the second recess 15 are connected electrically with each other, and an external connector terminal such as a solder bump, etc., projecting to the mounting side of the electronic part 20 is made in the third recess 16.

Description

【発明の詳細な説明】Detailed Description of the Invention

【産業上の利用分野】本発明は、基材と導体パターンと
からなる基板に電子部品が搭載され、樹脂封止が施され
て、外部と電気接続するための接続端子が形成された半
導体装置に関するものである。さらには、極めて薄型で
安価な半導体装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which an electronic component is mounted on a substrate consisting of a base material and a conductor pattern, which is resin-sealed to form connection terminals for electrical connection with the outside. It is about. Furthermore, the present invention relates to an extremely thin and inexpensive semiconductor device.

【従来の技術】近年では電子機器の普及ならびに小型化
や高性能化に伴って、この電子機器に用いられているC
PUやメモリー等の半導体素子を内蔵した半導体装置の
低価格化や軽薄短小化が要求されている。従来使用され
ているCPUやメモリー等の半導体素子を内蔵した半導
体装置には、次のようなものがある。 (1)リードフレーム・パッケージ:Fe/Niアロイ
やCuやアルミの板状物を打ち抜き加工やエッチング加
工によって形成したリードフレームのダイ部分に半導体
素子を搭載接着し、この半導体素子上の電極とダイ部分
の周囲に放射状に配置されたインナーリードとをワイヤ
ーボンディングによって電気的に接続した後に、トラン
スファーモールド封止によって保護されたもの。現在で
もメモリー等の用途を中心に多量に使用されている。 (2)LCC(リードレス・チップ・チャリア):方形
形状のプリント配線板の略中央部に半導体素子搭載部が
形成され、この半導体搭載部の周縁部からプリント配線
板の端部に放射状に延設される導体パターンが形成さ
れ、この導体パターンの外端部はプリント配線板の側壁
に形成された外部接続端子に接続されている。その搭載
部に載置された半導体素子と導体パターンの内端部とは
ワイヤーボンディングによって電気接続され、更に、ポ
ッティング法などによって樹脂封止されているものであ
る。 (3)PGA(ピン・グリッド・アレイ・パッケー
ジ):方形形状のプリント配線板の略中央部に半導体素
子搭載部が形成され、この半導体搭載部の周縁部からプ
リント配線板の端部に放射状に延設される導体パターン
が形成され、この導体パターンの外端部はプリント配線
板の周縁部に形成されたスルーホールに接続され、この
スルーホールには外部接続端子としての導体ピンが挿入
固定されている。また、その中央部の搭載部に載置され
た半導体素子と導体パターンの内端部とはワイヤーボン
ディングによって電気接続され、更に、ポッティング法
などによって樹脂封止されているものである。
2. Description of the Related Art In recent years, with the spread of electronic devices and their miniaturization and higher performance, C used in these electronic devices has become popular.
There is a demand for a semiconductor device having a semiconductor element such as a PU or a memory, which is low in price, light, thin and short. Conventionally used semiconductor devices having a built-in semiconductor element such as a CPU and a memory are as follows. (1) Lead frame package: A semiconductor element is mounted and adhered to a die part of a lead frame formed by punching or etching a plate material of Fe / Ni alloy, Cu or aluminum, and an electrode and a die on this semiconductor element. One that is electrically connected by wire bonding to the inner leads radially arranged around the part and then protected by transfer molding. Even today, it is used in large quantities mainly for memory applications. (2) LCC (Leadless Chip Charia): A semiconductor element mounting portion is formed substantially in the center of a rectangular printed wiring board, and extends radially from the peripheral edge of the semiconductor mounting portion to the end of the printed wiring board. The conductor pattern to be provided is formed, and the outer end portion of the conductor pattern is connected to the external connection terminal formed on the side wall of the printed wiring board. The semiconductor element mounted on the mounting portion and the inner end portion of the conductor pattern are electrically connected by wire bonding and further resin-sealed by a potting method or the like. (3) PGA (pin grid array package): A semiconductor element mounting portion is formed in a substantially central portion of a rectangular printed wiring board, and the semiconductor element mounting portion is radially formed from the peripheral portion of the semiconductor mounting portion to the end portion of the printed wiring board. An extended conductor pattern is formed, and the outer end of this conductor pattern is connected to a through hole formed in the peripheral portion of the printed wiring board, and a conductor pin as an external connection terminal is inserted and fixed in this through hole. ing. Further, the semiconductor element mounted on the mounting portion at the center thereof is electrically connected to the inner end portion of the conductor pattern by wire bonding, and further, resin-sealed by a potting method or the like.

【発明が解決しようとする課題】上記に列記して説明し
た各種のパッケージには、その構造あるいは製造方法に
起因して下記のような問題点がある。 (1)リードフレーム・パッケージ:製造コストが安価
であるという利点はあるものの、厚みが0.15mm〜
0.20mmの金属板を打ち抜きやエッチングによって回
路形成するために、インナーリード部(電子部品と電気
的に接続する部分)の細線化が極めて困難である。ま
た、リードフレームの両側を封止する形態が採られるた
めに、パッケージ自体が厚いものとなってしまう。 (2)LCC:上記のリードフレーム・パッケージに比
較すると、ポッティング法などによって基板の電子部品
搭載面側のみに封止を施す構造であるので、パッケージ
自体が薄くなる印象を与える。しかしながら実際には、
基材が両面回路あるいは多層回路構造のプリント配線板
であるがために、期待するほど薄くはならず、また製造
コストにおいても上記のリードフレーム・パッケージよ
りも高くなる。 (3)PGA:上記のLCCとほぼ同様の構造を有した
ものであって、加えて、基材に形成されたスルーホール
には外部接続端子としての導体ピンが挿入固定されてい
るので、さらに製造コストが高いものである。従って本
発明は上記各種のパッケージが有する問題点を克服する
ためになされたものであって、その目的とするところ
は、安価で、導体回路が細線化可能なものであって、そ
の厚みが極めて薄い新規なパッケージ(半導体装置)を
提供することにある。
The various packages listed above have the following problems due to their structure or manufacturing method. (1) Lead frame package: Thickness is 0.15 mm or more, though it has the advantage of low manufacturing cost.
Since a 0.20 mm metal plate is punched or etched to form a circuit, it is extremely difficult to make the inner lead portion (portion electrically connected to an electronic component) thin. Further, since the lead frame is sealed on both sides, the package itself becomes thick. (2) LCC: Compared to the lead frame package described above, since the structure is such that only the electronic component mounting surface side of the substrate is sealed by the potting method or the like, the package itself gives the impression of being thin. However, in reality,
Since the base material is a printed wiring board having a double-sided circuit structure or a multilayer circuit structure, it is not as thin as expected, and the manufacturing cost is higher than that of the lead frame package described above. (3) PGA: It has a structure similar to that of the above LCC, and in addition, a conductor pin as an external connection terminal is inserted and fixed in a through hole formed in the base material. The manufacturing cost is high. Therefore, the present invention has been made to overcome the problems of the various packages described above, and an object of the present invention is that the conductor circuit can be made thin and the thickness thereof is extremely small. It is to provide a thin novel package (semiconductor device).

【課題を解決するための手段】上記の目的を達成するた
めに本発明が採った手段は、樹脂フィルムなどからなる
基材(10)に形成された複数の開口部(11)とこの
開口部(11)を封孔する銅箔などをエッチングして形
成した導体パターン(12)から成る複数の凹部を有す
る基板に電子部品(20)(主に半導体素子)を搭載し
て樹脂封止して成る半導体装置(100)であって、少
なくとも、前記の電子部品(20)を基材(10)側か
ら収納するように搭載固定する第一の凹部(14)と、
この電子部品(20)と何らかの接続手段(たとえば、
ワイヤーボンディングやTABやビームリード接続)に
よって電気接続する第二の凹部(15)と、この第二の
凹部(15)の底部を構成する導体パターン(12)が
延設されて別の開口部(11)を封孔した第三の凹部
(16)とを有し、前記第一の凹部(14)に搭載固定
された電子部品(20)上の接続端子と前記第二の凹部
(15)を構成する導体パターン(12)とは結線され
て電気的に接続され、前記第三の凹部(16)には電子
部品(20)搭載側に突出する半田バンプなどの外部接
続端子(22)が形成されている構造とするのである。
[Means for Solving the Problems] The means adopted by the present invention to achieve the above-mentioned object are a plurality of openings (11) formed in a base material (10) made of a resin film and the like. An electronic component (20) (mainly a semiconductor element) is mounted on a substrate having a plurality of recesses formed of a conductor pattern (12) formed by etching a copper foil or the like for sealing (11) and resin-sealed. A semiconductor device (100) comprising: a first recess (14) for mounting and fixing at least the electronic component (20) so as to be housed from the base material (10) side;
This electronic component (20) and some connecting means (for example,
A second recess (15) for electrical connection by wire bonding, TAB or beam lead connection) and a conductor pattern (12) forming the bottom of the second recess (15) are extended to form another opening ( 11) and a third recess (16) for sealing the connection terminal on the electronic component (20) mounted and fixed in the first recess (14) and the second recess (15). An external connection terminal (22) such as a solder bump protruding toward the electronic component (20) mounting side is formed in the third recess (16) by being connected and electrically connected to the constituent conductor pattern (12). It is a structure that has been adopted.

【作用】以上のような構造とすることによって、以下の
ような作用を奏する。基本的な導体パターン(12)部
は、厚さ9〜35ミクロンの銅箔などの薄い金属箔を選
択的にエッチングして形成しているので、微細な回路形
成が可能である。また、一般のプリント配線板と異な
り、めっき層が形成されたスルーホールが必ずしも必要
ではないことから、高価な無電解めっき工程が省略で
き、製造コストが低減できる。導体パターン(12)も
基材(10)の片面のみに形成されるだけであるから、
材料コストも削減できる。また、基材(10)への開口
部(11)の形成に際しても、打ち抜き法などの極めて
安価で量産性に優れた加工方法を採用することが可能で
ある。また、半導体装置(100)全体の厚みは、従来
のように基材(10)の厚みに左右されることがなく、
導体パターン(12)、およびそのうえに搭載された電
子部品(20)、およびこれを保護するための封止樹脂
(21)の厚みによって決定されるものであり、極めて
薄いものである。また、外部接続端子(22)は、電子
部品(20)が搭載される面側に突出した形状となって
おり、半導体装置(100)は、いわゆるフェイスダウ
ンボンディングされるものであるので、搭載された状態
で半導体装置(100)の上面に位置する導体パターン
(12)から外部へ容易に放熱する事ができる構造とな
っている。さらに、半導体装置(100)が実装された
状態でその上面には、必要に応じてソルダーレジスト等
の絶縁被膜(図示せず)が被覆される以外は、導体パタ
ーン(12)が何の障害物もなく露出しているものであ
るから、半導体装置(100)の実装前後における電気
テストを実施するためのパッドを別途設ける必要がな
い。尚、上記の樹脂フィルムは、0.25mm厚み以下の
ガラス・エポキシ基材やポリイミドフィルムを用いると
よい。これらの樹脂フィルムからなる基材(10)に複
数の開口部(11)を形成する方法としては、金型によ
る打ち抜きプレス法やドリル加工による方法やレーザー
光線によって穴明けする方法があるが、導体パターン
(12)となる銅箔などを積層して接着する工程以前
に、あらかじめ開口部(11)を形成しておくとよい。
そして、突出する外部接続端子(22)は、電子部品
(20)が樹脂封止された後であって、且つ、導体パタ
ーン(12)が存在しない面側にのみ形成れるものであ
るから、電子部品(20)や導体パターン(12)への
付着の多大な配慮や付着防止工程が不要となり、製造コ
ストを低減できる。
With the above-mentioned structure, the following operation is achieved. Since the basic conductor pattern (12) is formed by selectively etching a thin metal foil such as a copper foil having a thickness of 9 to 35 microns, it is possible to form a fine circuit. Further, unlike a general printed wiring board, a through hole in which a plating layer is formed is not always necessary, so an expensive electroless plating process can be omitted and manufacturing cost can be reduced. Since the conductor pattern (12) is also formed only on one surface of the base material (10),
Material costs can also be reduced. Also, when forming the opening (11) in the base material (10), it is possible to employ a processing method such as a punching method which is extremely inexpensive and has excellent mass productivity. Moreover, the thickness of the entire semiconductor device (100) does not depend on the thickness of the base material (10) as in the conventional case,
It is determined by the thickness of the conductor pattern (12), the electronic component (20) mounted thereon, and the sealing resin (21) for protecting it, and is extremely thin. The external connection terminal (22) has a shape protruding toward the surface on which the electronic component (20) is mounted, and the semiconductor device (100) is so-called face-down-bonded, so that the external connection terminal (22) is mounted. In this state, the conductor pattern (12) located on the upper surface of the semiconductor device (100) can easily radiate heat to the outside. Further, in the state where the semiconductor device (100) is mounted, an upper surface of the semiconductor device (100) is covered with an insulating film (not shown) such as a solder resist if necessary, and the conductor pattern (12) has no obstacles. Since it is exposed, there is no need to separately provide a pad for performing an electrical test before and after mounting the semiconductor device (100). As the resin film, a glass / epoxy base material or a polyimide film having a thickness of 0.25 mm or less may be used. As a method of forming the plurality of openings (11) in the base material (10) made of these resin films, there are a punching press method using a mold, a method by drilling, and a method of making holes by a laser beam. The opening (11) may be formed in advance before the step of laminating and adhering the copper foil or the like to be (12).
The protruding external connection terminal (22) is formed only after the electronic component (20) is resin-sealed and on the surface side where the conductor pattern (12) does not exist. The manufacturing cost can be reduced because a great deal of consideration for adhesion to the component (20) and the conductor pattern (12) and an adhesion prevention step are unnecessary.

【実施例】次に、本発明の半導体装置について、以下に
示す製造方法の一例を紹介して詳細に説明する。 (1)厚さ0.10mmのガラス・エポキシ長尺基材(1
0)の一方の面にエポキシ樹脂を主成分とする接着剤を
塗布して乾燥する。そして、金型による打ち抜き加工を
行うことによって、開口部(11)を形成する。 (2)厚さ35ミクロンの片面粗化処理を施した長尺銅
箔を前記の基材(10)の接着剤を塗布した面に積層し
ながら連続的に加熱加圧ロールプレス加工をすることに
よって一体化し、さらに、熱風式オーブン内にて保持
し、接着剤を完全に硬化させる。できあがった銅張積層
板は、厚さ0.16mmの長尺片面銅張基板となる。 (3)この長尺片面銅張基板に対してサブトラクティブ
法によって導体パターン(12)を形成することによっ
て、電子部品載用基板(所謂パッケージ)が形成され
る。。ここで、前記の開口部(11)は導体パターン
(12)によって一方を封孔した形状となっており、電
子部品(20)を搭載するための第一の凹部(14)と
こ電子部品(20)とワイヤーボンディングなどの接続
手段よって電気接続される第二の凹部(15)、さらに
は、この第二の凹部(15)を封孔する導体パターン
(12)を延設した部分に第三の凹部(16)を構成す
るものである。前記の接続手段が本実施例のようにワイ
ヤーボンディング等である場合においては、次いで、必
要に応じて導体パターン(12)形成面側にソルダーレ
ジストなどの絶縁被膜(図示せず)が形成された後に、
Ni/Auめっき被膜が形成される。また、接続手段
が、TABやビームリード接続等の場合においては、必
要に応じて導体パターン(12)形成面側にソルダーレ
ジストなどの絶縁被膜(図示せず)が形成された後に、
スズめっき被膜あるいは半田めっき被膜が形成される。 (4)この電子部品載用基板の第一の凹部(14)に対
して電子部品(20)を接着剤を用いて接着固定した後
に、ワイヤーボンディングによって電子部品(20)上
の接続端子と第二の凹部(15)底部の導体パターン
(12)とを電気的に接続する。そして電子部品(2
0)とボンディングワイヤーを外部応力から保護するた
めに、ポッティング等の方法によって封止し封止樹脂
(21)を形成する。この際、片側のみの封止になるこ
とから基板(10)に反りが発生することが予想される
ため、封止樹脂(21)の硬化収縮を低減することは勿
論であるが、基材(10)の封止樹脂(21)の硬化収
縮に対する抗力を著しく大きくするか、あるいはその逆
に基材(10)の封止樹脂(21)の硬化収縮に対する
抗力を著しく小さくすることによって反りを最小限にす
ることが寛容である。 (5)封止樹脂(21)から露出した第三の凹部(1
6)に半田ボールを載置し、加熱溶融することによって
突出した外部接続端子(22)を形成し、半導体搭載装
置(100)を完成する。 以上のような半導体搭載装置(100)においては、基
本的な導体パターン(12)部は、厚さ9〜35ミクロ
ンの銅箔などの薄い金属箔を選択的にエッチングして形
成しているので、微細な回路形成が可能である。また、
一般のプリント配線板と異なり、めっき層が形成された
スルーホールが必ずしも必要ではないことから、高価な
無電解めっき工程が省略でき、製造コストが低減でき
る。導体パターン(12)も基材(10)の片面のみに
形成されるだけであるから、材料コストも削減できる。
また、基材(10)への開口部(11)の形成に際して
も、打ち抜き法などの極めて安価で量産性に優れた加工
方法を採用することが可能である。また、半導体装置
(100)全体の厚みは、従来のように基材(10)の
厚みに左右されることがなく、導体パターン(12)、
およびそのうえに搭載された電子部品(20)、および
これを保護するための封止樹脂(21)の厚みによって
決定されるものであり、極めて薄いものである。そし
て、突出する外部接続端子(22)は、電子部品(2
0)が樹脂封止された後であって、且つ、導体パターン
(12)が存在しない面側にのみ形成れるものであるか
ら、電子部品(20)や導体パターン(12)への付着
の多大な配慮や付着防止工程が不要となり、製造コスト
を低減できる。尚、上記の樹脂フィルムは、0.25mm
厚み以下のガラス・エポキシ基材やポリイミドフィルム
を用いるとよい。これらの樹脂フィルムからなる基材
(10)に複数の開口部(11)を形成する方法として
は、金型による打ち抜きプレス法やドリル加工による方
法やレーザー光線によって穴明けする方法があるが、導
体パターン(12)となる銅箔などを積層して接着する
工程以前に、あらかじめ開口部(11)を形成しておく
とよい。そして更に、この半導体搭載装置(100)
は、別途製造形成されたプリント配線板(所謂マザーボ
ード)に半田付け等の方法によって実装されるものであ
る。その接続方法は、N/C制御の自動部品実装装置等
を用いて、先に形成した半田等から成る外部接続端子
(22)をマザーボードであるプリント配線板上の接続
パッドに対して接触する状態で仮固定し、IR等を熱源
とする連続式加熱炉によってリフローして、プリント配
線板と半導体搭載装置(100)とを電気的に接続する
ものである。したがって、外部接続端子(22)は、電
子部品(20)が搭載される面側に突出した形状となっ
ており、半導体装置(100)は、いわゆるフェイスダ
ウンボンディングされるものであるので、搭載された状
態で半導体装置(100)の上面に位置する導体パター
ン(12)から外部へ容易に放熱する事ができる構造と
なっている。さらに、半導体装置(100)が実装され
た状態でその上面には、必要に応じてソルダーレジスト
等の絶縁被膜(図示せず)が被覆される以外は、導体パ
ターン(12)が何の障害物もなく露出しているもので
あるから、半導体装置(100)の実装前後における電
気テストを実施するためのパッドを別途設ける必要がな
い。
EXAMPLES Next, the semiconductor device of the present invention will be described in detail by introducing an example of the following manufacturing method. (1) 0.10 mm thick glass / epoxy long base material (1
An adhesive containing an epoxy resin as a main component is applied to one surface of 0) and dried. Then, the opening (11) is formed by punching with a die. (2) Continuous heating and pressurizing roll pressing is performed while laminating a long copper foil having a thickness of 35 microns and subjected to one-side roughening treatment on the adhesive-coated surface of the base material (10). And then held in a hot air oven to completely cure the adhesive. The resulting copper-clad laminate becomes a long, single-sided copper-clad substrate with a thickness of 0.16 mm. (3) By forming the conductor pattern (12) on the long single-sided copper clad substrate by the subtractive method, an electronic component mounting substrate (so-called package) is formed. . Here, the opening (11) has a shape in which one side is sealed by the conductor pattern (12), and the first recess (14) for mounting the electronic component (20) and the electronic component (20). ) And a second concave portion (15) electrically connected by a connecting means such as wire bonding, and a third conductive pattern (12) for sealing the second concave portion (15). The concave portion (16) is formed. In the case where the connecting means is wire bonding or the like as in the present embodiment, then an insulating coating (not shown) such as a solder resist is formed on the conductor pattern (12) formation surface side, if necessary. later,
A Ni / Au plating film is formed. When the connecting means is TAB, beam lead connection, or the like, after an insulating coating (not shown) such as a solder resist is formed on the conductor pattern (12) formation surface side, if necessary,
A tin plating film or a solder plating film is formed. (4) After the electronic component (20) is adhered and fixed to the first concave portion (14) of the electronic component mounting board with an adhesive, the connection terminal on the electronic component (20) and the first The conductor pattern (12) at the bottom of the second recess (15) is electrically connected. And electronic parts (2
In order to protect 0) and the bonding wire from external stress, sealing is performed by a method such as potting to form a sealing resin (21). At this time, since it is expected that the substrate (10) will be warped because only one side is sealed, it goes without saying that the curing shrinkage of the sealing resin (21) is reduced, but the base material ( Warpage is minimized by significantly increasing the resistance of the sealing resin (21) to the curing shrinkage of the sealing resin (21), or conversely by decreasing the resistance of the base resin (10) to the curing shrinkage of the sealing resin (21). It is forgiving to limit. (5) Third recess (1) exposed from the sealing resin (21)
A solder ball is placed on 6) and is heated and melted to form a protruding external connection terminal (22), thereby completing the semiconductor mounting device (100). In the semiconductor mounted device (100) as described above, the basic conductor pattern (12) is formed by selectively etching a thin metal foil such as a copper foil having a thickness of 9 to 35 microns. It is possible to form a fine circuit. Also,
Unlike a general printed wiring board, a through hole in which a plating layer is formed is not always necessary, so an expensive electroless plating step can be omitted and manufacturing cost can be reduced. Since the conductor pattern (12) is also formed only on one side of the base material (10), the material cost can be reduced.
Also, when forming the opening (11) in the base material (10), it is possible to employ a processing method such as a punching method which is extremely inexpensive and has excellent mass productivity. Further, the thickness of the entire semiconductor device (100) does not depend on the thickness of the base material (10) as in the conventional case, and the conductor pattern (12),
It is determined by the thickness of the electronic component (20) mounted thereon and the sealing resin (21) for protecting the electronic component (20) and is extremely thin. The protruding external connection terminal (22) is connected to the electronic component (2
0) is formed only on the surface side where the conductor pattern (12) does not exist after the resin is sealed with resin, and therefore a large amount of adhesion to the electronic component (20) and the conductor pattern (12) occurs. Since no special consideration or adhesion prevention process is required, the manufacturing cost can be reduced. The above resin film is 0.25 mm
It is preferable to use a glass / epoxy base material or a polyimide film having a thickness of not more than that. As a method of forming the plurality of openings (11) in the base material (10) made of these resin films, there are a punching press method using a mold, a method by drilling, and a method of making holes by a laser beam. The opening (11) may be formed in advance before the step of laminating and adhering the copper foil or the like to be (12). And further, this semiconductor mounted device (100)
Is mounted on a separately manufactured printed wiring board (so-called motherboard) by a method such as soldering. The connection method is such that an external connection terminal (22) made of solder or the like formed previously is brought into contact with a connection pad on a printed wiring board which is a mother board by using an automatic component mounting device of N / C control. After that, the printed wiring board and the semiconductor mounting device (100) are electrically connected by reflowing in a continuous heating furnace using IR or the like as a heat source. Therefore, the external connection terminal (22) has a shape protruding toward the surface on which the electronic component (20) is mounted, and the semiconductor device (100) is so-called face-down-bonded. In this state, the conductor pattern (12) located on the upper surface of the semiconductor device (100) can easily radiate heat to the outside. Further, in the state where the semiconductor device (100) is mounted, an upper surface of the semiconductor device (100) is covered with an insulating film (not shown) such as a solder resist if necessary, and the conductor pattern (12) has no obstacles. Since it is exposed, there is no need to separately provide a pad for performing an electrical test before and after mounting the semiconductor device (100).

【発明の効果】以上のように、本発明は従来の各種のパ
ッケージが有する問題点を克服できて、安価で、導体回
路が細線化可能なものであって、その厚みが極めて薄い
新規なパッケージ(半導体装置)を提供することができ
る。
INDUSTRIAL APPLICABILITY As described above, the present invention is capable of overcoming the problems of various conventional packages, is inexpensive, and allows the conductor circuit to be thinned, and the novel package is extremely thin. (Semiconductor device) can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を示す断面図。FIG. 1 is a sectional view showing the present invention.

【符号の説明】[Explanation of symbols]

10・・・基材 12・・・導体パターン 14・・・第一の凹部 15・・・第二の凹部 16・・・第三の凹部 20・・・電子部品 21・・・封止樹脂 22・・・外部接続端子 100・・・半導体搭載装置 DESCRIPTION OF SYMBOLS 10 ... Base material 12 ... Conductor pattern 14 ... 1st recessed part 15 ... 2nd recessed part 16 ... 3rd recessed part 20 ... Electronic component 21 ... Sealing resin 22 ... External connection terminal 100 ... Semiconductor-equipped device

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】基材に形成された複数の開口部とこの開口
部を封孔する導体パターンから成る複数の凹部を有する
基板に電子部品を搭載して樹脂封止して成る半導体装置
であって、 少なくとも、前記電子部品を搭載する第一の凹部と、こ
の電子部品と電気接続する第二の凹部と、この第二の凹
部の底部を構成する導体パターンが延設されて別の開口
部を封孔した第三の凹部とを有し、 前記第一の凹部に搭載固定された電子部品上の接続端子
と前記第二の凹部を構成する導体パターンとは電気的に
接続され、前記第三の凹部には電子部品搭載側に突出す
る外部接続端子が形成されていることを特徴とする半導
体装置。
1. A semiconductor device in which an electronic component is mounted and resin-sealed on a substrate having a plurality of openings formed in a base material and a plurality of recesses formed of a conductor pattern for sealing the openings. And at least a first recess for mounting the electronic component, a second recess for electrically connecting the electronic component, and a conductor pattern forming the bottom of the second recess are extended to form another opening. A third concave portion that seals, the connection terminal on the electronic component mounted and fixed to the first concave portion and the conductor pattern forming the second concave portion are electrically connected, A semiconductor device, characterized in that an external connection terminal projecting to the electronic component mounting side is formed in the third recess.
JP33298194A 1994-12-13 1994-12-13 Semiconductor device Pending JPH08167676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33298194A JPH08167676A (en) 1994-12-13 1994-12-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33298194A JPH08167676A (en) 1994-12-13 1994-12-13 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH08167676A true JPH08167676A (en) 1996-06-25

Family

ID=18260980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33298194A Pending JPH08167676A (en) 1994-12-13 1994-12-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH08167676A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974149A (en) * 1995-09-04 1997-03-18 Oki Electric Ind Co Ltd Small package and manufacture
KR20010066268A (en) * 1999-12-31 2001-07-11 마이클 디. 오브라이언 stack-type semiconductor package and method for fabricating the same
US7038315B2 (en) * 1995-05-08 2006-05-02 Micron Technology, Inc. Semiconductor chip package
CN105097571A (en) * 2015-06-11 2015-11-25 矽力杰半导体技术(杭州)有限公司 Chip packaging method and packaging assembly

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038315B2 (en) * 1995-05-08 2006-05-02 Micron Technology, Inc. Semiconductor chip package
JPH0974149A (en) * 1995-09-04 1997-03-18 Oki Electric Ind Co Ltd Small package and manufacture
KR20010066268A (en) * 1999-12-31 2001-07-11 마이클 디. 오브라이언 stack-type semiconductor package and method for fabricating the same
CN105097571A (en) * 2015-06-11 2015-11-25 矽力杰半导体技术(杭州)有限公司 Chip packaging method and packaging assembly
CN105097571B (en) * 2015-06-11 2018-05-01 合肥矽迈微电子科技有限公司 Chip packaging method and package assembling

Similar Documents

Publication Publication Date Title
JP2501019B2 (en) Flexible circuit board
EP1827067B1 (en) Method of forming a circuit substrate
KR100237328B1 (en) Structure of semiconductor package and manufacturing method
JP2768650B2 (en) Printed circuit board having solder ball mounting groove and ball grid array package using the same
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US6201193B1 (en) Printed circuit board having a positioning marks for mounting at least one electronic part
JP2008288298A (en) Method for manufacturing printed-wiring board with built-in electronic part
JP2001015628A (en) Semiconductor device and substrate therefor
JP2002043467A (en) Board for semiconductor package, its manufacturing method, semiconductor package using board and manufacturing method of semiconductor package
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
JP2002118204A (en) Semiconductor device, substrate for mounting semiconductor and method for manufacturing the same
JP2001077228A (en) Printed wiring board for semiconductor package and manufacture thereof
JPH08167676A (en) Semiconductor device
JPH06177315A (en) Multi-layered lead frame
JPH07297320A (en) Bga type semiconductor device
JP2711664B2 (en) IC card manufacturing method
JP2001077536A (en) Printed wiring board with built-in electronic circuit board, and manufacture thereof
JPH10154768A (en) Semiconductor device and its manufacturing method
KR20020069675A (en) Junction method for a flexible printed circuit board
JP2541494B2 (en) Semiconductor device
KR100251867B1 (en) Chip scale semiconductor package using rigid-flex printed circuit board and manufacturing method thereof
JP3030605B2 (en) Semiconductor device
JP3562074B2 (en) Resin frame for semiconductor package and method of manufacturing semiconductor package
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
JPH0823049A (en) Semiconductor package