JPH0815792B2 - サーマルプリンタの印字制御装置 - Google Patents
サーマルプリンタの印字制御装置Info
- Publication number
- JPH0815792B2 JPH0815792B2 JP62254868A JP25486887A JPH0815792B2 JP H0815792 B2 JPH0815792 B2 JP H0815792B2 JP 62254868 A JP62254868 A JP 62254868A JP 25486887 A JP25486887 A JP 25486887A JP H0815792 B2 JPH0815792 B2 JP H0815792B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- input terminal
- head
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
- B41J2/36—Print density control
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D15/00—Component parts of recorders for measuring arrangements not specially adapted for a specific variable
- G01D15/10—Heated recording elements acting on heatsensitive layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサーマルプリンタに関し、特にその発熱要素
の駆動方法に関するものである。
の駆動方法に関するものである。
従来からサーマルプリンタでは、サーマルヘッドの、
連続使用時の熱蓄積による印字品位の低下を防止するた
め、様々な方法が用いられてきている。その中には、特
公昭55−48631のように、ドットごとに前のデータを記
憶して通電時間を決定する方法や、特公昭57−18507の
ように駆動周期によって通電時間を変える方式等が用い
られている。これらを一般に履歴制御方式と言う。
連続使用時の熱蓄積による印字品位の低下を防止するた
め、様々な方法が用いられてきている。その中には、特
公昭55−48631のように、ドットごとに前のデータを記
憶して通電時間を決定する方法や、特公昭57−18507の
ように駆動周期によって通電時間を変える方式等が用い
られている。これらを一般に履歴制御方式と言う。
これら従来例では一般にCPUによってデータ処理をし
ながら、サーマルヘッドのドライブICへ順次データを送
出する方式が一般的であった。このような方式では、サ
ーマルプリンタを高速に動作させようとしても処理が追
い付かずサーマルプリンタの高速化の障害となってい
た。
ながら、サーマルヘッドのドライブICへ順次データを送
出する方式が一般的であった。このような方式では、サ
ーマルプリンタを高速に動作させようとしても処理が追
い付かずサーマルプリンタの高速化の障害となってい
た。
本発明の目的は、このような従来の問題点を除去し、
高速でかつ、印字品位のすぐれたシリアル型サーマルプ
リンタの印字制御装置を提供することにある。
高速でかつ、印字品位のすぐれたシリアル型サーマルプ
リンタの印字制御装置を提供することにある。
本発明によるサーマルプリンタの印字制御装置は、サ
ーマルヘッドの同時に駆動されるタイミング毎の駆動デ
ータを少なくとも過去２回と今回の１回分を保有する記
憶部を有し、それら入出力端子が対応するビット毎に接
続された記憶回路と、処理装置の複数ビットからなるデ
ータバスに接続され同一タイミングで複数ビットの駆動
データを入力可能なデータ入力端子と、処理装置のアド
レスバスの少なくとも２ビット以上に接続されたアドレ
ス入力端子と、処理装置のデータ出力時のストローブ信
号を受信するデータストローブ入力端子と、処理装置か
ら出力され所定の回路部を指定する信号を受信する回路
セレクト入力端子と、発熱要素の駆動信号を出力するヘ
ッド駆動出力端子と、発熱要素への通電時間を決定する
通電パルス入力端子とを主な構成要素とするヘッド制御
回路を有し、このヘッド制御回路内の記憶回路の今回の
データの記憶部の出力端子は１回前の過去の駆動データ
の記憶部の入力端子に接続され１回前の過去の駆動デー
タのデータ記憶部の出力端子は２回前の過去の駆動デー
タのデータ記憶部の入力端子にと対応するビット毎に接
続され、ストローブ入力端子の入力に同期して今回の新
規データが読み込まれると同時に、記憶されていたデー
タが対応する一回前のデータ記憶部に移動する制御手段
を有し、記憶された過去の駆動データと今回の駆動デー
タと前記通電パルス入力端子からの信号を所定タイミン
グ毎に組み合わせることにより過去の駆動データに応じ
たパルス幅で前記発熱要素を制御することを特徴とする
サーマルプリンタの印字制御装置である。
ーマルヘッドの同時に駆動されるタイミング毎の駆動デ
ータを少なくとも過去２回と今回の１回分を保有する記
憶部を有し、それら入出力端子が対応するビット毎に接
続された記憶回路と、処理装置の複数ビットからなるデ
ータバスに接続され同一タイミングで複数ビットの駆動
データを入力可能なデータ入力端子と、処理装置のアド
レスバスの少なくとも２ビット以上に接続されたアドレ
ス入力端子と、処理装置のデータ出力時のストローブ信
号を受信するデータストローブ入力端子と、処理装置か
ら出力され所定の回路部を指定する信号を受信する回路
セレクト入力端子と、発熱要素の駆動信号を出力するヘ
ッド駆動出力端子と、発熱要素への通電時間を決定する
通電パルス入力端子とを主な構成要素とするヘッド制御
回路を有し、このヘッド制御回路内の記憶回路の今回の
データの記憶部の出力端子は１回前の過去の駆動データ
の記憶部の入力端子に接続され１回前の過去の駆動デー
タのデータ記憶部の出力端子は２回前の過去の駆動デー
タのデータ記憶部の入力端子にと対応するビット毎に接
続され、ストローブ入力端子の入力に同期して今回の新
規データが読み込まれると同時に、記憶されていたデー
タが対応する一回前のデータ記憶部に移動する制御手段
を有し、記憶された過去の駆動データと今回の駆動デー
タと前記通電パルス入力端子からの信号を所定タイミン
グ毎に組み合わせることにより過去の駆動データに応じ
たパルス幅で前記発熱要素を制御することを特徴とする
サーマルプリンタの印字制御装置である。
第１図は本発明によるサーマルプリンタの印字制御装
置の構成を示す略図である。
置の構成を示す略図である。
１は複数の発熱要素1aを有するサーマルヘッド、２は
このサーマルヘッドをドライブするヘッドドライブ回
路、３は処理装置の一種のCPU4とサーマルヘッド１の間
に配置されサーマルヘッドへの発熱量をコントロールす
るヘッド制御回路をユニット化したヘッド制御回路ユニ
ット、CPU4はサーマルプリンタ全体をも総括制御してい
る。18はヘッド制御回路ユニット３へ二種類以上のパル
ス幅を有するパルスを供給するパルス発生回路で、サー
マルヘッド１の温度、もしくはその周囲温度を検出する
サーミスタ14を有している。
このサーマルヘッドをドライブするヘッドドライブ回
路、３は処理装置の一種のCPU4とサーマルヘッド１の間
に配置されサーマルヘッドへの発熱量をコントロールす
るヘッド制御回路をユニット化したヘッド制御回路ユニ
ット、CPU4はサーマルプリンタ全体をも総括制御してい
る。18はヘッド制御回路ユニット３へ二種類以上のパル
ス幅を有するパルスを供給するパルス発生回路で、サー
マルヘッド１の温度、もしくはその周囲温度を検出する
サーミスタ14を有している。
CPU4は、一例として８ビットの、CPUでデータバス1
6、アドレスバス17、データストローブ信号の一種の▲
▼信号などを有している。
6、アドレスバス17、データストローブ信号の一種の▲
▼信号などを有している。
ヘッド制御回路ユニット３は一例としてゲートアレイ
で構成され、CPU4と同様ワンチップ化されている。以下
ヘッド制御回路ユニットはHCUと略して説明する。HCU3
は記憶回路の一種であるデータラッチ回路を内蔵し、デ
ータバス16に接続されたデータ入力端子５、アドレスバ
ス17の、下位２ビットを入力するアドレス入力端子６、
CPU4からの所定のアドレス、情報に応じ、そのユニット
の指定を知る回路セレクト端子の、一種であるチップセ
レクト端子（▲▼端子）７、CPU4の▲▼信号に
接続されたデータラッチタイミング入力端子、発熱要素
への通電時間を決定する複数の通電パルス入力端子９、
サーマルヘッド１のそれぞれの発熱要素への駆動信号を
出力するヘッド駆動出力端子10を少くとも有している。
で構成され、CPU4と同様ワンチップ化されている。以下
ヘッド制御回路ユニットはHCUと略して説明する。HCU3
は記憶回路の一種であるデータラッチ回路を内蔵し、デ
ータバス16に接続されたデータ入力端子５、アドレスバ
ス17の、下位２ビットを入力するアドレス入力端子６、
CPU4からの所定のアドレス、情報に応じ、そのユニット
の指定を知る回路セレクト端子の、一種であるチップセ
レクト端子（▲▼端子）７、CPU4の▲▼信号に
接続されたデータラッチタイミング入力端子、発熱要素
への通電時間を決定する複数の通電パルス入力端子９、
サーマルヘッド１のそれぞれの発熱要素への駆動信号を
出力するヘッド駆動出力端子10を少くとも有している。
11はCPU4のアドレス情報からHCU3に当てられた所定の
アドレスコードを作るデコーダである。
アドレスコードを作るデコーダである。
12は、CPU4の制御プログラムやキャラクタジェネレー
タ等を格納するROM、13はRAM、15は電源を示している。
タ等を格納するROM、13はRAM、15は電源を示している。
第２図は、HCU3の一実施例を示す詳細回路図であり、
第１図と同一物は同一番号で示している。
第１図と同一物は同一番号で示している。
データ入力端子５はD0〜D7の８ビットデータがパラレ
ルに入力可能である。
ルに入力可能である。
21から、29は８ビットのデータを保有するデータラッ
チ回路をそれぞれ示し、21〜23はヘッド駆動信号のH0〜
H7のデータを保有し、24〜26はH8〜H15のデータを、27
〜29はH16〜H23のデータをそれぞれラッチしている。
チ回路をそれぞれ示し、21〜23はヘッド駆動信号のH0〜
H7のデータを保有し、24〜26はH8〜H15のデータを、27
〜29はH16〜H23のデータをそれぞれラッチしている。
ヘッド駆動出力は一例として24ドットのサーマルヘッ
ドを駆動するものとして24コの出力端子H0〜H24を有し
ている。
ドを駆動するものとして24コの出力端子H0〜H24を有し
ている。
31は現在のヘッドデータの１ドット列分を保持するデ
ータラッチ回路群であり、32は１回前の過去のデータの
１ドット列分を、33は２回前の過去のデータの１ドット
列分をそれぞれ保有するデータラッチ回路群を示してい
る。
ータラッチ回路群であり、32は１回前の過去のデータの
１ドット列分を、33は２回前の過去のデータの１ドット
列分をそれぞれ保有するデータラッチ回路群を示してい
る。
30はCPUのデータ出力のアドレス情報によってヘッド
データを８ビットごとにふり分けて格納するためのアド
レスデコーダであり、一例としてアドレスデータの下位
２ビットA0、A1のビット情報によってデータラッチ回路
21、24、27を選択可能である。34は通電パルス入力端子
から入力されたパルスを通電区間信号に変換するゲート
回路である。これはパルス発生回路18の出力信号がもと
もと通電区間信号として出力されている場合は不要であ
る。
データを８ビットごとにふり分けて格納するためのアド
レスデコーダであり、一例としてアドレスデータの下位
２ビットA0、A1のビット情報によってデータラッチ回路
21、24、27を選択可能である。34は通電パルス入力端子
から入力されたパルスを通電区間信号に変換するゲート
回路である。これはパルス発生回路18の出力信号がもと
もと通電区間信号として出力されている場合は不要であ
る。
CPU4からデータバスにヘッド駆動データが出力される
と同時に▲▼信号が出力され、あらかじめCPU4のペ
リフェラルのメモリマップ上の定められたアドレス情報
によって▲▼端子がアクセスされアドレスバスの下
位２ビットの情報によってデータラッチ回路21、24、27
のそれぞれにデータが転送される。このように、▲
▼端子、▲▼端子の入力を混合するゲート回路及び
アドレスデコーダ30の出力と混合するゲート回路によっ
てデータ移動手段を形成し、データストローブ信号であ
る▲▼信号によって、新規駆動データの入力とそれ
ぞれ対応する過去の駆動データの格納部に移動する制御
が行われる。すると既に格納されていたデータは、第２
図の右方向、例えば、データラッチ回路21のデータはデ
ータラッチ回路22へと言うようにシフトされ過去のデー
タとして順次保有される。
と同時に▲▼信号が出力され、あらかじめCPU4のペ
リフェラルのメモリマップ上の定められたアドレス情報
によって▲▼端子がアクセスされアドレスバスの下
位２ビットの情報によってデータラッチ回路21、24、27
のそれぞれにデータが転送される。このように、▲
▼端子、▲▼端子の入力を混合するゲート回路及び
アドレスデコーダ30の出力と混合するゲート回路によっ
てデータ移動手段を形成し、データストローブ信号であ
る▲▼信号によって、新規駆動データの入力とそれ
ぞれ対応する過去の駆動データの格納部に移動する制御
が行われる。すると既に格納されていたデータは、第２
図の右方向、例えば、データラッチ回路21のデータはデ
ータラッチ回路22へと言うようにシフトされ過去のデー
タとして順次保有される。
下位２ビットの情報では４つのデータラッチ回路まで
アクセス可能であるが、発熱要素の数に応じてアドレス
入力端子数と、データラッチ回路を増加すれば良い。
アクセス可能であるが、発熱要素の数に応じてアドレス
入力端子数と、データラッチ回路を増加すれば良い。
データラッチ回路21、22、23は同一のラッチタイミン
グ入力で接続され、次回のデータを入力すると同時に、
過去１回前のデータがデータラッチ回路23へ、今回印字
したばかりのデータは過去１回前のデータ記憶部である
データラッチ回路22へと言うように自動適に順次先送り
され過去のデータとして保存されて行く。
グ入力で接続され、次回のデータを入力すると同時に、
過去１回前のデータがデータラッチ回路23へ、今回印字
したばかりのデータは過去１回前のデータ記憶部である
データラッチ回路22へと言うように自動適に順次先送り
され過去のデータとして保存されて行く。
データがセットされた後、通電パルス入力端子９に所
定のパルスを入力すると、発熱要素への通電がなされ
る。
定のパルスを入力すると、発熱要素への通電がなされ
る。
35、36はラッチされたデータと通電区間信号と組み合
わせ、過去の履歴に応じて発熱量を制御する発熱制御信
号を作製するゲート回路G0、G1であり、G0は両端の発熱
要素への、信号H0、H23を作製するもの、G1はH1〜H22の
出力信号を、作製するものをそれぞれ示している。
わせ、過去の履歴に応じて発熱量を制御する発熱制御信
号を作製するゲート回路G0、G1であり、G0は両端の発熱
要素への、信号H0、H23を作製するもの、G1はH1〜H22の
出力信号を、作製するものをそれぞれ示している。
第３図は通電パルス入力端子９の入力信号と、通電区
間信号の関係を示すものである。T0〜T3は通電パルス入
力端子９の入力波形であり、TW0〜TW3は通電区間信号を
それぞれ示している。t0〜t3は通電区間信号のパルス幅
をそれぞれ示している。
間信号の関係を示すものである。T0〜T3は通電パルス入
力端子９の入力波形であり、TW0〜TW3は通電区間信号を
それぞれ示している。t0〜t3は通電区間信号のパルス幅
をそれぞれ示している。
第４図は本発明による印字制御装置のサーマルヘッド
への通電方法を示す説明図である。
への通電方法を示す説明図である。
41、42、43はラッチ回路21、22、23内のデータをそれ
ぞれ示していて、41は現在の、42は１つ前の、43は２つ
前のデータを示している。51、52、53はヘッド駆動信号
の出力波形を示していて、51はH0の端子の、52はH2端子
の、53はH5端子をそれぞれ示している。
ぞれ示していて、41は現在の、42は１つ前の、43は２つ
前のデータを示している。51、52、53はヘッド駆動信号
の出力波形を示していて、51はH0の端子の、52はH2端子
の、53はH5端子をそれぞれ示している。
43が印刷開始時のデータとして示している。通電初回
は、全ての通電区間が発熱要素に加えられる。１つ前の
タイミングでそのドットに通電がされていると斜線部で
示した、t3区間が減じられ、２つ前のタイミングでその
ドットに通電がされていると出力波形52で示すようにt2
区間が減じられ、連続３ドット通電の時は、t2＋t3区間
が減じられることになる。更に、一つ前のタイミングで
縦方向に双方のドットが通電されている時は出力波形53
に示すようにt1区間が減じられる。又、上記それぞれの
場合の組み合わせで通電時間が決定される。この方法で
は、２×２×２＝８の８通りの過去の場合に対して４つ
の通電区間信号を有しているだけでよいという構成とな
っている。
は、全ての通電区間が発熱要素に加えられる。１つ前の
タイミングでそのドットに通電がされていると斜線部で
示した、t3区間が減じられ、２つ前のタイミングでその
ドットに通電がされていると出力波形52で示すようにt2
区間が減じられ、連続３ドット通電の時は、t2＋t3区間
が減じられることになる。更に、一つ前のタイミングで
縦方向に双方のドットが通電されている時は出力波形53
に示すようにt1区間が減じられる。又、上記それぞれの
場合の組み合わせで通電時間が決定される。この方法で
は、２×２×２＝８の８通りの過去の場合に対して４つ
の通電区間信号を有しているだけでよいという構成とな
っている。
第２図のゲート回路G0、G1はこの出力信号を作製して
いる。
いる。
サーマルヘッドの発熱要素への通電々流が50mA以下の
ような小さな電流で良い場合は、ゲートアレイでHCU3を
形成する時にヘッドドライブ回路を同一パッケージ内に
形成することも可能である。又、HCU3をスタンダードセ
ルで形成することによっても同様にワンチップ化が可能
である。
ような小さな電流で良い場合は、ゲートアレイでHCU3を
形成する時にヘッドドライブ回路を同一パッケージ内に
形成することも可能である。又、HCU3をスタンダードセ
ルで形成することによっても同様にワンチップ化が可能
である。
第５図はパルス発生回路の一実施例を示す略図であ
る。
る。
60は前述のサーミスタ14を包含する発振回路であり、
抵抗器61、62、66、コンデンサ63、トランジスタ64、イ
ンバータ68、ツェナーダイオード65、電圧コンパレータ
67より形成され電源Vcに接続されている。この出力波形
69の、周期S0は、サーマルヘッドの、温度を感知し、温
度が高い時は小さく、低い時は大きくなる特性を有して
いる。70は分周回路、71はゲート回路を示している。ゲ
ート回路71からは、T0〜T3のそれぞれの、パルスが出力
される。一例としてT3＝S0×６、T2＝S0×10、T1＝S0×
12、T0＝S0×22の時間が形成される。このようなパルス
発生回路を用いてサーマルヘッドの通電時間を決定する
ことによって常にサーマルヘッドに最適な印加エネルギ
ーを与え、かつ過去の駆動履歴によって減ずる印加エネ
ルギーも常にこの時の全通電時間に相関したものとなり
印字品質を向上させることが可能となる。
抵抗器61、62、66、コンデンサ63、トランジスタ64、イ
ンバータ68、ツェナーダイオード65、電圧コンパレータ
67より形成され電源Vcに接続されている。この出力波形
69の、周期S0は、サーマルヘッドの、温度を感知し、温
度が高い時は小さく、低い時は大きくなる特性を有して
いる。70は分周回路、71はゲート回路を示している。ゲ
ート回路71からは、T0〜T3のそれぞれの、パルスが出力
される。一例としてT3＝S0×６、T2＝S0×10、T1＝S0×
12、T0＝S0×22の時間が形成される。このようなパルス
発生回路を用いてサーマルヘッドの通電時間を決定する
ことによって常にサーマルヘッドに最適な印加エネルギ
ーを与え、かつ過去の駆動履歴によって減ずる印加エネ
ルギーも常にこの時の全通電時間に相関したものとなり
印字品質を向上させることが可能となる。
パルス発生回路内の分周回路70、ゲート回路71はゲー
トアレイに一体化することが可能であり、かつプログラ
マブルタイマーにすることによって更に簡略化すること
ができる。
トアレイに一体化することが可能であり、かつプログラ
マブルタイマーにすることによって更に簡略化すること
ができる。
本実施例では、処理装置としてCPUを用いたが、CPUに
限定されるものではなくDMAコントローラ等でも同様の
働きをすることができる。
限定されるものではなくDMAコントローラ等でも同様の
働きをすることができる。
本発明によれば、過去の駆動履歴によるデータ処理を
CPUで行う必要がないため、CPUの高速処理が可能とな
り、サーマルプリンタの印字スピードを上昇することが
可能となる。
CPUで行う必要がないため、CPUの高速処理が可能とな
り、サーマルプリンタの印字スピードを上昇することが
可能となる。
又、ゲートアレイ等によってヘッド発熱制御回路ユニ
ットを形成しチップ化したことにより、これをCPUのメ
モリマップ上に割り当てデータバス、アドレスバスと直
結しCPUから直接データを、書き込むだけで良いためき
わめて簡単な構成で、複雑な処理を可能とした。
ットを形成しチップ化したことにより、これをCPUのメ
モリマップ上に割り当てデータバス、アドレスバスと直
結しCPUから直接データを、書き込むだけで良いためき
わめて簡単な構成で、複雑な処理を可能とした。
更に従来例では、データを入力前後、データの移動の
ためラッチ回路に、ラッチ入力を与えなければならなか
ったが、本発明では、データ入力と同時に、全てのデー
タ移動が完了するため、高速プリンタに於いてきわめて
便利な方式である。
ためラッチ回路に、ラッチ入力を与えなければならなか
ったが、本発明では、データ入力と同時に、全てのデー
タ移動が完了するため、高速プリンタに於いてきわめて
便利な方式である。
第１図は本発明のサーマルプリンタの印字制御装置の構
成を示す略図。 第２図は本発明のヘッド制御回路ユニットの一実施例を
示す回路図。 第３図は本発明のヘッド制御回路ユニットの通電パルス
入力信号と通電区間信号の関係を示す説明図。 第４図は本発明による印字制御装置のサーマルヘッドへ
の通電方法を示す説明図。 第５図は本発明の印字制御装置のパルス発生回路の一実
施例の回路図。 １……サーマルヘッド ３……ヘッド発熱制御回路ユニット ４……CPU 18……パルス発生回路
成を示す略図。 第２図は本発明のヘッド制御回路ユニットの一実施例を
示す回路図。 第３図は本発明のヘッド制御回路ユニットの通電パルス
入力信号と通電区間信号の関係を示す説明図。 第４図は本発明による印字制御装置のサーマルヘッドへ
の通電方法を示す説明図。 第５図は本発明の印字制御装置のパルス発生回路の一実
施例の回路図。 １……サーマルヘッド ３……ヘッド発熱制御回路ユニット ４……CPU 18……パルス発生回路
Claims (1)
- 【請求項１】複数の発熱要素を有するサーマルヘッドを
用いて、感熱紙又はインクリボンを介して普通紙に印刷
する如きサーマルプリンタであって、印刷データを処理
し、所定のタイミング毎にヘッド駆動用の駆動データを
出力する処理装置と該処理装置と前記サーマルヘッドと
の間に配置されたヘッド制御回路を有するサーマルプリ
ンタに於いて、前記サーマルヘッドの同時に駆動される
タイミング毎の駆動データを少なくとも過去２回と今回
の１回分を保有する記憶部を有し、それら入出力端子が
対応するビット毎に接続された記憶回路と、前記処理装
置の複数ビットからなるデータバスに接続され同一タイ
ミングで複数ビットの駆動データを入力可能なデータ入
力端子と、前記処理装置のアドレスバスの少なくとも２
ビット以上に接続されたアドレス入力端子と、前記処理
装置のデータ出力時のストローブ信号を受信するデータ
ストローブ入力端子と、前記処理装置から出力され所定
の回路部を指定する信号を受信する回路セレクト入力端
子と、前記発熱要素の駆動信号を出力するヘッド駆動出
力端子と、前記発熱要素への通電時間を決定する通電パ
ルス入力端子とを主な構成要素とするヘッド制御回路を
有し、該ヘッド制御回路内の前記記憶回路の今回のデー
タの記憶部の出力端子は１回前の過去の駆動データの記
憶部の入力端子に接続され１回前の過去の駆動データの
記憶部の出力端子は２回前の過去の駆動データの記憶部
の入力端子にと対応するビット毎に接続され、前記スト
ローブ入力端子の入力に同期して今回の新規データが読
み込まれると同時に、記憶されていたデータが対応する
一回前のデータ記憶部に移動する制御手段を有し、記憶
された過去の駆動データと今回の駆動データと前記通電
パルス入力端子からの信号を所定タイミング毎に組み合
わせることにより過去の駆動データに応じたパルス幅で
前記発熱要素を制御することを特徴とするサーマルプリ
ンタの印字制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62254868A JPH0815792B2 (ja) | 1987-01-28 | 1987-10-09 | サーマルプリンタの印字制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1755387 | 1987-01-28 | ||
| JP62-17553 | 1987-01-28 | ||
| JP62254868A JPH0815792B2 (ja) | 1987-01-28 | 1987-10-09 | サーマルプリンタの印字制御装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20453995A Division JP2679686B2 (ja) | 1995-08-10 | 1995-08-10 | サーマルプリンタの印字制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63302074A JPS63302074A (ja) | 1988-12-08 |
| JPH0815792B2 true JPH0815792B2 (ja) | 1996-02-21 |
Family
ID=26354096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62254868A Expired - Lifetime JPH0815792B2 (ja) | 1987-01-28 | 1987-10-09 | サーマルプリンタの印字制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815792B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59229365A (ja) * | 1983-05-23 | 1984-12-22 | Fuji Xerox Co Ltd | サ−マルヘツドの蓄熱補正方法 |
| JPS6076360A (ja) * | 1983-10-03 | 1985-04-30 | Nec Corp | 感熱記録装置 |
-
1987
- 1987-10-09 JP JP62254868A patent/JPH0815792B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63302074A (ja) | 1988-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309712A (en) | Thermal printer | |
| US4560993A (en) | Thermal printing method and thermal printer | |
| US4912485A (en) | Print controlling apparatus for a thermal printer | |
| JPH07108572B2 (ja) | サ−マルプリンタの印字制御装置 | |
| JP2570715B2 (ja) | サ−マルプリンタの印字制御装置 | |
| JPH0815792B2 (ja) | サーマルプリンタの印字制御装置 | |
| JP2679686B2 (ja) | サーマルプリンタの印字制御装置 | |
| JPS61195863A (ja) | 計量印字装置 | |
| JP2647064B2 (ja) | サーマルプリンタの印字制御装置 | |
| JP2570768B2 (ja) | サーマルプリンタの印字制御装置 | |
| JP3736042B2 (ja) | サーマルヘッドの駆動方法 | |
| JP2570741B2 (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
| JPH06183048A (ja) | サーマルプリンタ | |
| JPH0829598B2 (ja) | サ−マルプリンタのヘツド制御ユニツト | |
| JPH0382562A (ja) | サーマルヘッド駆動装置 | |
| JP3110853B2 (ja) | 記録方法及び装置 | |
| JPS63185649A (ja) | サ−マルプリンタの印字制御装置 | |
| JPH07227990A (ja) | 感熱記録装置 | |
| JP3433356B2 (ja) | 印刷装置 | |
| JP2923950B2 (ja) | サーマルプリンタの印字制御装置 | |
| JP2647062B2 (ja) | サーマルプリンタの印字制御装置 | |
| JPS63203345A (ja) | サ−マルプリンタの印字制御装置 | |
| JP2932606B2 (ja) | 印字装置 | |
| JPH0829599B2 (ja) | サ−マルプリンタの印字制御装置 | |
| JPH0829600B2 (ja) | サ−マルプリンタの印字制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |