[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH08147261A - Test mode executing device - Google Patents

Test mode executing device

Info

Publication number
JPH08147261A
JPH08147261A JP6287643A JP28764394A JPH08147261A JP H08147261 A JPH08147261 A JP H08147261A JP 6287643 A JP6287643 A JP 6287643A JP 28764394 A JP28764394 A JP 28764394A JP H08147261 A JPH08147261 A JP H08147261A
Authority
JP
Japan
Prior art keywords
test mode
value
volatile memory
test
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6287643A
Other languages
Japanese (ja)
Other versions
JP3310481B2 (en
Inventor
Kazuo Wanda
一男 椀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28764394A priority Critical patent/JP3310481B2/en
Publication of JPH08147261A publication Critical patent/JPH08147261A/en
Application granted granted Critical
Publication of JP3310481B2 publication Critical patent/JP3310481B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Ovens (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE: To simplify the executing operation of a test mode by deciding order values stored in a non-volatile memory, updating these order values based on the executed result of test mode and successively executing the test mode. CONSTITUTION: Concerning a control program for executing the test mode of nine processes, for example, order values from '1' to '9' are set to test mode moving values and an order value '10' is initially set to an ordinary mode moving value in a non-volatile memory 2. When the power source of a product is turned on in a test process after the product is assembled, a microprocessor 1 decides the order values stored in the non-volatile memory 2, executes the test mode corresponding to the order value '1' and updates the order values in the non-volatile memory 2 when the tested result shows success. When the power source of this product in the successful test mode is turned on again, the test modes corresponding to the updated order values are successively executed and when the order value reaches '10', an ordinary mode is started. Therefore, no test mode is executed after the forwarding of product.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロプロセッサに
よるテストモード制御機能を具備する機器に搭載され、
組み立てラインのテスト工程で使用されるテストモード
実行装置に関し、更に詳しくは不揮発性メモリ(EEP
ROM)を巧みに利用することにより電源投入操作によ
ってテストモードを自動的に実行させるテストモード実
行装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is mounted on equipment equipped with a test mode control function by a microprocessor,
More particularly, it relates to a test mode execution device used in a test process of an assembly line, and more specifically, a non-volatile memory (EEP).
The present invention relates to a test mode execution device for automatically executing a test mode by a power-on operation by skillfully utilizing a ROM).

【0002】[0002]

【従来の技術】マイクロプロセッサによるテストモード
制御機能を具備する機器たとえば電子レンジにあって
は、使用頻度の低い複数の特定キーを組み合わせて操作
することによりテストモードを実行させるようにし、特
定キーを知らないユーザーが通常操作ではテストモード
を実行することがないようにしている。
2. Description of the Related Art In a device having a test mode control function by a microprocessor, for example, a microwave oven, a test mode is executed by operating a combination of a plurality of specific keys which are rarely used, The unknown user does not execute the test mode in normal operation.

【0003】[0003]

【発明が解決しようとする課題】ところが、特定キーの
組み合わせ方式ではテストモードを実行させる操作を単
純(例えば二つのキーの同時押し)にすると、ユーザー
のミス操作でテストモードが実行される虞れがある。
However, in the specific key combination method, if the operation for executing the test mode is simple (for example, pressing two keys at the same time), the test mode may be executed by a user's mistaken operation. There is.

【0004】一方、電子レンジはキーの削減化が進み操
作パネルに存在するキーの数が少なくなっているので、
組み合わせパターンの数にも限界があるにも拘わらず、
テストモードの数は増加傾向にある。
On the other hand, in the microwave oven, since the number of keys is reduced and the number of keys existing on the operation panel is decreasing,
Despite the limited number of combination patterns,
The number of test modes is increasing.

【0005】そのため、さらに複雑なキーの組み合わせ
を設定せざるを得なくなっており、テストモードに入る
ための複雑なキー操作によるロスタイムの増加とか複雑
なキー操作に対応できる高価なロボットの導入を余儀な
くされている。
For this reason, more complicated key combinations have to be set, and it is unavoidable to introduce an expensive robot that can cope with an increase in loss time due to a complicated key operation for entering the test mode and a complicated key operation. Has been done.

【0006】本発明は上記実状に鑑みてなされたもので
あり、出荷後にテストモードが実行されるのを防止する
と共に、テスト工程でのテストモード実行操作を簡略化
することを目的とする。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to prevent the test mode from being executed after shipment and to simplify the test mode executing operation in the test process.

【0007】[0007]

【課題を解決するための手段】請求項1の発明は、テス
トモードの順番値を記憶する不揮発性メモリと、該不揮
発性メモリに記憶された順番値がテストモード移行値で
あるか通常モード移行値であるかを判定する判定手段
と、テストモードの実行結果に基づいて上記順番値を更
新する順番値更新手段とを備え、製品組み立て後の電源
投入回数に対応させてテストモードを順次実行させるよ
うにする。この発明は予め不揮発性メモリにテストモー
ドの順番値が初期値設定されていることが前提である。
According to a first aspect of the present invention, a non-volatile memory that stores a sequence value of a test mode and a sequence value stored in the non-volatile memory is a test mode transition value or a normal mode transition. A determination means for determining whether the value is a value and an order value updating means for updating the order value based on the execution result of the test mode are provided, and the test modes are sequentially executed corresponding to the number of power-on times after product assembly. To do so. The present invention is based on the premise that the sequential value of the test mode is initially set in the nonvolatile memory.

【0008】請求項2の発明は、製品組み立て後の最初
の電源投入を検知する最初の電源投入検知手段と、最初
の電源投入検知に基づいて上記順番値を初期値に設定す
る初期値設定手段とを付加したテストモード実行装置に
する。最初の電源投入検知手段は実施例に記述するもの
以外にヒューズ溶断の有無を検知する方式も考えられ
る。
According to a second aspect of the present invention, first power-on detection means for detecting the first power-on after the product is assembled, and initial value setting means for setting the order value to an initial value based on the first power-on detection. The test mode execution device with and is added. As the first power-on detection means, a method of detecting the presence or absence of blown fuse may be considered besides the one described in the embodiment.

【0009】請求項3の発明は、不揮発性メモリに記憶
された数値データを加算してチェックサム値を算出する
チェックサム値算出手段と、算出されたチェックサム値
を記憶する上記不揮発性メモリ内の特定メモリ領域と、
該特定メモリ領域に記憶されているチェックサム値と上
記チェックサム値算出手段にて算出されたチェックサム
値とが一致するかどうかを判定する一致判定手段と、該
一致判定手段からの一致信号に基づいてチェックサム値
が0かどうかを判定する0判定手段とからなり、上記一
致判定手段の不一致信号もしくは上記0判定手段からの
0判定信号にて最初の電源投入を検知する最初の電源投
入検知手段にある。
According to a third aspect of the present invention, there is provided a checksum value calculating means for adding the numerical data stored in the non-volatile memory to calculate a checksum value, and the non-volatile memory for storing the calculated checksum value. Specific memory area of
A match determination unit that determines whether the checksum value stored in the specific memory area matches the checksum value calculated by the checksum value calculation unit, and a match signal from the match determination unit. A first power-on detection for detecting the first power-on by a 0-judging means for judging whether or not the checksum value is 0 based on the non-coincidence signal of the coincidence-judging means or the 0-judgment signal from the 0-judging means. By means.

【0010】[0010]

【作用】請求項1の発明では、製品組み立て後において
電源を投入するだけでテストモードを実行させることが
でき、複数のテスト工程がある場合には電源投入/遮断
を繰り返すだけで複数のテストモードを順次実行するこ
とができる。
According to the first aspect of the invention, the test mode can be executed by simply turning on the power after assembling the product, and when there are a plurality of test steps, simply turning on / off the power repeatedly allows a plurality of test modes. Can be performed sequentially.

【0011】請求項2の発明では、製品組み立て後にお
いて電源を投入するだけで不揮発性メモリにテストモー
ドの順番値を初期値設定できる。
According to the second aspect of the present invention, the order value of the test mode can be set to the initial value in the nonvolatile memory simply by turning on the power after the product is assembled.

【0012】請求項3の発明では、不揮発性メモリを巧
みに利用したチェックサム値の判定のみで最初の電源投
入を検知できる。
According to the third aspect of the present invention, the first power-on can be detected only by the checksum value determination skillfully utilizing the non-volatile memory.

【0013】[0013]

【実施例】以下、本発明によるテストモード実行装置の
一実施例を図面に基づき詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a test mode executing apparatus according to the present invention will be described in detail below with reference to the drawings.

【0014】図3はマイクロプロセッサによるテストモ
ード制御機能を具備する機器たとえば電子レンジの概略
ブロック図であって、1は電子レンジ全体の制御を司る
マイクロプロセッサ、2は本発明にとって最も重要な構
成要素となる不揮発性メモリ(EEPROM)であり、
図4に示す如くチェックサム値,テストモードの実行順
番値,各種データを書き換え可能に記憶するものであ
る。3は自動制御に必要な情報をマイクロプロセッサ1
に与える各種センサ、4はマイクロプロセッサ1の指令
に基づいて加熱手段とか送風手段を駆動させる各種リレ
ー、5は商用電源を整流平滑して所定の直流電源をマイ
クロプロセッサ1に供給する電源ユニット、6はテスト
モードにおける指示事項とかエラーメッセージを表示す
る表示装置、7はマイクロプロセッサ1に指令を与える
入力手段である。
FIG. 3 is a schematic block diagram of a device having a test mode control function by a microprocessor, for example, a microwave oven. Non-volatile memory (EEPROM)
As shown in FIG. 4, the checksum value, the test mode execution order value, and various data are rewritably stored. 3 is a microprocessor 1 which provides information necessary for automatic control
, Various relays for driving heating means or blower means based on commands from the microprocessor 1, 5 for rectifying and smoothing the commercial power source and supplying a predetermined DC power source to the microprocessor 1, 6 Is a display device for displaying instructions or error messages in the test mode, and 7 is an input means for giving a command to the microprocessor 1.

【0015】次に、以上の構成及び図1に示すフローチ
ャートに基づき本発明によるテストモード実行装置の一
制御動作を説明する。尚、不揮発性メモリ2はメモリ領
域A1にテストモードの順番値が予め初期値設定(1に
設定)されているものを採用し、9工程のテストモード
を実行する本実施例の制御プログラムは順番値が9以下
であればテストモード、10であれば通常モードに電源
投入後直ちに移行するよう設計され、順番値1〜9がテ
ストモード移行値、10が通常モード移行値に設定され
ている。
Next, one control operation of the test mode executing apparatus according to the present invention will be described with reference to the above-mentioned configuration and the flow chart shown in FIG. The nonvolatile memory 2 employs a memory area A1 in which the order value of the test mode is set to an initial value in advance (set to 1), and the control program of the present embodiment that executes the test mode of 9 steps is ordered. If the value is 9 or less, the test mode is set to 10 and the normal mode is designed to shift to the normal mode immediately after the power is turned on, and the sequence values 1 to 9 are set to the test mode shift value and 10 to the normal mode shift value.

【0016】製品組み立て後、テスト工程で製品に電源
を投入するとマイクロプロセッサ1は不揮発性メモリ2
のメモリ領域A1に記憶された順番値が通常モード移行
値10かどうか判定する(S1)。
After the product is assembled, when the product is powered on in the test process, the microprocessor 1 causes the nonvolatile memory 2 to operate.
It is determined whether the order value stored in the memory area A1 of 10 is the normal mode shift value 10 (S1).

【0017】通常モード移行値10であれば通常モード
に移行するのであるが、最初の電源投入時は順番値が1
に設定されているのでテストモード1を実行する(S
2)。
If the normal mode shift value is 10, the mode shifts to the normal mode, but when the power is first turned on, the order value is 1.
Is set to, so test mode 1 is executed (S
2).

【0018】テストモード1の実行で正常にテストデー
タが取り込まれたことが表示装置6に表示されたりテス
ト結果が合格であれば、自動的あるいは入力装置7から
その旨入力される(S3)ことにより、不揮発性メモリ
2のメモリ領域A1は1が加算されて順番値2に更新さ
れ(S4)てテストモード1は終了する(S5)。正常
にテストデータが取り込まれなくて表示装置6にエラー
表示が出たり入力装置7から不合格の入力がなされた場
合にはテストモード1は停止となる(S6)ので、対策
処理を施した後に再度テストモード1を実行させること
になる。
If the display device 6 indicates that the test data is normally taken in by the execution of the test mode 1 or the test result is acceptable, it is automatically or input from the input device 7 (S3). As a result, 1 is added to the memory area A1 of the nonvolatile memory 2 to update the order value 2 (S4), and the test mode 1 ends (S5). If the test device 1 does not normally receive the test data and an error message is displayed on the display device 6 or a failure input is made from the input device 7, the test mode 1 is stopped (S6). The test mode 1 will be executed again.

【0019】テストモード1を合格した製品に電源遮断
後再度電源を投入すると、メモリ領域A1の順番値が2
になっているのでテストモード2が直ちに実行される。
次々にテストモードが実行され合格してメモリ領域A1
の順番値が10に達したならば、次からの電源投入では
S1ステップで通常モード移行の判定を受けて通常モー
ドに移行するので、ユーザー宅ではテストモードが実行
されることはない。
When the product which has passed the test mode 1 is turned off and then turned on again, the order value of the memory area A1 becomes 2
Therefore, the test mode 2 is immediately executed.
The test mode is executed one after another and the result is passed, and the memory area A1
If the order value of 10 has reached 10, the next time the power is turned on, it is determined in step S1 that the mode has shifted to the normal mode, and the mode shifts to the normal mode.

【0020】次に、図2に示すフローチャートに基づき
本発明の他の実施例を説明する。この発明では、不揮発
性メモリ2のメモリ領域A1にテストモードの順番値が
予め初期値設定(1に設定)されていなくても、電源投
入/遮断を繰り返すだけでテストモードが順次実行され
るようにしている。
Next, another embodiment of the present invention will be described with reference to the flow chart shown in FIG. According to the present invention, even if the sequence value of the test mode is not set to the initial value (set to 1) in advance in the memory area A1 of the non-volatile memory 2, the test modes are sequentially executed by simply turning on / off the power supply. I have to.

【0021】製品組み立て後、テスト工程で製品に電源
を投入するとマイクロプロセッサ1は不揮発性メモリ2
のメモリ領域A1〜Anの数値データを加算してチェッ
クサム値を算出する(S1)。そして、算出したチェッ
クサム値がチェックサム値記憶用メモリ領域A0に記憶
されている数値データと一致するかどうかの一致判定を
し(S2)、一致すればメモリ領域A0の数値データが
0かどうかの0判定をして(S3)、不揮発性メモリ2
が無垢であるかどうかをチェックする。
After the product is assembled, when the power is turned on in the test process, the microprocessor 1 causes the nonvolatile memory 2 to operate.
The checksum value is calculated by adding the numerical data of the memory areas A1 to An (S1). Then, it is determined whether or not the calculated checksum value matches the numerical data stored in the checksum value storage memory area A0 (S2), and if they match, whether the numerical data in the memory area A0 is 0 or not. 0 is determined (S3), and the nonvolatile memory 2
Check if is innocent.

【0022】上記一致判定(S2)で不一致であるか上
記0判定で0であれば、製品組み立て後に初めて電源を
投入したことになり、不揮発性メモリ2のメモリ領域A
1に順番値1を設定し(S4)、メモリ領域A1〜An
のチェックサム値をメモリ領域A0に書き込む(S
5)。
If there is no match in the match determination (S2) or if the result is 0 in the above 0 determination, it means that the power is turned on for the first time after the product is assembled, and the memory area A of the nonvolatile memory 2 is reached.
The sequence value 1 is set to 1 (S4), and the memory areas A1 to An are set.
Write the checksum value of S to the memory area A0 (S
5).

【0023】以上の制御動作で、製品組み立て後初めて
電源を投入した場合のテストモード順番値が初期値設定
(1に設定)されたことになり、S6ステップ以降のフ
ローチャートについては前述の実施例と基本的に同じで
あり、違う点はS10ステップの追加である。
By the above control operation, the test mode order value when the power is turned on for the first time after the product is assembled is set to the initial value (set to 1), and the flow charts after S6 step are the same as those in the above-mentioned embodiment. They are basically the same, and the difference is the addition of step S10.

【0024】[0024]

【発明の効果】請求項1の発明では、製品組み立て後に
おいて電源を投入するだけでテストモードを実行させる
ことができ、複数のテスト工程がある場合には電源投入
/遮断を繰り返すだけで複数のテストモードを順次実行
することができるので、テスト工程の作業タイム削減が
計れる。又、安価な作業ロボットの導入が可能となる。
According to the first aspect of the present invention, the test mode can be executed by simply turning on the power after assembling the product, and when there are a plurality of test steps, simply turning on / off the power can be repeated. Since the test modes can be sequentially executed, the work time of the test process can be reduced. Further, it becomes possible to introduce an inexpensive work robot.

【0025】請求項2の発明では、製品組み立て後にお
いて電源を投入するだけで不揮発性メモリにテストモー
ド順番値の初期値設定ができるので、テストモードの順
番値が予め初期値設定されている不揮発性メモリを採用
する必要がなく、無垢で安価なものを採用することによ
るコストダウンが計れる。
According to the second aspect of the present invention, since the initial value of the test mode order value can be set in the non-volatile memory only by turning on the power after the product is assembled, the test mode order value is preset to the nonvolatile value. It is not necessary to use a volatile memory, and the cost can be reduced by using a pure and inexpensive memory.

【0026】請求項3の発明では、不揮発性メモリを巧
みに利用したチェックサム値の判定のみで最初の電源投
入を検知できるので、コストアップすることなく請求項
2の発明を実現できる。
According to the third aspect of the invention, the first power-on can be detected only by the checksum value determination skillfully utilizing the non-volatile memory. Therefore, the invention of the second aspect can be realized without increasing the cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるテストモード実行装置の一例を説
明するフローチャートである。
FIG. 1 is a flowchart illustrating an example of a test mode execution device according to the present invention.

【図2】本発明によるテストモード実行装置の他例を説
明するフローチャートである。
FIG. 2 is a flowchart illustrating another example of the test mode execution device according to the present invention.

【図3】本発明を採用した電子レンジの概略ブロック図
である。
FIG. 3 is a schematic block diagram of a microwave oven adopting the present invention.

【図4】本発明に係る不揮発性メモリのメモリ概要を説
明する図である。
FIG. 4 is a diagram illustrating a memory outline of a nonvolatile memory according to the present invention.

【符号の説明】[Explanation of symbols]

1 マイクロプロセッサ 2 不揮発性メモリ(EEPROM) 6 表示装置 7 入力手段 DESCRIPTION OF SYMBOLS 1 Microprocessor 2 Non-volatile memory (EEPROM) 6 Display device 7 Input means

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 テストモードの順番値を記憶する不揮発
性メモリと、該不揮発性メモリに記憶された順番値がテ
ストモード移行値であるか通常モード移行値であるかを
判定する判定手段と、テストモードの実行結果に基づい
て上記順番値を更新する順番値更新手段とを備え、製品
組み立て後の電源投入回数に対応させてテストモードを
順次実行させてなるテストモード実行装置。
1. A non-volatile memory that stores a sequence value of a test mode, and a determination unit that determines whether the sequence value stored in the non-volatile memory is a test mode transition value or a normal mode transition value. A test mode execution device comprising: a sequence value updating means for updating the sequence value based on the execution result of the test mode, and sequentially executing the test modes corresponding to the number of power-on times after product assembly.
【請求項2】 製品組み立て後の最初の電源投入を検知
する最初の電源投入検知手段と、最初の電源投入検知に
基づいて上記順番値を初期値に設定する初期値設定手段
とを設けたことを特徴とする請求項1記載のテストモー
ド実行装置。
2. A first power-on detection means for detecting the first power-on after the product is assembled, and an initial value setting means for setting the order value to an initial value based on the first power-on detection. The test mode execution device according to claim 1, wherein:
【請求項3】 不揮発性メモリに記憶された数値データ
を加算してチェックサム値を算出するチェックサム値算
出手段と、算出されたチェックサム値を記憶する上記不
揮発性メモリ内の特定メモリ領域と、該特定メモリ領域
に記憶されているチェックサム値と上記チェックサム値
算出手段にて算出されたチェックサム値とが一致するか
どうかを判定する一致判定手段と、該一致判定手段から
の一致信号に基づいてチェックサム値が0かどうかを判
定する0判定手段とからなり、上記一致判定手段の不一
致信号もしくは上記0判定手段からの0判定信号にて最
初の電源投入を検知する最初の電源投入検知手段を設け
たことを特徴とする請求項2記載のテストモード実行装
置。
3. A checksum value calculation means for calculating a checksum value by adding numerical data stored in the non-volatile memory, and a specific memory area in the non-volatile memory for storing the calculated checksum value. A match determination means for determining whether the checksum value stored in the specific memory area matches the checksum value calculated by the checksum value calculation means, and a match signal from the match determination means And 0 check means for judging whether the checksum value is 0 or not. Based on the non-match signal of the match judging means or the 0 judgment signal from the 0 judging means, the first power-on is detected. 3. The test mode execution device according to claim 2, further comprising detection means.
JP28764394A 1994-11-22 1994-11-22 Test mode execution device Expired - Fee Related JP3310481B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28764394A JP3310481B2 (en) 1994-11-22 1994-11-22 Test mode execution device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28764394A JP3310481B2 (en) 1994-11-22 1994-11-22 Test mode execution device

Publications (2)

Publication Number Publication Date
JPH08147261A true JPH08147261A (en) 1996-06-07
JP3310481B2 JP3310481B2 (en) 2002-08-05

Family

ID=17719885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28764394A Expired - Fee Related JP3310481B2 (en) 1994-11-22 1994-11-22 Test mode execution device

Country Status (1)

Country Link
JP (1) JP3310481B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102322892A (en) * 2011-05-24 2012-01-18 许影 Microwave oven part detection device
CN112672329A (en) * 2020-12-01 2021-04-16 佛山市顺德区美的洗涤电器制造有限公司 Linkage function detection method and system and computer readable storage medium
KR20210062783A (en) 2019-11-21 2021-06-01 한국세라믹기술원 Aluminium nitride ceramics and manufacturing method thereof
CN109798547B (en) * 2018-12-30 2021-08-03 佛山市顺德区美的洗涤电器制造有限公司 Soup cooking method and device of stove, stove and storage medium

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102322892A (en) * 2011-05-24 2012-01-18 许影 Microwave oven part detection device
CN109798547B (en) * 2018-12-30 2021-08-03 佛山市顺德区美的洗涤电器制造有限公司 Soup cooking method and device of stove, stove and storage medium
KR20210062783A (en) 2019-11-21 2021-06-01 한국세라믹기술원 Aluminium nitride ceramics and manufacturing method thereof
CN112672329A (en) * 2020-12-01 2021-04-16 佛山市顺德区美的洗涤电器制造有限公司 Linkage function detection method and system and computer readable storage medium
CN112672329B (en) * 2020-12-01 2023-12-15 佛山市顺德区美的洗涤电器制造有限公司 Linkage function detection method, system and computer readable storage medium

Also Published As

Publication number Publication date
JP3310481B2 (en) 2002-08-05

Similar Documents

Publication Publication Date Title
JPH09210866A (en) Method and apparatus for diagnosing vehicle
JP3701776B2 (en) In-vehicle electrical equipment with microcomputer
KR20070082933A (en) The learning type controller for air conditioner of vehicle and the same method
JPH08147261A (en) Test mode executing device
US6388763B1 (en) Method for processing a ROM image when electrical power supplied to a laser printer has been interrupted
JPH11311463A (en) Central control device of facility equipment for store
JP3838783B2 (en) Boiler control device
JPH0991009A (en) On-vehicle electronic control unit
JP3857950B2 (en) Remote control device
JP2008057796A (en) Air conditioner and control method in air conditioner
JPH0887406A (en) Program display device
JPH0449746Y2 (en)
JPS627563B2 (en)
JPH0456321B2 (en)
JPH04121543A (en) Control device for air-conditioner
JPH0875145A (en) Control device
KR20060120881A (en) (a) washing machine having (a) function of error clear and method of controlling the same
JP2001255060A (en) Controller for container freezer device
JPH077966A (en) Inverter
JPH0759986A (en) Washing machine
JPH11287516A (en) Control base board for hot-water supplier
JPH1163484A (en) Combustion control device
JPH11108510A (en) Operating device
JPH09145052A (en) Combustion controller
JPS603210B2 (en) sequence controller

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees