JPH08146159A

JPH08146159A - 時間測定装置

Info

Publication number: JPH08146159A
Application number: JP31115894A
Authority: JP
Inventors: Hiroshi Miura; 寛三浦
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1994-11-21
Filing date: 1994-11-21
Publication date: 1996-06-07

Abstract

(57)【要約】【目的】カウンタのオーバーフローに関係なく連続的
に、且つ時間間隔の各々をカウンタの最大計数値の範囲
内で測定する。【構成】カウンタ１８が基準クロック信号を循環的に
計数し、メモリ２６が測定時点毎にこのカウンタの計数
値を記憶する。また、最大計数値がカウンタ１８と同じ
であるカウンタ２２は、測定時点付近毎に所定値にリセ
ットされ、基準クロック信号を計数する。メモリ２８
が、測定時点の各間隔期間中にカウンタ２２がオーバー
フローしたか否かを記憶し、処理回路３０が、メモリ２
６、２８の内容に応じて、測定時点の各時間間隔を求め
る。メモリ２８の記憶内容がオーバーフローを表すと
き、対応するメモリ１８の記憶内容を無効とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時間測定装置、特に、
順次生じる測定時点間の各時間間隔を連続的に測定する
時間測定装置に関する。

【０００２】

【従来の技術】種々の事象が連続的に生じる場合、各事
象が生じる時間間隔を順次測定したい場合がある。一
方、デジタル・カウンタにより時間間隔を測定する場
合、第１事象発生以前にカウンタをゼロにリセットし、
その後、第１及び第２事象間に発生する基準クロック信
号のパルス数をカウンタで計数する。この計数値を基準
クロック信号の周期と乗算して、第１及び第２事象間の
時間間隔を求めている。

【０００３】このようにカウンタを用いた場合、発生す
る事象が３つ以上の場合、第２及び第３事象間の時間間
隔を測定するためには、第２事象発生後にカウンタをリ
セットする必要がある。しかし、カウンタをゼロにリセ
ットするには時間がかかり、第２事象が発生してからリ
セットが完了するまでの間に生じた基準クロック信号を
カウンタが計数できないので、第２事象発生後の時間間
隔測定に誤差が生じる。

【０００４】このような誤差を解決するための従来例で
は、カウンタが基準クロック信号を順次計数し、各事象
が発生した時点（測定時点）毎にカウンタの計数値を記
憶手段に記憶する。処理手段は、記憶手段に記憶された
計数値を順次読み取り、隣接した計数値の差を順次求
め、これら差とクロック周期との乗算により、連続した
時間間隔を測定できる。また、別の従来例では、２個の
カウンタを交互に用いて、時間間隔を測定する。すなわ
ち、第１カウンタは、第１及び第２事象発生時点の間に
発生する基準クロックを計数し、その間に第２カウンタ
をゼロにリセットする。次に、第２カウンタが第２及び
第３事象発生時点間に発生する基準クロックを計数し、
その間に第１カウンタをゼロにリセットする。以下、こ
の動作を繰り返すことにより、各事象間の時間間隔を連
続的、且つ正確に測定できる。

【０００５】

【発明が解決しようとする課題】しかし、単一のカウン
タを用いて、事象発生毎にその計数値を読み取る従来例
では、各時間間隔のクロック数の累積値がカウンタの計
数値である。よって、カウンタの規格（ビット数）で決
まる最大計数値に累積値が達すると、このカウンタがオ
ーバーフロー（桁あふれ）してしまい、ゼロから新たな
計数を行う。よって、事象発生間隔期間にオーバーフロ
ーを含んだ場合、オーバーフローの生じた回数が不明の
ため、カウンタの計数値から時間間隔が判定できない。
よって、連続する時間間隔の測定数が制限される。カウ
ンタのオーバーフローを計数するカウンタを別に設ける
ことも考えられるが、これはカウンタのビット数を増加
したに過ぎず、同様な問題がある。また、この方法で
は、カウンタの最大計数値を分割するために、１つの時
間間隔の測定にカウンタの全ビット（最大計数値）を使
用できず、分解能が低下する。

【０００６】２個のカウンタを交互に用いる従来では、
２個のカウンタを交互にリセットする回路や、測定順序
を維持しながら２個のカウンタの計数値を交互に読出す
回路が必要となり、回路及びその制御が複雑となる。

【０００７】したがって、本発明の目的は、カウンタの
オーバーフローに関係なく連続的に、且つ時間間隔の各
々をカウンタの最大計数値の範囲内で測定できる簡単な
時間測定装置の提供にある。

【０００８】

【課題を解決するための手段】本発明の時間測定装置
は、第１カウンタが基準クロック信号を循環的に計数
し、第１記憶手段が測定時点毎に第１カウンタの計数値
を記憶する。また、最大計数値が第１カウンタと同じで
ある第２カウンタは、測定時点付近毎に所定値にリセッ
トされ、基準クロック信号を計数する。第２記憶手段
が、測定時点の各間隔期間中に第２カウンタがオーバー
フローしたか否かを記憶し、処理手段が、第１及び第２
記憶手段の記憶内容に応じて、測定時点の各時間間隔を
求める。また、アドレス発生手段は、測定時点付近毎に
変化するアドレス信号を発生し、第１及び第２記憶手段
のアドレスを制御する。この際、処理手段は、第２記憶
手段の記憶内容がオーバーフローを表すとき、対応する
第１記憶手段の記憶内容を無効とする。

【０００９】

【実施例】図１は、本発明の好適な実施例のブロック図
である。入力端子１０には、事象が生じる時点（測定時
点）毎に発生するパルス信号を供給する。このパルス信
号間の時間間隔が測定対象となる。入力端子１０のパル
ス信号は、遅延回路１２及びゲート回路１６に供給され
る。ゲート回路１６は、測定開始後、最初に発生するパ
ルス信号のみを通過させ、第１カウンタ１８のリセット
端子Ｒに供給する。このゲート回路１６は、入力端子１
０からのパルス信号を一方の入力端に受けるアンド・ゲ
ートと、このアンド・ゲートの出力信号によりセットさ
れ、／Ｑ出力信号をアンド・ゲートの他方の入力端に供
給するるフリップ・フロップとにより構成できる。

【００１０】遅延回路１２の出力信号は、別の遅延回路
１４及びメモリ（第１記憶手段）２６の書込み制御端子
Ｗに供給する。遅延回路１４の出力信号は、アドレス・
カウンタ（アドレス発生手段）２０のクロック端子及び
第２カウンタ２２のロード端子２２に供給する。基準ク
ロック発生器２４は、安定した周波数の基準クロック信
号を発生し、カウンタ１８及び２２のクロック端子に供
給する。メモリ２６は、アドレス・カウンタ２０からの
アドレス信号をアドレス端子Ａに受け、書込み制御端子
Ｗの信号に応じて、カウンタ１８の計数データを順次記
憶する。また、メモリ（第２記憶手段）２８は、アドレ
ス・カウンタ２０からのアドレス信号をアドレス端子Ａ
に受け、カウンタ２２のオーバーフロー信号をデータ入
力端子及び書込み制御端子Ｗに受ける。よって、このカ
ウンタ２２は、カウンタ２２がオーバーフロー信号を発
生する度に、オーバーフロー信号自体により書込みが制
御されて、オーバーフロー信号を記憶する。処理回路３
０は、マイクロプロセッサ、処理プログラムを記憶した
ＲＯＭ、一時記憶装置としてのＲＡＭ、入力装置及び出
力装置を具え、メモリ２６及び２８の記憶内容を読み取
り、時間間隔の処理を行う。

【００１１】次に、図２の波形図を参照して、図１の動
作を説明する。なお、以下の説明では、説明を簡単にす
るため、１０進法で説明し、カウンタ１８及び２２の最
大計数値も９９とする（即ち、０から９９の１００まで
を計数する）ものとする。測定を開始すると、事象に関
連したパルス信号が入力端子１０に到来する。また、ア
ドレス・カウンタ２０はゼロにリセットされ、カウンタ
１８及び２２は基準クロックの計数を開始し、メモリ２
８の記憶内容は、全アドレスが０にリセットされる。入
力端子１０のパルスは、遅延回路１２により遅延され
て、パルス信号Ａとなる。遅延回路１２は、総てのパル
ス信号を遅延させるので、遅延されたパルス信号Ａの時
間間隔を測定すればよい。

【００１２】一方、ゲート回路１６は、遅延される前の
パルス信号を受け、最初のパルスのみを通過させるの
で、その出力信号はパルス信号Ｂとなる。パルス信号Ｂ
は、パルス信号Ａの最初のパルスよりもわずか前に発生
することに留意されたい。よって、メモリ２６に最初の
パルス信号Ａが到達する時点Ｔ２より前の時点Ｔ１に、
カウンタ１８はゼロにリセットされる。また、遅延回路
１２の遅延時間は、カウンタ１８のリセットにかかる時
間に設定されているため、時点Ｔ２においてカウンタ１
８の計数値はゼロである。よって、時点Ｔ２において、
メモリ２６のアドレス０に計数値ゼロが記憶される。

【００１３】カウンタ２２は、測定開始時から最初のパ
ルス信号までの間に、基準クロック信号の計数がオーバ
ーフローしていれば、その時点でオーバーフロー信号を
メモリ２８のアドレス０に１を記憶し、オーバーフロー
していなければ、０を記憶する。最初のパルス信号が発
生してから、遅延回路１４の遅延時間後の時点Ｔ３に
て、アドレス・カウンタ２０は、パルス信号Ｃを計数し
て、アドレスを１とする。よって、遅延回路１４の遅延
時間は、メモリ２６にカウンタ１８の計数値が書込まれ
た後に、アドレスを進めるように設定される。一方、カ
ウンタ２２は、時点Ｔ３にて、所定値をロードする。こ
れは、時点Ｔ２〜Ｔ３間にカウンタ１８が依然クロック
信号の計数を行っており、また、カウンタ２２が所定値
をロードするのにも時間がかかるためであり、所定値
は、時点Ｔ２からカウンタ２２のロードが終了するまで
の間に生じる基準クロック信号のクロック数により決ま
る。これにより、事象発生（パルス信号Ａの発生）毎
に、カウンタ１８が計数をするパルス数、即ち、カウン
タ１８の計数値そのものではなく、パルス信号Ａの発生
時を基準とした計数差と、カウンタ２２の計数値が一致
する。

【００１４】次に、時点Ｔ４にてパルス信号Ａが再び発
生すると、メモリ２６は、その時点のカウンタ１８の計
数値、例えば３７をアドレス１に記憶する。時点Ｔ２及
びＴ４間にカウンタ２２がオーバーフローしていなけれ
ば、メモリ２８のアドレス１の内容は０のままである。
これは、時点Ｔ２及びＴ４間の計数において、カウンタ
１８が最大計数値以上を計数していないことを示す。な
お、メモリ２６及び２８の記憶内容を図３に示す。時点
Ｔ５において、アドレス・カウンタ２０は、計数を１つ
すすめ、アドレス信号を２とし、カウンタ２２は、所定
値をロードする。

【００１５】時点Ｔ６にて、パルス信号Ａが発生する
と、メモリ２６は、その時点のカウンタ１８の計数値、
例えば、８７をアドレス２に記憶する。一方、時点Ｔ４
及びＴ６間でカウンタ２２がオーバーフローしないの
で、メモリ２８のアドレス２の記憶内容は０のままであ
る。時点Ｔ７では、アドレス・カウンタ２０からのアド
レス信号が３となり、カウンタ２２が再び所定値にロー
ドされる。

【００１６】時点Ｔ６及びＴ８間が、カウンタ１８及び
２２の最大計数値とクロック周期との積以上の場合、時
点Ｔ８にて、メモリ２６はそのときのカウンタ１８の計
数値、例えば２０をアドレス３に記憶する。一方、メモ
リ２８は、時点Ｔ８以前のオーバーフローした時点で、
アドレス３に１を記憶する。以下、同様な動作を繰り返
す。

【００１７】処理回路３０は、時間間隔の測定が総て終
了した時点、又は、時間間隔の測定をしながら、メモリ
２６及び２８の内容を読み出す。そして、処理回路３０
は、次の処理を行う。すなわち、メモリ２８のアドレス
１の内容を読み取り、その内容が０であるため、時点Ｔ
２及びＴ４間にカウンタがオーバーフローしていないと
判断する。そして、メモリ２６のアドレス０及び１の記
憶内容の差（３７−０）を求め、クロック周期と乗算し
て、時点Ｔ２及びＴ４間の時間間隔を求める。同様に、
メモリ２８のアドレス２の内容から、メモリ２６のアド
レス２及び１の内容の差が有効であるかを判断し、有効
ならば、その差を求めて、時点Ｔ４及びＴ６の時間差を
求める。アドレス３のように、メモリ２８の記憶内容が
１の場合、メモリ２６のアドレス２及び３を書込む間に
オーバーフローが発生したため、これらアドレスの内容
の差は無効で、時点Ｔ６及びＴ８の時間差に対応しない
と判断する。これら有効及び無効、有効の際の時間差
は、処理手段３０が出力装置に表示したり、印刷したり
する。また、これら測定結果を別の利用回路に伝送して
もよい。

【００１８】メモリ２８の記憶内容が０で、オーバーフ
ローがないことを示している場合に、メモリ２６の記憶
内容の差が負の値になった場合は、カウンタ１８の計数
値が最大値からゼロに１回だけ戻ったことを考慮すれ
ば、簡単に差が求まる。

【００１９】上述は、本発明の好適な実施例について説
明したが、本発明の要旨を逸脱することなく、種々の変
更及び変形が可能である。例えば、遅延回路１２及びゲ
ート１６を除去してもよい。その場合、アドレス０にお
いて、メモリ２６の記憶内容が０にならないが、アドレ
ス１の記憶内容との差を求めるのに問題はない。

【００２０】

【発明の効果】上述の如く本発明の時間測定装置によれ
ば、カウンタのオーバーフローに関係なく連続的に、且
つ時間間隔の各々をカウンタの最大計数値の範囲内で測
定できる。また、回路の接続関係も簡単にできる。

【図面の簡単な説明】

【図１】本発明の好適な実施例のブロック図である。

【図２】本発明の動作を説明するタイミング図である。

【図３】本発明に用いるメモリの記憶内容を示す図であ
る。

【符号の説明】

１８第１カウンタ２０アドレス発生手段２２第２カウンタ２６第１記憶手段２８第２記憶手段３０処理手段

Claims

【特許請求の範囲】

【請求項１】基準クロック信号を循環的に計数する第
１カウンタと、測定時点毎に上記第１カウンタの計数値を記憶する第１
記憶手段と、上記測定時点付近毎に所定値にリセットされ、上記基準
クロック信号を計数すし、最大計数値が上記第１カウン
タと同じ第２カウンタと、上記測定時点の各間隔期間中に上記第２カウンタがオー
バーフローしたか否かを記憶する第２記憶手段と、上記第１及び第２記憶手段の記憶内容に応じて、上記測
定時点の各時間間隔を求める処理手段とを具えた時間測
定装置。
【請求項２】上記測定時点付近毎に変化するアドレス
信号を発生し、上記第１及び第２記憶手段のアドレスを
制御するアドレス発生手段を更に具えたことを特徴とす
る請求項１の時間測定装置。
【請求項３】上記処理手段は、上記第２記憶手段の記
憶内容がオーバーフローを表すとき、対応する第１記憶
手段の記憶内容を無効とすることを特徴とする請求項２
の時間測定装置。