JPH08139570A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JPH08139570A JPH08139570A JP6271175A JP27117594A JPH08139570A JP H08139570 A JPH08139570 A JP H08139570A JP 6271175 A JP6271175 A JP 6271175A JP 27117594 A JP27117594 A JP 27117594A JP H08139570 A JPH08139570 A JP H08139570A
- Authority
- JP
- Japan
- Prior art keywords
- sampling frequency
- pitch
- signal
- frequency
- original
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【構成】 入力ディジタル信号のサンプリング周波数Ｆ
Ｓ1 を内部サンプリング周波数ＦＳ2 に合わせるサンプ
リングレートコンバータ１と、入力ディジタル信号のサ
ンプリング周波数ＦＳ1 を検知するサンプリング周波数
検知器２と、入力ディジタル信号の本来のサンプリング
周波数ＦＳ2 とサンプリング周波数ＦＳ1との周波数差
を求めるＣＰＵ４と、このＣＰＵ４からのコントロール
信号に基づいて、サンプリングレート変換後のディジタ
ル信号のピッチをシフトするピッチシフタ３とを有す
る。 【効果】 本来のサンプリング周波数よりも若干ずれた
サンプリング周波数となっている入力ディジタル信号を
受け取った場合に、本来のサンプリング周波数の信号に
戻すことができると共にピッチも本来のピッチに戻すこ
とができる。
Ｓ1 を内部サンプリング周波数ＦＳ2 に合わせるサンプ
リングレートコンバータ１と、入力ディジタル信号のサ
ンプリング周波数ＦＳ1 を検知するサンプリング周波数
検知器２と、入力ディジタル信号の本来のサンプリング
周波数ＦＳ2 とサンプリング周波数ＦＳ1との周波数差
を求めるＣＰＵ４と、このＣＰＵ４からのコントロール
信号に基づいて、サンプリングレート変換後のディジタ
ル信号のピッチをシフトするピッチシフタ３とを有す
る。 【効果】 本来のサンプリング周波数よりも若干ずれた
サンプリング周波数となっている入力ディジタル信号を
受け取った場合に、本来のサンプリング周波数の信号に
戻すことができると共にピッチも本来のピッチに戻すこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、入力ディジタル信号の
サンプリング周波数を内部サンプリング周波数に合わせ
るディジタル信号処理装置に関する。
サンプリング周波数を内部サンプリング周波数に合わせ
るディジタル信号処理装置に関する。
【０００２】
【従来の技術】従来より、所定のサンプリング周波数の
ディジタル信号に対して信号処理を施すようなディジタ
ル信号処理装置において、例えば当該装置内部で使用す
るサンプリング周波数と異なったサンプリング周波数で
処理された信号が入力されたような場合には、サンプリ
ングレートコンバータを用いてサンプリング周波数を変
換するしか、この入力信号を当該装置内部に取り込む手
立てはない。
ディジタル信号に対して信号処理を施すようなディジタ
ル信号処理装置において、例えば当該装置内部で使用す
るサンプリング周波数と異なったサンプリング周波数で
処理された信号が入力されたような場合には、サンプリ
ングレートコンバータを用いてサンプリング周波数を変
換するしか、この入力信号を当該装置内部に取り込む手
立てはない。
【０００３】このようなサンプリング周波数を変換する
構成は、簡略化して図６のように表すことができる。こ
こで、例えばコンパクトディスク（ＣＤ）のような４
４．１ｋＨｚのサンプリング周波数ＦＳ44.1でサンプリ
ングされた信号を、４８ｋＨｚのサンプリング周波数Ｆ
Ｓ48のディジタルテープレコーダ（ＤＡＴ）でテープに
記録するような場合を想定する。すなわちＣＤからの再
生信号は、当該ＣＤに記録されたときのサンプリング周
波数ＦＳ44.1の信号となっているので、この信号をＤＡ
Ｔにて記録する場合には、このＣＤからの再生信号のサ
ンプリング周波数ＦＳ44.1をＤＡＴ用のサンプリング周
波数ＦＳ48に変換しなければならない。
構成は、簡略化して図６のように表すことができる。こ
こで、例えばコンパクトディスク（ＣＤ）のような４
４．１ｋＨｚのサンプリング周波数ＦＳ44.1でサンプリ
ングされた信号を、４８ｋＨｚのサンプリング周波数Ｆ
Ｓ48のディジタルテープレコーダ（ＤＡＴ）でテープに
記録するような場合を想定する。すなわちＣＤからの再
生信号は、当該ＣＤに記録されたときのサンプリング周
波数ＦＳ44.1の信号となっているので、この信号をＤＡ
Ｔにて記録する場合には、このＣＤからの再生信号のサ
ンプリング周波数ＦＳ44.1をＤＡＴ用のサンプリング周
波数ＦＳ48に変換しなければならない。
【０００４】すなわちこの図６において、入力端子１０
０には上記ＣＤから再生されたサンプリング周波数ＦＳ
44.1の入力信号が供給され、この入力信号がサンプリン
グレートコンバータ１０１に送られる。また、当該サン
プリングレートコンバータ１０１には、上記ＤＡＴにお
けるサンプリング周波数ＦＳ48に対応する内部周波数信
号が端子１０３を介して供給されている。当該サンプリ
ングレートコンバータ１０１では、上記サンプリング周
波数ＦＳ44.1の入力信号をオーバーサンプリング処理
し、次にデータ補間処理によって必要なデータを補間
し、その後、上記内部周波数信号に基づいてダウンサン
プリング処理することで上記サンプリング周波数ＦＳ48
の信号に変換する。このサンプリング周波数変換後の信
号が端子１０２を介してＤＡＴに送られることになる。
０には上記ＣＤから再生されたサンプリング周波数ＦＳ
44.1の入力信号が供給され、この入力信号がサンプリン
グレートコンバータ１０１に送られる。また、当該サン
プリングレートコンバータ１０１には、上記ＤＡＴにお
けるサンプリング周波数ＦＳ48に対応する内部周波数信
号が端子１０３を介して供給されている。当該サンプリ
ングレートコンバータ１０１では、上記サンプリング周
波数ＦＳ44.1の入力信号をオーバーサンプリング処理
し、次にデータ補間処理によって必要なデータを補間
し、その後、上記内部周波数信号に基づいてダウンサン
プリング処理することで上記サンプリング周波数ＦＳ48
の信号に変換する。このサンプリング周波数変換後の信
号が端子１０２を介してＤＡＴに送られることになる。
【０００５】このようにサンプリング周波数変換を行う
ことで、上記ＣＤから再生された信号をＤＡＴによって
テープに記録しても、ＣＤに記録された時の本来のピッ
チ（音程）は保たれることになる。
ことで、上記ＣＤから再生された信号をＤＡＴによって
テープに記録しても、ＣＤに記録された時の本来のピッ
チ（音程）は保たれることになる。
【０００６】
【発明が解決しようとする課題】ところで、例えば、Ｄ
ＡＴにおいてテープ走行速度が所定の速度から若干ずれ
ているような場合（例えば、若干の早回し、遅回しされ
ている場合）を想定すると、当然ながらデータの転送レ
ートも所定のレートから若干外れてしまう。このＤＡＴ
から出力された信号を外部の機器（例えば他のＤＡＴ
等）に入力すると、この外部の機器では、サンプリング
周波数がずれているように判断されてしまう。
ＡＴにおいてテープ走行速度が所定の速度から若干ずれ
ているような場合（例えば、若干の早回し、遅回しされ
ている場合）を想定すると、当然ながらデータの転送レ
ートも所定のレートから若干外れてしまう。このＤＡＴ
から出力された信号を外部の機器（例えば他のＤＡＴ
等）に入力すると、この外部の機器では、サンプリング
周波数がずれているように判断されてしまう。
【０００７】これを単にサンプリングレートコンバータ
を用いてサンプリング周波数を合わせるように変換する
と、ＤＡＴで本来記録されたピッチから音程がずれてし
まうことになる。これは即ちアナログのテープレコーダ
を早回し、若しくは遅回しした場合と同じようになる。
を用いてサンプリング周波数を合わせるように変換する
と、ＤＡＴで本来記録されたピッチから音程がずれてし
まうことになる。これは即ちアナログのテープレコーダ
を早回し、若しくは遅回しした場合と同じようになる。
【０００８】このような例として、コマーシャルの音楽
で３０秒以内に収めなければならない場合において、そ
の音楽をレコーディングしたら３０秒を若干オーバーし
て例えば３１秒になってしまったとき、これを３０秒以
内に収めるためにテープレコーダを若干早回しで再生し
たとする。
で３０秒以内に収めなければならない場合において、そ
の音楽をレコーディングしたら３０秒を若干オーバーし
て例えば３１秒になってしまったとき、これを３０秒以
内に収めるためにテープレコーダを若干早回しで再生し
たとする。
【０００９】この若干の早回し再生された信号を、外部
の機器で受け取った場合、当該外部の機器は、音楽をレ
コーディングした時の本来のサンプリング周波数で動作
しているので、例えば前述したようなサンプリングレー
トコンバータを用いてサンプリング周波数を変換して取
り込む事になる。この場合、当然、３１秒かかって記録
した信号を３０秒で再生したため、ピッチ（音程）は本
来のものよりも高くなってしまっている。
の機器で受け取った場合、当該外部の機器は、音楽をレ
コーディングした時の本来のサンプリング周波数で動作
しているので、例えば前述したようなサンプリングレー
トコンバータを用いてサンプリング周波数を変換して取
り込む事になる。この場合、当然、３１秒かかって記録
した信号を３０秒で再生したため、ピッチ（音程）は本
来のものよりも高くなってしまっている。
【００１０】そこで、本発明は、上述のような実情に鑑
みて提案されたものであり、本来のサンプリング周波数
よりも若干ずれたサンプリング周波数の入力信号を受け
取った場合に、本来のサンプリング周波数に戻すことが
できると共にピッチも本来のものに戻すことができるデ
ィジタル信号処理装置を提供することを目的とするもの
である。
みて提案されたものであり、本来のサンプリング周波数
よりも若干ずれたサンプリング周波数の入力信号を受け
取った場合に、本来のサンプリング周波数に戻すことが
できると共にピッチも本来のものに戻すことができるデ
ィジタル信号処理装置を提供することを目的とするもの
である。
【００１１】
【課題を解決するための手段】本発明のディジタル信号
処理装置は上述した目的を達成するために提案されたも
のであり、入力ディジタル信号のサンプリング周波数を
内部サンプリング周波数に合わせるサンプリング周波数
変換手段と、入力ディジタル信号のサンプリング周波数
を検知するサンプリング周波数検知手段と、入力ディジ
タル信号の本来のサンプリング周波数と上記サンプリン
グ周波数検知手段が検知したサンプリング周波数との周
波数差を求める周波数差計算手段と、上記周波数差に基
づいて上記サンプリング周波数変換手段の出力ディジタ
ル信号のピッチをシフトするピッチシフト手段とを有す
ることを特徴とする。
処理装置は上述した目的を達成するために提案されたも
のであり、入力ディジタル信号のサンプリング周波数を
内部サンプリング周波数に合わせるサンプリング周波数
変換手段と、入力ディジタル信号のサンプリング周波数
を検知するサンプリング周波数検知手段と、入力ディジ
タル信号の本来のサンプリング周波数と上記サンプリン
グ周波数検知手段が検知したサンプリング周波数との周
波数差を求める周波数差計算手段と、上記周波数差に基
づいて上記サンプリング周波数変換手段の出力ディジタ
ル信号のピッチをシフトするピッチシフト手段とを有す
ることを特徴とする。
【００１２】
【作用】本来、同じ周波数であるべき入力ディジタル信
号の本来のサンプリング周波数と実際に供給された入力
ディジタル信号のサンプリング周波数とが異なるときに
は、入力ディジタル信号のピッチが本来のピッチから外
れている。本発明によれば、入力ディジタル信号のサン
プリング周波数を内部サンプリング周波数に合わせると
共に、本来のサンプリング周波数と実際のサンプリング
周波数との周波数差に基づいて入力ディジタル信号のピ
ッチをシフトする。
号の本来のサンプリング周波数と実際に供給された入力
ディジタル信号のサンプリング周波数とが異なるときに
は、入力ディジタル信号のピッチが本来のピッチから外
れている。本発明によれば、入力ディジタル信号のサン
プリング周波数を内部サンプリング周波数に合わせると
共に、本来のサンプリング周波数と実際のサンプリング
周波数との周波数差に基づいて入力ディジタル信号のピ
ッチをシフトする。
【００１３】
【実施例】以下、図面を参照し、本発明の実施例につい
て詳述する。
て詳述する。
【００１４】図１には本発明のディジタル信号処理装置
の要部構成を示す。
の要部構成を示す。
【００１５】本発明実施例のディジタル信号処理装置
は、図１に示すように、入力ディジタル信号のサンプリ
ング周波数ＦＳ1 を内部サンプリング周波数ＦＳ2 に合
わせるサンプリング周波数変換手段であるサンプリング
レートコンバータ１と、入力ディジタル信号のサンプリ
ング周波数ＦＳ1 を検知するサンプリング周波数検知器
２と、入力ディジタル信号の本来のサンプリング周波数
ＦＳ2 と上記サンプリング周波数検知器２が検知したサ
ンプリング周波数ＦＳ1 との周波数差を求めるＣＰＵ４
と、このＣＰＵ４が求めた周波数差に応じたコントロー
ル信号に基づいて、上記サンプリングレートコンバータ
１の出力ディジタル信号のピッチをシフトするピッチシ
フタ３とを有する。
は、図１に示すように、入力ディジタル信号のサンプリ
ング周波数ＦＳ1 を内部サンプリング周波数ＦＳ2 に合
わせるサンプリング周波数変換手段であるサンプリング
レートコンバータ１と、入力ディジタル信号のサンプリ
ング周波数ＦＳ1 を検知するサンプリング周波数検知器
２と、入力ディジタル信号の本来のサンプリング周波数
ＦＳ2 と上記サンプリング周波数検知器２が検知したサ
ンプリング周波数ＦＳ1 との周波数差を求めるＣＰＵ４
と、このＣＰＵ４が求めた周波数差に応じたコントロー
ル信号に基づいて、上記サンプリングレートコンバータ
１の出力ディジタル信号のピッチをシフトするピッチシ
フタ３とを有する。
【００１６】ここで、本実施例のディジタル信号処理装
置は、例えばディジタルオーディオテープレコーダ（Ｄ
ＡＴ）から再生されたディジタル信号が供給されるもの
であって、入力端子１０に供給された信号のサンプリン
グ周波数が、本来磁気テープに記録されたときのサンプ
リング周波数と異なっている場合に、本来のサンプリン
グ周波数に合わせる処理を行うようにしている。
置は、例えばディジタルオーディオテープレコーダ（Ｄ
ＡＴ）から再生されたディジタル信号が供給されるもの
であって、入力端子１０に供給された信号のサンプリン
グ周波数が、本来磁気テープに記録されたときのサンプ
リング周波数と異なっている場合に、本来のサンプリン
グ周波数に合わせる処理を行うようにしている。
【００１７】この図１において、入力端子１０には、入
力信号として、本実施例装置の前段の例えばＤＡＴが前
述したように早回し或いは遅回しされたことにより、本
来の所定のレートから若干外れた転送レートのディジタ
ルオーディオデータが供給されている。すなわち、入力
端子１０には、記録時の本来のサンプリング周波数ＦＳ
2 とは若干ずれたサンプリング周波数ＦＳ1 でサンプリ
ングされたものと等価のディジタルオーディオデータが
供給されている。
力信号として、本実施例装置の前段の例えばＤＡＴが前
述したように早回し或いは遅回しされたことにより、本
来の所定のレートから若干外れた転送レートのディジタ
ルオーディオデータが供給されている。すなわち、入力
端子１０には、記録時の本来のサンプリング周波数ＦＳ
2 とは若干ずれたサンプリング周波数ＦＳ1 でサンプリ
ングされたものと等価のディジタルオーディオデータが
供給されている。
【００１８】当該サンプリング周波数ＦＳ1 の入力信号
は、サンプリングレートコンバータ１に送られる。当該
コンバータ１は、端子１２を介して供給される装置内部
のサンプリング周波数ＦＳ2 （すなわち上記本来のサン
プリング周波数と同じ周波数）を用いて、上記入力信号
のサンプリング周波数ＦＳ1 を本来のサンプリング周波
数ＦＳ2 に変換する。このサンプリングレートコンバー
タ１からの変換後の信号は後述するピッチシフタ３に送
られる。
は、サンプリングレートコンバータ１に送られる。当該
コンバータ１は、端子１２を介して供給される装置内部
のサンプリング周波数ＦＳ2 （すなわち上記本来のサン
プリング周波数と同じ周波数）を用いて、上記入力信号
のサンプリング周波数ＦＳ1 を本来のサンプリング周波
数ＦＳ2 に変換する。このサンプリングレートコンバー
タ１からの変換後の信号は後述するピッチシフタ３に送
られる。
【００１９】ここで、具体的に数字を示して上記サンプ
リングレートコンバータ１による変換処理について説明
する。例えば、入力端子１０に供給されるディジタルオ
ーディオ信号を生成する前段のＤＡＴにおける本来のサ
ンプリング周波数は４８ｋＨｚであり、本実施例装置の
後段のＤＡＴにおけるサンプリング周波数（装置内部の
サンプリング周波数）も４８ｋＨｚであるとする。しか
し、例えば前述したように、本来３１秒であった音楽を
３０秒以内に収めるような操作が行われているとする
と、上記入力端子１０に供給される入力信号は、サンプ
リング周波数が４８×（３１／３０）ｋＨｚ（＝４９．
６ｋＨｚ）の信号と等価のものとなっている。すなわ
ち、入力ディジタルオーディオ信号は、本来記録された
ときよりも３１／３０（１．０３３３３・・・、約３
％）だけ、ピッチが高い信号となっている。上記サンプ
リングレートコンバータ１は、当該ピッチが約３％だけ
高くなっている入力ディジタルオーディオ信号を、本来
のサンプリング周波数４８ｋＨｚの信号に変換すること
になるが、このときは、サンプリング周波数が変換され
るだけなので、以前として、ピッチは３１／３０だけ高
くなっている。
リングレートコンバータ１による変換処理について説明
する。例えば、入力端子１０に供給されるディジタルオ
ーディオ信号を生成する前段のＤＡＴにおける本来のサ
ンプリング周波数は４８ｋＨｚであり、本実施例装置の
後段のＤＡＴにおけるサンプリング周波数（装置内部の
サンプリング周波数）も４８ｋＨｚであるとする。しか
し、例えば前述したように、本来３１秒であった音楽を
３０秒以内に収めるような操作が行われているとする
と、上記入力端子１０に供給される入力信号は、サンプ
リング周波数が４８×（３１／３０）ｋＨｚ（＝４９．
６ｋＨｚ）の信号と等価のものとなっている。すなわ
ち、入力ディジタルオーディオ信号は、本来記録された
ときよりも３１／３０（１．０３３３３・・・、約３
％）だけ、ピッチが高い信号となっている。上記サンプ
リングレートコンバータ１は、当該ピッチが約３％だけ
高くなっている入力ディジタルオーディオ信号を、本来
のサンプリング周波数４８ｋＨｚの信号に変換すること
になるが、このときは、サンプリング周波数が変換され
るだけなので、以前として、ピッチは３１／３０だけ高
くなっている。
【００２０】このようなことから、本実施例装置は、以
下の構成を有している。
下の構成を有している。
【００２１】すなわち、上記入力端子１０を介した入力
信号は、上記サンプリングレートコンバータ１と共にサ
ンプリング周波数検知器２にも送られる。ここで、本実
施例では、上記入力ディジタルオーディオ信号のフォー
マットとして、例えばＡＥＳ／ＥＢＵ規格によるフォー
マットが用いられている。上記ＡＥＳはオーディオ技術
協会（Audio Engineering Society ）の、ＥＢＵはヨー
ロッパ放送連合（European Broadcasting Union ）のそ
れぞれ略称である。このディジタルオーディオ信号のサ
ブフレームのフォーマットは図２に示すように、１サブ
フレーム（１サンプル）が３２ビットのビット信号から
なり、それぞれ４ビットの同期信号（又はプリアンブ
ル）、４ビットの補助データ、２０ビットのディジタル
オーディオサンプルデータ及びそれぞれ１ビットのオー
ディオサンプルバリディティ（Ｖ）、ユーザビットデー
タ（Ｕ）、オーディオチャンネルステイタス（Ｃ）、サ
ブフレームパリティ（Ｐ）から構成されている。そして
このサブフレーム（サンプル）が１９２個集まって、１
ブロックが構成されている。このようなフォーマットの
入力ディジタルオーディオ信号が供給されるサンプリン
グ周波数検出器２は、後段のＣＰＵ（中央処理装置）４
の制御に基づいて、上記フォーマットの４ビットの補助
データ中に含まれるサンプリング周波数情報、すなわち
入力信号の本来のサンプリング周波数を示すＳＦ情報を
抜き出し、このＳＦ情報（本来の周波数４８ｋＨｚを示
す情報）と、現在の入力信号の周波数情報（前記４９．
６ｋＨｚの周波数ＦＳ1 を示す情報）とを、上記ＣＰＵ
４に送る。
信号は、上記サンプリングレートコンバータ１と共にサ
ンプリング周波数検知器２にも送られる。ここで、本実
施例では、上記入力ディジタルオーディオ信号のフォー
マットとして、例えばＡＥＳ／ＥＢＵ規格によるフォー
マットが用いられている。上記ＡＥＳはオーディオ技術
協会（Audio Engineering Society ）の、ＥＢＵはヨー
ロッパ放送連合（European Broadcasting Union ）のそ
れぞれ略称である。このディジタルオーディオ信号のサ
ブフレームのフォーマットは図２に示すように、１サブ
フレーム（１サンプル）が３２ビットのビット信号から
なり、それぞれ４ビットの同期信号（又はプリアンブ
ル）、４ビットの補助データ、２０ビットのディジタル
オーディオサンプルデータ及びそれぞれ１ビットのオー
ディオサンプルバリディティ（Ｖ）、ユーザビットデー
タ（Ｕ）、オーディオチャンネルステイタス（Ｃ）、サ
ブフレームパリティ（Ｐ）から構成されている。そして
このサブフレーム（サンプル）が１９２個集まって、１
ブロックが構成されている。このようなフォーマットの
入力ディジタルオーディオ信号が供給されるサンプリン
グ周波数検出器２は、後段のＣＰＵ（中央処理装置）４
の制御に基づいて、上記フォーマットの４ビットの補助
データ中に含まれるサンプリング周波数情報、すなわち
入力信号の本来のサンプリング周波数を示すＳＦ情報を
抜き出し、このＳＦ情報（本来の周波数４８ｋＨｚを示
す情報）と、現在の入力信号の周波数情報（前記４９．
６ｋＨｚの周波数ＦＳ1 を示す情報）とを、上記ＣＰＵ
４に送る。
【００２２】当該ＣＰＵ４には、端子１２を介した装置
内部のサンプリング周波数ＦＳ2 （４８ｋＨｚ）の信号
も供給されており、当該ＣＰＵ４では、上記サンプリン
グ周波数検知器２からのＦＳ情報のうち上記現在の入力
信号のサンプリング周波数と、本来のサンプリング周波
数に等価である上記装置内部のサンプリング周波数とか
ら、現在の入力信号の周波数（４９．６ｋＨｚ）と本来
の周波数（４８ｋＨｚ）の比（４８／４９．６＝４８／
（４８×（３１／３０））＝３０／３１）、すなわちサ
ンプリングレートコンバータ１による変換後の信号にお
けるピッチのずれ量が計算され、この計算結果に基づく
コントロール信号がピッチシフタ３に送られる。
内部のサンプリング周波数ＦＳ2 （４８ｋＨｚ）の信号
も供給されており、当該ＣＰＵ４では、上記サンプリン
グ周波数検知器２からのＦＳ情報のうち上記現在の入力
信号のサンプリング周波数と、本来のサンプリング周波
数に等価である上記装置内部のサンプリング周波数とか
ら、現在の入力信号の周波数（４９．６ｋＨｚ）と本来
の周波数（４８ｋＨｚ）の比（４８／４９．６＝４８／
（４８×（３１／３０））＝３０／３１）、すなわちサ
ンプリングレートコンバータ１による変換後の信号にお
けるピッチのずれ量が計算され、この計算結果に基づく
コントロール信号がピッチシフタ３に送られる。
【００２３】ピッチシフタ３は、上記コントロール信号
に基づいて、サンプリングレートコンバータ１から供給
されたピッチがずれた信号のピッチをシフトする処理を
行う。すなわち、上記コントロール信号はどれだけピッ
チを変化させれば本来のピッチになるかを示す信号であ
り、このコントロール信号に基づいてピッチシフタ３が
ピッチシフト処理を行うことで、当該ピッチシフタ３か
ら出力される信号は本来のピッチに変換された信号とな
る。この出力信号が端子１１から後段の構成（ＤＡＴの
主要部）に送られるようになる。
に基づいて、サンプリングレートコンバータ１から供給
されたピッチがずれた信号のピッチをシフトする処理を
行う。すなわち、上記コントロール信号はどれだけピッ
チを変化させれば本来のピッチになるかを示す信号であ
り、このコントロール信号に基づいてピッチシフタ３が
ピッチシフト処理を行うことで、当該ピッチシフタ３か
ら出力される信号は本来のピッチに変換された信号とな
る。この出力信号が端子１１から後段の構成（ＤＡＴの
主要部）に送られるようになる。
【００２４】次に、図１の各構成要素について以下詳細
に説明する。
に説明する。
【００２５】先ず、サンプリングレートコンバータ１
は、具体的には例えば図３に示すように構成されるもの
である。
は、具体的には例えば図３に示すように構成されるもの
である。
【００２６】この図３において、入力端子２１には図１
の入力端子１０からの信号が供給され、この入力信号が
オーバーサンプリング回路２３及びＰＬＬ（phase lock
ed loop)回路２２に送られる。上記ＰＬＬ回路２２は入
力信号からクロックが形成され、上記オーバーサンプリ
ング回路２３は上記ＰＬＬ回路２２からのクロックに基
づいて、上記入力信号を例えばサンプリング周波数ＦＳ
3 にてオーバーサンプリングする。このオーバーサンプ
リング回路２３からの出力信号は、データ補間回路２４
に送られ、ここで例えば直線補間等のデータ補間処理を
受けた後、ダウンサンプリング回路２５に送られる。ま
た、端子２８には図１の装置内部のサンプリング周波数
ＦＳ2 の信号が供給され、この信号からＰＬＬ回路２７
によって形成されたクロックも上記ダウンサンプリング
回路２５に送られる。当該ダウンサンプリング回路２５
では、上記ＰＬＬ回路２７からのクロックに基づいて上
記データ補間された信号をサンプリング周波数ＦＳ2 に
ダウンサンプリングする。このダウンサンプリングによ
り得られた信号が端子２６を介して図１のピッチシフタ
３に送られるようになる。
の入力端子１０からの信号が供給され、この入力信号が
オーバーサンプリング回路２３及びＰＬＬ（phase lock
ed loop)回路２２に送られる。上記ＰＬＬ回路２２は入
力信号からクロックが形成され、上記オーバーサンプリ
ング回路２３は上記ＰＬＬ回路２２からのクロックに基
づいて、上記入力信号を例えばサンプリング周波数ＦＳ
3 にてオーバーサンプリングする。このオーバーサンプ
リング回路２３からの出力信号は、データ補間回路２４
に送られ、ここで例えば直線補間等のデータ補間処理を
受けた後、ダウンサンプリング回路２５に送られる。ま
た、端子２８には図１の装置内部のサンプリング周波数
ＦＳ2 の信号が供給され、この信号からＰＬＬ回路２７
によって形成されたクロックも上記ダウンサンプリング
回路２５に送られる。当該ダウンサンプリング回路２５
では、上記ＰＬＬ回路２７からのクロックに基づいて上
記データ補間された信号をサンプリング周波数ＦＳ2 に
ダウンサンプリングする。このダウンサンプリングによ
り得られた信号が端子２６を介して図１のピッチシフタ
３に送られるようになる。
【００２７】次に、図１のサンプリング周波数検知器２
とＣＰＵ４は、具体的には例えば図４に示すように構成
されるものである。
とＣＰＵ４は、具体的には例えば図４に示すように構成
されるものである。
【００２８】この図４において、入力端子３１には図１
の入力端子１０からの前記図２のフォーマットの入力信
号が供給される。この入力信号は、デコーダ３４及びカ
ウンタ３２に送られる。カウンタ３２はＣＰＵ４からの
制御データ及びアドレスに基づいて前記図２のサブフォ
ーマットを所定数（１９２個）カウントしてレジスタ３
３に蓄え、デコーダ３４はＣＰＵ４からの制御データ及
びアドレス及びカウンタ３２のカウントに基づいて前記
図２のフォーマットの補助データを抜き出してレジスタ
３５に蓄える。上記補助データはＣＰＵ４に送られ、当
該ＣＰＵ４において上記補助データから本来のサンプリ
ング周波数を求め、さらに現在の入力信号の周波数情報
も求め、これらに基づいて前記コントロール信号を形成
する。このコントロール信号が端子３７を介して図１の
ピッチシフタ３に送られる。
の入力端子１０からの前記図２のフォーマットの入力信
号が供給される。この入力信号は、デコーダ３４及びカ
ウンタ３２に送られる。カウンタ３２はＣＰＵ４からの
制御データ及びアドレスに基づいて前記図２のサブフォ
ーマットを所定数（１９２個）カウントしてレジスタ３
３に蓄え、デコーダ３４はＣＰＵ４からの制御データ及
びアドレス及びカウンタ３２のカウントに基づいて前記
図２のフォーマットの補助データを抜き出してレジスタ
３５に蓄える。上記補助データはＣＰＵ４に送られ、当
該ＣＰＵ４において上記補助データから本来のサンプリ
ング周波数を求め、さらに現在の入力信号の周波数情報
も求め、これらに基づいて前記コントロール信号を形成
する。このコントロール信号が端子３７を介して図１の
ピッチシフタ３に送られる。
【００２９】次に、図１のピッチシフタ３は、具体的に
は例えば図５に示すように構成されるものである。
は例えば図５に示すように構成されるものである。
【００３０】この図５において、端子４０には上記サン
プリングレートコンバータ１からの信号が供給され、こ
の信号がＲＡＭ（Random Access Memory) ４２に送られ
る。また、制御回路４６は、タイミングジェネレータ４
７からのタイミング信号に基づいて、上記ＲＡＭ４２に
対して、端子４０を介した信号のサンプル周期毎にデー
タが書き込まれるライトアドレスを指定すると共に、当
該ＲＡＭ４２内のデータを上記ライトアドレスに対して
相対的に移動しながら読み出すためのリードアドレスを
指定する。すなわち、上記ＲＡＭ４２空間は、上記制御
回路４６によってリング状に書き込み／読み出しが制御
されている。
プリングレートコンバータ１からの信号が供給され、こ
の信号がＲＡＭ（Random Access Memory) ４２に送られ
る。また、制御回路４６は、タイミングジェネレータ４
７からのタイミング信号に基づいて、上記ＲＡＭ４２に
対して、端子４０を介した信号のサンプル周期毎にデー
タが書き込まれるライトアドレスを指定すると共に、当
該ＲＡＭ４２内のデータを上記ライトアドレスに対して
相対的に移動しながら読み出すためのリードアドレスを
指定する。すなわち、上記ＲＡＭ４２空間は、上記制御
回路４６によってリング状に書き込み／読み出しが制御
されている。
【００３１】ここで、端子４１には上記ＣＰＵ４からの
コントロール信号が供給され、このコントロール信号が
制御回路４６に送られる。制御回路４６は、このコント
ロール信号に基づいて、ＲＡＭ４２からピッチシフトの
ために時間的に離れた位置のデータを読み出す。この当
該ＲＡＭ４２から読み出されたデータは、同じく制御回
路４６によって制御されると共にタイミングジェネレー
タ４７からのタイミング信号によって動作するクロスフ
ェード回路４３に送られる。
コントロール信号が供給され、このコントロール信号が
制御回路４６に送られる。制御回路４６は、このコント
ロール信号に基づいて、ＲＡＭ４２からピッチシフトの
ために時間的に離れた位置のデータを読み出す。この当
該ＲＡＭ４２から読み出されたデータは、同じく制御回
路４６によって制御されると共にタイミングジェネレー
タ４７からのタイミング信号によって動作するクロスフ
ェード回路４３に送られる。
【００３２】当該クロスフェード回路４３では、ピッチ
シフトのためにＲＡＭ４２から読み出された時間的に離
れた位置のデータをクロスフェードする。このクロスフ
ェードする２つのデータの距離（時間差）は、聴感上適
した範囲があり、短いとクロスフェード周期による変調
感が強くなり、長過ぎると２つのデータの時間差が聞こ
えてしまって、例えば打楽器音が二重に聞こえたり、テ
ンポが揺れてしまったりする害があるので、ここでは聴
感上不自然さの少ない適当な値に設定している。
シフトのためにＲＡＭ４２から読み出された時間的に離
れた位置のデータをクロスフェードする。このクロスフ
ェードする２つのデータの距離（時間差）は、聴感上適
した範囲があり、短いとクロスフェード周期による変調
感が強くなり、長過ぎると２つのデータの時間差が聞こ
えてしまって、例えば打楽器音が二重に聞こえたり、テ
ンポが揺れてしまったりする害があるので、ここでは聴
感上不自然さの少ない適当な値に設定している。
【００３３】当該ピッチシフタは、サンプル毎にＲＡＭ
４２のベースアドレスをデクリメントすることが基本
で、入力信号はサンプル毎に−１される物理的なライト
アドレスに書き込まれる。したがって、ライトアドレス
に対する正の値の相対値がライトデータに対する遅延時
間に対応する。この相対アドレスの傾きがピッチデータ
であり、すなわちこれはサンプル毎に相対アドレスに加
算する値である。当該相対アドレスは、実数値として必
要なピッチ精度を満たすビット長とし、その値の例えば
上位ビットが相対アドレスに、下位ビットがデータ補間
のための値になる。
４２のベースアドレスをデクリメントすることが基本
で、入力信号はサンプル毎に−１される物理的なライト
アドレスに書き込まれる。したがって、ライトアドレス
に対する正の値の相対値がライトデータに対する遅延時
間に対応する。この相対アドレスの傾きがピッチデータ
であり、すなわちこれはサンプル毎に相対アドレスに加
算する値である。当該相対アドレスは、実数値として必
要なピッチ精度を満たすビット長とし、その値の例えば
上位ビットが相対アドレスに、下位ビットがデータ補間
のための値になる。
【００３４】ここで、ピッチデータを実数アドレス表現
すれば、ピッチ比ｒｐは、 ｒｐ＝１．０−pitch data であり、セント単位で表現すると（半音が１００セン
ト）、 Pitch Ratio[cent]＝1200 log2(rp) ＝1200 (log(1.0-p
itch data)/log(2) となる。小数点以下のアドレスが例えば１２ビットなの
でピッチのレゾリューションは、１オクターブ下げた場
合で、 1200 log2(0.5 ＋２-1 2/0.5)≒0.845 [cent] であり、要求仕様を満たしている。
すれば、ピッチ比ｒｐは、 ｒｐ＝１．０−pitch data であり、セント単位で表現すると（半音が１００セン
ト）、 Pitch Ratio[cent]＝1200 log2(rp) ＝1200 (log(1.0-p
itch data)/log(2) となる。小数点以下のアドレスが例えば１２ビットなの
でピッチのレゾリューションは、１オクターブ下げた場
合で、 1200 log2(0.5 ＋２-1 2/0.5)≒0.845 [cent] であり、要求仕様を満たしている。
【００３５】要求するピッチ比からピッチデータは下式
で表される。
で表される。
【００３６】pitch data＝１−２Pitch Ratio/1200 次に、上記クロスフェード回路４３におけるクロスフェ
ード関数値は、上記相対アドレスから生成する。２つの
信号がクロスフェードによって同時に存在するので、出
力は打ち消したり強め合ったりする。なお、２つの信号
が無相関である場合は二乗平均で求める。
ード関数値は、上記相対アドレスから生成する。２つの
信号がクロスフェードによって同時に存在するので、出
力は打ち消したり強め合ったりする。なお、２つの信号
が無相関である場合は二乗平均で求める。
【００３７】上記クロスフェード回路４３の出力は、タ
イミングジェネレータ４７のタイミングで動作するデー
タ補間回路４４に送られる。当該データ補間回路４４
は、例えば最も簡易な１次直線補間を行う。ここで、離
散サンプル点間の任意の位置での真値は、データ列をア
ナログ的に見た場合において、サンプリング周波数ＦＳ
／２以上の周波数（正確には等価的な再サンプリング周
波数の１／２）を完全に抑止するフィルタ処理を行うこ
とで得られる。このデータ補間回路４４は、サンプリン
グレートコンバータ１に用いられるデータ補間回路２４
と本質的な部分では同じものである。なお、このピッチ
シフタ３のクオリティは、クロスフェード関数、２デー
タ時間差などの部分の影響の方が大きく、またピッチ変
換によるスペクトル分布の変化による聴感上の影響もあ
るため、上記１次直線補間を採用している。上記データ
補間回路４４の出力が端子４５を介して図１の出力端子
１１に送られるようになる。
イミングジェネレータ４７のタイミングで動作するデー
タ補間回路４４に送られる。当該データ補間回路４４
は、例えば最も簡易な１次直線補間を行う。ここで、離
散サンプル点間の任意の位置での真値は、データ列をア
ナログ的に見た場合において、サンプリング周波数ＦＳ
／２以上の周波数（正確には等価的な再サンプリング周
波数の１／２）を完全に抑止するフィルタ処理を行うこ
とで得られる。このデータ補間回路４４は、サンプリン
グレートコンバータ１に用いられるデータ補間回路２４
と本質的な部分では同じものである。なお、このピッチ
シフタ３のクオリティは、クロスフェード関数、２デー
タ時間差などの部分の影響の方が大きく、またピッチ変
換によるスペクトル分布の変化による聴感上の影響もあ
るため、上記１次直線補間を採用している。上記データ
補間回路４４の出力が端子４５を介して図１の出力端子
１１に送られるようになる。
【００３８】
【発明の効果】上述のように、本来、同じ周波数である
べき入力ディジタル信号の本来のサンプリング周波数と
実際に供給された入力ディジタル信号のサンプリング周
波数とが異なるときには、入力ディジタル信号のピッチ
が本来のピッチから外れている。本発明においては、入
力ディジタル信号のサンプリング周波数を内部サンプリ
ング周波数に合わせると共に、本来のサンプリング周波
数と実際のサンプリング周波数との周波数差に基づいて
入力ディジタル信号のピッチをシフトすることで、本来
のサンプリング周波数よりも若干ずれたサンプリング周
波数となっている入力ディジタル信号を受け取った場合
に、本来のサンプリング周波数の信号に戻すことができ
ると共にピッチも本来のピッチに戻すことが可能とな
る。
べき入力ディジタル信号の本来のサンプリング周波数と
実際に供給された入力ディジタル信号のサンプリング周
波数とが異なるときには、入力ディジタル信号のピッチ
が本来のピッチから外れている。本発明においては、入
力ディジタル信号のサンプリング周波数を内部サンプリ
ング周波数に合わせると共に、本来のサンプリング周波
数と実際のサンプリング周波数との周波数差に基づいて
入力ディジタル信号のピッチをシフトすることで、本来
のサンプリング周波数よりも若干ずれたサンプリング周
波数となっている入力ディジタル信号を受け取った場合
に、本来のサンプリング周波数の信号に戻すことができ
ると共にピッチも本来のピッチに戻すことが可能とな
る。
【図１】本発明実施例のディジタル信号処理装置の要部
構成を示すブロック回路図である。
構成を示すブロック回路図である。
【図２】入力信号のフォーマットについて説明するため
の図である。
の図である。
【図３】本発明実施例装置のサンプリングレートコンバ
ータの具体的構成を示すブロック回路図である。
ータの具体的構成を示すブロック回路図である。
【図４】本発明実施例装置のサンプリング周波数検知器
及びＣＰＵの具体的構成を示すブロック回路図である。
及びＣＰＵの具体的構成を示すブロック回路図である。
【図５】本発明実施例装置のピッチシフタの具体的構成
を示すブロック回路図である。
を示すブロック回路図である。
【図６】従来のサンプリングレートコンバータの動作説
明に用いるブロック回路図である。
明に用いるブロック回路図である。
１ サンプリングレートコンバータ ２ サンプリング周波数検知器 ３ ピッチシフタ ４ ＣＰＵ
Claims (1)
- 【請求項１】 入力ディジタル信号のサンプリング周波
数を内部サンプリング周波数に合わせるサンプリング周
波数変換手段と、 入力ディジタル信号のサンプリング周波数を検知するサ
ンプリング周波数検知手段と、 入力ディジタル信号の本来のサンプリング周波数と上記
サンプリング周波数検知手段が検知したサンプリング周
波数との周波数差を求める周波数差計算手段と、 上記周波数差に基づいて上記サンプリング周波数変換手
段の出力ディジタル信号のピッチをシフトするピッチシ
フト手段とを有することを特徴とするディジタル信号処
理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27117594A JP3591011B2 (ja) | 1994-11-04 | 1994-11-04 | ディジタル信号処理装置 |
| US08/553,092 US6028542A (en) | 1994-11-04 | 1995-11-03 | Digital signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27117594A JP3591011B2 (ja) | 1994-11-04 | 1994-11-04 | ディジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139570A true JPH08139570A (ja) | 1996-05-31 |
| JP3591011B2 JP3591011B2 (ja) | 2004-11-17 |
Family
ID=17496394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27117594A Expired - Fee Related JP3591011B2 (ja) | 1994-11-04 | 1994-11-04 | ディジタル信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6028542A (ja) |
| JP (1) | JP3591011B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001005499A (ja) * | 1999-04-23 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 音楽データ情報伝送方法および装置 |
| JP2003308098A (ja) * | 2002-03-01 | 2003-10-31 | Thomson Licensing Sa | ディジタル情報信号のエンコーディング／デコーディング方法及び装置 |
| JP2007158378A (ja) * | 2005-11-14 | 2007-06-21 | Sony Corp | 信号切換え装置及びその制御方法 |
| JP2020194139A (ja) * | 2019-05-30 | 2020-12-03 | セイコーエプソン株式会社 | 半導体装置、電子機器及び移動体 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496743B1 (en) * | 1998-04-17 | 2002-12-17 | International Business Machines Corporation | Method and apparatus for providing audio sample rate conversion within a data-processing system |
| JP4416244B2 (ja) * | 1999-12-28 | 2010-02-17 | パナソニック株式会社 | 音程変換装置 |
| DE10036703B4 (de) * | 2000-07-27 | 2005-12-29 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Korrektur eines Resamplers |
| JP3828031B2 (ja) * | 2002-03-25 | 2006-09-27 | 株式会社ルネサステクノロジ | Ｄａコンバータ |
| US7477170B2 (en) * | 2007-05-09 | 2009-01-13 | Analaog Devices, Inc. | Sample rate converter system and method |
| US7974169B1 (en) * | 2008-04-29 | 2011-07-05 | Marvell International Ltd. | Wobble channel clocking |
| CN101645273B (zh) * | 2009-07-10 | 2012-02-01 | 中国科学院声学研究所 | 一种采样率差异估计与校正系统及其处理方法 |
| US20110017048A1 (en) * | 2009-07-22 | 2011-01-27 | Richard Bos | Drop tune system |
| JP5489900B2 (ja) * | 2010-07-27 | 2014-05-14 | ヤマハ株式会社 | 音響データ通信装置 |
| US8874175B2 (en) * | 2012-11-08 | 2014-10-28 | Stmicroelectronics Asia Pacific Pte. Ltd. | Converting samples of a signal at a sample rate into samples of another signal at another sample rate |
| CN109459612B (zh) * | 2019-01-09 | 2024-07-30 | 上海艾为电子技术股份有限公司 | 数字音频信号的采样频率的检测方法及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495432A (en) * | 1994-01-03 | 1996-02-27 | Industrial Technology Research Institute | Apparatus and method for sampling rate conversion |
-
1994
- 1994-11-04 JP JP27117594A patent/JP3591011B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-03 US US08/553,092 patent/US6028542A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001005499A (ja) * | 1999-04-23 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 音楽データ情報伝送方法および装置 |
| JP2003308098A (ja) * | 2002-03-01 | 2003-10-31 | Thomson Licensing Sa | ディジタル情報信号のエンコーディング／デコーディング方法及び装置 |
| JP4588297B2 (ja) * | 2002-03-01 | 2010-11-24 | トムソン ライセンシング | ディジタル情報信号のエンコーディング／デコーディング方法及び装置 |
| JP2007158378A (ja) * | 2005-11-14 | 2007-06-21 | Sony Corp | 信号切換え装置及びその制御方法 |
| JP2020194139A (ja) * | 2019-05-30 | 2020-12-03 | セイコーエプソン株式会社 | 半導体装置、電子機器及び移動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6028542A (en) | 2000-02-22 |
| JP3591011B2 (ja) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3591011B2 (ja) | ディジタル信号処理装置 | |
| EP0155970B1 (en) | Apparatus for reproducing audio signal | |
| US4363049A (en) | Method and apparatus for editing digital signals | |
| JP3401171B2 (ja) | 音声情報処理方法、音声情報処理装置、音声情報の記録媒体への記録方法 | |
| JP2001356799A (ja) | タイム／ピッチ変換装置及びタイム／ピッチ変換方法 | |
| US6697688B1 (en) | Audio information processing system | |
| JPS642960B2 (ja) | ||
| JP2748784B2 (ja) | 波形生成装置 | |
| JP3156020B2 (ja) | 音声速度変換方法 | |
| JP2004085609A (ja) | 音声データと演奏データの同期再生を行うための装置および方法 | |
| JPH08172359A (ja) | シグマデルタ信号の処理装置 | |
| JP2824731B2 (ja) | 信号再生方法および信号記録再生方法 | |
| JP3336823B2 (ja) | 音響信号処理装置 | |
| JPH05217339A (ja) | データ再生装置 | |
| JPH09185379A (ja) | サンプリング音源装置 | |
| KR930001700B1 (ko) | 오디오 신호 재생장치 | |
| JP2558619B2 (ja) | デジタル音程シフト装置 | |
| JP3304727B2 (ja) | ディジタルデータ受信装置、送信装置及び伝送方法 | |
| JPH053676B2 (ja) | ||
| US20050238185A1 (en) | Apparatus for reproduction of compressed audio data | |
| JP2547156Y2 (ja) | 電子楽器 | |
| JPS5846036B2 (ja) | 電子楽器 | |
| JP2000305600A (ja) | 音声信号処理装置及び方法、情報媒体 | |
| JPH11501785A (ja) | ディジタル・アナログ・コンバータ | |
| JPH08167243A (ja) | デジタルオーディオシステムおよび再生装置並びに記録装置およびデジタルコピー方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |