JPH08138866A - 薄膜ｅｌ素子 - Google Patents
薄膜ｅｌ素子Info
- Publication number
- JPH08138866A JPH08138866A JP6278142A JP27814294A JPH08138866A JP H08138866 A JPH08138866 A JP H08138866A JP 6278142 A JP6278142 A JP 6278142A JP 27814294 A JP27814294 A JP 27814294A JP H08138866 A JPH08138866 A JP H08138866A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- light emitting
- zns
- emitting layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Luminescent Compositions (AREA)
Abstract
(57)【要約】
【目的】 メモリ幅を広くし、かつ累積駆動時間に対す
るメモリ幅の低下をなくす。 【構成】 透光性基板２上に透明電極３、第１絶縁層
４、ＺｎＳ層５、ＥＬ発光層６、ＺｎＳ層７、第２絶縁
層８および金属電極９が積層されて薄膜ＥＬ素子１が構
成される。ＺｎＳ層５，７の総膜厚は、２００ｎｍ以上
１５００ｎｍ以下の範囲、好ましくは５００ｎｍ以上１
５００ｎｍ以下の範囲に選ばれる。したがって、印加電
圧の昇圧時と降圧時とにおける印加電圧−発光輝度特性
の曲線間の電位差であるメモリ幅が広くなり、また累積
駆動時間が長くなっても、前記メモリ幅は累積駆動を行
う前の初期状態とほぼ同じ幅に維持される。
るメモリ幅の低下をなくす。 【構成】 透光性基板２上に透明電極３、第１絶縁層
４、ＺｎＳ層５、ＥＬ発光層６、ＺｎＳ層７、第２絶縁
層８および金属電極９が積層されて薄膜ＥＬ素子１が構
成される。ＺｎＳ層５，７の総膜厚は、２００ｎｍ以上
１５００ｎｍ以下の範囲、好ましくは５００ｎｍ以上１
５００ｎｍ以下の範囲に選ばれる。したがって、印加電
圧の昇圧時と降圧時とにおける印加電圧−発光輝度特性
の曲線間の電位差であるメモリ幅が広くなり、また累積
駆動時間が長くなっても、前記メモリ幅は累積駆動を行
う前の初期状態とほぼ同じ幅に維持される。
Description
【０００１】
【産業上の利用分野】本発明は、交流電圧の印加に伴っ
てエレクトロルミネセンス発光を生ずる薄膜ＥＬ素子に
関し、特に印加電圧−発光輝度特性にヒステリシスを有
する薄膜ＥＬ素子に関する。
てエレクトロルミネセンス発光を生ずる薄膜ＥＬ素子に
関し、特に印加電圧−発光輝度特性にヒステリシスを有
する薄膜ＥＬ素子に関する。
【０００２】
【従来の技術】薄膜ＥＬ（エレクトロルミネセント）素
子は、自発光型であり、平面・薄型の表示手段として利
用できることから、ＯＡ（オフィスオートメーション）
機器などの表示手段としての適用が検討されている。ま
た、少なくともいずれか一方が透光性を有する一対の電
極間に、母材と当該母材に添加される発光中心とを含む
ＥＬ発光層が配置されて構成される薄膜ＥＬ素子におい
て、前記母材としてＺｎＳを用い、発光中心としてＭｎ
を用いたものでは、印加電圧−発光輝度特性にヒステリ
シスを有することが知られている。
子は、自発光型であり、平面・薄型の表示手段として利
用できることから、ＯＡ（オフィスオートメーション）
機器などの表示手段としての適用が検討されている。ま
た、少なくともいずれか一方が透光性を有する一対の電
極間に、母材と当該母材に添加される発光中心とを含む
ＥＬ発光層が配置されて構成される薄膜ＥＬ素子におい
て、前記母材としてＺｎＳを用い、発光中心としてＭｎ
を用いたものでは、印加電圧−発光輝度特性にヒステリ
シスを有することが知られている。
【０００３】前記ヒステリシスとは、印加電圧を昇圧し
てゆく過程と高電圧側から降圧してゆく過程とで、同じ
印加電圧に対して発光輝度が異なることであり、このよ
うなヒステリシス特性を有する薄膜ＥＬ素子に印加電圧
を昇圧する過程において、光、電界および熱などが付与
されると、薄膜ＥＬ素子は付与した光、電界または熱の
強度に対応した発光輝度の状態に励起され、光、電界お
よび熱などを除去して元の状態に戻しても、発光輝度は
高くなった状態で維持される、いわゆるメモリ機能を具
設することができ、表示技術の新たな利用分野を開拓す
るものとして期待されている。
てゆく過程と高電圧側から降圧してゆく過程とで、同じ
印加電圧に対して発光輝度が異なることであり、このよ
うなヒステリシス特性を有する薄膜ＥＬ素子に印加電圧
を昇圧する過程において、光、電界および熱などが付与
されると、薄膜ＥＬ素子は付与した光、電界または熱の
強度に対応した発光輝度の状態に励起され、光、電界お
よび熱などを除去して元の状態に戻しても、発光輝度は
高くなった状態で維持される、いわゆるメモリ機能を具
設することができ、表示技術の新たな利用分野を開拓す
るものとして期待されている。
【０００４】図５は、ヒステリシス特性を有する薄膜Ｅ
Ｌ素子の印加電圧と発光輝度との関係を示すグラフであ
る。交流電圧の印加に応答してＥＬ発光層内に電界が誘
起される。この誘起された電界によって導電体に励起さ
れ、かつ加速されて充分なエネルギを得た電子が、自由
電子となってＥＬ発光層界面へ誘引され、この界面で蓄
積されて内部分極を形成する。このときに高速で移動す
る自由電子がＭｎなどの発光中心を直接励起し、励起さ
れた発光中心が基底状態に戻る際にＥＬ発光を生ずる。
発光を開始する立上り時のしきい値電圧Ｖｔｈ以上の高
電圧の書込電圧を印加すると、ＥＬ発光は図示される特
性曲線に従って高輝度発光状態となる。
Ｌ素子の印加電圧と発光輝度との関係を示すグラフであ
る。交流電圧の印加に応答してＥＬ発光層内に電界が誘
起される。この誘起された電界によって導電体に励起さ
れ、かつ加速されて充分なエネルギを得た電子が、自由
電子となってＥＬ発光層界面へ誘引され、この界面で蓄
積されて内部分極を形成する。このときに高速で移動す
る自由電子がＭｎなどの発光中心を直接励起し、励起さ
れた発光中心が基底状態に戻る際にＥＬ発光を生ずる。
発光を開始する立上り時のしきい値電圧Ｖｔｈ以上の高
電圧の書込電圧を印加すると、ＥＬ発光は図示される特
性曲線に従って高輝度発光状態となる。
【０００５】次に印加電圧を降圧して維持電圧Ｖｓを印
加すると、書込電圧によって形成された高電界の内部分
極が維持され、高輝度発光状態が持続される。さらに、
印加電圧を降圧して消去電圧Ｖｅとすると、ＥＬ発光層
内で維持されていた内部分極は急激に消滅し、ＥＬ発光
は消去状態となる。したがってこの状態で再び維持電圧
Ｖｓを印加しても、ＥＬ発光は得られない。維持電圧Ｖ
ｓ、書込電圧および消去電圧Ｖｅを適宜選択することに
よって、上述したようなヒステリシス特性を利用したＥ
Ｌ発光のメモリ効果を得ることができる。印加電圧の昇
圧時と降圧時における特性曲線間の電位差は、メモリ幅
Ｖｍと称される。このようなヒステリシス特性に基づく
メモリ機能を具設することにより、たとえばＸＹマトリ
クス電極構造を利用した表示方式において、電極ライン
数を容易に増加させることができ、高解像度、高密度な
表示を行うことが可能となる。
加すると、書込電圧によって形成された高電界の内部分
極が維持され、高輝度発光状態が持続される。さらに、
印加電圧を降圧して消去電圧Ｖｅとすると、ＥＬ発光層
内で維持されていた内部分極は急激に消滅し、ＥＬ発光
は消去状態となる。したがってこの状態で再び維持電圧
Ｖｓを印加しても、ＥＬ発光は得られない。維持電圧Ｖ
ｓ、書込電圧および消去電圧Ｖｅを適宜選択することに
よって、上述したようなヒステリシス特性を利用したＥ
Ｌ発光のメモリ効果を得ることができる。印加電圧の昇
圧時と降圧時における特性曲線間の電位差は、メモリ幅
Ｖｍと称される。このようなヒステリシス特性に基づく
メモリ機能を具設することにより、たとえばＸＹマトリ
クス電極構造を利用した表示方式において、電極ライン
数を容易に増加させることができ、高解像度、高密度な
表示を行うことが可能となる。
【０００６】前記ヒステリシス特性は、上述したＺｎ
Ｓ：Ｍｎを用いた薄膜ＥＬ素子の他に、アルカリ土類金
属の硫化物を母材として用いた薄膜ＥＬ素子であっても
生ずることが、特開昭６２−９８５９７号公報、特開昭
６２−１２２０９６号公報および特開昭６２−２２５５
８３号公報などに開示されている。
Ｓ：Ｍｎを用いた薄膜ＥＬ素子の他に、アルカリ土類金
属の硫化物を母材として用いた薄膜ＥＬ素子であっても
生ずることが、特開昭６２−９８５９７号公報、特開昭
６２−１２２０９６号公報および特開昭６２−２２５５
８３号公報などに開示されている。
【０００７】また、「Appl.Phys.Lett.50(3),19 Januar
y 1987,PP119-120」には、ＳｒＳ：Ｃｅ，Ｋを用いた薄
膜ＥＬ素子の例が開示されている。なお、この薄膜ＥＬ
素子には、ＥＬ発光層の保護層としてのＺｎＳ層が、Ｅ
Ｌ発光層を挟持するようにして設けられている。
y 1987,PP119-120」には、ＳｒＳ：Ｃｅ，Ｋを用いた薄
膜ＥＬ素子の例が開示されている。なお、この薄膜ＥＬ
素子には、ＥＬ発光層の保護層としてのＺｎＳ層が、Ｅ
Ｌ発光層を挟持するようにして設けられている。
【０００８】
【発明が解決しようとする課題】前記ヒステリシス特性
を利用したメモリ機能を有する薄膜ＥＬ素子を実用化す
るためには、上述したメモリ幅Ｖｍが充分に大きく、ま
た累積駆動時間、すなわち薄膜ＥＬ素子を作成した直後
の初期状態からの駆動時間を累積した時間に対してヒス
テリシス特性が安定していることが要求される。具体的
には、薄膜ＥＬ素子のメモリ特性の面内分布をなくすこ
とが困難であるので、複数の画素のばらつきを考慮し
て、メモリ幅Ｖｍは、２０Ｖ以上であることが好まし
い。また、１００Ｈｚ，１００００時間での駆動におい
て（１ｋＨｚでは１０００時間）、メモリ幅Ｖｍに変化
がないことが好ましい。しかしながら、従来技術におけ
る薄膜ＥＬ素子では、メモリ幅が狭く、また累積駆動時
間が長くなるにつれてメモリ幅が狭くなるという問題が
あり、メモリ機能を有する薄膜ＥＬ素子の実用化には到
っていない。
を利用したメモリ機能を有する薄膜ＥＬ素子を実用化す
るためには、上述したメモリ幅Ｖｍが充分に大きく、ま
た累積駆動時間、すなわち薄膜ＥＬ素子を作成した直後
の初期状態からの駆動時間を累積した時間に対してヒス
テリシス特性が安定していることが要求される。具体的
には、薄膜ＥＬ素子のメモリ特性の面内分布をなくすこ
とが困難であるので、複数の画素のばらつきを考慮し
て、メモリ幅Ｖｍは、２０Ｖ以上であることが好まし
い。また、１００Ｈｚ，１００００時間での駆動におい
て（１ｋＨｚでは１０００時間）、メモリ幅Ｖｍに変化
がないことが好ましい。しかしながら、従来技術におけ
る薄膜ＥＬ素子では、メモリ幅が狭く、また累積駆動時
間が長くなるにつれてメモリ幅が狭くなるという問題が
あり、メモリ機能を有する薄膜ＥＬ素子の実用化には到
っていない。
【０００９】なお、前述したメモリ特性の面内分布は、
比較的大きなサイズ（たとえば対角線長さが９インチ以
上）のパネルを作成しようとすると、ＥＬ発光層および
絶縁層の面内の膜厚差や膜質の差が大きくなり、これに
よって前記しきい値電圧Ｖｔｈが５Ｖ〜１０Ｖ程度の範
囲でばらつくことによって生じる。しきい値電圧Ｖｔｈ
のばらつきがほとんどなくなるようにするためには、膜
厚差や膜質差が数％以内となるようにしなければなら
ず、実際に生産する際には、所望とするサイズよりも大
きいサイズのパネルを作成するための製造装置を用い、
作成したパネルの中央付近を切り出すなど、容易に均一
性の高いパネルを作成することは困難である。上述した
ようにしきい値電圧Ｖｔｈが５Ｖ〜１０Ｖの範囲でばら
つくので、維持電圧Ｖｓ、書込電圧および消去電圧Ｖｅ
を明確に区別するためには消去電圧Ｖｅと維持電圧Ｖｓ
との差が１０Ｖ以上必要であり、また維持電圧Ｖｓと書
込電圧との差が１０Ｖ以上必要となり、したがって、メ
モリ幅Ｖｍは上述したように２０Ｖ以上必要となる。
比較的大きなサイズ（たとえば対角線長さが９インチ以
上）のパネルを作成しようとすると、ＥＬ発光層および
絶縁層の面内の膜厚差や膜質の差が大きくなり、これに
よって前記しきい値電圧Ｖｔｈが５Ｖ〜１０Ｖ程度の範
囲でばらつくことによって生じる。しきい値電圧Ｖｔｈ
のばらつきがほとんどなくなるようにするためには、膜
厚差や膜質差が数％以内となるようにしなければなら
ず、実際に生産する際には、所望とするサイズよりも大
きいサイズのパネルを作成するための製造装置を用い、
作成したパネルの中央付近を切り出すなど、容易に均一
性の高いパネルを作成することは困難である。上述した
ようにしきい値電圧Ｖｔｈが５Ｖ〜１０Ｖの範囲でばら
つくので、維持電圧Ｖｓ、書込電圧および消去電圧Ｖｅ
を明確に区別するためには消去電圧Ｖｅと維持電圧Ｖｓ
との差が１０Ｖ以上必要であり、また維持電圧Ｖｓと書
込電圧との差が１０Ｖ以上必要となり、したがって、メ
モリ幅Ｖｍは上述したように２０Ｖ以上必要となる。
【００１０】本発明の目的は、充分に広く、累積駆動時
間が長くなっても変化しないメモリ幅を有する薄膜ＥＬ
素子を提供することである。
間が長くなっても変化しないメモリ幅を有する薄膜ＥＬ
素子を提供することである。
【００１１】
【課題を解決するための手段】本発明は、少なくともい
ずれか一方が透光性を有する一対の電極と、前記一対の
電極間に配置され、アルカリ土類金属の硫化物を母材と
し、当該母材に遷移元素または希土類元素を発光中心と
して添加したＥＬ発光層と、前記ＥＬ発光層と少なくと
もいずれか一方の電極との間に配置されるＺｎＳ層とを
含むことを特徴とする薄膜ＥＬ素子である。また本発明
は、前記ＺｎＳ層の総膜厚は、２００ｎｍ以上１５００
ｎｍ以下の範囲に選ばれることを特徴とする。さらにま
た本発明は、前記総膜厚は、５００ｎｍ以上１５００ｎ
ｍ以下の範囲に選ばれることを特徴とする。さらにまた
本発明は、少なくともいずれか一方が透光性を有する一
対の電極と、前記一対の電極間に配置され、アルカリ土
類金属の硫化物を母材とし、当該母材に遷移元素または
希土類元素を発光中心として添加した第１ＥＬ発光層
と、前記第１ＥＬ発光層と少なくともいずれか一方の電
極との間に配置され、ＺｎＳを母材とし、当該母材に遷
移元素または希土類元素を発光中心として添加した第２
ＥＬ発光層とを含むことを特徴とする薄膜ＥＬ素子であ
る。さらにまた本発明は、前記第２ＥＬ発光層の総膜厚
は、２００ｎｍ以上１５００ｎｍ以下の範囲に選ばれる
ことを特徴とする。さらにまた本発明は、前記総膜厚
は、５００ｎｍ以上１５００ｎｍ以下の範囲に選ばれる
ことを特徴とする。
ずれか一方が透光性を有する一対の電極と、前記一対の
電極間に配置され、アルカリ土類金属の硫化物を母材と
し、当該母材に遷移元素または希土類元素を発光中心と
して添加したＥＬ発光層と、前記ＥＬ発光層と少なくと
もいずれか一方の電極との間に配置されるＺｎＳ層とを
含むことを特徴とする薄膜ＥＬ素子である。また本発明
は、前記ＺｎＳ層の総膜厚は、２００ｎｍ以上１５００
ｎｍ以下の範囲に選ばれることを特徴とする。さらにま
た本発明は、前記総膜厚は、５００ｎｍ以上１５００ｎ
ｍ以下の範囲に選ばれることを特徴とする。さらにまた
本発明は、少なくともいずれか一方が透光性を有する一
対の電極と、前記一対の電極間に配置され、アルカリ土
類金属の硫化物を母材とし、当該母材に遷移元素または
希土類元素を発光中心として添加した第１ＥＬ発光層
と、前記第１ＥＬ発光層と少なくともいずれか一方の電
極との間に配置され、ＺｎＳを母材とし、当該母材に遷
移元素または希土類元素を発光中心として添加した第２
ＥＬ発光層とを含むことを特徴とする薄膜ＥＬ素子であ
る。さらにまた本発明は、前記第２ＥＬ発光層の総膜厚
は、２００ｎｍ以上１５００ｎｍ以下の範囲に選ばれる
ことを特徴とする。さらにまた本発明は、前記総膜厚
は、５００ｎｍ以上１５００ｎｍ以下の範囲に選ばれる
ことを特徴とする。
【００１２】
【作用】本発明に従えば、少なくともいずれか一方が透
光性を有する一対の電極間には、アルカリ土類金属の硫
化物を母材とし、当該母材に遷移元素または希土類元素
を発光中心として添加したＥＬ発光層が配置され、さら
に前記ＥＬ発光層と少なくともいずれか一方の電極との
間には、ＺｎＳ層が配置されて、薄膜ＥＬ素子が構成さ
れる。また、前記ＥＬ発光層を第１ＥＬ発光層とし、当
該第１ＥＬ発光層と少なくともいずれか一方の電極との
間には、ＺｎＳを母材とし、当該母材に遷移元素または
希土類元素を発光中心として添加した第２ＥＬ発光層が
配置されて、薄膜ＥＬ素子が構成される。前記ＺｎＳ層
または第２ＥＬ発光層を設けることによって、メモリ幅
が広くなることが確認された。また、薄膜ＥＬ素子を作
成した直後の初期状態からの駆動時間を累積した累積駆
動時間が長くなってもメモリ幅の低下が少ないことが確
認された。なお、メモリ幅とは印加電圧−発光輝度特性
曲線における印加電圧の昇圧時と降圧時との発光輝度の
履歴の電位差のことである。
光性を有する一対の電極間には、アルカリ土類金属の硫
化物を母材とし、当該母材に遷移元素または希土類元素
を発光中心として添加したＥＬ発光層が配置され、さら
に前記ＥＬ発光層と少なくともいずれか一方の電極との
間には、ＺｎＳ層が配置されて、薄膜ＥＬ素子が構成さ
れる。また、前記ＥＬ発光層を第１ＥＬ発光層とし、当
該第１ＥＬ発光層と少なくともいずれか一方の電極との
間には、ＺｎＳを母材とし、当該母材に遷移元素または
希土類元素を発光中心として添加した第２ＥＬ発光層が
配置されて、薄膜ＥＬ素子が構成される。前記ＺｎＳ層
または第２ＥＬ発光層を設けることによって、メモリ幅
が広くなることが確認された。また、薄膜ＥＬ素子を作
成した直後の初期状態からの駆動時間を累積した累積駆
動時間が長くなってもメモリ幅の低下が少ないことが確
認された。なお、メモリ幅とは印加電圧−発光輝度特性
曲線における印加電圧の昇圧時と降圧時との発光輝度の
履歴の電位差のことである。
【００１３】また好ましくは、前記ＺｎＳ層または第２
ＥＬ発光層の総膜厚は、２００ｎｍ以上１５００ｎｍ以
下の範囲に選ばれる。２００ｎｍ以上に選ぶことで、長
時間の駆動を行う前の初期状態において２０Ｖ以上のメ
モリ幅が得られることが確認された。
ＥＬ発光層の総膜厚は、２００ｎｍ以上１５００ｎｍ以
下の範囲に選ばれる。２００ｎｍ以上に選ぶことで、長
時間の駆動を行う前の初期状態において２０Ｖ以上のメ
モリ幅が得られることが確認された。
【００１４】また好ましくは、前記総膜厚は５００ｎｍ
以上１５００ｎｍ以下の範囲に選ばれる。５００ｎｍ以
上に選ぶことによって、１００Ｈｚ，１０００時間の駆
動後においても２０Ｖ以上のメモリ幅が得られることが
確認された。なお、総膜厚は１５００ｎｍを越えると、
駆動電圧が一般的な薄膜ＥＬ素子用のＩＣ（Integrated
Circuit）の限界耐圧である４００Ｖを越えてしまうの
で好ましくない。
以上１５００ｎｍ以下の範囲に選ばれる。５００ｎｍ以
上に選ぶことによって、１００Ｈｚ，１０００時間の駆
動後においても２０Ｖ以上のメモリ幅が得られることが
確認された。なお、総膜厚は１５００ｎｍを越えると、
駆動電圧が一般的な薄膜ＥＬ素子用のＩＣ（Integrated
Circuit）の限界耐圧である４００Ｖを越えてしまうの
で好ましくない。
【００１５】
【実施例】図１は、本発明の第１の実施例である薄膜Ｅ
Ｌ素子１の構成を示す断面図である。薄膜ＥＬ素子１
は、透光性基板２、透明電極３、第１絶縁層４、ＺｎＳ
層５、ＥＬ発光層６、ＺｎＳ層７、第２絶縁層８および
金属電極９を含んで構成される。透光性基板２は、たと
えばガラスで実現され、その一方表面２ａには透明電極
３が形成される。透明電極３は、たとえばＩＴＯ（イン
ジウム錫酸化物）膜で実現され、２００ｎｍの厚さに形
成される。透明電極３が形成された透光性基板２の一方
表面２ａには、前記透明電極３を覆って第１絶縁層４が
形成される。第１絶縁層４は、たとえば２００ｎｍの厚
さに形成され、透光性基板２上に積層されるＳｉＯ2膜
と、当該ＳｉＯ2膜上に積層されるＳｉ3Ｎ4膜とによっ
て実現される。
Ｌ素子１の構成を示す断面図である。薄膜ＥＬ素子１
は、透光性基板２、透明電極３、第１絶縁層４、ＺｎＳ
層５、ＥＬ発光層６、ＺｎＳ層７、第２絶縁層８および
金属電極９を含んで構成される。透光性基板２は、たと
えばガラスで実現され、その一方表面２ａには透明電極
３が形成される。透明電極３は、たとえばＩＴＯ（イン
ジウム錫酸化物）膜で実現され、２００ｎｍの厚さに形
成される。透明電極３が形成された透光性基板２の一方
表面２ａには、前記透明電極３を覆って第１絶縁層４が
形成される。第１絶縁層４は、たとえば２００ｎｍの厚
さに形成され、透光性基板２上に積層されるＳｉＯ2膜
と、当該ＳｉＯ2膜上に積層されるＳｉ3Ｎ4膜とによっ
て実現される。
【００１６】前記第１絶縁層４上には、２５０ｎｍの厚
さのＺｎＳ層５が形成される。ＺｎＳ層５上には、Ｓｒ
Ｓ：Ｃｅから成るＥＬ発光層６が、たとえば１２００ｎ
ｍの厚さに形成される。当該ＥＬ発光層６は、青色の発
光色を発する。ＥＬ発光層６上には、２５０ｎｍの厚さ
のＺｎＳ層７が形成される。
さのＺｎＳ層５が形成される。ＺｎＳ層５上には、Ｓｒ
Ｓ：Ｃｅから成るＥＬ発光層６が、たとえば１２００ｎ
ｍの厚さに形成される。当該ＥＬ発光層６は、青色の発
光色を発する。ＥＬ発光層６上には、２５０ｎｍの厚さ
のＺｎＳ層７が形成される。
【００１７】ＺｎＳ層７上には、第２絶縁層８が形成さ
れる。第２絶縁層８は、たとえば２００ｎｍの厚さに形
成され、前記ＺｎＳ層７上に形成されるＳｉ3Ｎ4膜と、
当該Ｓｉ3Ｎ4膜上に積層されるＳｉＯ2 膜とで実現され
る。第２絶縁層８上には、金属電極９が形成される。金
属電極９は、たとえばＡｌ膜で実現され、１５０ｎｍの
厚さに形成される。
れる。第２絶縁層８は、たとえば２００ｎｍの厚さに形
成され、前記ＺｎＳ層７上に形成されるＳｉ3Ｎ4膜と、
当該Ｓｉ3Ｎ4膜上に積層されるＳｉＯ2 膜とで実現され
る。第２絶縁層８上には、金属電極９が形成される。金
属電極９は、たとえばＡｌ膜で実現され、１５０ｎｍの
厚さに形成される。
【００１８】このようにして構成される薄膜ＥＬ素子１
の前記透明電極３としては、ＩＴＯの他にＺｎＯにＡｌ
を添加したＺｎＯ：Ａｌなどを用いてもよい。また、第
１および第２絶縁層４，８としては、Ｔａ2Ｏ5膜または
Ａｌ2Ｏ3膜などを用いてもよい。またこの他にＳｒＴｉ
Ｏ3膜、ＰｂＴｉＯ3膜、ＰＺＴ（ＰｂＺｒＴｉＯ3 ）
膜、ＢａＴａ2Ｏ6膜などを用いてもよい。このような膜
は、周知のスパッタリング法や電子ビーム蒸着法などに
よって形成される。
の前記透明電極３としては、ＩＴＯの他にＺｎＯにＡｌ
を添加したＺｎＯ：Ａｌなどを用いてもよい。また、第
１および第２絶縁層４，８としては、Ｔａ2Ｏ5膜または
Ａｌ2Ｏ3膜などを用いてもよい。またこの他にＳｒＴｉ
Ｏ3膜、ＰｂＴｉＯ3膜、ＰＺＴ（ＰｂＺｒＴｉＯ3 ）
膜、ＢａＴａ2Ｏ6膜などを用いてもよい。このような膜
は、周知のスパッタリング法や電子ビーム蒸着法などに
よって形成される。
【００１９】また、前記ＺｎＳ層５，７は、ＺｎＳを加
圧成形した後、９００℃のＡｒガス雰囲気中で１時間焼
結してペレットを作成し、当該ペレットを用いた電子ビ
ーム蒸着法によって形成される。さらに、ＥＬ発光層６
は、ＳｒＳにＣｅ，ＣｅＣｌ3 またはＣｅＮなどのＣｅ
化合物を０．１ｍｏｌ％添加した後、加圧成形し、９０
０℃のＡｒガス雰囲気中で１時間焼結してペレットを作
成し、当該ペレットを用いた電子ビーム蒸着法によって
形成される。また、金属電極９は、抵抗加熱法などによ
って形成される。
圧成形した後、９００℃のＡｒガス雰囲気中で１時間焼
結してペレットを作成し、当該ペレットを用いた電子ビ
ーム蒸着法によって形成される。さらに、ＥＬ発光層６
は、ＳｒＳにＣｅ，ＣｅＣｌ3 またはＣｅＮなどのＣｅ
化合物を０．１ｍｏｌ％添加した後、加圧成形し、９０
０℃のＡｒガス雰囲気中で１時間焼結してペレットを作
成し、当該ペレットを用いた電子ビーム蒸着法によって
形成される。また、金属電極９は、抵抗加熱法などによ
って形成される。
【００２０】前記薄膜ＥＬ素子１の電極３，９間に２０
０Ｖ程度の二極性パルス電圧を印加すると、青色発光が
生じ、当該発光が第１絶縁層４、透明電極３を通過して
透光性基板２から出射する。
０Ｖ程度の二極性パルス電圧を印加すると、青色発光が
生じ、当該発光が第１絶縁層４、透明電極３を通過して
透光性基板２から出射する。
【００２１】図２は、前記薄膜ＥＬ素子１の印加電圧と
発光輝度との関係を示すグラフである。破線で示す曲線
１０は、ＺｎＳ層５，７の総膜厚を５００ｎｍとした場
合である本実施例の薄膜ＥＬ素子１の結果を示し、実線
で示す曲線１１は従来技術の薄膜ＥＬ素子、すなわちＺ
ｎＳ層を有さない薄膜ＥＬ素子の結果を示している。ま
た、曲線１０ａ，１１ａは、昇圧時を、曲線１０ｂ，１
１ｂは降圧時をそれぞれ示している。発光輝度は、１０
０Ｈｚの二極性パルス電圧を印加して測定した。従来の
薄膜ＥＬ素子に比べて本実施例の薄膜ＥＬ素子１は、メ
モリ幅が広くなっていることがわかる。
発光輝度との関係を示すグラフである。破線で示す曲線
１０は、ＺｎＳ層５，７の総膜厚を５００ｎｍとした場
合である本実施例の薄膜ＥＬ素子１の結果を示し、実線
で示す曲線１１は従来技術の薄膜ＥＬ素子、すなわちＺ
ｎＳ層を有さない薄膜ＥＬ素子の結果を示している。ま
た、曲線１０ａ，１１ａは、昇圧時を、曲線１０ｂ，１
１ｂは降圧時をそれぞれ示している。発光輝度は、１０
０Ｈｚの二極性パルス電圧を印加して測定した。従来の
薄膜ＥＬ素子に比べて本実施例の薄膜ＥＬ素子１は、メ
モリ幅が広くなっていることがわかる。
【００２２】図３は、累積駆動時間とメモリ幅との関係
を、ＺｎＳ層５，７の総膜厚毎に示すグラフである。ま
た、図４は、ＺｎＳ層５，７の総膜厚とメモリ幅との関
係を、累積駆動時間毎に示すグラフである。図３におい
て曲線１２〜１６は、膜厚０ｎｍ，２００ｎｍ，４００
ｎｍ，５００ｎｍ，６００ｎｍの場合をそれぞれ示し、
図４において、曲線１７，１８は累積駆動時間０時間，
１０００時間の場合をそれぞれ示す。なお、累積駆動
は、１ｋＨｚの二極性パルス電圧を印加して行った。ま
た、各駆動時間での輝度の測定は、１００Ｈｚの二極性
パルス電圧を印加して行った。
を、ＺｎＳ層５，７の総膜厚毎に示すグラフである。ま
た、図４は、ＺｎＳ層５，７の総膜厚とメモリ幅との関
係を、累積駆動時間毎に示すグラフである。図３におい
て曲線１２〜１６は、膜厚０ｎｍ，２００ｎｍ，４００
ｎｍ，５００ｎｍ，６００ｎｍの場合をそれぞれ示し、
図４において、曲線１７，１８は累積駆動時間０時間，
１０００時間の場合をそれぞれ示す。なお、累積駆動
は、１ｋＨｚの二極性パルス電圧を印加して行った。ま
た、各駆動時間での輝度の測定は、１００Ｈｚの二極性
パルス電圧を印加して行った。
【００２３】ＺｎＳ層を設けなかった場合の累積駆動を
行う前の初期状態におけるメモリ幅が約１５Ｖであるの
に対し、ＺｎＳ層の総膜厚を２００ｎｍ以上とすると、
メモリ幅が２０Ｖ以上となるのがわかる。また、前者に
おいては、累積駆動時間が長くなると、著しくメモリ幅
が狭くなるのに対し、後者は比較的長い時間初期状態に
おけるメモリ幅を維持していることがわかる。総膜厚を
５００ｎｍ以上とすると、１０００時間の駆動後であっ
てもメモリ幅は２０Ｖを維持していることがわかる。
行う前の初期状態におけるメモリ幅が約１５Ｖであるの
に対し、ＺｎＳ層の総膜厚を２００ｎｍ以上とすると、
メモリ幅が２０Ｖ以上となるのがわかる。また、前者に
おいては、累積駆動時間が長くなると、著しくメモリ幅
が狭くなるのに対し、後者は比較的長い時間初期状態に
おけるメモリ幅を維持していることがわかる。総膜厚を
５００ｎｍ以上とすると、１０００時間の駆動後であっ
てもメモリ幅は２０Ｖを維持していることがわかる。
【００２４】なお、前記ＥＬ発光層６において、本実施
例では母材としてＳｒＳを用いたけれども、母材として
はＳｒＳ以外にアルカリ土類金属の硫化物を用いること
ができる。また、発光中心としてＣｅを用いたけれど
も、発光中心は遷移元素および希土類元素の中から選ば
れる。
例では母材としてＳｒＳを用いたけれども、母材として
はＳｒＳ以外にアルカリ土類金属の硫化物を用いること
ができる。また、発光中心としてＣｅを用いたけれど
も、発光中心は遷移元素および希土類元素の中から選ば
れる。
【００２５】続いて本発明の第２の実施例について説明
する。第２の実施例の薄膜ＥＬ素子は、前述した薄膜Ｅ
Ｌ素子１のＥＬ発光層６を第１ＥＬ発光層６とし、前記
ＺｎＳ層５，７をともに第２ＥＬ発光層５，７としたも
のである。第２ＥＬ発光層５，７はともに、ＺｎＳ：Ｍ
ｎで実現され、ともに２５０ｎｍの膜厚に形成される。
当該第２ＥＬ発光層５，７は、ＺｎＳにＭｎを０．３ｍ
ｏｌ％添加し、加圧成形した後、９００℃のＡｒガス雰
囲気中で１時間焼結してペレットを作成し、当該ペレッ
トを用いた電子ビーム蒸着法によって形成される。Ｚｎ
Ｓに添加する元素は、Ｍｎ以外の遷移元素や希土類元素
であってもよく、本実施例のようにＭｎを用いた場合に
は黄色の発光色が得られる。
する。第２の実施例の薄膜ＥＬ素子は、前述した薄膜Ｅ
Ｌ素子１のＥＬ発光層６を第１ＥＬ発光層６とし、前記
ＺｎＳ層５，７をともに第２ＥＬ発光層５，７としたも
のである。第２ＥＬ発光層５，７はともに、ＺｎＳ：Ｍ
ｎで実現され、ともに２５０ｎｍの膜厚に形成される。
当該第２ＥＬ発光層５，７は、ＺｎＳにＭｎを０．３ｍ
ｏｌ％添加し、加圧成形した後、９００℃のＡｒガス雰
囲気中で１時間焼結してペレットを作成し、当該ペレッ
トを用いた電子ビーム蒸着法によって形成される。Ｚｎ
Ｓに添加する元素は、Ｍｎ以外の遷移元素や希土類元素
であってもよく、本実施例のようにＭｎを用いた場合に
は黄色の発光色が得られる。
【００２６】第２の実施例の薄膜ＥＬ素子の電極３，９
間に２００Ｖ程度の二極性パルス電圧を印加すると、第
１ＥＬ発光層６および第２ＥＬ発光層５，７がともに発
光し、青色発光色と黄色発光色とが混ざり、白色発光が
得られる。この発光は、第１の実施例と同様に第１絶縁
層４および透明電極３を通過して透光性基板２から出射
する。このような第２の実施例の薄膜ＥＬ素子は、第１
の実施例と同様に、メモリ幅が広く、累積駆動時間が長
くなっても初期のメモリ幅が維持されていることが確認
された。
間に２００Ｖ程度の二極性パルス電圧を印加すると、第
１ＥＬ発光層６および第２ＥＬ発光層５，７がともに発
光し、青色発光色と黄色発光色とが混ざり、白色発光が
得られる。この発光は、第１の実施例と同様に第１絶縁
層４および透明電極３を通過して透光性基板２から出射
する。このような第２の実施例の薄膜ＥＬ素子は、第１
の実施例と同様に、メモリ幅が広く、累積駆動時間が長
くなっても初期のメモリ幅が維持されていることが確認
された。
【００２７】さらに本発明の第３の実施例について説明
する。第３の実施例の薄膜ＥＬ素子は、第１の実施例の
薄膜ＥＬ素子１のＥＬ発光層６として１４００ｎｍの厚
さＣａＳ：Ｅｕを用い、ＺｎＳ層５，７の膜厚をそれぞ
れ３００ｎｍ，２００ｎｍとしたものである。第３の実
施例の薄膜ＥＬ素子は、第１の実施例の薄膜ＥＬ素子１
と同様に、メモリ幅が広く、累積駆動が長くなってもメ
モリ幅が減少せず、安定していることが確認された。こ
のように、ＺｎＳ層５，７の膜厚は、同じである必要は
なく、ＺｎＳ層５，７の総膜厚が２００ｎｍ以上１５０
０ｎｍ以下の範囲、好ましくは５００ｎｍ以上１５００
ｎｍ以下の範囲であれば本発明の効果が得られる。この
ことから、ＺｎＳ層５，７の総膜厚が上記範囲であるこ
とが重要であり、したがっていずれか一方であっても本
発明の効果が得られる。また、第２の実施例の第２ＥＬ
発光層５，７についても同様である。
する。第３の実施例の薄膜ＥＬ素子は、第１の実施例の
薄膜ＥＬ素子１のＥＬ発光層６として１４００ｎｍの厚
さＣａＳ：Ｅｕを用い、ＺｎＳ層５，７の膜厚をそれぞ
れ３００ｎｍ，２００ｎｍとしたものである。第３の実
施例の薄膜ＥＬ素子は、第１の実施例の薄膜ＥＬ素子１
と同様に、メモリ幅が広く、累積駆動が長くなってもメ
モリ幅が減少せず、安定していることが確認された。こ
のように、ＺｎＳ層５，７の膜厚は、同じである必要は
なく、ＺｎＳ層５，７の総膜厚が２００ｎｍ以上１５０
０ｎｍ以下の範囲、好ましくは５００ｎｍ以上１５００
ｎｍ以下の範囲であれば本発明の効果が得られる。この
ことから、ＺｎＳ層５，７の総膜厚が上記範囲であるこ
とが重要であり、したがっていずれか一方であっても本
発明の効果が得られる。また、第２の実施例の第２ＥＬ
発光層５，７についても同様である。
【００２８】
【発明の効果】以上のように本発明によれば、ＥＬ発光
層と、少なくともいずれか一方の電極との間にはＺｎＳ
層、あるいは第２ＥＬ発光層が配置される。したがっ
て、メモリ幅が広くなり、累積駆動時間に対するメモリ
幅の減少が低減する。
層と、少なくともいずれか一方の電極との間にはＺｎＳ
層、あるいは第２ＥＬ発光層が配置される。したがっ
て、メモリ幅が広くなり、累積駆動時間に対するメモリ
幅の減少が低減する。
【００２９】また前記ＺｎＳ層または第２のＥＬ発光層
の総膜厚は、２００ｎｍ以上１５００ｎｍ以下の範囲に
選ばれる。したがって累積駆動を行う前の初期状態にお
いて、２０Ｖ以上のメモリ幅が得られる。
の総膜厚は、２００ｎｍ以上１５００ｎｍ以下の範囲に
選ばれる。したがって累積駆動を行う前の初期状態にお
いて、２０Ｖ以上のメモリ幅が得られる。
【００３０】また前記総膜厚は５００ｎｍ以上１５００
ｎｍ以下の範囲に選ばれる。したがって累積駆動時間が
比較的長くなっても、２０Ｖ以上のメモリ幅が維持され
る。
ｎｍ以下の範囲に選ばれる。したがって累積駆動時間が
比較的長くなっても、２０Ｖ以上のメモリ幅が維持され
る。
【図１】本発明の第１の実施例である薄膜ＥＬ素子１の
構成を示す断面図である。
構成を示す断面図である。
【図２】前記薄膜ＥＬ素子１の印加電圧と発光輝度との
関係を示すグラフである。
関係を示すグラフである。
【図３】累積駆動時間とメモリ幅との関係をＺｎＳ層
５，７の総膜厚毎に示すグラフである。
５，７の総膜厚毎に示すグラフである。
【図４】ＺｎＳ層５，７の総膜厚とメモリ幅との関係
を、累積駆動時間毎に示すグラフである。
を、累積駆動時間毎に示すグラフである。
【図５】ヒステリシス特性を有する薄膜ＥＬ素子の印加
電圧と発光輝度との関係を示すグラフである。
電圧と発光輝度との関係を示すグラフである。
１ 薄膜ＥＬ素子 ３ 透明電極 ５，７ ＺｎＳ層 ６ ＥＬ発光層 ９ 金属電極
Claims (6)
- 【請求項１】 少なくともいずれか一方が透光性を有す
る一対の電極と、 前記一対の電極間に配置され、アルカリ土類金属の硫化
物を母材とし、当該母材に遷移元素または希土類元素を
発光中心として添加したＥＬ発光層と、 前記ＥＬ発光層と少なくともいずれか一方の電極との間
に配置されるＺｎＳ層とを含むことを特徴とする薄膜Ｅ
Ｌ素子。 - 【請求項２】 前記ＺｎＳ層の総膜厚は、２００ｎｍ以
上１５００ｎｍ以下の範囲に選ばれることを特徴とする
請求項１記載の薄膜ＥＬ素子。 - 【請求項３】 前記総膜厚は、５００ｎｍ以上１５００
ｎｍ以下の範囲に選ばれることを特徴とする請求項２記
載の薄膜ＥＬ素子。 - 【請求項４】 少なくともいずれか一方が透光性を有す
る一対の電極と、 前記一対の電極間に配置され、アルカリ土類金属の硫化
物を母材とし、当該母材に遷移元素または希土類元素を
発光中心として添加した第１ＥＬ発光層と、 前記第１ＥＬ発光層と少なくともいずれか一方の電極と
の間に配置され、ＺｎＳを母材とし、当該母材に遷移元
素または希土類元素を発光中心として添加した第２ＥＬ
発光層とを含むことを特徴とする薄膜ＥＬ素子。 - 【請求項５】 前記第２ＥＬ発光層の総膜厚は、２００
ｎｍ以上１５００ｎｍ以下の範囲に選ばれることを特徴
とする請求項４記載の薄膜ＥＬ素子。 - 【請求項６】 前記総膜厚は、５００ｎｍ以上１５００
ｎｍ以下の範囲に選ばれることを特徴とする請求項５記
載の薄膜ＥＬ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278142A JPH08138866A (ja) | 1994-11-11 | 1994-11-11 | 薄膜ｅｌ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278142A JPH08138866A (ja) | 1994-11-11 | 1994-11-11 | 薄膜ｅｌ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08138866A true JPH08138866A (ja) | 1996-05-31 |
Family
ID=17593176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6278142A Pending JPH08138866A (ja) | 1994-11-11 | 1994-11-11 | 薄膜ｅｌ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08138866A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004021745A1 (en) * | 2002-08-29 | 2004-03-11 | Ifire Technology Corp. | Fine-grained rare earth activated zinc sulfide phosphors for electroluminescent displays |
| EP1425990A1 (de) * | 2002-12-06 | 2004-06-09 | Walter Hösel Objekteinrichtungs-GmbH | Einrichtungselement mit selbstleuchtenden Sichtflächen und Verfahren zur Herstellung |
| JP2005026224A (ja) * | 2003-06-13 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 発光素子、表示デバイス及び表示デバイスの制御方法 |
| JP2009256573A (ja) * | 2008-03-26 | 2009-11-05 | Kanazawa Inst Of Technology | 衝突励起型ｅｌ用蛍光体、衝突励起型ｅｌ用蛍光体薄膜の製造方法、薄膜ｅｌ素子、薄膜ｅｌディスプレイ及び薄膜ｅｌランプ |
-
1994
- 1994-11-11 JP JP6278142A patent/JPH08138866A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004021745A1 (en) * | 2002-08-29 | 2004-03-11 | Ifire Technology Corp. | Fine-grained rare earth activated zinc sulfide phosphors for electroluminescent displays |
| US7534504B2 (en) | 2002-08-29 | 2009-05-19 | Ifire Ip Corporation | Fine-grained rare earth activated zinc sulfide phosphors for electroluminescent displays |
| EP1425990A1 (de) * | 2002-12-06 | 2004-06-09 | Walter Hösel Objekteinrichtungs-GmbH | Einrichtungselement mit selbstleuchtenden Sichtflächen und Verfahren zur Herstellung |
| JP2005026224A (ja) * | 2003-06-13 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 発光素子、表示デバイス及び表示デバイスの制御方法 |
| JP4500594B2 (ja) * | 2003-06-13 | 2010-07-14 | パナソニック株式会社 | 発光素子、表示デバイス及び表示デバイスの制御方法 |
| JP2009256573A (ja) * | 2008-03-26 | 2009-11-05 | Kanazawa Inst Of Technology | 衝突励起型ｅｌ用蛍光体、衝突励起型ｅｌ用蛍光体薄膜の製造方法、薄膜ｅｌ素子、薄膜ｅｌディスプレイ及び薄膜ｅｌランプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ono | Electroluminescent displays | |
| US4672266A (en) | Thin film light emitting element | |
| US4967251A (en) | Thin film electroluminescent device containing gadolinium and rare earth elements | |
| US4727004A (en) | Thin film electroluminescent device | |
| JPH08138866A (ja) | 薄膜ｅｌ素子 | |
| US4301451A (en) | Erasure method for memory-type EL display devices | |
| EP0555470B1 (en) | Thin-film el element | |
| KR100317989B1 (ko) | 고휘도 직류 구동형 청색 전계발광소자 | |
| JPH08148282A (ja) | 薄膜ｅｌ素子 | |
| JP3761146B2 (ja) | カラーｅｌパネルおよびその製造方法 | |
| JPH09167683A (ja) | 薄膜ｅｌ素子の駆動方法及び薄膜ｅｌ素子 | |
| JPS60205990A (ja) | 薄膜ｅｌ素子 | |
| JPS6124192A (ja) | 薄膜エレクトロルミネツセンス素子 | |
| KR950013668B1 (ko) | 박막 전계 발광(el) 표시소자 및 그 제조방법 | |
| JPH01122594A (ja) | 薄膜型エレクトロルミネッセンス素子 | |
| JPH07192871A (ja) | 薄膜ｅｌ素子 | |
| JPS6196696A (ja) | 薄膜ｅｌ素子の製造方法 | |
| KR20000051875A (ko) | 평탄한 계면을 갖는 전계발광 소자 및 제조방법 | |
| JPS59154794A (ja) | 薄膜ｅｌ素子 | |
| JPH05290975A (ja) | 薄膜ｅｌディスプレイ装置 | |
| JPS60257096A (ja) | 薄膜ｅｌ素子 | |
| JPS6050577A (ja) | 薄膜エレクトロルミネッセンスパネル | |
| JPH08273833A (ja) | 白色ｅｌ素子 | |
| JPS61271780A (ja) | 薄膜ｅｌ素子 | |
| JPS6132798B2 (ja) |