JPH08123359A - 映像表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 ノーマル対応の表示パネルを用いてワイド対
応の映像信号を忠実なアスペクト比で表示する。 【構成】 映像表示装置はビデオドライバ１と表示パネ
ル２とタイミングジェネレータ３とを備えている。ビデ
オドライバ１は横長のワイド画面に対応した映像信号を
供給可能である。表示パネル２は画素アレイ４と水平駆
動回路５とを備えている。画素アレイ４は通常のノーマ
ル画面に対応したアスペクト比を有している。水平駆動
回路５は水平クロック信号ＨＣＬＫに応じて水平スター
トパルスＨＳＴを順次転送してサンプリング動作を行な
い、一水平期間分の映像信号をＨＣＬＫに応じたサンプ
リングレートで画素アレイ４の一ライン分に書き込む。
ビデオドライバ１からワイド画面に対応した映像信号が
入力された時、タイミングジェネレータ３はＨＳＴと共
に高速化された水平クロック信号ＨＣＬＫを水平駆動回
路５に供給し、一水平期間分の映像信号の要部をワイド
画面に応じたサンプリングレートで画素アレイ４に書き
込ませる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示パネル等をディスプレイデバイスとして用い
た映像表示装置に関する。より詳しくは、例えば１６：
９のアスペクト比を有するワイド画面に対応した映像信
号を例えば４：３の通常のアスペクト比を有するノーマ
ル画面の表示パネルに供給し、ワイド画面のアスペクト
比に忠実な映像を再生する技術に関する。

【０００２】

【従来の技術】近年、１６：９のアスペクト比を有する
横長のワイド画面を備えたテレビジョンセットが普及し
始めている。これに併せて、ビデオカメラでも１６：９
の横長アスペクト比と４：３の通常アスペクト比を切り
換え可能なＣＣＤ等の撮像デバイスが組み込まれてい
る。一方、ビデオカメラのビューファインダとしては
４：３のノーマル画面を有するアクティブマトリクス型
の液晶表示パネルが部品コスト等の観点から一般に用い
られている。

【０００３】

【発明が解決しようとする課題】１６：９のアスペクト
比で撮像された映像信号を４：３のアスペクト比のノー
マル画面に直接入力しそのまま再生すると、横方向に圧
縮された画像（水平圧縮画像）となり、違和感が生じる
という課題がある。なお、ワイド規格とノーマル規格の
映像信号切り換えに対応して、ワイド画面とノーマル画
面を切り換え表示可能な液晶表示パネルが開発されてお
り、例えば特開平５−１０３２８５号公報に開示されて
いる。しかしながら、ワイド画面とノーマル画面の切り
換えを可能とするパネルは構造的にも又回路動作上も複
雑であり、コストアップの原因となる。そこで、本発明
はノーマル画面の表示パネルを用い、駆動方法を改善す
るだけでワイド規格の映像信号を少なくとも部分的に忠
実なアスペクト比で再生可能とする事を目的とする。

【０００４】

【課題を解決するための手段】上述した本発明の目的を
達成する為に以下の手段を講じた。即ち、本発明にかか
る映像表示装置は基本的にビデオドライバと表示パネル
とタイミングジェネレータとを備えている。前記ビデオ
ドライバは、横長のワイド画面に対応した映像信号を供
給可能である。前記表示パネルは、通常のノーマル画面
に対応した画素アレイと内蔵の駆動回路部を有してい
る。駆動回路部には水平駆動回路が含まれており、クロ
ック信号に応じてスタートパルスを順次転送してサンプ
リング動作を行ない一水平期間分の映像信号を該クロッ
ク信号に応じたサンプリングレートで該画素アレイの一
ライン分に書き込む。本発明の特徴事項として、前記タ
イミングジェネレータは該ビデオドライバからワイド画
面に対応した映像信号が入力された時、所定のスタート
パルスと共に高速化されたクロック信号を該水平駆動回
路に供給し一水平期間分の映像信号の要部をワイド画面
に応じたサンプリングレートで該画素アレイに書き込ま
せる。

【０００５】本発明の一態様によれば、前記タイミング
ジェネレータは一水平期間の全体に渡って一様に高速化
されたクロック信号を供給すると共に、スタートパルス
の供給タイミングを調整して該映像信号の要部のみを切
り出して該画素アレイに書き込ませる。本発明の他の態
様によれば、前記タイミングジェネレータは一水平期間
の前部及び後部で比較的低速なクロック信号を供給し、
中間部で高速化されたクロック信号を供給する事によ
り、該映像信号の両側部を横圧縮して該画素アレイに書
き込ませると共に中央要部を無圧縮で該画素アレイに書
き込ませる。

【０００６】本発明はビデオドライバと表示パネルとタ
イミングジェネレータとをシステムとして組み合わせた
映像表示装置ばかりでなく、単独のタイミングジェネレ
ータをも包含する。即ち、本発明は表示パネルに接続さ
れるタイミングジェネレータを含む。この表示パネルは
比較的横狭なノーマル画面に対応した画素アレイと、ク
ロック信号に応じてスタートパルスを順次転送してサン
プリング動作を行ない一水平期間分の映像信号を該クロ
ック信号に応じたサンプリングレートで該画素アレイの
一ライン分に書き込む水平駆動回路とを備えている。本
発明にかかるタイミングジェネレータは、比較的横広な
ワイド画面に対応した映像信号を該表示パネルに入力す
る時、所定のスタートパルスと共に高速化されたクロッ
ク信号を該水平駆動回路に供給し一水平期間分の映像信
号の要部をワイド画面に応じたサンプリングレートで該
画素アレイに書き込ませる事を特徴とする。

【０００７】

【作用】例えば、１６：９のアスペクト比を有するワイ
ド画面用に作成された映像信号を、４：３の通常のアス
ペクト比を有するノーマル画面の表示パネルに入力する
際、点順次サンプリング動作（水平走査）を高速化する
事により、アスペクト比を忠実に再現する。即ち、高速
化されたクロック信号を水平駆動回路に供給してワイド
画面に応じたサンプリングレートで映像信号を画素アレ
イに書き込ませる。本発明の一態様では、一水平期間の
全体に渡ってクロック信号を一様に高速化し、ワイド画
面のアスペクト比を忠実に再現させる。但し、高速クロ
ック信号により水平駆動回路のサンプリングレートを高
くした場合、サンプリングポイントが増加する為、全て
のサンプリングポイントを４：３のアスペクト比のノー
マル画面に書き込む事はできない。従って、この態様で
はスタートパルスのタイミング調整を行なって、映像信
号の要部のみを選択的に切り出し画素アレイに書き込ま
せる。例えば、ワイド画面に応じたサンプリングレート
を達成する為にはクロック信号を３３％程度高速化する
必要があり、これに応じて横長のワイド画面の３３％程
度が切り捨てられる事になる。しかしながら、ビデオカ
メラのビューファインダ等に用いられる表示パネルで
は、単に撮像視野のモニタを目的としている為、むしろ
要部のみを忠実なアスペクト比で再生する事が好まし
い。本発明の他の態様では、サンプリングレートの高速
化を多段階的に設定している。例えば、一水平期間の前
部及び後部で比較的低速なクロック信号を供給し、中間
部で高速化されたクロック信号を供給する。これによ
り、ワイド画面の中央部は忠実なアスペクト比で再現で
きる一方、周辺部は横圧縮して再生される。これによ
り、ワイド画面の全画角を表示できると共に、少なくと
も中央要部は無圧縮で（忠実なアスペクト比で）表示す
る事が可能になる。

【０００８】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる映像表示装置の
基本的な構成及び動作を示すブロック図及び波形図であ
る。図示する様に、本映像表示装置はビデオドライバ１
と表示パネル２とタイミングジェネレータ３とを備えて
いる。ビデオドライバ１は外部入力されるビデオ信号を
デコードして表示パネル２の駆動に適した交流化映像信
号を供給すると共に、ビデオ信号から分離した同期信号
ＳＹＮＣをタイミングジェネレータ３に供給する。この
ビデオドライバ１は横長のワイド画面（例えば１６：９
のアスペクト比）に対応した映像信号を供給可能であ
る。勿論、通常のノーマル画面（４：３のアスペクト
比）に対応した映像信号を供給する事もできる。表示パ
ネル２は画素アレイ４と水平駆動回路５と垂直駆動回路
６とを含んでいる。画素アレイ４は４：３のアスペクト
比のノーマル画面を構成している。水平駆動回路５は水
平クロック信号ＨＣＬＫに応じて水平スタートパルスＨ
ＳＴを順次転送してサンプリング動作を行ない、一水平
期間分の映像信号を該水平クロック信号ＨＣＬＫに応じ
たサンプリングレートで画素アレイ４の一ライン分に書
き込む。これに対し、垂直駆動回路６は垂直クロック信
号ＶＣＬＫに応じて垂直スタートパルスＶＳＴを順次転
送して一ライン毎の選択動作を行なう。タイミングジェ
ネレータ３はビデオドライバ１から入力された同期信号
ＳＹＮＣに応じて動作し、ビデオドライバ１に交流化信
号ＦＲＰを転送する。又、上述した水平クロック信号Ｈ
ＣＬＫ、水平スタートパルスＨＳＴ、垂直クロック信号
ＶＣＬＫ、垂直スタートパルスＶＳＴ等を表示パネル２
に入力する。

【０００９】本発明の特徴事項として、タイミングジェ
ネレータ３はビデオドライバ１からワイド画面に対応し
た映像信号が入力された時、水平スタートパルスＨＳＴ
と共に高速化された水平クロック信号ＨＣＬＫを水平駆
動回路５に供給し、一水平期間分の映像信号の要部をワ
イド画面に応じたサンプリングレートで画素アレイ４に
書き込ませる。

【００１０】この様なサンプリングレートの高速化を可
能とするタイミングジェネレータ３の動作態様には２通
りある。先ず（Ｂ）に示す態様では、タイミングジェネ
レータ３は一水平期間の全体に渡って一様に高速化され
た水平クロック信号ＨＣＬＫを供給すると共に、水平ス
タートパルスＨＳＴの供給タイミングを調整して映像信
号の要部のみを切り出し画素アレイ４に書き込ませる。
例えば、１６：９のアスペクト比に対応したワイド画面
の映像信号が入力された場合、タイミングジェネレータ
３は４：３のノーマル映像信号の場合に比べ３３％高速
化された水平クロック信号ＨＣＬＫを供給する事によ
り、ワイド画面のアスペクト比を忠実に再現する。但
し、サンプリングレートが高速化する為、サンプリング
ポイントが増加し、ワイド映像信号の一水平期間の一部
のみしか実際には画素アレイ４に書き込めない。従っ
て、一ライン分のワイド映像信号のうち３３％が切り捨
てられる事になる。この点に鑑み、本例では水平スター
トパルスＨＳＴの供給タイミングを調整し、ワイド映像
信号の要部のみを切り出して画素アレイ４に書き込ませ
る。即ち、（Ｂ）の実線及び点線で示す様に、水平スタ
ートパルスＨＳＴの位置を変えて、ワイド画像の抜き取
り部分を調整する。

【００１１】（Ｃ）に示した他の態様では、タイミング
ジェネレータ３は一水平期間の前部及び後部（図示省
略）で比較的低速な水平クロック信号ＨＣＬＫを供給
し、中間部で高速化された水平クロック信号ＨＣＬＫを
供給している。これにより、ワイド映像信号の両側部を
横圧縮して画素アレイ４に書き込ませると共に、中央要
部を無圧縮で画素アレイ４に書き込む事ができる。即
ち、水平クロック信号の周波数を多段階的に調整して、
ワイド画像の自在な圧縮／伸長を行なう。図示の例で
は、一水平期間の前部で比較的低速の水平クロック信号
ＨＣＬＫが水平駆動回路５に供給される。この部分では
サンプリングポイントが離間する為横圧縮された画像が
表示される事になる。但し、その分この前部に割り当て
られる画素列の本数が少なくて済む。一水平期間の中間
部では水平クロック信号ＨＣＬＫが高速化される為サン
プリングレートも高くなりサンプリング間隔が短くな
る。これによりワイド映像信号の中央要部を略無圧縮で
表示する事ができる。この後一水平期間の後部に至る
と、比較的低速なクロック信号に切り換えられサンプリ
ングレートが低くなり画像は再び横圧縮となる。

【００１２】図２は、図１に示した表示パネル２の具体
的な構成例を示す模式的なブロック図である。図示する
様に、画素アレイ４は行方向に沿ったゲートラインＸと
列方向に沿った信号ラインＹとを有している。両ライン
Ｘ，Ｙの交差部に画素電極ＰＸＬが形成される。又、こ
の画素電極ＰＸＬをスイッチング駆動する薄膜トランジ
スタＴｒも集積形成される。この薄膜トランジスタＴｒ
のゲート電極は対応するゲートラインＸに接続され、ソ
ース電極は対応する信号ラインＹに接続され、ドレイン
電極は対応する画素電極ＰＸＬに接続されている。なお
図示しないが、マトリクス状に配列した画素電極ＰＸＬ
に対し所定の間隙を介して対向電極が配置されており、
この間隙には液晶が保持されている。垂直駆動回路６は
各ゲートラインＸに接続されており、ＶＣＬＫに応じて
ＶＳＴを順次転送し、ゲートパルスを出力する。これに
より、線順次で一ライン毎に画素の選択が行なわれる。

【００１３】一方、水平駆動回路５は多段接続されたＤ
型フリップフロップ（ＤＦＦ）からなるシフトレジスタ
を備えている。又、各信号ラインＹの一端に接続された
トランスミッションゲート素子からなる水平スイッチＨ
ＳＷを有している。各信号ラインＹはＨＳＷを介して映
像信号の入力を受ける。ＤＦＦの多段接続からなるシフ
トレジスタはＨＣＬＫに応じてＨＳＴを順次転送し、各
段から対応するＨＳＷにサンプリングパルスを供給す
る。ＨＳＷはこのサンプリングパルスに応じて順次開閉
動作し、一水平期間分の映像信号を水平クロック信号Ｈ
ＣＬＫに応じたサンプリングレートで画素アレイの一行
分に書き込む。即ち、水平走査では、水平クロック信号
ＨＣＬＫと共にスタートパルスＨＳＴを入力すると、水
平方向にスタートパルスが転送され、ＨＳＷが点順次で
開閉駆動してパネルに対する点順次書き込みが行なわれ
る。

【００１４】かかる構成において水平走査を全体的に高
速化する場合には、水平クロック信号ＨＣＬＫの周波数
を均一に上げれば良い。又、水平スタートパルスのタイ
ミング調整により画像の表示領域を選択できる。一方、
水平走査を多段階的に高速化する場合には、水平スター
トパルス入力後ＨＣＬＫの周波数を変化させれば良く、
これにより画像の圧縮率を画面の中央部及び周辺部で適
切に設定する事が可能である。

【００１５】図３は、図１の（Ｂ）で説明した駆動方式
をビデオカメラに応用してワイド画面のモニタ表示を実
現した例を模式的に表わしている。このビデオカメラは
４：３のアスペクト比と１６：９のアスペクト比を切り
換え可能なＣＣＤ等からなる撮像素子を備えている。
又、撮像された画面をモニタ表示可能なアクティブマト
リクス型の液晶表示パネルを備えている。この液晶表示
パネルは４：３のアスペクト比に従ったノーマル画面を
有している。仮に、ＣＣＤからワイド対応の映像信号が
出力された時、これをそのまま液晶表示パネルに入力す
ると横圧縮された画面がビューファインダに写し出され
る。これに対処する為、液晶表示パネルに供給されるＨ
ＣＬＫを３３％増速化し忠実なアスペクト比でワイド画
像を再生している。但し、ＨＣＬＫを増速化するとサン
プリングポイントが密になる為、一水平区間（１Ｈ区
間）に渡って全てのサンプリングポイントを画素アレイ
に書き込む事はできない。換言すると、密に配列された
サンプリングポイントに比べ画素アレイに含まれる画素
列の本数が少ない。そこで、ＨＳＴの発生タイミングを
調整し、抜き取り表示部分を選択している。ＨＳＴの発
生タイミングを比較的遅くすれば右側重視の再生が行な
え、ＨＳＴを比較的速く発生させると左側重視の再生が
行なわれる。両者の中間でＨＳＴを発生させると中央部
重視の再生ができる。

【００１６】図４は、図１の（Ｃ）に示した多段階駆動
方式をビデオカメラのビューファインダに応用した例を
模式的に表わしている。前述した様にＣＣＤは４：３の
アスペクト比と１６：９のアスペクト比を切り換え可能
に映像信号を出力する。一方、液晶表示パネルは４：３
のアスペクト比となっている。従って、ＣＣＤが１６：
９のアスペクト比のワイド映像信号を出力した時、これ
をそのままビューファインダの液晶表示パネルに入力す
ると水平圧縮画像となってしまう。これに対処する為、
本例では多段階水平高速走査によるアスペクト比の忠実
再生を行なっている。１Ｈ区間の前部及び後部ではＨＣ
ＬＫは比較的低速に制御される。従って、これらの部分
では横圧縮された画像となる。一方中間部ではＨＣＬＫ
が高速化されており、略ワイド画面のアスペクト比に忠
実に画像再生される。図３に示した例と異なり、本例で
は一応ワイド画面の画角を全て写し出す事が可能にな
る。又、中央要部を忠実なアスペクト比で再生する事に
よりビューファインダのモニタとしての機能を確保して
いる。

【００１７】

【発明の効果】以上説明した様に、本発明によれば、ビ
デオドライバからワイド画面に対応した映像信号が入力
された時、タイミングジェネレータは所定のスタートパ
ルスと共に高速化されたクロック信号を表示パネルの水
平駆動回路に供給し、一水平期間分の映像信号の要部を
ワイド画面に応じたサンプリングレートで４：３対応の
画素アレイに書き込ませている。これにより、４：３対
応の表示パネルに、１６：９対応のワイド画像を忠実な
アスペクト比を保った状態で再生する事が可能になる。

【図面の簡単な説明】

【図１】本発明にかかる映像表示装置の基本的な構成及
び動作を示すブロック図及びタイミングチャートであ
る。

【図２】図１に示した映像表示装置に組み込まれる表示
パネルの一例を示すブロック図である。

【図３】本発明にかかる映像表示装置をビデオカメラの
ビューファインダに適応した一例を示す模式図である。

【図４】同じく本発明にかかる映像表示装置をビデオカ
メラのビューファインダに応用した他の例を示す模式図
である。

【符号の説明】

１ ビデオドライバ ２ 表示パネル ３ タイミングジェネレータ ４ 画素アレイ ５ 水平駆動回路 ６ 垂直駆動回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/01 Ｊ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ビデオドライバと表示パネルとタイミン
   グジェネレータとを備えた映像表示装置であって、 前記ビデオドライバは、横長のワイド画面に対応した映
   像信号を供給可能であり、 前記表示パネルは、通常のノーマル画面に対応した画素
   アレイと、クロック信号に応じてスタートパルスを順次
   転送してサンプリング動作を行ない一水平期間分の映像
   信号を該クロック信号に応じたサンプリングレートで該
   画素アレイの一ライン分に書き込む水平駆動回路とを有
   しており、 前記タイミングジェネレータは、該ビデオドライバから
   ワイド画面に対応した映像信号が入力された時所定のス
   タートパルスと共に高速化されたクロック信号を該水平
   駆動回路に供給し一水平期間分の映像信号の要部をワイ
   ド画面に応じたサンプリングレートで該画素アレイに書
   き込ませる事を特徴とする映像表示装置。
2. 【請求項２】 前記タイミングジェネレータは、一水平
   期間の全体に渡って一様に高速化されたクロック信号を
   供給すると共に、スタートパルスの供給タイミングを調
   整して該映像信号の要部のみを切り出して該画素アレイ
   に書き込ませる事を特徴とする請求項１記載の映像表示
   装置。
3. 【請求項３】 前記タイミングジェネレータは、一水平
   期間の前部及び後部で比較的低速なクロック信号を供給
   し中間部で高速化されたクロック信号を供給する事によ
   り、該映像信号の両側部を横圧縮して該画素アレイに書
   き込ませると共に中央要部を無圧縮で該画素アレイに書
   き込ませる事を特徴とする請求項１記載の映像表示装
   置。
4. 【請求項４】 比較的横狭なノーマル画面に対応した画
   素アレイと、クロック信号に応じてスタートパルスを順
   次転送してサンプリング動作を行ない一水平期間分の映
   像信号を該クロック信号に応じたサンプリングレートで
   該画素アレイの一ライン分に書き込む水平駆動回路とを
   備えた表示パネルに接続されるタイミングジェネレータ
   であって、比較的横広なワイド画面に対応した映像信号
   を該表示パネルに入力する時、所定のスタートパルスと
   共に高速化されたクロック信号を該水平駆動回路に供給
   し一水平期間分の映像信号の要部をワイド画面に応じた
   サンプリングレートで該画素アレイに書き込ませる事を
   特徴とするタイミングジェネレータ。