JPH0812886B2 - Semiconductor container and manufacturing method thereof - Google Patents
Semiconductor container and manufacturing method thereofInfo
- Publication number
- JPH0812886B2 JPH0812886B2 JP3181677A JP18167791A JPH0812886B2 JP H0812886 B2 JPH0812886 B2 JP H0812886B2 JP 3181677 A JP3181677 A JP 3181677A JP 18167791 A JP18167791 A JP 18167791A JP H0812886 B2 JPH0812886 B2 JP H0812886B2
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- package
- index mark
- metallized
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【産業上の利用分野】本発明は半導体容器とその製造方
法、特にセラミックパッケージのインデックスマーク
(認識マーク)の表面処理を電解メッキにより行った半
導体装置のセラミックパッケージとその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor container and a method of manufacturing the same, and more particularly to a ceramic package of a semiconductor device in which an index mark (recognition mark) of a ceramic package is surface-treated by electrolytic plating and a method of manufacturing the same.
【0002】集積回路が形成された半導体チップを搭載
する半導体容器は知られており、その例は図3の(a) と
(b) に示される。図3(a) にはかかる半導体容器が一部
切欠して示され、同図において、1はセラミックパッケ
ージ、2(1) 、2(2) ・・・2(n) は半導体チップの集
積回路を半導体容器が実装される基板と接続するための
ピン、3 はシールリング、4 はワイヤボンディングパタ
ーンで、このワイヤボンディングパターンと半導体チッ
プの電極パッドとがワイヤで接続される。5はダイアタ
ッチで、その上に図示しない半導体チップがダイ付けさ
れる。図3(b)はふた( キャップともいう)6がシール
された半導体容器を示す。図3(a) と(b) においてピン
は正面に配置されたもののみを簡略して示すが、実際に
は数ピンから二百数十ピンが設けられる。A semiconductor container having a semiconductor chip on which an integrated circuit is formed is known, and an example thereof is shown in FIG.
It is shown in (b). Such a semiconductor container is shown in FIG. 3 (a) with a part cut away. In the figure, 1 is a ceramic package, 2 (1), 2 (2) ... 2 (n) are integrated circuits of semiconductor chips. For connecting to the substrate on which the semiconductor container is mounted, 3 is a seal ring, 4 is a wire bonding pattern, and the wire bonding pattern and the electrode pad of the semiconductor chip are connected by a wire. Reference numeral 5 is a die attach, on which a semiconductor chip (not shown) is die-attached. FIG. 3B shows a semiconductor container in which a lid (also called a cap) 6 is sealed. In FIGS. 3 (a) and 3 (b), only the pins arranged on the front side are shown in a simplified manner, but in practice, a few pins to a few hundred tens of pins are provided.
【0003】[0003]
【従来の技術】従来、セラミックパッケージ1の表面に
はインデックスマークが付されている。インデックスマ
ーク7は、図3(a) には符号2(1) で示すピンの真上に
付けられる。ピン2(1) は1ピン(第1ピン)と呼称さ
れるピンで、その他のピン2(2) ・・・2(n) は1ピン
を基準に所定のパターンで配置され、半導体容器の実装
は1ピン2(1) を基準にしてなされるので、インデック
スマークは半導体容器の実装における位置ぎめのための
重要な機能を果たす。インデックスマーク7は図4の部
分的拡大断面図に詳細に示され(なお図4において、図
3に図示した部分と同じ部分は同一符号を付して表示す
る)、それはタングステン(W) 、モリブデン(Mo)、マン
ガン(Mn)の如き金属で作られるメタライズ部7aと、メタ
ライズ部7aの上に形成された無電解ニッケル/ 金メッキ
層7bとからなる。半導体容器の製造においては、図3
(a) に示される構造体を作った後に、ピン2(1) 、2
(2) ・・・2(n) 、シールリング3、ワイヤボンディン
グパターン4の金メッキをなす。そのためには、これら
の部分を電気的に接続して金メッキを3μm 程度の厚さ
に形成するが、前記したメタライズ部7aは電気的に島の
如く孤立した部分であるので、メタライズ部7aの上のリ
ッケル/ 金メッキ層7bは無電解メッキで形成され、その
厚さはオングストローム( Å) のオーダーの薄いものと
なる。2. Description of the Related Art Conventionally, an index mark is provided on the surface of a ceramic package 1. The index mark 7 is placed directly above the pin indicated by reference numeral 2 (1) in FIG. 3 (a). The pin 2 (1) is a pin called the 1st pin (the 1st pin), and the other pins 2 (2) ... 2 (n) are arranged in a predetermined pattern with reference to the 1st pin. Since the mounting is performed on the basis of 1 pin 2 (1), the index mark plays an important function for positioning in mounting the semiconductor container. The index mark 7 is shown in detail in the partially enlarged cross-sectional view of FIG. 4 (in FIG. 4, the same parts as those shown in FIG. 3 are designated by the same reference numerals), which are tungsten (W) and molybdenum. It comprises a metallized portion 7a made of a metal such as (Mo) or manganese (Mn), and an electroless nickel / gold plated layer 7b formed on the metallized portion 7a. In manufacturing a semiconductor container, as shown in FIG.
After making the structure shown in (a), pin 2 (1), 2
(2) 2 (n), the seal ring 3 and the wire bonding pattern 4 are plated with gold. For that purpose, these parts are electrically connected and gold plating is formed to a thickness of about 3 μm. However, since the metallized portion 7a described above is an electrically isolated portion like an island, the metallized portion 7a is not covered by the metallized portion 7a. Rickel / gold plating layer 7b is formed by electroless plating, and its thickness is as thin as angstrom (Å).
【0004】[0004]
【発明が解決しようとする課題】半導体容器に半導体チ
ップをダイ付けするときには容器を400 ℃程度に加熱す
る。ところで、インデックスマーク7の金メッキ層7bは
前記した如く無電解メッキで形成され薄いものであるの
で、黒色に変色し易く、そうなるとインデックスマーク
7 が目立たなくなり本来の認識用機能を果たすことがで
きない問題がある。それはまた密着力がないために剥げ
易く、金メッキ層7bが剥げ落ちると、半導体容器が実装
された基板に入り込みショートを惹起する問題もある。When a semiconductor chip is die-attached to a semiconductor container, the container is heated to about 400 ° C. By the way, since the gold plating layer 7b of the index mark 7 is formed by electroless plating and is thin as described above, it is easy to discolor to black.
There is a problem that 7 becomes unnoticeable and cannot perform its original recognition function. It also has a problem of easy peeling due to lack of adhesion, and if the gold plating layer 7b is peeled off, there is a problem that it enters the substrate on which the semiconductor container is mounted and causes a short circuit.
【0005】[0005]
【発明が解決しようとする課題】解決しようとする問題
点は、半導体容器に、変色したり剥げ落ちたりすること
のないインデックスマークを、半導体容器のピン・シー
ルリング、ワイヤボンディングパターンなどに金メッキ
を施すときに同時にメッキして形成することにある。The problem to be solved is that the semiconductor container is provided with an index mark which does not discolor or peel off, and the pin / seal ring of the semiconductor container or the wire bonding pattern is plated with gold. It is to form by plating at the same time as applying.
【0006】[0006]
【課題を解決するための手段】本発明の半導体容器は、
電解メッキを施されるピンと、前記ピンに電気的に接続
されてその電位をグリーンシートの端部に導く第1のグ
リーンシート表面導電膜と、パッケージ表面のインデッ
クスマークのメタライズ部分と、前記インデックスマー
クのメタライズ部分と電気的に接続されてその電位をグ
リーンシートの端部に導く第2のグリーンシート表面導
電膜とを有し、第2のグリーンシート表面導電膜はパッ
ケージ内部に配置され、前記インデックスマークのメタ
ライズ部分の表面には、パッケージを構成するグリーン
シートの側面で前記第1のグリーンシート表面導電膜と
前記第2のグリーンシート表面導電膜とを電気的に接続
してなす前記ピンの電解メッキと同時に電解メッキされ
たメッキ層を有することを特徴とし、また本発明の製造
方法は、電解メッキが施されるピンに接続される第1の
グリーンシート表面導電膜とパッケージ表面のインデッ
クスマークのメタライズ部分に電気的に接続される第2
のグリーンシート表面導電膜とをパッケージを構成する
グリーンシートの側面にまで導き、且つパッケージの側
面で前記第1および第2のグリーンシート表面導電膜を
電気的に接続した後に、前記ピンに対して電解メッキを
施すことで前記インデックスマークのメタライズ部分表
面にも同時に電解メッキされたメッキ層を形成し、メタ
ライズパターンを形成したパッケージの側面はメタライ
ズパターンとともに除去する工程を含むことを特徴とす
る。The semiconductor container of the present invention comprises:
Electrolytically plated pins, a first green sheet surface conductive film that is electrically connected to the pins and guides its potential to the end of the green sheet, a metallized portion of an index mark on the package surface, and the index mark A second green sheet surface conductive film that is electrically connected to the metallized portion of the second green sheet and guides the potential to the end of the green sheet.
The first green sheet surface conductive film and the second green sheet surface conductive film are electrically disposed on the side surface of the green sheet constituting the package, which is disposed inside the cage and is electrically connected to the surface of the metalized portion of the index mark. Connection
Method for producing characterized, also the present invention to have a plating layer is electrolytically plated simultaneously electroplating and the pin forming with the first electrolytic plating is connected to a pin applied
The second electrically connected conductive film on the green sheet and the metallized part of the index mark on the package surface
The green sheet surface conductive film of (1) to the side surface of the green sheet forming the package, and after electrically connecting the first and second green sheet surface conductive films on the side surface of the package, forming a plating layer which is electrolytically plated simultaneously in metallized partial surface of the index mark by performing electrolytic plating, meta
The side of the package with the rise pattern is metalized.
It is characterized by including a step of removing it together with the pattern .
【0007】[0007]
【作用】すなわち本発明によると、上記インデックスマ
ークは、電解メッキによってピンなど半導体容器の電解
メッキされる部分と同じ厚さに形成されるので、変色し
難く、また剥がれることなく、充分に目立って認識用の
機能を充分に果たすものであり、このインデックスマー
クは半導体容器のピン、シールリング、ワイヤボンディ
ングなどの金メッキのときに同時に金メッキされるので
製造工程が簡略化される。In other words, according to the present invention, the index mark is formed by electroplating to the same thickness as the electrolytically plated portion of the semiconductor container such as a pin, so that it does not easily discolor and is not easily peeled off. The index mark sufficiently fulfills the function of recognition, and the index mark is simultaneously gold-plated at the time of gold plating such as pins, seal rings, and wire bonding of the semiconductor container, thereby simplifying the manufacturing process.
【0008】[0008]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は本発明実施例が断面図で示され、同
図において、11せセラミックパッケージ、12(1) 、12
(2) ・・・12(n) はピン、13はシールリング、14はワイ
ヤボンディングパターン、15はダイアタッチを示し、こ
れらは従来例の部分と同じものである。本発明にかかる
インデックスマーク16は、メタライズ部16a 、ニッケル
メッキ層16b 、金メッキ層16c とから成り、ニッケルメ
ッキ層16b と金メッキ層16c とは電解メッキによって形
成される。なお、図1と次の図2にはインデックスマー
ク、ニッケルと金のメッキ層などは誇張的に示される。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a sectional view showing an embodiment of the present invention. In the figure, 11 ceramic package, 12 (1), 12
(2) ... 12 (n) is a pin, 13 is a seal ring, 14 is a wire bonding pattern, and 15 is a die attach, which are the same as those in the conventional example. The index mark 16 according to the present invention comprises a metallized portion 16a, a nickel plating layer 16b, and a gold plating layer 16c, and the nickel plating layer 16b and the gold plating layer 16c are formed by electrolytic plating. In FIG. 1 and the following FIG. 2, index marks, nickel and gold plating layers, etc. are exaggeratedly shown.
【0009】図1に示されるインデックスマーク16の形
成方法を次に図2を参照して説明する。なお図2におい
て、図1に示したものと同じ部分は同一符号を付して表
示する。図1に示されるセラミックパッケージ11は、図
2(a) に示されるセラミックのグリーンシート11a 、11
b 、11c 、11d を積層し焼結して作られ、グリーンシー
トは図2には模式的に分解断面図で示される。最上層の
グリーンシート11a には、インデックスマークのメタラ
イズ部16a が導電性ペースト例えばタングステンペース
トで作られ、またコバールのシールリング13、シールパ
ターン17が設けられている。また、メタライズ部に連結
するスルーホール(VIAともいう) が形成され、このスル
ーホール18にはタングステンペーストが埋め込まれてい
る。2層目のグリーンシート11b にはワイヤボンディン
グパターン14がタングステンペーストで作られ、このパ
ターン14の一方側は図示の如くグリーンシートの縁部か
ら突出し露出部を形成している。3層目のグリーンシー
ト11c にはダイアタッチ15が同様に形成され、その一方
側もグリーンシートの縁部から突出し露出部を提供す
る。4 層目のグリーンシート11d には図2(a) に示され
るように、スルーホール19が形成され、スルーホール19
にはスルーホール18の場合と同様に導電性ペースト( 例
えばタングステンペースト) が埋め込まれ、ピン12(1)
と電気的に接続されるようになっている。図2(a) に示
されるグリーンシートは図2(b) に示される如く積層さ
れる。なお、図2(b) においてグリーンシートは一部切
欠して示される。しかる後に、前記したメタライズパタ
ーンを電気的に接続するためメタライズパターン21をグ
リーンシートの側部に形成し、グリーンシートの縁部か
ら突出するパターンをすべて電気的に接続する。グリー
ンシートの焼結後に、メタライズパターン21を電気的に
メッキ装置に接続し、ニッケル、金の順に電気メッキを
行うと、図1 に示される如く、メタライズパターン21の
上だけでなく、メタライズ部16a の上にもニッケルメッ
キ層16b、金メッキ層16c が形成される。しかる後に、
セラミックパッケージを図1および図2(b) の一点鎖線
に沿って研削して半導体容器を完成する。上記の例で
は、導電性ペーストにタングステンペースト、メッキは
ニッケルメッキと金メッキをなしたが、本発明の適用範
囲はその例に限定されるものではなく、その他のペース
トおよびメッキを用いる場合にも及ぶものである。A method of forming the index mark 16 shown in FIG. 1 will be described below with reference to FIG. 2, the same parts as those shown in FIG. 1 are indicated by the same reference numerals. The ceramic package 11 shown in FIG. 1 is a ceramic green sheet 11a, 11 shown in FIG. 2 (a).
The green sheet is made by stacking and sintering b, 11c and 11d, and the green sheet is schematically shown in an exploded sectional view in FIG. On the uppermost green sheet 11a, the metallized portion 16a of the index mark is made of a conductive paste, for example, a tungsten paste, and a Kovar seal ring 13 and a seal pattern 17 are provided. Further, a through hole (also referred to as VIA) connected to the metallized portion is formed, and the through hole 18 is filled with a tungsten paste. A wire bonding pattern 14 is made of a tungsten paste on the second-layer green sheet 11b, and one side of this pattern 14 protrudes from the edge of the green sheet to form an exposed portion, as shown in the drawing. The die attach 15 is similarly formed on the green sheet 11c of the third layer, and one side thereof also protrudes from the edge of the green sheet to provide an exposed portion. Through holes 19 are formed in the fourth-layer green sheet 11d, as shown in FIG. 2 (a).
A conductive paste (e.g. tungsten paste) is embedded in the pin 12 (1) as in the case of the through hole 18.
It is designed to be electrically connected to. The green sheets shown in FIG. 2 (a) are laminated as shown in FIG. 2 (b). In addition, in FIG. 2B, the green sheet is partially cut away. Thereafter, a metallized pattern 21 is formed on the side portion of the green sheet for electrically connecting the metallized pattern, and all the patterns protruding from the edge of the green sheet are electrically connected. After the green sheet is sintered, the metallized pattern 21 is electrically connected to a plating device, and nickel and gold are electroplated in this order. As shown in FIG. 1, not only on the metallized pattern 21 but also on the metallized portion 16a. A nickel plating layer 16b and a gold plating layer 16c are also formed on the upper surface. After that,
The ceramic package is ground along the alternate long and short dash line in FIGS. 1 and 2B to complete the semiconductor container. In the above example, the tungsten paste is used as the conductive paste, and the nickel plating and the gold plating are performed as the plating, but the scope of application of the present invention is not limited to the example, and also extends to the case of using other pastes and plating. It is a thing.
【0010】[0010]
【発明の効果】以上のように本発明によれば、半導体容
器のパッケージのインデックスマークの表面処理を電解
メッキにより行うので、インデックスマークはピンなど
のメッキと同様に十分な厚さをもって強固に形成され、
変色とか剥げ落ちが防止され、かつ、十分に目立つもの
として形成されるので、半導体容器の実装を確実なもの
にするに効果大である。As described above, according to the present invention, since the surface treatment of the index mark of the package of the semiconductor container is performed by electrolytic plating, the index mark is firmly formed with a sufficient thickness like the plating of the pins and the like. Is
Since discoloration or peeling-off is prevented and it is formed so as to be sufficiently conspicuous, it is effective in ensuring the mounting of the semiconductor container.
【図1】本発明実施例の断面図である。FIG. 1 is a sectional view of an embodiment of the present invention.
【図2】図2(a) は図1の実施例を形成するグリーンシ
ートの分解断面図、図2(b) は同図(a) のグリーンシー
トを積層した状態を示す断面図である。2 (a) is an exploded sectional view of a green sheet forming the embodiment of FIG. 1, and FIG. 2 (b) is a sectional view showing a state in which the green sheets of FIG. 2 (a) are laminated.
【図3】従来の半導体容器の図で、同図(a) は一部切欠
斜視図、同図(b) はシールを付けた半導体容器の斜視図
である。3A and 3B are views of a conventional semiconductor container, FIG. 3A is a partially cutaway perspective view, and FIG. 3B is a perspective view of a semiconductor container with a seal.
【図4】従来のインデックスマークの断面図である。FIG. 4 is a cross-sectional view of a conventional index mark.
11 セラミックパッケージ 11a ・・・11b グリーンシート 12(1) ・・・12(n) ピン 13 シールリング 14 ワイヤボンディングパターン 15 ダイアタッチ 16 インデックスマーク 16a 金メッキ層 17 シールパターン 18、19 スールーホール 20、21 メタライズパターン 11 Ceramic package 11a ・ ・ ・ 11b Green sheet 12 (1) ・ ・ ・ 12 (n) Pin 13 Seal ring 14 Wire bonding pattern 15 Die attach 16 Index mark 16a Gold plating layer 17 Seal pattern 18, 19 Sulu hole 20, 21 Metallized pattern
Claims (2)
トの端部に導く第1のグリーンシート表面導電膜と、 パッケージ表面のインデックスマークのメタライズ部分
と、 前記インデックスマークのメタライズ部分と電気的に接
続されてその電位をグリーンシートの端部に導く第2の
グリーンシート表面導電膜とを有し、第2のグリーンシート表面導電膜はパッケージ内部に配
置され、 前記インデックスマークのメタライズ部分の表面には、
パッケージを構成するグリーンシートの側面で前記第1
のグリーンシート表面導電膜と前記第2のグリーンシー
ト表面導電膜とを電気的に接続してなす前記ピンの電解
メッキと同時に電解メッキされたメッキ層を有すること
を特徴とする半導体容器。1. A pin to be electroplated, a first conductive film on the surface of the green sheet which is electrically connected to the pin and guides its potential to the end of the green sheet, and a metallized portion of an index mark on the surface of the package. And a second green sheet surface conductive film that is electrically connected to the metallized portion of the index mark and guides its potential to the end portion of the green sheet, and the second green sheet surface conductive film is inside the package. Distribution
Placed on the surface of the metallized portion of the index mark,
The side of the green sheet that constitutes the package is the first
Green sheet surface conductive film and the second green sheet surface conductive film and the semiconductor container characterized by having a plating layer is electrolytically plated simultaneously electroplating and the pin forming electrically connected.
第1のグリーンシート表面導電膜とパッケージ表面のイ
ンデックスマークのメタライズ部分に電気的に接続され
る第2のグリーンシート表面導電膜とをパッケージを構
成するグリーンシートの側面にまで導き、且つパッケー
ジの側面で前記第1および第2のグリーンシート表面導
電膜を電気的に接続した後に、前記ピンに対して電解メ
ッキを施すことで前記インデックスマークのメタライズ
部分表面にも同時に電解メッキされたメッキ層を形成
し、メタライズパターンを形成したパッケージの側面は
メタライズパターンとともに除去する工程を含むことを
特徴とする半導体容器の製造方法。2. A second green sheet surface conductive film electroplating is connected to the metallized portions of the index mark of the first green sheet surface conductive film and the package surface that is connected to the pin electrically to be applied Lead to the side surface of the green sheet forming the package, and guide the surface of the first and second green sheets on the side surface of the package.
After the electrical film is electrically connected, the pins are electroplated to form a plating layer that is also electroplated on the surface of the metalized portion of the index mark.
The side of the package with the metallized pattern
A method of manufacturing a semiconductor container, comprising a step of removing the metallized pattern together with the metallized pattern .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3181677A JPH0812886B2 (en) | 1991-06-27 | 1991-06-27 | Semiconductor container and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3181677A JPH0812886B2 (en) | 1991-06-27 | 1991-06-27 | Semiconductor container and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06125015A JPH06125015A (en) | 1994-05-06 |
JPH0812886B2 true JPH0812886B2 (en) | 1996-02-07 |
Family
ID=16104943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3181677A Expired - Lifetime JPH0812886B2 (en) | 1991-06-27 | 1991-06-27 | Semiconductor container and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0812886B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5586353U (en) * | 1978-12-12 | 1980-06-14 |
-
1991
- 1991-06-27 JP JP3181677A patent/JPH0812886B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06125015A (en) | 1994-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
JP2002016181A (en) | Semiconductor device, manufacturing method thereof, and electrodeposition frame | |
JPS62216259A (en) | Manufacture and structure of hybrid integrated circuit | |
KR101007595B1 (en) | Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device | |
JP2000294719A (en) | Lead frame, semiconductor device using the same, and manufacture thereof | |
JP3869849B2 (en) | Manufacturing method of semiconductor device | |
TWI236741B (en) | Chip package and substrate | |
US11764130B2 (en) | Semiconductor device | |
US5345038A (en) | Multi-layer ceramic packages | |
JPH0812886B2 (en) | Semiconductor container and manufacturing method thereof | |
JP2565387B2 (en) | Printed wiring board for IC card and manufacturing method thereof | |
JP2956659B2 (en) | Semiconductor device and its lead frame | |
JPH06821Y2 (en) | Semiconductor device mounting structure | |
JPH0517709B2 (en) | ||
JPH03257854A (en) | Semiconductor device | |
JPH01132147A (en) | Semiconductor device | |
JP2831182B2 (en) | Electronic component having a gold conductive layer | |
JPS58105546A (en) | Semiconductor packaging | |
JP3441199B2 (en) | Package for storing semiconductor elements | |
JP3309045B2 (en) | Electronic components with leads | |
JP3181011B2 (en) | Package for storing semiconductor elements | |
JPH1022411A (en) | Semiconductor device and its manufacture | |
JPH04322435A (en) | Semiconductor device and manufacture thereof | |
JP2819321B2 (en) | Electronic component mounting substrate and method of manufacturing the electronic component mounting substrate | |
JP2001035959A (en) | Package for housing semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |
|
EXPY | Cancellation because of completion of term |