JPH0786772A - Circuit board equipment - Google Patents
Circuit board equipmentInfo
- Publication number
- JPH0786772A JPH0786772A JP22758293A JP22758293A JPH0786772A JP H0786772 A JPH0786772 A JP H0786772A JP 22758293 A JP22758293 A JP 22758293A JP 22758293 A JP22758293 A JP 22758293A JP H0786772 A JPH0786772 A JP H0786772A
- Authority
- JP
- Japan
- Prior art keywords
- contactor
- arc discharge
- pin
- contact
- surge absorber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、マザーボード側の電源
用の接触子、及び接地用の接触子とドータボード側の電
源用の接触子、及び接地用の接触子との接続時に発生す
るアーク放電を専用の接触子を経て吸収するサージアブ
ソーバを備える回路基板装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an arc discharge generated when a contact for a power supply on the mother board side and a contact for grounding and a contact for power supply on the daughter board side and a contact for grounding are connected. The present invention relates to a circuit board device including a surge absorber that absorbs electricity via a dedicated contactor.
【0002】[0002]
【従来の技術】図7は、従来における回路基板装置の概
念図である。マザーボード1には電源2の陽極側に接続
される電圧印加ピン4、陰極側に接続される接地ピン
6、及び複数の信号ピン8…が実装されている。一方、
ドータボード10には電子回路12、電子回路12に接
続される電圧印加ソケット14、接地ソケット16、及
び複数の信号ソケット18…が実装されている。2. Description of the Related Art FIG. 7 is a conceptual diagram of a conventional circuit board device. A voltage application pin 4 connected to the anode side of the power supply 2, a ground pin 6 connected to the cathode side, and a plurality of signal pins 8 are mounted on the motherboard 1. on the other hand,
An electronic circuit 12, a voltage application socket 14 connected to the electronic circuit 12, a ground socket 16, and a plurality of signal sockets 18 are mounted on the daughter board 10.
【0003】マザーボード1にドータボード10を活線
挿抜する際にマザーボード1上の信号線(図示省略)に
アーク放電の影響を与えないようにするため、IEEE
規格896.2に記載のように、図示の如く、電圧印加
ピン4、及び接地ピン6の長さが、マザーボード1とド
ータボード10とを接続する接栓の信号用の信号ピン8
…の長さよりも長くなるように構成されている。When the daughter board 10 is hot-plugged in and removed from the mother board 1, in order to prevent the signal line (not shown) on the mother board 1 from being affected by arc discharge, IEEE
As shown in the standard 896.2, as shown in the drawing, the lengths of the voltage application pin 4 and the ground pin 6 are such that the signal pin 8 for the signal of the plug for connecting the mother board 1 and the daughter board 10 is formed.
It is designed to be longer than the length of.
【0004】挿入時には、電圧印加ピン4と接地ピン6
が先に電圧印加ソケット14と接地ソケット16に挿入
接続され、以て電子回路12に電源を供給し、電子回路
12が安定になってから、次いで信号ピン8…が信号ソ
ケット18…に挿入接続される。一方、抜取時には、信
号ピン8…が信号ソケット18…から切り離され、マザ
ーボード1上の信号線(図示省略)に影響を与えないよ
うにしてから、次いで電圧印加ピン4と接地ピン6が電
圧印加ソケット14と接地ソケット16から切り離され
る。At the time of insertion, the voltage applying pin 4 and the ground pin 6
Is first inserted and connected to the voltage application socket 14 and the grounding socket 16, so that power is supplied to the electronic circuit 12 and the electronic circuit 12 becomes stable. Then, the signal pins 8 are inserted and connected to the signal socket 18. To be done. On the other hand, at the time of extraction, the signal pins 8 are disconnected from the signal sockets 18 so that the signal lines (not shown) on the motherboard 1 are not affected, and then the voltage application pin 4 and the ground pin 6 apply the voltage. It is separated from the socket 14 and the ground socket 16.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、従来の
回路基板装置では、ドータボード10の活線挿抜時に
は、電圧印加ピン4がバウンディングを起こしながら接
続あるいは切り離しが行われるため、ドータボード10
に流す電流の急激な導通遮断が繰り返される。またマザ
ーボード1あるいはドータボード10には誘導性の負荷
が幾らかあるため、電圧印加ピン4と電圧印加ソケット
14との間にはdI/dtに比例する高い電圧が発生す
る。However, in the conventional circuit board device, when the daughter board 10 is hot-swapped, the voltage application pins 4 are connected or disconnected while causing the bounding, so that the daughter board 10 is connected.
The rapid conduction interruption of the current flowing through is repeated. Since the mother board 1 or daughter board 10 has some inductive load, a high voltage proportional to dI / dt is generated between the voltage applying pin 4 and the voltage applying socket 14.
【0006】この現象の等価回路モデルを図8に示す。
R1 及びL1 はマザーボード1あるいはドータボード1
0の抵抗とインダクタンスで、R0 は電圧印加ピン4の
未接続時の抵抗で、その値は非常に大きい。この等価回
路モデルの過渡時の応答は図9の裏回路モデルに変換さ
れ、下記の周波数領域の1式で表される。An equivalent circuit model of this phenomenon is shown in FIG.
R1 and L1 are mother board 1 or daughter board 1
0 is a resistance and inductance, and R0 is a resistance when the voltage applying pin 4 is not connected, and its value is very large. The transient response of this equivalent circuit model is converted into the back circuit model of FIG. 9 and expressed by the following equation in the frequency domain.
【0007】[0007]
【数1】 電圧印加ピン4と電圧印加ソケット14との間に発生す
る電圧V(s)は下記の2式で表せる。[Equation 1] The voltage V (s) generated between the voltage application pin 4 and the voltage application socket 14 can be expressed by the following two equations.
【0008】[0008]
【数2】 時間領域の電圧の変化v(t)は1式、2式から下記の
3式で表される。[Equation 2] The change v (t) of the voltage in the time domain is expressed by the following three expressions from the first expression and the second expression.
【0009】[0009]
【数3】 この3式から、R0 を∞に近付けるとv(+0)は∞に近
付くことがわかる。[Equation 3] From these three expressions, it can be seen that v (+0) approaches ∞ when R0 approaches ∞.
【0010】この現象により電圧印加ピン4と電圧印加
ソケット14との間に発生する電圧は、アーク放電や高
周波の電磁波を発生し、マザーボード1上を伝搬し、ア
ーク放電となってマザーボード1上の回路や他の動作中
のドータボード10上の回路に誤動作を発生させる。The voltage generated between the voltage application pin 4 and the voltage application socket 14 due to this phenomenon generates arc discharge or high-frequency electromagnetic wave, propagates on the mother board 1, and becomes arc discharge to become the arc discharge on the mother board 1. A malfunction occurs in a circuit or another circuit on the daughter board 10 in operation.
【0011】本発明は、上記課題に鑑みて成されたもの
であり、ドータボードの活線挿抜時に電源用の接触子の
挿抜により発生するアーク放電を低減し、他の回路を誤
動作させないようにすることができる回路基板装置を提
供することを目的とする。The present invention has been made in view of the above problems, and reduces arc discharge caused by insertion / removal of a contact for a power supply during hot insertion / removal of a daughter board and prevents malfunction of other circuits. An object of the present invention is to provide a circuit board device that can be used.
【0012】[0012]
【課題を解決するための手段】上記目的を達成するため
に請求項1に記載の発明は、マザーボード側にドータボ
ード側に搭載された電子回路への電源用の第1接触子
と、信号用の第1接触子とを各々配設し、前記ドータボ
ード側に前記電源用の第1接触子に挿入・抜取可能な電
源用の第2接触子と、前記信号用の第1接触子に挿入・
抜取可能な信号用の第2接触子とを各々配設して成る回
路基板装置において、前記電源用の第1及び第2接触子
同志の活線挿入あるいは活線抜取時で発生するアーク放
電を抑制するためのアーク放電抑制手段と、このアーク
放電抑制手段に接続され前記マザーボード側あるいは前
記ドータボード側のどちらか一方に実装されるアーク放
電抑制用の第1接触子、及びこの第1接触子に挿入・抜
取可能で前記マザーボード側あるいは前記ドータボード
側の他方に実装されるアーク放電抑制用の第2接触子と
を備え、前記アーク放電抑制用の第1接触子及び第2接
触子同士は、前記活線挿入時には他の前記電源用及び信
号用の第1・第2接触子同士よりも先に接触し、また前
記活線抜取時には前記他の第1・第2接触子同士よりも
後まで接触しているように構成したことを特徴としてい
る。In order to achieve the above object, the invention according to claim 1 provides a first contactor for power supply to an electronic circuit mounted on a daughterboard side on a mother board side, and a signal contact for signalling. A first contactor is provided on each side of the daughterboard, and a second contactor for the power source that can be inserted into and removed from the first contactor for the power source and a first contactor for the signal are provided on the daughter board side.
In a circuit board device, each of which is provided with a removable second contactor for a signal, an arc discharge is generated when the first and second contactors for the power supply are hot-plugged or hot-plugged. An arc discharge suppressing means for suppressing the arc discharge, a first contact for arc discharge suppressing which is connected to the arc discharge suppressing means and is mounted on either the motherboard side or the daughter board side, and the first contact A second contactor capable of being inserted / removed and mounted on the other of the motherboard side or the daughterboard side for suppressing arc discharge, and the first contactor and the second contactor for suppressing arc discharge are: When the hot wire is inserted, the other first and second contact elements for the power source and the signal are contacted before each other, and when the hot wire is removed, the other first and second contact elements are contacted after the other first and second contact elements. Doing It is characterized by being configured so.
【0013】また、具体的には前記アーク放電抑制用の
第1接触子の長さと第2接触子の長さを加えた総合長さ
は、他の電源用及び信号用のそれぞれ第1・第2接触子
の長さを加えた総合長さのいずれよりも長く設定したこ
とを特徴としている。More specifically, the total length obtained by adding the length of the first contactor for suppressing the arc discharge and the length of the second contactor is the first and the first for the other power source and the signal, respectively. It is characterized in that it is set longer than any of the total lengths including the lengths of the two contacts.
【0014】さらに、請求項4に記載のように前記マザ
ーボード側に接地用の第1接触子を配設し、この接地用
の第1接触子に挿入・抜取可能な接地用の第2接触子を
前記ドータボード側に配設すると共に、該接地用の第1
接触子及び第2接触子同士は、前記活線挿入時には前記
アーク放電抑制用の第1・第2接触子同士よりも先に接
触し、また前記活線抜取時には前記アーク放電抑制用の
第1・第2接触子同士よりも後まで接触しているように
設定して構成したことを特徴としている。Further, according to a fourth aspect of the present invention, the first contactor for grounding is arranged on the mother board side, and the second contactor for grounding can be inserted into and removed from the first contactor for grounding. Is disposed on the daughter board side, and the first grounding is provided.
The contactor and the second contactor come into contact with each other before the first and second contactors for suppressing the arc discharge at the time of inserting the hot wire, and the first for suppressing the arc discharge at the time of removing the hot wire. -It is characterized in that the second contactors are set so that they are in contact with each other further than the second contactors.
【0015】[0015]
【作用】上記のように構成された請求項1記載の発明の
回路基板装置によれば、マザーボードにドータボードを
活線挿入する時には、アーク放電抑制用の第1及び第2
接触子同士が、電源用及び信号用の接触子の接続よりも
先に接続される。従って、電源用の第1及び第2接触子
同士の接続時に発生するアーク放電(雑音あるいはチャ
タリング)はアーク放電抑制手段で抑制され、他の部材
に伝搬されることがなく、電子回路の誤動作が回避でき
る。According to the circuit board device of the first aspect of the present invention configured as described above, when the daughter board is hot-plugged into the mother board, the first and second arc discharge suppressing means are provided.
The contacts are connected to each other prior to the connection of the contacts for power supply and signal. Therefore, the arc discharge (noise or chattering) that occurs when the first and second contacts for the power supply are connected is suppressed by the arc discharge suppressing means, is not propagated to other members, and malfunctions of the electronic circuit are prevented. It can be avoided.
【0016】また、マザーボードからドータボードを活
線抜取する時には、アーク放電抑制用の第1及び第2接
触子同士は、電源用及び信号用の接触子の接続が離れる
時には接続されたままである。従って、電源用の第1及
び第2接触子同士の抜取時に発生するアーク放電はアー
ク放電抑制手段で抑制され、活線挿入時と同様に他の部
材に伝搬されることがなく、電子回路の誤動作が回避で
きる。Further, when the daughter board is hot-plugged from the mother board, the first and second contacts for suppressing arc discharge remain connected to each other when the contacts for power supply and for signals are separated. Therefore, the arc discharge generated when the first and second contacts for the power supply are extracted is suppressed by the arc discharge suppressing means and is not propagated to other members as in the case of hot line insertion, so that the electronic circuit Malfunctions can be avoided.
【0017】また、請求項4記載の発明の回路基板装置
によれば、活線挿入時には接地用の第1及び第2接触子
同士は、アーク放電抑制用の第1・第2接触子同士の接
続よりも先に行われる。そして、接地用の第1及び第2
接触子が接続された後にアーク放電抑制用の第1・第2
接触子同士の接続、その後が電源用接触子の接続が行わ
れる。従って、電源用の接触子の接続時に発生する電圧
不均衡により電子回路が破壊されることが回避される上
に、前記と同様にアーク放電はアーク放電抑制手段で抑
制され、他の部材に伝搬されることがなく、電子回路の
誤動作が回避できる。According to the fourth aspect of the circuit board device of the present invention, the first and second contacts for grounding are inserted between the first and second contacts for suppressing arc discharge when the hot wire is inserted. It is done before the connection. And, the first and second for grounding
First and second for suppressing arc discharge after contact is connected
The contacts are connected to each other, and then the power contacts are connected. Therefore, the electronic circuit is prevented from being destroyed by the voltage imbalance that occurs when the contact for the power supply is connected, and the arc discharge is suppressed by the arc discharge suppressing means as described above and propagated to other members. And the malfunction of the electronic circuit can be avoided.
【0018】また、活線抜取時には、アーク放電抑制用
の第1及び第2接触子同士は、電源用及び信号用の接触
子の接続が離れる時には接続されたままであり、さらに
接地用の第1及び第2接触子同士は、アーク放電抑制用
の第1及び第2接触子の接続が離れる時には接続された
ままである。Further, at the time of hot-line drawing, the first and second contacts for suppressing arc discharge remain connected when the contacts for the power supply and the signal are separated from each other, and further, the first contact for grounding. The second contactor and the second contactor remain connected to each other when the connection between the first and second contactors for suppressing arc discharge is separated.
【0019】従って、活線挿入時と同様に電源用の接触
子の接続時に発生する電圧不均衡により電子回路が破壊
されることが回避される上に、アーク放電はアーク放電
抑制手段へと吸収され、他の部材に伝搬されることがな
く、電子回路の誤動作が回避できる。Therefore, the electronic circuit is prevented from being destroyed by the voltage imbalance that occurs when the contact for the power source is connected as in the case of hot insertion, and the arc discharge is absorbed by the arc discharge suppressing means. Therefore, the electronic circuit is prevented from being propagated to other members and the malfunction of the electronic circuit can be avoided.
【0020】一方、本発明によるアーク放電抑制手段
(サージ・アブソーバ)を使用したマザーボードとドー
ターボードの電源回路の等価回路モデルは図5のように
なる。R0とC0によるアーク放電抑制手段はサージ・
アブソーバとして使用される回路の代表的なものであ
る。R1およびL1はドーターボードあるいはマザーボ
ードの抵抗とインダクタンスである。図5の過渡時の応
答は裏回路の図6に変換され、下記の周波数領域の4式
で表現される。On the other hand, FIG. 5 shows an equivalent circuit model of the power supply circuit of the mother board and the daughter board using the arc discharge suppressing means (surge absorber) according to the present invention. Arc discharge suppression means by R0 and C0 is surge
It is a typical circuit used as an absorber. R1 and L1 are the resistance and inductance of the daughter board or motherboard. The transient response of FIG. 5 is converted to the back circuit of FIG. 6 and expressed by the following four equations in the frequency domain.
【0021】[0021]
【数4】 電源用の雄側・雌側接触子の間に発生する電圧V(s)
は周波数領域で下記の5式で表される。[Equation 4] Voltage V (s) generated between male and female contacts for power supply
Is expressed by the following five equations in the frequency domain.
【0022】[0022]
【数5】 4式及び5式からR0とC0の値を選ぶことによって、
下記の6式の条件で安定する。[Equation 5] By choosing the values of R0 and C0 from equations 4 and 5,
It is stable under the conditions of the following 6 equations.
【0023】[0023]
【数6】 時間領域の電圧の変化v(t)は下記の7式で得られ
る。[Equation 6] The change v (t) of the voltage in the time domain is obtained by the following 7 equations.
【0024】[0024]
【数7】 7式では電源用の雄側接触子が切り離された直後、電源
用の雄側・雌側接触子の間に発生する電圧v(+0)は
アーク放電吸収回路(サージ・アブソーバ)の両端に印
加され、アーク放電抑制手段に電流を瞬時のあいだ流す
ことによって、電圧の発生を押さえる。この時の電圧の
初期値は、直前まで電源回路に流れていた電流i(−
0)とR0によって下記の8式であたえられ、R0の値
を適当に選ぶことによって制御することができる。[Equation 7] In Type 7, the voltage v (+0) generated between the male and female contacts for power supply is applied to both ends of the arc discharge absorption circuit (surge absorber) immediately after the male contact for power supply is disconnected. Then, the generation of voltage is suppressed by passing a current through the arc discharge suppressing means for a moment. The initial value of the voltage at this time is the current i (-
0) and R0 are given by the following eight equations, which can be controlled by appropriately selecting the value of R0.
【0025】[0025]
【数8】 [Equation 8]
【0026】[0026]
【実施例】以下、本発明を図示の実施例に基づいて説明
する。The present invention will be described below with reference to the illustrated embodiments.
【0027】図1は、本発明の第1の実施例に係わる回
路基板装置の概略構成を示す概念図である。マザーボー
ド1には電源2の陽極側に接続される電圧印加ピン4、
陰極側に接続される接地ピン6、及び、複数の信号ピン
8…が実装されており、さらに電源2の陽極側に接続さ
れるサージアブソーバピン21が実装されている。サー
ジアブソーバピン21は最も長く、電圧印加ピン4の近
傍に配置され、電流(アーク放電)を瞬時しか流さない
ので細いピンで良い。電圧印加ピン4と接地ピン6はサ
ージアブソーバピン21の次に長く、電流を多く流すた
め太いピンとなり、殊に接地ピン6の長さは電圧印加ピ
ン4と等しいか、あるいは長ければ良い。信号ピン8…
は最も短く、細いピンである。FIG. 1 is a conceptual diagram showing a schematic structure of a circuit board device according to a first embodiment of the present invention. On the motherboard 1, a voltage application pin 4 connected to the anode side of the power supply 2,
A ground pin 6 connected to the cathode side and a plurality of signal pins 8 ... Are mounted, and a surge absorber pin 21 connected to the anode side of the power supply 2 is also mounted. The surge absorber pin 21 has the longest length, is arranged in the vicinity of the voltage applying pin 4, and allows a current (arc discharge) to flow only momentarily, so a thin pin may be used. The voltage applying pin 4 and the grounding pin 6 are long next to the surge absorber pin 21 and become thick pins to allow a large amount of current to flow. Signal pin 8 ...
Is the shortest and finest pin.
【0028】一方、ドータボード10には電子回路12
が搭載されている他、電子回路12に接続される電圧印
加ソケット14、接地ソケット16、及び複数の信号ソ
ケット18…が実装されており、さらにサージアブソー
バソケット22が実装されている。各ソケット14,1
6,18…は等しいストロークを持ったもので良い。ま
た、サージアブソーバソケット22と電子回路12との
間には電圧印加ピン4の接続時に発生する電流(アーク
放電)を吸収するサージアブソーバ24が接続されてい
る。尚、サージアブソーバ24は本実施例では抵抗とコ
ンデンサの直列回路で構成されるが、他の構成であって
も良い。On the other hand, the daughter board 10 has an electronic circuit 12
Is mounted, a voltage application socket 14 connected to the electronic circuit 12, a ground socket 16, and a plurality of signal sockets 18 are mounted, and a surge absorber socket 22 is further mounted. Each socket 14, 1
6 and 18 may have the same stroke. Further, between the surge absorber socket 22 and the electronic circuit 12, a surge absorber 24 that absorbs a current (arc discharge) generated when the voltage application pin 4 is connected is connected. Although the surge absorber 24 is composed of a series circuit of a resistor and a capacitor in this embodiment, it may have another structure.
【0029】マザーボード1にドーターボード10が活
線挿入されるときは、まずサージアブソーバピン21が
サージアブソーバソケット22に接続され、サージアブ
ソーバ24をつなぐ経路が接続される。次に電圧印加ピ
ン4と接地ピン6とが接続され、このとき発生するチャ
タリングによるアーク放電を先に接続されているサージ
アブソーバ24によって吸収し、電子回路12に電源が
安定に供給された後に、信号ピン8…が接続される。When the daughter board 10 is hot-plugged into the motherboard 1, first, the surge absorber pins 21 are connected to the surge absorber sockets 22, and the paths connecting the surge absorbers 24 are connected. Next, the voltage application pin 4 and the ground pin 6 are connected, and the arc discharge due to chattering that occurs at this time is absorbed by the surge absorber 24 that is connected in advance, and after the power is stably supplied to the electronic circuit 12, The signal pins 8 ... Are connected.
【0030】マザーボード1からドーターボード2を活
線抜取するときは、まず、電子回路8に供給される電源
が不安定となる前に信号ピン7が非接触となり、電圧ピ
ン4と接地ピン5が切り離されるときに発生するノイズ
を最後まで接続されているサージアブソーバ24によっ
て吸収する。When the daughter board 2 is hot-plugged from the mother board 1, first, the signal pin 7 is brought into non-contact and the voltage pin 4 and the ground pin 5 are brought into contact with each other before the power supply to the electronic circuit 8 becomes unstable. The surge absorber 24 that is connected to the end absorbs the noise that occurs when disconnected.
【0031】図2は、本発明の第2実施例に係わる回路
基板装置の概略構成を示す概念図である。本実施例の場
合、マザーボード1に2種類の電圧印加ピン4a ,4b
が実装され、かつ接地ピン6´が最も長く構成されてい
る点、並びに、ドータボード10に2つのサージアブソ
ーバ24が搭載されている点が第1の実施例と相違す
る。FIG. 2 is a conceptual diagram showing a schematic structure of a circuit board device according to a second embodiment of the present invention. In the case of this embodiment, two types of voltage application pins 4a and 4b are provided on the motherboard 1.
Is mounted, and the grounding pin 6'is configured to be the longest, and the two surge absorbers 24 are mounted on the daughter board 10, which is different from the first embodiment.
【0032】即ち、マザーボード1には電源2の陽極側
に接続される電圧印加ピン4a 、電源2´の陽極側に接
続される電圧印加ピン4b 、接地ピン6´、及び、複数
の信号ピン8…が実装されている他、さらに電源2の陽
極側に接続されるサージアブソーバピン21a 、電源2
´の陽極側に接続されるサージアブソーバピン21bが
実装されている。接地ピン6´は最も長く、複数の電圧
による活線挿抜時の電圧不均衡による電子回路12´の
破壊を防ぐ。接地ピン6´には電流を流すために太いピ
ンを使用する。サージアブソーバピン21a ,21b は
次に長く、電圧印加ピン4a ,4b の近傍に夫々配置さ
れ、電流(アーク放電)を瞬時しか流さないので細いピ
ンでよい。電圧印加ピン4a ,4b はサージアブソーバ
ピン21a ,21b の次に長く、電流を多く流すために
太いピンとなる。信号ピン8…は最も短く、細いピンで
ある。That is, on the motherboard 1, a voltage applying pin 4a connected to the anode side of the power source 2, a voltage applying pin 4b connected to the anode side of the power source 2 ', a ground pin 6', and a plurality of signal pins 8 are provided. Are mounted, and surge absorber pins 21a connected to the anode side of the power source 2 and the power source 2 are further mounted.
The surge absorber pin 21b connected to the anode side of the 'is mounted. The ground pin 6'is the longest and prevents the electronic circuit 12 'from being destroyed due to voltage imbalance during hot plugging and unplugging due to a plurality of voltages. A thick pin is used as the ground pin 6'for passing a current. The surge absorber pins 21a and 21b are next long, and they are arranged in the vicinity of the voltage applying pins 4a and 4b, respectively, and a current (arc discharge) flows only momentarily. The voltage applying pins 4a and 4b are next to the surge absorber pins 21a and 21b, and are thick pins for supplying a large amount of current. The signal pins 8 ... Are the shortest and thinnest pins.
【0033】一方、ドータボード10には電子回路12
´が搭載されている他、電子回路12´に接続される電
圧印加ソケット14a ,14b 、接地ソケット16´、
及び複数の信号ソケット18…が実装されており、さら
にサージアブソーバソケット22a ,22b が実装され
ている。各ソケット14a ,14b ,16´,18…,
22a ,22b は等しいストロークを持ったもので良
い。また、サージアブソーバソケット22a と電子回路
12´との間には電圧印加ピン4a の接続時に発生する
電流(アーク放電)を吸収するサージアブソーバ24a
が接続されており、サージアブソーバソケット22b と
電子回路12との間には電圧印加ピン4bの接続時に発
生する電流(アーク放電)を吸収するサージアブソーバ
24b が接続されている。サージアブソーバ24a ,2
4b は本実施例では共に抵抗とコンデンサの直列回路で
構成されるが、他の構成であっても良い。On the other hand, the daughter board 10 has an electronic circuit 12
′ Is mounted, voltage application sockets 14a and 14b connected to the electronic circuit 12 ′, a ground socket 16 ′,
, A plurality of signal sockets 18 ... Are mounted, and surge absorber sockets 22a and 22b are further mounted. Each socket 14a, 14b, 16 ', 18 ...
22a and 22b may have the same stroke. Further, between the surge absorber socket 22a and the electronic circuit 12 ', a surge absorber 24a that absorbs a current (arc discharge) generated when the voltage applying pin 4a is connected.
Is connected between the surge absorber socket 22b and the electronic circuit 12, and a surge absorber 24b that absorbs a current (arc discharge) generated when the voltage application pin 4b is connected is connected. Surge absorbers 24a, 2
Although 4b is composed of a series circuit of a resistor and a capacitor in the present embodiment, other structures may be used.
【0034】マザーボード1にドーターボード10が活
線挿入されるときは、まず最初に接地ピン6´が接続さ
れ、複数の電圧が不安定に掛かったときの電子回路12
´の破壊を防ぐ。次に2つのサージアブソーバピン21
a ,21b がサージアブソーバソケット22a ,22b
に接続され、夫々サージアブソーバ24a ,24b をつ
なぐ経路が接続される。次に2種類の電圧印加ピン4a
,4b が接続され、このとき発生するチャタリングに
よるアーク放電を先に接続されているサージアブソーバ
24a ,24b によって吸収し、電子回路12´に電源
が安定に供給された後に、信号ピン8…が接続される。When the daughter board 10 is hot-plugged into the mother board 1, the ground pin 6'is first connected to the electronic circuit 12 when a plurality of voltages are unstablely applied.
Prevent the destruction of ´. Next, two surge absorber pins 21
a and 21b are surge absorber sockets 22a and 22b
And the paths connecting the surge absorbers 24a and 24b, respectively. Next, two types of voltage application pins 4a
, 4b are connected, the arc discharge caused by chattering at this time is absorbed by the surge absorbers 24a, 24b connected in advance, and the signal pins 8 are connected after the electric power is stably supplied to the electronic circuit 12 '. To be done.
【0035】マザーボード1からドーターボード10を
活線抜取するときは、まず最初に電子回路12´に供給
される電源が不安定となる前に信号ピン8…が非接触と
なり、電圧ピン4a ,4b と接地ピン6´が切り離され
るときに発生するアーク放電を最後まで接続されている
サージアブソーバ24a ,24b によって吸収する。そ
の後、サージアブソーバピン21a ,21b が切り離さ
れ、電子回路12´の破壊を防ぐために最後に接地ピン
6´が切り離される。When the daughter board 10 is hot-plugged from the motherboard 1, first, the signal pins 8 are brought into non-contact with each other before the power supply to the electronic circuit 12 'becomes unstable, and the voltage pins 4a, 4b. The arc discharge generated when the ground pin 6'and the ground pin 6'are disconnected is absorbed by the surge absorbers 24a, 24b connected to the end. After that, the surge absorber pins 21a and 21b are disconnected, and finally the ground pin 6'is disconnected to prevent the destruction of the electronic circuit 12 '.
【0036】図3は、本発明の第3実施例に係わる回路
基板装置の概略構成を示す概念図である。本実施例の場
合、電圧印加ピン4、及び接地ピン6の夫々の近傍にサ
ージアブソーバピン21a ,21b を配置し、かつ、こ
れに対応するサージアブソーバソケット22a ,22b
夫々に対してサージアブソーバ24a ,24b を個々に
接続した点が第1の実施例とは相違する。FIG. 3 is a conceptual diagram showing a schematic structure of a circuit board device according to a third embodiment of the present invention. In the case of this embodiment, the surge absorber pins 21a and 21b are arranged near the voltage application pin 4 and the ground pin 6, respectively, and the surge absorber sockets 22a and 22b corresponding thereto are arranged.
The difference from the first embodiment is that the surge absorbers 24a and 24b are individually connected to each of them.
【0037】即ち、マザーボード1には電源2の陽極側
に接続される電圧印加ピン4、接地ピン6、及び、複数
の信号ピン8…が実装されており、さらに電圧印加ピン
4の近傍で電源2の陽極側に接続されるサージアブソー
バピン21a 、接地ピン6の近傍で陰極側に接続される
サージアブソーバピン21b が実装されている。サージ
アブソーバピン21a ,21b は最も長く、電流(アー
ク放電)を瞬時しか流さないので細いピンで良い。電圧
印加ピン4と接地ピン6はサージアブソーバピン21a
,21b の次に長く、電流を多く流すため太いピンと
なり、殊に接地ピン6の長さは電圧印加ピン4と等しい
か、あるいは長ければ良い。信号ピン8…は最も短く、
細いピンである。That is, a voltage application pin 4, a ground pin 6, and a plurality of signal pins 8 connected to the anode side of the power supply 2 are mounted on the motherboard 1, and the power supply is provided near the voltage application pin 4. 2, a surge absorber pin 21a connected to the anode side and a surge absorber pin 21b connected to the cathode side near the ground pin 6 are mounted. The surge absorber pins 21a and 21b have the longest length, and since current (arc discharge) flows only momentarily, thin pins may be used. The voltage applying pin 4 and the grounding pin 6 are surge absorber pins 21a.
, 21b, which is the next longest pin and is a thick pin for passing a large amount of current. In particular, the length of the ground pin 6 may be equal to or longer than that of the voltage applying pin 4. Signal pin 8 ... is the shortest,
It is a thin pin.
【0038】一方、ドータボード10には電子回路1
2”が搭載されている他、電子回路12”に接続される
電圧印加ソケット14、接地ソケット16、及び複数の
信号ソケット18…が実装されており、さらに電圧印加
ソケット14、接地ソケット16の近傍にサージアブソ
ーバソケット22a ,22b が実装されている。各ソケ
ット14,16,18…,22a ,22b は等しいスト
ロークを持ったもので良い。また、サージアブソーバソ
ケット22a と電子回路12”との間には電圧印加ピン
4の接続時に発生する電流(アーク放電)を吸収するサ
ージアブソーバ24a が接続されており、サージアブソ
ーバソケット22b と電子回路12”との間には接地ピ
ン6の接続時に発生する電流(アーク放電)を吸収する
サージアブソーバ24b が接続されている。尚、サージ
アブソーバ24a ,24b は本実施例では抵抗とコンデ
ンサの直列回路で構成されるが、他の構成であっても良
い。On the other hand, the daughter board 10 has an electronic circuit 1
2 ″ is mounted, a voltage applying socket 14 connected to the electronic circuit 12 ″, a grounding socket 16, and a plurality of signal sockets 18 are mounted, and the vicinity of the voltage applying socket 14 and the grounding socket 16 is further mounted. The surge absorber sockets 22a and 22b are mounted on the. The sockets 14, 16, 18, ..., 22a, 22b may have the same stroke. Further, a surge absorber 24a that absorbs a current (arc discharge) generated when the voltage application pin 4 is connected is connected between the surge absorber socket 22a and the electronic circuit 12 ″, and the surge absorber socket 22b and the electronic circuit 12 are connected. A surge absorber 24b that absorbs a current (arc discharge) generated when the ground pin 6 is connected is connected between the "and". Although the surge absorbers 24a and 24b are composed of a series circuit of a resistor and a capacitor in this embodiment, they may have another structure.
【0039】マザーボード1にドーターボード10が活
線挿入されるときは、まず2つのサージアブソーバピン
21a ,21b がサージアブソーバソケット22a ,2
2bに接続され、電圧印加側と接地側の2つのサージア
ブソーバ24a ,24b をつなぐ経路が接続される。次
に接地ピン6と電圧印加ピン4が接続され、このとき発
生するチャタリングによるアーク放電を先に接続されて
いるサージアブソーバ24a ,24b によって吸収す
る。このとき接地ピン6と電圧印加ピン4の長さが製造
誤差によって等しくなくて、同時に接続されなくても、
チャタリングによって発生するアーク放電は接地ピン6
と電圧印加ピン4のそれぞれ近傍に配置されたサージア
ブソーバピン21a ,21b によって吸収される。電子
回路12”に電源2が安定に供給された後に、信号ピン
8…が接続される。When the daughter board 10 is hot-plugged into the mother board 1, first, the two surge absorber pins 21a and 21b are connected to the surge absorber sockets 22a and 2b.
2b, and a path connecting the two surge absorbers 24a and 24b on the voltage application side and the ground side is connected. Next, the ground pin 6 and the voltage application pin 4 are connected, and the arc discharge due to the chattering generated at this time is absorbed by the surge absorbers 24a and 24b connected in advance. At this time, the lengths of the ground pin 6 and the voltage application pin 4 are not equal due to manufacturing error, and even if they are not connected at the same time,
The arc discharge generated by chattering is the ground pin 6
And surge absorber pins 21a and 21b arranged near the voltage applying pin 4 respectively. After the power supply 2 is stably supplied to the electronic circuit 12 ″, the signal pins 8 ... Are connected.
【0040】マザーボード1からドーターボード10を
活線抜取するときは、まず、電子回路12”に供給され
る電源が不安定となる前に信号ピン8…が非接触とな
り、電圧ピン4と接地ピン6が切り離されるときに発生
するアーク放電を最後まで接続されている2つのサージ
アブソーバ24a ,24b によって電圧印加側と接地側
でそれぞれ独立に吸収する。When the daughter board 10 is hot-plugged from the mother board 1, first, the signal pins 8 are brought into non-contact with each other before the electric power supplied to the electronic circuit 12 "becomes unstable, and the voltage pin 4 and the ground pin. The arc discharge generated when 6 is disconnected is independently absorbed on the voltage application side and the ground side by the two surge absorbers 24a and 24b connected to the end.
【0041】図4は、本発明の第4実施例に係わる回路
基板装置の概略構成を示す概念図である。本実施例の場
合、サージアブソーバ24がマザーボード1の電源2と
サージアブソーバピン21との間に接続される点が第1
の実施例と相違する。FIG. 4 is a conceptual diagram showing a schematic structure of a circuit board device according to a fourth embodiment of the present invention. In the case of the present embodiment, the first point is that the surge absorber 24 is connected between the power supply 2 of the motherboard 1 and the surge absorber pin 21.
Is different from the embodiment of FIG.
【0042】即ち、マザーボード1には電源2の陽極側
に接続される電圧印加ピン4、陰極側に接続される接地
ピン6、及び、複数の信号ピン8…が実装されており、
さらに電源2の陽極側に接続されるサージアブソーバピ
ン21が実装されている。サージアブソーバピン21は
最も長く、電圧印加ピン4の近傍に配置され、電流(ア
ーク放電)を瞬時しか流さないので細いピンで良い。電
圧印加ピン4と接地ピン6はサージアブソーバピン21
の次に長く、電流を多く流すため太いピンとなり、殊に
接地ピン6の長さは電圧印加ピン4と等しいか、あるい
は長ければ良い。信号ピン8…は最も短く、細いピンで
ある。また電源2とサージアブソーバピン21との間に
はサージアブソーバ24が接続されている。サージアブ
ソーバ24は本実施例では抵抗とコンデンサの直列回路
で構成されるが、他の構成であっても良い。That is, a voltage applying pin 4 connected to the anode side of the power source 2, a ground pin 6 connected to the cathode side, and a plurality of signal pins 8 are mounted on the motherboard 1.
Further, a surge absorber pin 21 connected to the anode side of the power source 2 is mounted. The surge absorber pin 21 has the longest length, is arranged in the vicinity of the voltage applying pin 4, and allows a current (arc discharge) to flow only momentarily, so a thin pin may be used. The voltage applying pin 4 and the ground pin 6 are surge absorber pins 21.
It is the second longest and becomes a thick pin for flowing a large amount of current, and in particular, the length of the ground pin 6 may be equal to or longer than that of the voltage applying pin 4. The signal pins 8 ... Are the shortest and thinnest pins. A surge absorber 24 is connected between the power source 2 and the surge absorber pin 21. Although the surge absorber 24 is composed of a series circuit of a resistor and a capacitor in this embodiment, it may have another structure.
【0043】一方、ドータボード10には電子回路12
が搭載されている他、電子回路12に接続される電圧印
加ソケット14、接地ソケット16、及び複数の信号ソ
ケット18…が実装されており、さらにサージアブソー
バソケット22が実装されている。各ソケット14,1
6,18…,22は等しいストロークを持ったもので良
い。On the other hand, the daughter board 10 has an electronic circuit 12
Is mounted, a voltage application socket 14 connected to the electronic circuit 12, a ground socket 16, and a plurality of signal sockets 18 are mounted, and a surge absorber socket 22 is further mounted. Each socket 14, 1
6, 18, ..., 22 may have equal strokes.
【0044】マザーボード1にドーターボード10が活
線挿入されるときは、まずサージアブソーバピン21が
サージアブソーバソケット22に接続され、マザーボー
ド1に搭載されたサージアブソーバ24をつなぐ経路が
接続される。次に接地ピン6と電圧印加ピン4が接続さ
れ、このとき発生するチャタリングによるアーク放電を
先に接続されているサージアブソーバ24によって吸収
し、電子回路12に電源が安定に供給された後に、信号
ピン8…が接続される。When the daughter board 10 is hot-plugged into the motherboard 1, first, the surge absorber pins 21 are connected to the surge absorber sockets 22, and the paths connecting the surge absorbers 24 mounted on the motherboard 1 are connected. Next, the ground pin 6 and the voltage application pin 4 are connected, and the arc discharge due to chattering that occurs at this time is absorbed by the surge absorber 24 connected in advance, and after the power is stably supplied to the electronic circuit 12, the signal is output. Pins 8 ... Are connected.
【0045】マザーボード1からドーターボード10を
活線抜取するときは、まず電子回路12に供給される電
源が不安定となる前に信号ピン8…が非接触となり、電
圧ピン4と接地ピン6が切り離されるときに発生するア
ーク放電を最後まで接続されているマザーボード1に搭
載されたサージアブソーバ24によって吸収する。When the daughter board 10 is hot-plugged from the mother board 1, first, the signal pins 8 are brought into non-contact with each other before the power supply to the electronic circuit 12 becomes unstable, and the voltage pin 4 and the ground pin 6 are disconnected. The arc discharge generated when disconnected is absorbed by the surge absorber 24 mounted on the motherboard 1 that is connected to the end.
【0046】[0046]
【発明の効果】以上説明してきたように、請求項1に記
載の回路基板装置によれば、活線挿入・抜取時に発生す
るアーク放電はアーク放電抑制手段で抑制され、他の部
材に伝搬されることがなく、電子回路の誤動作が回避で
きる。As described above, according to the circuit board device of the first aspect, the arc discharge generated at the time of hot line insertion / extraction is suppressed by the arc discharge suppressing means and is propagated to other members. And the malfunction of the electronic circuit can be avoided.
【図1】本発明の第1の実施例に係わる回路基盤装置の
概略構成を示す概念図である。FIG. 1 is a conceptual diagram showing a schematic configuration of a circuit board device according to a first embodiment of the present invention.
【図2】本発明の第2の実施例に係わる回路基盤装置の
概略構成を示す概念図である。FIG. 2 is a conceptual diagram showing a schematic configuration of a circuit board device according to a second embodiment of the present invention.
【図3】本発明の第3の実施例に係わる回路基盤装置の
概略構成を示す概念図である。FIG. 3 is a conceptual diagram showing a schematic configuration of a circuit board device according to a third embodiment of the present invention.
【図4】本発明の第4の実施例に係わる回路基盤装置の
概略構成を示す概念図である。FIG. 4 is a conceptual diagram showing a schematic configuration of a circuit board device according to a fourth embodiment of the present invention.
【図5】本発明の回路基盤装置の時間領域を表す等価回
路モデルである。FIG. 5 is an equivalent circuit model representing the time domain of the circuit board device of the present invention.
【図6】本発明の回路基盤装置の周波数領域を表す裏回
路モデルである。FIG. 6 is a back circuit model showing the frequency domain of the circuit board device of the present invention.
【図7】従来の回路基盤装置の概略構成を示す概念図で
ある。FIG. 7 is a conceptual diagram showing a schematic configuration of a conventional circuit board device.
【図8】従来の回路基盤装置の時間領域を表す等価回路
モデルである。FIG. 8 is an equivalent circuit model representing a time domain of a conventional circuit board device.
【図9】従来の回路基盤装置の周波数領域を表す裏回路
モデルである。FIG. 9 is a back circuit model showing the frequency domain of the conventional circuit board device.
1 マザーボード 2,2´ 電源 4,4a ,4b 電圧印加ピン 6,6´ 接地ピン 8 信号ピン 10 ドータボード 12,12´,12” 電子回路 14,14a ,14b 電圧印加ソケット 16,16´ 接地ソケット 18 信号ソケット 21,21a ,21b サージアブソーバピン 22,22a ,22b サージアブソーバソケット 24 サージアブソーバ 1 Motherboard 2, 2'Power Supply 4, 4a, 4b Voltage Application Pin 6, 6 'Ground Pin 8 Signal Pin 10 Daughter Board 12, 12', 12 "Electronic Circuit 14, 14a, 14b Voltage Application Socket 16, 16 'Ground Socket 18 Signal socket 21, 21a, 21b Surge absorber pin 22, 22a, 22b Surge absorber socket 24 Surge absorber
Claims (4)
れた電子回路への電源用の第1接触子と、信号用の第1
接触子とを各々配設し、 前記ドータボード側に前記電源用の第1接触子に挿入・
抜取可能な電源用の第2接触子と、前記信号用の第1接
触子に挿入・抜取可能な信号用の第2接触子とを各々配
設して成る回路基板装置において、 前記電源用の第1及び第2接触子同志の活線挿入あるい
は活線抜取時で発生するアーク放電を抑制するためのア
ーク放電抑制手段と、 このアーク放電抑制手段に接続され前記マザーボード側
あるいは前記ドータボード側のどちらか一方に実装され
るアーク放電抑制用の第1接触子、及びこの第1接触子
に挿入・抜取可能で前記マザーボード側あるいは前記ド
ータボード側の他方に実装されるアーク放電抑制用の第
2接触子とを備え、 前記アーク放電抑制用の第1接触子及び第2接触子同士
は、前記活線挿入時には他の前記電源用及び信号用の第
1・第2接触子同士よりも先に接触し、また前記活線抜
取時には前記他の第1・第2接触子同士よりも後まで接
触しているように構成したことを特徴とする回路基板装
置。1. A first contactor for power supply to an electronic circuit mounted on a daughterboard side on a motherboard side, and a first contactor for a signal.
And a contactor, respectively, and is inserted into the first contactor for the power source on the daughter board side.
A circuit board device comprising a second contactor for a power source that can be pulled out and a second contactor for a signal that can be inserted and pulled out in the first contactor for a signal. Arc discharge suppressing means for suppressing arc discharge generated during hot insertion or hot drawing of the first and second contacts, and either the motherboard side or the daughter board side connected to the arc discharge suppressing means A first contact for suppressing arc discharge mounted on one of them, and a second contact for suppressing arc discharge that can be inserted into and removed from the first contact and is mounted on the other of the motherboard side and the daughter board side. The first contactor and the second contactor for suppressing arc discharge contact each other before the other first and second contactors for power supply and signal when the hot wire is inserted. , Again The circuit board and wherein the constructed as contact until after the first and second contacts to each other of the other when the line sampling.
を配設し、この接地用の第1接触子に挿入・抜取可能な
接地用の第2接触子を前記ドータボード側に配設し、前
記電子回路用に複数の電源を有する場合には、前記アー
ク放電抑制用の第1接触子の長さと第2接触子の長さを
加えた総合長さは、前記信号用のそれぞれ第1・第2接
触子の長さを加えた総合長さよりも長く設定されかつ前
記接地用の第1接触子の長さと第2接触子の長さを加え
た総合長さは、前記信号用のそれぞれ第1・第2接触子
の長さを加えた総合長さよりも長く設定されており、ま
た前記電子回路用に単一の電源を有する場合には、前記
アーク放電抑制用の第1接触子の長さと第2接触子の長
さを加えた総合長さは、他の接地用及び信号用のそれぞ
れ第1・第2接触子の長さを加えた総合長さのいずれよ
りも長く設定されていることを特徴とする請求項1記載
の回路基板装置。2. A first contactor for grounding is arranged on the mother board side, and a second contactor for grounding which can be inserted into and removed from the first contactor for grounding is arranged on the daughter board side. If the electronic circuit has a plurality of power supplies, the total length of the arc contact suppression first contact and the second contact is the first for the signal, respectively.・ The total length of the first contactor for grounding and the total length of the second contactors, which are set longer than the total length of the second contactors, are respectively set for the signals. When the total length of the first and second contactors is set to be longer than that of the first contactor and a single power source is provided for the electronic circuit, the first contactor for suppressing the arc discharge is provided. The total length, which is the sum of the length and the length of the second contactor, is the first and second contacts for other grounding and signals, respectively. The circuit board device according to claim 1, characterized in that it is longer than any of the total length obtained by adding the length of the.
抑制用の第1及び第2接触子とは、いずれも前記電源用
の第1及び第2接触子の近傍に配設され、前記アーク放
電抑制手段は前記マザーボード側あるいはドータボード
側の少なくとも一方に搭載されていることを特徴とする
請求項1記載の回路基板装置。3. The arc discharge suppressing means and the first and second contact elements for suppressing arc discharge are both arranged in the vicinity of the first and second contact elements for the power source, and the arc discharge is provided. The circuit board device according to claim 1, wherein the suppressing means is mounted on at least one of the motherboard side and the daughter board side.
を配設し、この接地用の第1接触子に挿入・抜取可能な
接地用の第2接触子を前記ドータボード側に配設すると
共に、該接地用の第1接触子及び第2接触子同士は、前
記活線挿入時には前記アーク放電抑制用の第1・第2接
触子同士よりも先に接触し、また前記活線抜取時には前
記アーク放電抑制用の第1・第2接触子同士よりも後ま
で接触しているように設定して構成したことを特徴とす
る請求項1記載の回路基板装置。4. A grounding first contactor is disposed on the motherboard side, and a grounding second contactor which can be inserted into and removed from the grounding first contactor is disposed on the daughter board side. At the same time, the grounding first contactor and the second contactor contact each other before the arc discharge suppressing first and second contactors when the hot wire is inserted, and when the hot wire is removed. The circuit board device according to claim 1, wherein the circuit board device is configured such that the first and second contactors for suppressing the arc discharge are set to be in contact with each other further than the first and second contactors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22758293A JPH0786772A (en) | 1993-09-13 | 1993-09-13 | Circuit board equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22758293A JPH0786772A (en) | 1993-09-13 | 1993-09-13 | Circuit board equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0786772A true JPH0786772A (en) | 1995-03-31 |
Family
ID=16863180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22758293A Pending JPH0786772A (en) | 1993-09-13 | 1993-09-13 | Circuit board equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0786772A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129076A (en) * | 2005-11-04 | 2007-05-24 | Fujitsu Ltd | Electric circuit module |
US10294042B2 (en) | 2015-07-07 | 2019-05-21 | Canon Kabushiki Kaisha | Transfer system |
US10562720B2 (en) | 2017-05-17 | 2020-02-18 | Canon Kabushiki Kaisha | Transport system, processing system, and control method of transport system |
-
1993
- 1993-09-13 JP JP22758293A patent/JPH0786772A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129076A (en) * | 2005-11-04 | 2007-05-24 | Fujitsu Ltd | Electric circuit module |
JP4661534B2 (en) * | 2005-11-04 | 2011-03-30 | 富士通株式会社 | Electric circuit module and method for removing static electricity from electric circuit unit |
US10294042B2 (en) | 2015-07-07 | 2019-05-21 | Canon Kabushiki Kaisha | Transfer system |
US10562720B2 (en) | 2017-05-17 | 2020-02-18 | Canon Kabushiki Kaisha | Transport system, processing system, and control method of transport system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI414934B (en) | Power supply with arc flash protection mechansim and data-processing system employing same | |
JPH0467309B2 (en) | ||
JPH0616431B2 (en) | Printed circuit board | |
US6310410B1 (en) | Method and apparatus for reducing source voltage deviation in hot plug applications | |
JP2002158420A (en) | Method for connecting power supply line and signal line of printed board, and electric apparatus | |
JPH08263175A (en) | Hot-line insertion and extraction system | |
JPH0786772A (en) | Circuit board equipment | |
US10910773B2 (en) | Power conversion device with electric arc suppression | |
JPH01253181A (en) | Power supply connecting device for wiring base | |
JP2884666B2 (en) | Hot-swap method | |
CN207051850U (en) | A kind of power panel, server node with reliable hot plug circuit | |
CN113328419B (en) | Surge current control circuit of pluggable module and pluggable module | |
CN217934390U (en) | Quick plugging structure of large-current power supply module | |
JPH01297880A (en) | Connecting structure of printed board | |
CN212435359U (en) | Power supply protection circuit of virtual simulation equipment | |
CN110768541B (en) | Arc-proof power supply conversion device | |
JPH06151018A (en) | Connector circuit | |
JPH0285780A (en) | Electromagnetic wave generating device | |
JPH03220788A (en) | Plug-in type printed board | |
CN107526421B (en) | Double-voltage power supply cable power supply system | |
TWI312921B (en) | A method for reducing the reflected wave between the memory sockets and the structure therefor | |
JPH1140713A (en) | Lsi package socket combination structure | |
JPH04278595A (en) | Printed circuit board | |
CN114720790A (en) | Circuit for confirming high energy damage | |
JPH03283278A (en) | Method for inserting and pulling hot line |