[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0778966B2 - Equalization control device - Google Patents

Equalization control device

Info

Publication number
JPH0778966B2
JPH0778966B2 JP2295747A JP29574790A JPH0778966B2 JP H0778966 B2 JPH0778966 B2 JP H0778966B2 JP 2295747 A JP2295747 A JP 2295747A JP 29574790 A JP29574790 A JP 29574790A JP H0778966 B2 JPH0778966 B2 JP H0778966B2
Authority
JP
Japan
Prior art keywords
signal
equalization
relative speed
control signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2295747A
Other languages
Japanese (ja)
Other versions
JPH04168668A (en
Inventor
幹男 藤原
茂和 富樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2295747A priority Critical patent/JPH0778966B2/en
Publication of JPH04168668A publication Critical patent/JPH04168668A/en
Publication of JPH0778966B2 publication Critical patent/JPH0778966B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル磁気記録再生装置などの振幅方向
の歪が主な変動である系におけるディジタル信号を受信
再生時の等化制御装置に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an equalization control device for receiving and reproducing a digital signal in a system such as a digital magnetic recording / reproducing device in which distortion in the amplitude direction is the main fluctuation. .

従来の技術 近年、等化制御装置は自動等化として種々のアルゴリズ
ムが提案されており、そのなかに尖頭歪を評価基準とし
たものがある。しかしながらその何れにおいても等化後
の信号と量子化または識別後の信号振幅との相関をトラ
ンスバーサルフィルタの各タップ毎にとっている。
2. Description of the Related Art In recent years, various algorithms have been proposed for automatic equalization in an equalization control device, and among them, there is one in which a peak distortion is used as an evaluation criterion. However, in either case, the correlation between the equalized signal and the quantized or discriminated signal amplitude is set for each tap of the transversal filter.

従来の等化制御装置としては、例えば特開平1−253874
号公報に開示されている。
As a conventional equalization control device, for example, Japanese Patent Application Laid-Open No. 1-253874
It is disclosed in the publication.

以下に、従来の等化制御装置について説明する。The conventional equalization control device will be described below.

第8図は従来の等化制御装置を示すブロック図である。
第9図は第8図の等化制御器25の高域,低域の信号比較
帯域を示す周波数スペクトル図である。同図において、
左斜めのハッチング部分は等化制御器の低域の信号比較
帯域を示し、右斜めのハッチング部分は等化制御器の高
域の信号比較帯域を示す。
FIG. 8 is a block diagram showing a conventional equalization control device.
FIG. 9 is a frequency spectrum diagram showing the high-frequency and low-frequency signal comparison bands of the equalization controller 25 of FIG. In the figure,
The diagonally left hatched portion indicates the low-frequency signal comparison band of the equalization controller, and the diagonally right hatched portion indicates the high-frequency signal comparison band of the equalization controller.

第8図において、1はデータを記録する記録媒体、3は
記録媒体1からデータを再生する再生ヘッド、5は微少
な再生信号を増幅する再生アンプ、6は記録再生系の特
性を補償する積分器、9は記録再生系によって発生する
再生信号の符号間干渉を補償する等化部、14は信号の帯
域制限を行う低域通過フィルタ(以下、LPFと略す)、1
5は再生信号を量子化する量子化器、25は量子化器15の
入出力点での再生信号と量子化データから最適な等化量
を求め等化部9に供給する等化制御器、17は量子化デー
タからクロックを再生するクロック再生PLL回路、16は
クロック再生PLL回路17で再生したクロックの周期で量
子化データをラッチする識別器である。
In FIG. 8, 1 is a recording medium for recording data, 3 is a reproducing head for reproducing data from the recording medium 1, 5 is a reproducing amplifier for amplifying a minute reproduced signal, and 6 is an integral for compensating the characteristics of the recording / reproducing system. 9 is an equalizer for compensating for intersymbol interference of reproduced signals generated by the recording / reproducing system, 14 is a low-pass filter (hereinafter abbreviated as LPF) for band limiting the signal, 1
5 is a quantizer for quantizing the reproduction signal, 25 is an equalization controller for obtaining the optimum equalization amount from the reproduction signal and the quantized data at the input / output point of the quantizer 15 and supplying it to the equalization unit 9, Reference numeral 17 is a clock recovery PLL circuit that recovers a clock from the quantized data, and 16 is a discriminator that latches the quantized data at the cycle of the clock recovered by the clock recovery PLL circuit 17.

以上のように構成された等化制御装置の動作について以
下に説明する。記録媒体1に記録されたデータは再生ヘ
ッド3で再生された後、再生アンプ5で増幅し、積分器
6で記録再生系の微分特性の補償をした後、等化部9に
供給される。等化部9では等化制御器25の制御で最適等
化を行うことにより、記録再生系の影響によって生ずる
再生信号の符号間干渉を補償する。最適等化とは、再生
信号のアイパターンのアイの開口率を最大にすることで
ある。等化制御器25は等化部9での等化後の再生信号
と、その再生信号を量子化器15で量子化した量子化デー
タとを第9図のハッチングで示した各々の信号帯域に分
離して信号エネルギーを比較し、等化が最適になるよう
に等化部9を制御する。最適等化され、LPF14で帯域制
限を受け、量子化された量子化データはクロック再生PL
L回路17および識別器16に供給され識別された後、後段
の復号化回路(不図示)に供給される。
The operation of the equalization control device configured as described above will be described below. The data recorded on the recording medium 1 is reproduced by the reproducing head 3, amplified by the reproducing amplifier 5, compensated for the differential characteristic of the recording / reproducing system by the integrator 6, and then supplied to the equalizer 9. The equalization unit 9 performs optimum equalization under the control of the equalization controller 25, thereby compensating for intersymbol interference of the reproduction signal caused by the influence of the recording / reproduction system. Optimal equalization is to maximize the eye aperture ratio of the eye pattern of the reproduction signal. The equalization controller 25 puts the reproduced signal after equalization in the equalizer 9 and the quantized data obtained by quantizing the reproduced signal in the quantizer 15 into each signal band shown by hatching in FIG. The signal energies are separated and compared, and the equalizer 9 is controlled so that the equalization is optimized. Optimized equalization, band limited by LPF14, quantized quantized data is clock recovery PL
After being supplied to the L circuit 17 and the discriminator 16 for identification, they are supplied to a decoding circuit (not shown) in the subsequent stage.

発明が解決しようとする課題 しかしながら上記の従来の構成では、再生信号の信号ス
ペクトルが一点に集中するような信号を再生したとき等
化制御器25の動作が不安定になり、等化部9に対し誤っ
た制御をしてしまうという問題点を有していた。これ
は、例えば記録の最短周期がfm/4であるとき、その最短
記録周期に期間を長い時間再生するようなことがある
と、第9図に示すように等化制御器25の高域の信号比較
帯域にしか信号スペクトルが存在しなくなり、等化制御
器25が等化制御のためにあらかじめ持っている目標値と
の比較ができなくなり、等化制御器25は再生信号の低域
が欠落したと判断し、等化部9に低域のゲインを増大さ
せるように制御信号を加えるため、最後にはこのフィー
ドバックループが発振状態に陥ってしまう。
However, in the above-described conventional configuration, the operation of the equalization controller 25 becomes unstable when a signal in which the signal spectrum of the reproduction signal is concentrated at one point is reproduced, and the equalization unit 9 is operated. On the other hand, there was a problem that wrong control was performed. This means that, for example, when the shortest recording period is fm / 4, if the period is reproduced for a long period of time in the shortest recording period, as shown in FIG. Since the signal spectrum only exists in the signal comparison band, it becomes impossible to compare it with the target value that the equalization controller 25 has in advance for equalization control, and the equalization controller 25 lacks the low range of the reproduced signal. If so, a control signal is applied to the equalizer 9 so as to increase the gain in the low frequency range, so that the feedback loop eventually falls into an oscillating state.

本発明は上記従来を問題点を解決するもので、再生側の
信号帯域内で再生信号の信号スペクトルが偏るようなこ
とが発生しても安定な等化ができる制御手段を備えた等
化制御装置を提供することを目的とする。
The present invention solves the above-mentioned conventional problems, and equalization control provided with a control means capable of performing stable equalization even if the signal spectrum of the reproduced signal is biased in the signal band on the reproducing side. The purpose is to provide a device.

課題を解決するための手段 この目的を達成するために本発明の等化制御装置は、再
生信号に対する増幅度が制御信号により制御される利得
可変手段と、制御信号に応じてフィルタの利得を変える
ことにより前記再生信号に対する周波数特性を可変する
周波数特性可変手段と、記録媒体と再生ピックアップの
相対速度を検出する相対速度検出手段と、その検出した
相対速度に応じて前記利得可変手段と前記周波数特性可
変手段に加える制御信号を発生する制御信号発生手段と
を備えている。
Means for Solving the Problem In order to achieve this object, an equalization control device of the present invention comprises a gain varying means for controlling the amplification degree of a reproduction signal by a control signal, and a gain of a filter according to the control signal. The frequency characteristic varying means for varying the frequency characteristic with respect to the reproduction signal, the relative velocity detecting means for detecting the relative velocity of the recording medium and the reproducing pickup, and the gain varying means and the frequency characteristic according to the detected relative velocity. And a control signal generating means for generating a control signal applied to the variable means.

作用 本発明は上記した構成により、相対速度検出手段によっ
て検出された相対速度信号から相対速度に応じた利得可
変手段と周波数特性可変手段への制御を制御信号発生手
段で演算して行うため、再生信号スペクトルに影響され
ることなく安定な等化制御を行うことができる。
With the above-described structure, the present invention controls the gain varying means and the frequency characteristic varying means according to the relative speed from the relative speed signal detected by the relative speed detecting means by calculating the control signal generating means, and thus the reproduction is performed. It is possible to perform stable equalization control without being affected by the signal spectrum.

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
Embodiment One embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例における等化制御装置のブロ
ック図である。第4図は第1図A部分での相対速度に対
する再生信号スペクトル図である。第5図は第1図B部
分での相対速度に対する再生信号スペクトル図である。
第6図は第1図の相対速度演算器12での相対速度に対す
る演算出力を示した特性図である。第7図は第1図の等
化制御器13が等化部9に加える制御信号の相対速度に対
する特性を示した図である。
FIG. 1 is a block diagram of an equalization control device in one embodiment of the present invention. FIG. 4 is a reproduction signal spectrum diagram for the relative speed in the portion A of FIG. FIG. 5 is a reproduction signal spectrum diagram for the relative speed in the portion B of FIG.
FIG. 6 is a characteristic diagram showing the calculation output with respect to the relative speed in the relative speed calculator 12 of FIG. FIG. 7 is a diagram showing the characteristics of the control signal applied to the equalizer 9 by the equalization controller 13 of FIG. 1 with respect to the relative speed.

第1図において、1はデータを記録する記録媒体、2は
高速で回転する回転ドラム、3は記録媒体1からデータ
を再生する再生ヘッド、4は記録媒体1に記録されてい
るコントロール信号を再生するコントロールヘッド、5
は微少な再生信号を増幅する再生アンプ、6は記録再生
系の特性を補償する積分器、7は制御信号で再生信号の
振幅を制御する振幅可変器、8は制御信号に応じてフィ
ルタの利得を変えることにより周波数特性を可変する周
波数特性可変器、9は記録再生系によって発生する再生
信号の符号間干渉を補償する振幅可変器7と周波数特性
可変器8とで構成される等化部、1は回転ドラム2の回
転数を検出するドラム回転数検出器、11はコントロール
ヘッド4からの再生コントロール信号を増幅する増幅
器、12はドラム回転数検出器10および再生コントロール
信号から記録媒体1と再生ヘッド3の相対速度を演算す
る相対速度演算器、13は相対速度演算器12の演算結果か
ら最適等化のための制御を振幅可変器7と周波数特性可
変器8に対して行う等化制御器、14は信号の帯域制限を
行う低域通過フィルタ、15は再生信号を量子化する量子
化器、17は量子化データからクロックを再生するクロッ
ク再生PLL回路、16はクロック再生PLL回路17で再生した
クロックの周期で量子化データをラッチする識別器であ
る。
In FIG. 1, 1 is a recording medium for recording data, 2 is a rotating drum rotating at high speed, 3 is a reproducing head for reproducing data from the recording medium 1, and 4 is a control signal recorded on the recording medium 1. Control head, 5
Is a reproduction amplifier that amplifies a minute reproduction signal, 6 is an integrator that compensates the characteristics of the recording / reproduction system, 7 is an amplitude variable device that controls the amplitude of the reproduction signal with a control signal, and 8 is the gain of the filter according to the control signal , A frequency characteristic varying device for varying the frequency characteristic, 9 is an equalizing unit composed of an amplitude varying device 7 and a frequency characteristic varying device 8 for compensating the intersymbol interference of the reproduced signal generated by the recording / reproducing system, Reference numeral 1 is a drum rotation speed detector for detecting the rotation speed of the rotating drum 2, 11 is an amplifier for amplifying a reproduction control signal from the control head 4, 12 is a drum rotation speed detector 10 and reproduction control signal and the recording medium 1 and reproduction. A relative speed calculator that calculates the relative speed of the head 3, and 13 is an equalizer that performs control for optimum equalization on the amplitude variable device 7 and the frequency characteristic variable device 8 based on the calculation result of the relative speed calculator 12. A controller, 14 is a low-pass filter that limits the band of the signal, 15 is a quantizer that quantizes the reproduced signal, 17 is a clock recovery PLL circuit that recovers a clock from the quantized data, 16 is a clock recovery PLL circuit 17 This is a discriminator that latches the quantized data at the cycle of the clock regenerated by.

以上のように構成された本実施例の等化制御装置につい
て、第4図〜第7図を用いて以下その動作について説明
する。記録媒体1に記録されたデータは再生ヘッド3で
再生された後、再生アンプ5で増幅し、積分器6で記録
再生系の微分特性の補償した後、等化部9に供給され
る。等化部9では等化制御器13の制御で最適等化を行う
ことにより、記録再生系の影響によって生ずる再生信号
の符号間干渉を補償する。ここで、記録媒体1と再生ヘ
ッド3の相対速度が変化したとき再生ヘッド3からの再
生信号スペクトルは第4図に示すように変化する。相対
速度の変化に追従して最適等化を行うため、ドラム回転
数検出器10とコントロールヘッド4で再生されたコント
ロール信号から相対速度演算器12で演算し、第6図に示
す相対速度信号を等化制御器13に供給する。等化制御器
13では相対速度演算器12からの相対速度信号により、第
7図に示す各々の制御信号特性で等化部9の振幅可変器
7,周波数特性可変器8を制御し、第5図に示すように最
適等化する。最適等化された再生信号はLPF14で帯域制
限を受けた後、量子化器15に供給される。量子化器15で
量子化された量子化データはクロック再生PLL回路17お
よび識別器16に供給され識別された後、後段の復号化回
路(不図示)に供給される。
The operation of the equalization control device of the present embodiment configured as described above will be described below with reference to FIGS. 4 to 7. The data recorded on the recording medium 1 is reproduced by the reproducing head 3, amplified by the reproducing amplifier 5, compensated for the differential characteristic of the recording / reproducing system by the integrator 6, and then supplied to the equalizing unit 9. The equalization unit 9 performs optimal equalization under the control of the equalization controller 13 to compensate for intersymbol interference of the reproduction signal caused by the influence of the recording / reproduction system. Here, when the relative speed between the recording medium 1 and the reproducing head 3 changes, the reproduction signal spectrum from the reproducing head 3 changes as shown in FIG. In order to perform optimum equalization by following the change in relative speed, the relative speed calculator 12 calculates from the control signal reproduced by the drum speed detector 10 and the control head 4, and the relative speed signal shown in FIG. 6 is obtained. Supply to the equalization controller 13. Equalization controller
At 13, the relative speed signal from the relative speed calculator 12 causes the amplitude varying device of the equalizer 9 to have the respective control signal characteristics shown in FIG.
7. The frequency characteristic changer 8 is controlled to perform optimum equalization as shown in FIG. The optimum equalized reproduction signal is band-limited by the LPF 14 and then supplied to the quantizer 15. The quantized data quantized by the quantizer 15 is supplied to the clock recovery PLL circuit 17 and the discriminator 16 for discrimination, and then supplied to a decoding circuit (not shown) in the subsequent stage.

以上のように本実施例によれば、ドラム回転数とコント
ロール信号から相対速度を演算し、演算出力信号に応じ
た等化制御を行うことにより、再生信号スペクトルに影
響されることなく常に安定な等化を行うことができる。
As described above, according to the present embodiment, the relative speed is calculated from the drum rotation speed and the control signal, and the equalization control according to the calculation output signal is performed, so that the reproduction signal spectrum is not affected and stable at all times. Equalization can be performed.

第2図は第1図の等化制御器13の第1の実施例を示すブ
ロック図である。同図において、18は第1の演算増幅
器、R1およひR2は第1の演算増幅器18と共に増幅度を決
定する抵抗器、VR1は第1の演算増幅器18の出力のオフ
セットを調整する可変抵抗器、19は第2の演算増幅器、
R3およびR4は第2の演算増幅器18と共に増幅度を決定す
る抵抗器、VR2は第2の演算増幅器19の出力のオフセッ
トを調整する可変抵抗器である。
FIG. 2 is a block diagram showing a first embodiment of the equalization controller 13 of FIG. In the figure, 18 is a first operational amplifier, R1 and R2 are resistors for determining the amplification degree together with the first operational amplifier 18, and VR1 is a variable resistor for adjusting the offset of the output of the first operational amplifier 18. , 19 is the second operational amplifier,
R3 and R4 are resistors that determine the degree of amplification together with the second operational amplifier 18, and VR2 is a variable resistor that adjusts the offset of the output of the second operational amplifier 19.

上記のように構成された等化制御器について、以下その
動作について説明する。第6図に示す特性の相対速度信
号が第1の演算増幅器18、第2の演算増幅器19に供給さ
れると、第1の演算増幅器18の出力は抵抗器R1,R2、可
変抵抗器VR1によって第7図の実線の特性となり、振幅
可変器7を制御する。また、第2の演算増幅器19の出力
は抵抗器R3,R4、可変抵抗器VR2によって第7図の一点波
線の特性となり、周波数特性可変器8を制御する。
The operation of the equalization controller configured as described above will be described below. When the relative speed signal having the characteristic shown in FIG. 6 is supplied to the first operational amplifier 18 and the second operational amplifier 19, the output of the first operational amplifier 18 is changed by the resistors R1 and R2 and the variable resistor VR1. The characteristics shown by the solid line in FIG. 7 are obtained, and the amplitude varying device 7 is controlled. The output of the second operational amplifier 19 has the characteristic of the one-dot chain line in FIG. 7 by the resistors R3 and R4 and the variable resistor VR2, and controls the frequency characteristic variable device 8.

以上のように本実施例によれば、演算増幅器を用いるこ
とで容易に最適等化制御特性を実現でき、また回路規模
も微小ですむ。
As described above, according to this embodiment, the optimum equalization control characteristic can be easily realized by using the operational amplifier, and the circuit scale can be small.

第3図は第1図の等化制御器13の第2の実施例を示すブ
ロック図である。同図において、20は入力信号をnビッ
トのディジタルデータに変換するアナログ/ディジタル
変換器(以下、ADCと略す)、21は入力のnビットのデ
ィジタルデータに対応するディジタル値制御データを出
力する第1のリードオンリメモリ(以下、ROMと略
す)、22はディジタルデータをアナログに変換する第1
のディジタル/アナログ変換器(以下、DACと略す)、2
3は入力のnビットのディジタルデータに対応するディ
ジタル値制御データを出力する第2のROM、24はディジ
タルデータをアナログに変換する第2のDACである。
FIG. 3 is a block diagram showing a second embodiment of the equalization controller 13 of FIG. In the figure, 20 is an analog / digital converter (hereinafter abbreviated as ADC) that converts an input signal into n-bit digital data, and 21 is a digital value control data corresponding to the input n-bit digital data. 1 is a read only memory (hereinafter abbreviated as ROM), 22 is a first for converting digital data to analog
Digital-to-analog converter (hereinafter abbreviated as DAC), 2
Reference numeral 3 is a second ROM that outputs digital value control data corresponding to input n-bit digital data, and 24 is a second DAC that converts the digital data to analog.

上記のように構成された等化制御器について、以下その
動作について説明する。第6図に示す特性の相対速度信
号はADC21でnビットのディジタルデータに変換され、
第1のROM21,第2のROM23に供給される。第1のROM21は
第7図の実線の特性になるようにあらかじめディジタル
値制御データが記憶してあり、入力のディジタルデータ
に対応するディジタル値制御データを第1のDAC22に供
給する。第1のDAC22でアナログに変換された制御信号
は振幅可変器7に供給し制御する。第2のROM23は第7
図の一点鎖線の特性になるようにあらかじめディジタル
値制御データが記憶してあり、入力のディジタルデータ
に対応するディジタル値制御データを第2のDAC24に供
給する。第2のDAC24でアナログに変換された制御信号
は周波数特性可変器8に供給し制御する。
The operation of the equalization controller configured as described above will be described below. The relative speed signal having the characteristics shown in FIG. 6 is converted into n-bit digital data by ADC21,
It is supplied to the first ROM 21 and the second ROM 23. Digital value control data is stored in advance in the first ROM 21 so as to have the characteristics shown by the solid line in FIG. 7, and the digital value control data corresponding to the input digital data is supplied to the first DAC 22. The control signal converted into analog by the first DAC 22 is supplied to and controlled by the amplitude varying device 7. The second ROM23 is the seventh
Digital value control data is stored in advance so as to have the characteristic indicated by the alternate long and short dash line in the figure, and digital value control data corresponding to the input digital data is supplied to the second DAC 24. The control signal converted into analog by the second DAC 24 is supplied to the frequency characteristic varying device 8 for control.

以上のように本実施例によれば、ROMに相対速度に対す
る制御特性データを記憶しておき、相対速度信号をADC
したディジタルデータで読み出すようにしたことによ
り、相対速度に対する最適等化特性がリニアでない複雑
な特性であっても、ROMのディジタル値制御データを最
適等化特性に合うように記憶することで非常に簡単に、
且つ、きめの細かい等化制御を行うことができる。
As described above, according to this embodiment, the control characteristic data for the relative speed is stored in the ROM, and the relative speed signal is converted to the ADC.
By reading with digital data, even if the optimum equalization characteristic with respect to the relative speed is a complex characteristic that is not linear, the digital value control data of the ROM can be stored so as to match the optimum equalization characteristic. simply,
Moreover, fine equalization control can be performed.

発明の効果 以上のように本発明は、再生信号に対する増幅度が制御
信号により制御される利得可変手段(振幅可変器7)
と、制御信号に応じてフィルタの利得を変えることによ
り再生信号に対する周波数特性を可変する周波数特性可
変手段(周波数特性可変器8)と、記録媒体(1)と再
生ピックアップ(再生ヘッド3)の相対速度を検出する
相対速度検出手段(相対速度演算器12)と、その検出し
た相対速度に応じて利得可変手段と周波数特性可変手段
に加える制御信号を発生する制御信号発生手段(等化制
御器13)とを備えたことにより、再生信号スペクトルに
影響されることなく、また、VTRのようにヘッドスイッ
チングによって再生信号が途切れるような場合や特殊再
生,高速再生でトラックを横切ることによる再生信号の
欠落が発生しても利得可変手段および周波数特性可変手
段を常に最適状態に制御することができるので、後段の
クロック再生PLL回路、識別器の安定動作が可能とな
り、誤識別率の低下を図ることができ、その実用的効果
は大きい。
EFFECTS OF THE INVENTION As described above, according to the present invention, the gain varying means (amplitude varying device 7) whose amplification degree with respect to the reproduction signal is controlled by the control signal.
And a frequency characteristic varying means (frequency characteristic varying device 8) for varying the frequency characteristic with respect to the reproduced signal by changing the gain of the filter according to the control signal, and the recording medium (1) and the reproducing pickup (reproducing head 3) relative to each other. Relative speed detecting means (relative speed calculator 12) for detecting speed, and control signal generating means (equalization controller 13) for generating control signals to be added to the gain varying means and the frequency characteristic varying means according to the detected relative speed. ) And are not affected by the playback signal spectrum, and when the playback signal is interrupted by head switching such as VTR, special playback, high-speed playback, the playback signal is lost due to crossing the track. Even if occurs, the gain varying means and the frequency characteristic varying means can always be controlled to the optimum state, so that the clock recovery PLL circuit in the subsequent stage, The discriminator can be stably operated, the erroneous discrimination rate can be reduced, and its practical effect is great.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例における等化制御装置の構成
を示すブロック図、第2図は第1図の等化制御器13の第
1の実施例における内部構成を示すブロック図、第3図
は第1図の等化制御器13の第2の実施例における内部構
成を示すブロック図、第4図は第1図A部分での相対速
度に対する再生信号スペクトル図、第5図は第1図B部
分での相対速度に対する再生信号スペクトル図、第6図
は第1図の相対速度演算器12での相対速度に対する演算
出力を示した特性図、第7図は第1図の等化制御器13が
等化部9に加える制御信号の相対速度に対する特性を示
した特性図、第8図は従来の等化制御装置の構成を示す
ブロック図、第9図は第8図の等化制御器25の高域,低
域の信号比較帯域を示す周波数スペクトル図である。 1……記録媒体、3……再生ヘッド、 4……コントロールヘッド、7……振幅可変器、 8……周波数特性可変器、9……等化部、 10……ドラム回転数検出器、12……相対速度演算器、13
……等化制御装置。
FIG. 1 is a block diagram showing the configuration of an equalization control device in an embodiment of the present invention, and FIG. 2 is a block diagram showing the internal configuration of the equalization controller 13 in the first embodiment of FIG. FIG. 3 is a block diagram showing the internal construction of the second embodiment of the equalization controller 13 of FIG. 1, FIG. 4 is a reproduction signal spectrum diagram for the relative speed in the portion A of FIG. 1, and FIG. FIG. 1 is a spectrum diagram of a reproduced signal with respect to the relative speed in the portion B, FIG. 6 is a characteristic diagram showing an arithmetic output with respect to the relative speed in the relative speed calculator 12 of FIG. 1, and FIG. 7 is equalization of FIG. FIG. 8 is a characteristic diagram showing the characteristic of the control signal applied to the equalizer 9 by the controller 13 with respect to the relative speed, FIG. 8 is a block diagram showing the configuration of a conventional equalization control device, and FIG. 9 is the equalization of FIG. FIG. 6 is a frequency spectrum diagram showing a high-frequency and low-frequency signal comparison band of a controller 25. 1 ... Recording medium, 3 ... Playback head, 4 ... Control head, 7 ... Amplitude variable device, 8 ... Frequency characteristic variable device, 9 ... Equalization unit, 10 ... Drum rotation speed detector, 12 ... Relative speed calculator, 13
…… Equalization control device.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】再生信号に対する増幅度が制御信号により
制御される利得可変手段と、 制御信号に応じてフィルタの利得を変えることにより前
記再生信号に対する周波数特性を可変する周波数特性可
変手段と、 記録媒体と再生ピックアップの相対速度を検出する相対
速度検出手段と、 その検出した相対速度に応じて前記利得可変手段と前記
周波数特性可変手段に加える制御信号を発生する制御信
号発生手段とを備えた等化制御装置。
1. A gain varying means for controlling an amplification degree for a reproduced signal by a control signal, a frequency characteristic varying means for varying a frequency characteristic for the reproduced signal by changing a gain of a filter according to the control signal, And a relative speed detecting means for detecting a relative speed of the medium and the reproducing pickup, and a control signal generating means for generating a control signal to be applied to the gain varying means and the frequency characteristic varying means according to the detected relative speed. Control device.
【請求項2】制御信号発生手段を、相対速度信号を演算
して制御信号を発生するアナログ演算手段で構成した請
求項1記載の等化制御装置。
2. The equalization control apparatus according to claim 1, wherein the control signal generating means is constituted by an analog calculating means for calculating a relative speed signal to generate a control signal.
【請求項3】制御信号発生手段を、相対速度信号をディ
ジタル信号に変換するアナログ/ディジタル変換手段
と、そのディジタル値化された相対速度信号から相対速
度に応じた等化特性にするディジタル値制御信号に変換
するディジタル値制御信号変換手段と、そのディジタル
値制御信号をアナログ値制御信号に変換するディジタル
/アナログ変換手段とで構成した請求項1記載の等化制
御装置。
3. An analog / digital conversion means for converting a relative speed signal into a digital signal, and a digital value control for making an equalization characteristic according to the relative speed from the digitalized relative speed signal. 2. The equalization control device according to claim 1, comprising digital value control signal converting means for converting into a signal and digital / analog converting means for converting the digital value control signal into an analog value control signal.
JP2295747A 1990-10-31 1990-10-31 Equalization control device Expired - Fee Related JPH0778966B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2295747A JPH0778966B2 (en) 1990-10-31 1990-10-31 Equalization control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2295747A JPH0778966B2 (en) 1990-10-31 1990-10-31 Equalization control device

Publications (2)

Publication Number Publication Date
JPH04168668A JPH04168668A (en) 1992-06-16
JPH0778966B2 true JPH0778966B2 (en) 1995-08-23

Family

ID=17824640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2295747A Expired - Fee Related JPH0778966B2 (en) 1990-10-31 1990-10-31 Equalization control device

Country Status (1)

Country Link
JP (1) JPH0778966B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695925B2 (en) * 1989-07-12 1998-01-14 株式会社日立製作所 Digital image signal playback device

Also Published As

Publication number Publication date
JPH04168668A (en) 1992-06-16

Similar Documents

Publication Publication Date Title
US5107480A (en) Device for reading digital information recorded on an information carrier, and peak detector and information carrier for such a device
US5459679A (en) Real-time DC offset control and associated method
JPH0365705B2 (en)
JP2852165B2 (en) Pickup signal correction device for digital magnetic recording / reproducing device
EP0310356B1 (en) Data reproducing apparatus
EP0310373B1 (en) Information recording apparatus
US5247401A (en) Replay equalization circuit in digital image recorder
US20010004392A1 (en) Arrangement for receiving a digital signal from a transmission medium
JPH0778966B2 (en) Equalization control device
US5546245A (en) Data storage apparatus with an A/D converter having a reference voltage control based upon a signal before and after discrimination
US5867330A (en) Reproducing apparatus detecting pilot signals by binary data processing
JP2661064B2 (en) Data playback device
JP2977031B2 (en) Data detector and method
JP3515186B2 (en) Automatic equalizer
JP3052858B2 (en) Method and apparatus for automatically adjusting digital signal recording and reproduction
JP2770499B2 (en) Waveform equalization circuit
KR100246638B1 (en) Equalizer for vcr
JP3225588B2 (en) Digital signal regeneration circuit
JP2507019B2 (en) Recording and playback device
JP2776406B2 (en) AD converter for playback digital data
JPH04216303A (en) Digital-signal recording/regenerating circuit for video recorder
KR100234240B1 (en) A reproduction equalization circuit in the magneto-optical recording / reproducing apparatus
JPH03207003A (en) Magnetic tape reproducing circuit
JP2003100017A (en) Optical disk signal processing circuit and optical disk device
JPH10241170A (en) Servo signal generator and disc drive employing it

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees