JPH077157A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH077157A JPH077157A JP5285095A JP28509593A JPH077157A JP H077157 A JPH077157 A JP H077157A JP 5285095 A JP5285095 A JP 5285095A JP 28509593 A JP28509593 A JP 28509593A JP H077157 A JPH077157 A JP H077157A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate insulating
- insulating film
- film
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000004020 conductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H01L29/66757—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 アクチブ層とゲート絶縁膜間の界面特性が良
く、特性の向上した薄膜トランジスタ。 【構成】 絶縁性透明基板１上にアクティブ層である半
導体層２、第１ゲート絶縁膜８、第２ゲート絶縁膜９を
順次形成し、アクティブ領域のパターニング用マスクを
用いてアクティブ領域上のみ膜９が残るようにパターニ
ングし、膜９をマスクとしてアクティブ領域以外の部分
の半導体層２を全部酸化させて隔離し、画定されたアク
ティブ領域の上の膜９上にゲート電極を形成し、該電極
をマスクとして半導体層２に不純物をイオン注入してソ
ース領域とドレイン領域を形成し、その全面に保護膜を
形成し、ソース領域とドレイン領域が露出するようにコ
ンタクトホールを形成し、コンタクトホールを通じてソ
ース領域とドレイン領域に連結されるようにソース電極
とドレイン電極を形成する。
く、特性の向上した薄膜トランジスタ。 【構成】 絶縁性透明基板１上にアクティブ層である半
導体層２、第１ゲート絶縁膜８、第２ゲート絶縁膜９を
順次形成し、アクティブ領域のパターニング用マスクを
用いてアクティブ領域上のみ膜９が残るようにパターニ
ングし、膜９をマスクとしてアクティブ領域以外の部分
の半導体層２を全部酸化させて隔離し、画定されたアク
ティブ領域の上の膜９上にゲート電極を形成し、該電極
をマスクとして半導体層２に不純物をイオン注入してソ
ース領域とドレイン領域を形成し、その全面に保護膜を
形成し、ソース領域とドレイン領域が露出するようにコ
ンタクトホールを形成し、コンタクトホールを通じてソ
ース領域とドレイン領域に連結されるようにソース電極
とドレイン電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関し、特にゲート絶縁膜とアクティブ層間の界
面特性（たとえば、接着力、格子破壊、不純物流入等）
を向上させるに適当するようにしたものである。
造方法に関し、特にゲート絶縁膜とアクティブ層間の界
面特性（たとえば、接着力、格子破壊、不純物流入等）
を向上させるに適当するようにしたものである。
【０００２】
【従来の技術】一般に、薄膜トランジスタは、液晶表示
装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓ
ｐｌａｙ）または密着イメージセンサ（Ｃｏｎｔａｃｔ
Ｉｍａｇｅ Ｓｅｎｓｏｒ）等のスイッチング素子と
して広く用いられている。
装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓ
ｐｌａｙ）または密着イメージセンサ（Ｃｏｎｔａｃｔ
Ｉｍａｇｅ Ｓｅｎｓｏｒ）等のスイッチング素子と
して広く用いられている。
【０００３】薄膜トランジスタは、高速に動作しなけれ
ばならないが、これを可能とするには、ゲート絶縁膜と
半導体層の界面特性が良く、かつ、半導体層のキャリア
移動度が高くなければならない。
ばならないが、これを可能とするには、ゲート絶縁膜と
半導体層の界面特性が良く、かつ、半導体層のキャリア
移動度が高くなければならない。
【０００４】従来の薄膜トランジスタの製造方法を添付
図面を参照して説明する。図１乃至図２は薄膜トランジ
スタの工程断面図である。
図面を参照して説明する。図１乃至図２は薄膜トランジ
スタの工程断面図である。
【０００５】まず、図１（ａ）に示すように、ガラスま
たは石英のような絶縁性透明基板１の全面アクティブ層
（ａｃｔｉｖｅ ｌａｙｅｒ）として使用されるポリシ
リコン層２を蒸着する。
たは石英のような絶縁性透明基板１の全面アクティブ層
（ａｃｔｉｖｅ ｌａｙｅｒ）として使用されるポリシ
リコン層２を蒸着する。
【０００６】図１（ｂ）に示すように、アクティブ領域
にのみ残るように、ホトリソグラフィーとエッチング工
程によりポリシリコン層２をパターニングし、全面にゲ
ート絶縁膜３とゲート電極として用いた導電性物質４を
順次形成する。
にのみ残るように、ホトリソグラフィーとエッチング工
程によりポリシリコン層２をパターニングし、全面にゲ
ート絶縁膜３とゲート電極として用いた導電性物質４を
順次形成する。
【０００７】図１（ｃ）に示すように、ホトレジスト５
を用いてゲート電極領域を画定し、ホトレジスト５をマ
スクとして不要な電導性物質４を除去することにより、
ゲート電極４ａを形成する。ゲート電極４ａをマスクと
してポリシリコン２に不純物イオンを注入してゲート電
極４ａの両側のポリシリコン２にソース領域とドレイン
領域２ａ、２ｂを形成する。
を用いてゲート電極領域を画定し、ホトレジスト５をマ
スクとして不要な電導性物質４を除去することにより、
ゲート電極４ａを形成する。ゲート電極４ａをマスクと
してポリシリコン２に不純物イオンを注入してゲート電
極４ａの両側のポリシリコン２にソース領域とドレイン
領域２ａ、２ｂを形成する。
【０００８】図１（ｄ）に示すように、全面に保護膜６
を蒸着し、図１（ｅ）に示すように、ソース領域とドレ
イン領域２ａ、２ｂが露出されるように、保護膜６およ
びゲート絶縁膜３を選択的に除去してコンタクトホール
を形成した後、ソース領域２ａおよびドレイン領域２ｂ
に連結されるようにソース領域とドレイン電極７を形成
する。
を蒸着し、図１（ｅ）に示すように、ソース領域とドレ
イン領域２ａ、２ｂが露出されるように、保護膜６およ
びゲート絶縁膜３を選択的に除去してコンタクトホール
を形成した後、ソース領域２ａおよびドレイン領域２ｂ
に連結されるようにソース領域とドレイン電極７を形成
する。
【０００９】しかしながら、従来技術は次のような欠点
がある。
がある。
【００１０】１．ポリシリコン２を蒸着しアクティブ領
域を形成した後ゲート絶縁膜３を形成するので、ポリシ
リコン２のパターニング時に種種の不純物が流入され、
パターニング後にもホトレジストが残留するのでゲート
絶縁膜３とアクティブ領域であるポリシリコン２間の界
面特性が悪化する。
域を形成した後ゲート絶縁膜３を形成するので、ポリシ
リコン２のパターニング時に種種の不純物が流入され、
パターニング後にもホトレジストが残留するのでゲート
絶縁膜３とアクティブ領域であるポリシリコン２間の界
面特性が悪化する。
【００１１】２．ゲート電極４ａを形成した後該ゲート
電極をマスクとしてポリシリコンにイオン注入されるた
め、１０００Å以上にもなる厚さののゲート絶縁膜３上
を介してポリシリコンにイオン注入するために高エネル
ギーの印加が必要となる。また、ソース領域とドレイン
領域に達するイオン量を正確に調節し難い。
電極をマスクとしてポリシリコンにイオン注入されるた
め、１０００Å以上にもなる厚さののゲート絶縁膜３上
を介してポリシリコンにイオン注入するために高エネル
ギーの印加が必要となる。また、ソース領域とドレイン
領域に達するイオン量を正確に調節し難い。
【００１２】したがって、高速に動作する薄膜トランジ
スタを得ることには難い問題点があった。
スタを得ることには難い問題点があった。
【００１３】
【発明が解決しようとする課題】本発明の目的は、アク
ティブ層とゲート絶縁膜間の界面特性が良い、すなわ
ち、特性の改善された薄膜トランジスタの単純化された
製造方法を提供することである。
ティブ層とゲート絶縁膜間の界面特性が良い、すなわ
ち、特性の改善された薄膜トランジスタの単純化された
製造方法を提供することである。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、絶縁性透明基板上にアクティブ
層である半導体層、第１ゲート絶縁膜、第２ゲート絶縁
膜を順次蒸着する工程と、アクティブパターン用マスク
を利用してアクティブ領域のみ第２ゲート絶縁膜が残る
ようにパターニングする工程と、パターニングされた第
２ゲート絶縁膜をマスクとして前記アクティブ領域以外
の部分の半導体層を全部酸化させて外の領域から隔離す
る工程と、画定されたアクティブ領域の上側の第２ゲー
ト絶縁膜上にゲート電極を形成する工程と、前記ゲート
電極をマスクとして半導体層に不純物のイオン注入を行
ってソース領域とドレイン領域を形成する工程と、全面
に保護膜を形成する工程と、前記ソース領域とドレイン
領域が露出されるようにコンタクトホールを形成する工
程と、コンタクトホールを通じてソース領域とドレイン
領域と連結されるようにソース領域とドレイン電極をそ
れぞれ形成する工程と、を含む。
めに、本発明によれば、絶縁性透明基板上にアクティブ
層である半導体層、第１ゲート絶縁膜、第２ゲート絶縁
膜を順次蒸着する工程と、アクティブパターン用マスク
を利用してアクティブ領域のみ第２ゲート絶縁膜が残る
ようにパターニングする工程と、パターニングされた第
２ゲート絶縁膜をマスクとして前記アクティブ領域以外
の部分の半導体層を全部酸化させて外の領域から隔離す
る工程と、画定されたアクティブ領域の上側の第２ゲー
ト絶縁膜上にゲート電極を形成する工程と、前記ゲート
電極をマスクとして半導体層に不純物のイオン注入を行
ってソース領域とドレイン領域を形成する工程と、全面
に保護膜を形成する工程と、前記ソース領域とドレイン
領域が露出されるようにコンタクトホールを形成する工
程と、コンタクトホールを通じてソース領域とドレイン
領域と連結されるようにソース領域とドレイン電極をそ
れぞれ形成する工程と、を含む。
【００１５】
【実施例】本発明を添付図面に基づいて説明する。
【００１６】図３−５は本発明の薄膜トランジスタの工
程断面図である。本発明の薄膜トランジスタの製造方法
は、図３（ａ）に示すように、基板（ガラス基板または
絶縁性基板）１上にアクティブ層として用いられるポリ
シリコン２を形成する。
程断面図である。本発明の薄膜トランジスタの製造方法
は、図３（ａ）に示すように、基板（ガラス基板または
絶縁性基板）１上にアクティブ層として用いられるポリ
シリコン２を形成する。
【００１７】図３（ｂ）、（ｃ）に示すように、ポリシ
リコン２上に第１、第２ゲート絶縁膜として用いられる
酸化膜８と窒化シリコン膜９を順次蒸着する。この時厚
さ５０Å〜３００ÅでＣＶＤ法または熱酸化により酸化
膜８を形成し、酸化膜８上に厚さ３００Å〜１０００Å
の窒化シリコン膜９を熱ＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶ
Ｄにより蒸着する。
リコン２上に第１、第２ゲート絶縁膜として用いられる
酸化膜８と窒化シリコン膜９を順次蒸着する。この時厚
さ５０Å〜３００ÅでＣＶＤ法または熱酸化により酸化
膜８を形成し、酸化膜８上に厚さ３００Å〜１０００Å
の窒化シリコン膜９を熱ＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶ
Ｄにより蒸着する。
【００１８】図４（ｄ）に示すように、窒化シリコン膜
９上にホトレジスト５を蒸着し、アクティブ領域のパタ
ーンニング用マスクを利用して露光および現像してアク
ティブ領域を画定し、これを利用して不要部分の窒化シ
リコン膜９をエッチングして除去する。
９上にホトレジスト５を蒸着し、アクティブ領域のパタ
ーンニング用マスクを利用して露光および現像してアク
ティブ領域を画定し、これを利用して不要部分の窒化シ
リコン膜９をエッチングして除去する。
【００１９】図４（ｅ）に示すように、アクティブ層の
隔離領域を形成するために、前記窒化シリコン膜９をマ
スクとして窒化シリコン膜９の除去された部分のポリシ
リコン２を乾式または湿式法により熱酸化して熱酸化膜
１０を形成し、その後、ホトレジスト５を除去する。こ
の時、アクティブ層の隔離領域が完全に形成される時ま
で、ポリシリコン２を酸化する。図５（ｆ）に示すよう
に、全面にゲート電極として用いた導電性物質４を蒸着
し、図５（ｇ）に示すように、導電性物質４上にホトレ
ジスト１１を蒸着し、ゲート電極マスクを利用して露光
および現像してゲート領域を画定し、ホトレジスト１１
をマスクとして利用して露出された導電性物質４と窒化
シリコン膜９をパターニングしてゲート電極４ａを形成
する。
隔離領域を形成するために、前記窒化シリコン膜９をマ
スクとして窒化シリコン膜９の除去された部分のポリシ
リコン２を乾式または湿式法により熱酸化して熱酸化膜
１０を形成し、その後、ホトレジスト５を除去する。こ
の時、アクティブ層の隔離領域が完全に形成される時ま
で、ポリシリコン２を酸化する。図５（ｆ）に示すよう
に、全面にゲート電極として用いた導電性物質４を蒸着
し、図５（ｇ）に示すように、導電性物質４上にホトレ
ジスト１１を蒸着し、ゲート電極マスクを利用して露光
および現像してゲート領域を画定し、ホトレジスト１１
をマスクとして利用して露出された導電性物質４と窒化
シリコン膜９をパターニングしてゲート電極４ａを形成
する。
【００２０】そして、この状態で、ゲート電極４ａをマ
スクとして利用してアクティブ領域のポリシリコン２に
適当なエネルギーとドーズ（Ｄｏｓｅ）量でイオン注入
してソース領域とドレイン領域２ａ、２ｂを形成する。
この時、所望するチャネルのタイプに応じてＰ形または
Ｎ形にイオン注入する。
スクとして利用してアクティブ領域のポリシリコン２に
適当なエネルギーとドーズ（Ｄｏｓｅ）量でイオン注入
してソース領域とドレイン領域２ａ、２ｂを形成する。
この時、所望するチャネルのタイプに応じてＰ形または
Ｎ形にイオン注入する。
【００２１】図５（ｈ）に示すように、ホトレジスト１
１を除去し、全面に保護膜６を形成した後前記ソース領
域とドレイン領域２ａ、２ｂが露出するように保護膜６
と酸化膜８を選択的に除去してコンタクトホールを形成
し、ソース領域とドレイン領域２ａ、２ｂと連結される
ように、メタル７を蒸着した後パターニングしてソース
領域とドレイン電極を形成して、トランジスタを完成さ
せる。
１を除去し、全面に保護膜６を形成した後前記ソース領
域とドレイン領域２ａ、２ｂが露出するように保護膜６
と酸化膜８を選択的に除去してコンタクトホールを形成
し、ソース領域とドレイン領域２ａ、２ｂと連結される
ように、メタル７を蒸着した後パターニングしてソース
領域とドレイン電極を形成して、トランジスタを完成さ
せる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
先にアクティブ領域をパターニングしないで、ゲート絶
縁膜を２層構造とし、上層のゲート絶縁膜（窒化シリコ
ン膜）をパターニングしてアクティブ領域を画定し、ア
クティブ領域が露出されない状態で、パターニングされ
たゲート絶縁膜をマスクとして利用してアクティブ領域
以外の部分を絶縁させることにより、アクティブ層のパ
ターニング後に残留するホトレジスト問題を解決するこ
とができ、不純物の流入によるアクティブ領域とゲート
絶縁膜間の界面特性の低下を防止するのみならず、ゲー
ト絶縁膜を酸化膜と窒化膜とからなる２層構造として、
ソース領域とドレイン領域の窒化シリコン膜をエッチン
グした後、ソース領域とドレイン領域を形成するための
イオン注入により、相対的にソース領域とドレイン領域
のゲート絶縁膜が薄いので、ソース領域とドレイン領域
の形成工程が容易になるなどの効果がある。
先にアクティブ領域をパターニングしないで、ゲート絶
縁膜を２層構造とし、上層のゲート絶縁膜（窒化シリコ
ン膜）をパターニングしてアクティブ領域を画定し、ア
クティブ領域が露出されない状態で、パターニングされ
たゲート絶縁膜をマスクとして利用してアクティブ領域
以外の部分を絶縁させることにより、アクティブ層のパ
ターニング後に残留するホトレジスト問題を解決するこ
とができ、不純物の流入によるアクティブ領域とゲート
絶縁膜間の界面特性の低下を防止するのみならず、ゲー
ト絶縁膜を酸化膜と窒化膜とからなる２層構造として、
ソース領域とドレイン領域の窒化シリコン膜をエッチン
グした後、ソース領域とドレイン領域を形成するための
イオン注入により、相対的にソース領域とドレイン領域
のゲート絶縁膜が薄いので、ソース領域とドレイン領域
の形成工程が容易になるなどの効果がある。
【図１】従来の薄膜トランジスタの製造工程の断面図で
ある。
ある。
【図２】図１に示した工程に続く工程の断面図である。
【図３】本発明の薄膜トランジスタ工程断面図である。
【図４】図３に示した工程に続く工程の断面図である。
【図５】図４に示した工程に続く工程の断面図である。
１ 基板 ２ ポリシリコン ４ ゲート電極 ５、１１ ホトレジスト ６ 保護膜 ７ メタル ８、１０ 酸化膜 ９ 窒化シリコン膜
Claims (5)
- 【請求項１】 絶縁性透明基板上にアクティブ層である
半導体層、第１ゲート絶縁膜、第２ゲート絶縁膜を順次
蒸着して形成する工程と、 アクティブ領域のパターン用マスクを利用してアクティ
ブ領域にのみ第２ゲート絶縁膜が残るようにパターニン
グする工程と、 パターニングされた第２ゲート絶縁膜をマスクとして前
記アクティブ領域以外の部分の半導体層を全部酸化させ
て隔離する工程と、 画定されたアクティブ領域上層の第２ゲート絶縁膜上に
ゲート電極を形成する工程と、 ゲート電極をマスクとして半導体層に不純物のイオン注
入によりソース領域とドレイン領域を形成する工程と、 全面に保護膜を形成する工程と、 ソース領域とドレイン領域が露出するようにコンタクト
ホールを形成する工程と、 コンタクトホールを通じてソース領域とドレイン領域と
連結されるようにソース領域とドレイン電極を形成する
工程と、 を含む、薄膜トランジスタの製造方法。 - 【請求項２】 第１ゲート絶縁膜は、酸化膜（Ｓｉ
Ｏ２）で形成し、第２ゲート絶縁膜は、窒化シリコン膜
で形成することを特徴とする請求項１に記載の薄膜トラ
ンジスタの製造方法。 - 【請求項３】 半導体層は、ポリシリコンで形成するこ
とを特徴とする請求項１に記載の薄膜トランジスタの製
造方法。 - 【請求項４】 第１ゲート絶縁膜は、５０〜３００Åの
厚みで形成することを特徴とする請求項１又は請求項２
に記載の薄膜トランジスタの製造方法。 - 【請求項５】 第２ゲート絶縁膜は、３００〜１０００
Åの厚みで形成すること特徴とする請求項１又は請求項
２に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92-21925 | 1992-11-20 | ||
| KR920021925 | 1992-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077157A true JPH077157A (ja) | 1995-01-10 |
| JP3587868B2 JP3587868B2 (ja) | 2004-11-10 |
Family
ID=19343563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28509593A Expired - Fee Related JP3587868B2 (ja) | 1992-11-20 | 1993-11-15 | 薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5362661A (ja) |
| JP (1) | JP3587868B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960000225B1 (ko) * | 1991-08-26 | 1996-01-03 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 절연게이트형 반도체장치의 제작방법 |
| JP2905680B2 (ja) * | 1993-12-20 | 1999-06-14 | シャープ株式会社 | 薄膜トランジスターの製造方法 |
| KR0146202B1 (ko) * | 1995-06-12 | 1998-11-02 | 김광호 | 액정 디스플레이 패널 박막 트랜지스터의 액티브 영역의 엘디디 구조를 형성하는 제조 방법 |
| US6746959B2 (en) * | 1996-07-26 | 2004-06-08 | Lg Philips Lcd Co., Ltd. | Liquid crystal display and method |
| US9960278B2 (en) | 2011-04-06 | 2018-05-01 | Yuhei Sato | Manufacturing method of semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3974515A (en) * | 1974-09-12 | 1976-08-10 | Rca Corporation | IGFET on an insulating substrate |
| US4104087A (en) * | 1977-04-07 | 1978-08-01 | The United States Of America As Represented By The Secretary Of The Air Force | Method for fabricating MNOS memory circuits |
| US4587711A (en) * | 1978-05-26 | 1986-05-13 | Rockwell International Corporation | Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
| US4419812A (en) * | 1982-08-23 | 1983-12-13 | Ncr Corporation | Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor |
| JPS5976473A (ja) * | 1982-10-26 | 1984-05-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0637317A (ja) * | 1990-04-11 | 1994-02-10 | General Motors Corp <Gm> | 薄膜トランジスタおよびその製造方法 |
-
1993
- 1993-11-15 US US08/152,330 patent/US5362661A/en not_active Expired - Lifetime
- 1993-11-15 JP JP28509593A patent/JP3587868B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5362661A (en) | 1994-11-08 |
| JP3587868B2 (ja) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175390B1 (ko) | 다결정 규소 박막 트랜지스터 및 그 제조 방법 | |
| JP2733909B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH077157A (ja) | 薄膜トランジスタの製造方法 | |
| KR100552296B1 (ko) | 다결정규소박막트랜지스터기판의제조방법 | |
| JP3138841B2 (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06112223A (ja) | 薄膜トランジスタの製造方法 | |
| JPH098308A (ja) | 半導体素子のトランジスター及びその製造方法 | |
| JPH06244199A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05129335A (ja) | 縦型トランジスタの製造方法 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPH11163317A (ja) | 半導体装置及びその製造方法 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| JP2594121B2 (ja) | 半導体装置の製造方法 | |
| KR100232188B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH09213962A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR0172041B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP3232161B2 (ja) | 半導体装置の製造方法 | |
| KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPH04307941A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03289137A (ja) | 薄膜トランジスタ | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH0239095B2 (ja) | Mosgatahandotaisochinoseizohoho |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |