[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0750316A - 電子回路のフリップチップ接合方法 - Google Patents

電子回路のフリップチップ接合方法

Info

Publication number
JPH0750316A
JPH0750316A JP19723693A JP19723693A JPH0750316A JP H0750316 A JPH0750316 A JP H0750316A JP 19723693 A JP19723693 A JP 19723693A JP 19723693 A JP19723693 A JP 19723693A JP H0750316 A JPH0750316 A JP H0750316A
Authority
JP
Japan
Prior art keywords
electronic circuit
substrate
chip
circuit element
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19723693A
Other languages
English (en)
Inventor
Teru Nakanishi
輝 中西
Kazuaki Karasawa
一明 柄澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19723693A priority Critical patent/JPH0750316A/ja
Publication of JPH0750316A publication Critical patent/JPH0750316A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 電子回路素子１の導通部６と基板３上の導通
部７とをはんだ２１，２２を介して接触させ、加熱して
接合すると同時にこの素子１を基板３上に実装する電子
回路のフリップチップ接合方法に関し、素子１と基板３
との位置ずれを防止することを目的とする。 【構成】 電子回路素子１又は基板３の一方にスタッド
バンプ１０を形成し、他方にこのスタッドバンプを固定
するためのガイド１２を設け、スタッドバンプ１０とガ
イド１３を位置合わせして、接合することを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子回路のフリップチッ
プ接合方法に関する。電子機器の発展とともにその心臓
部ともいうべき大型集積回路（ＬＳＩ）素子も高速や高
密度化などの高性能化の一途をたどっている。しかし、
いかに高性能のＬＳＩが開発されたとしても、その実装
方法や相手となる回路基板とのバランスがとれていない
と、ＬＳＩの性能を十分に発揮することができない。
【０００２】フリップチップ接合とは、電子回路素子で
あるチップ、またはこのチップを実装する回路基板の電
極メタライズ上にはんだバンプを形成し、次にチップと
基板を互いに突き合わせ、加熱することによって、はん
だを溶融させてチップと基板を接合する電子回路素子の
実装方法である。しかし、単にチップを基板を突き合わ
せて接合すると、その接合部の形状は、図１（ａ）に示
すようにチップ１の自重とはんだ２の表面張力によって
球帯形状になる。この形状は、実際の使用上でチップ１
の動作時に生じる基板３との熱膨張（Ｐ）の差によっ
て、応力が図１（ｂ）の接合界面４に集中する。この部
分には、はんだ２と電極６，７との間のマイグレーショ
ン等で生成する固くて脆い金属間化合物５が存在してい
る。従って、応力８が繰り返し加わると、接合部が破断
に至る。
【０００３】
【従来の技術】この問題を解決する従来の方法として、
接合部の形状を図２に示すように中心部のくびれた形状
（ウェスト形状）にすることによって、チップの動作時
に生じる応力を柔らかい性質を持つはんだの部分に集め
ることが可能となる。この形状を得る方法として、後述
のスタッドバンプを用いて、チップの沈み込みを制限
し、接合部をウェスト形状にする方法がある。
【０００４】即ち、第２図に示すように、従来は、ま
ず、チップ１と基板３の双方にはんだバンプ２１，２２
を形成する。これらのはんだバンプ２１，２２の高さの
総和よりも低いスタッドバンプ１０をチップ１または基
板３いずれかのはんだバンプ２１，２２と同一面に形成
する。このチップ１と基板３を突き合わせて加熱・接合
することでウェスト形状のはんだ接合部２０を得ていた
が、この方法で単に接合すると、セルフアライン効果
（はんだの表面張力による位置の修正効果）が期待でき
ず、チップ１と基板３の位置合わせした時点の位置で、
チップ１および基板３のはんだバンプ２０同士が一体化
する。図２（ａ）に示すように、初期の位置合わせが正
確に行われチップ１と基板３との間に位置ずれがない場
合には、問題にはならない。
【０００５】
【発明が解決しようとする課題】しかし、図２（ｂ）に
示すように、チップ１と基板３との間に位置ずれがある
場合には、後工程で付ける部品の場所を確保するのが困
難になることや、はんだ接合部２０が斜めに位置ずれし
た形状であるため疲労寿命そのものを短くしてしまうお
それがあったり、はんだバンプ２１，２２同士が接する
ことがなく、接合できないこともおこりうる。
【０００６】そこで、本発明はフリップチップ接合にて
電子回路素子であるチップを基板に対して実装する場合
において、チップと基板とが位置ずれを起こすことな
く、接合後に正規の位置で保持されるような接合方法を
提案することを目的とする。
【０００７】
【課題を解決するための手段】上記の課題を達成するた
めに、請求項１によれば、電子回路素子の導通部と基板
上の導通部とをはんだを介して接触させ、加熱して接合
すると同時に該電子回路素子を基板上に実装する電子回
路のフリップチップ接合方法において、電子回路素子又
は基板の一方にスタッドバンプを形成し、他方に該スタ
ッドバンプを固定するためのガイドを設け、スタッドバ
ンプとガイドを位置合わせして、接合することを特徴と
する電子回路のフリップチップ接合方法が提供される。
【０００８】また、請求項２によれば、前記スタッドバ
ンプは電子回路素子の４隅に、ワイアボンディングによ
り設けられた金バンプであり、前記ガイドは該金バンプ
に対応する基板上の位置に形成されたガイド穴であり、
金バンプの先端突出部が該ガイド穴に挿入されることに
より、位置合わせを行うことを特徴とする請求項１に記
載のフリップチップ接合方法が提供される。
【０００９】
【作用】請求項１によれば、電子回路素子又は基板の一
方に設けたスタッドバンプを、他方に設けたガイドに位
置合わせして、加熱により接合される。したがって、電
子回路素子と基板との間の位置ずれがなく、電子回路素
子は基板に対して正規の位置に実装される。
【００１０】請求項２によれば、スタッドバンプ、即ち
金バンプをワイアボンディング工程で形成し、スタッド
バンプは通常の実装工程の中で容易に形成でき、また金
バンプの先端突出部をガイド穴に挿入して位置合わせす
るのも、容易に行える。
【００１１】
【実施例】以下、図３を参照して本発明の実施例につい
て詳細に説明する。電子回路（ＬＳＩ）の素子であるチ
ップ１として、３インチのケイ素（Ｓｉ）ウェハ上で、
１０mm四方の正方形のエリア内に、直径２００μｍ、４
００μｍピッチの格子状の４４１個の電極６を、金（Ａ
ｕ）／ニッケル（Ｎｉ）／チタン（Ｔｉ）をそれぞれ１
０００Å，６０００Å，３０００Åの厚さで蒸着するこ
とにより形成し、これらの電極６上に（ただし、チップ
１の４隅を除く）に蒸着転写法で高さ３０μｍのはんだ
バンプ２１を形成した。さらに、この４隅の部分の電極
６′上には高さ７０μｍの金（Ａｕ）のスタッドバンプ
１０をワイアボンディング装置（図示せず）を用いて形
成した。なお、図示のチップ１は１０mm四方の正方形の
１つのチップを示す。また、スタッドバンプ１０は先端
に突出部１１を有する。
【００１２】基板３として、アルミナ板上に厚さ１５μ
ｍの感光性ポリイミドを全面に塗布し、チップ１の電極
６と同様のパターンで電極７を形成した。このとき、チ
ップ１のスタッドバンプ１０の先端突出部１１のガイド
として、４隅の電極部分６′（チップ側のスタッドバン
プ１０が形成してある部分）に対応する位置には、フォ
トリソグラフィーで穴１２が開けてある。これらの４隅
に対応する部分を除く電極７の部分に蒸着転写法で、高
さ３０μｍのＰｂ−５Ｓｎのはんだバンプ２２を蒸着転
写法で形成した。
【００１３】これらのチップ１と基板３にロジン系のフ
ラックス（図示せず）を塗布し、フリップチップボンダ
ー（図示せず）を用いて、はんだバンプ２１，２２同士
が互いに接触するように突き合わせ、かつスタッドバン
プ１０の先端突出部１１がガイド穴１２にわずかに入り
込んで位置合わせされるように配置して、最高温度３６
０℃の窒素雰囲気のコンベア式リフロー炉で加熱させて
接合を行った。
【００１４】これのフラックス残渣をトリクロロエチレ
ンで洗浄し、はんだ接合部２０を外観から顕微鏡で観察
したところ、スタッド（Ａｕ）バンプ１０の先端突出部
１１はガイド穴１２に収まり、はんだ接合部２０の形状
はチップ１側と基板３側のずれのないウェスト形状をし
ていた。
【００１５】
【発明の効果】請求項１によれば、電子回路素子又は基
板の一方に設けたスタッドバンプを、他方に設けたガイ
ドに位置合わせして、加熱により接合される。したがっ
て、電子回路素子と基板との間の位置ずれがなく、電子
回路素子は基板に対して正規の位置に実装され、はんだ
接合部の形状はいわゆるウェスト形状となる。
【００１６】請求項２によれば、スタッドバンプ、即ち
金（Ａｕ）バンプをワイアボンディング工程で形成して
いるので、このようなスタッドバンプは通常の実装工程
の中で容易に形成でき、またスタッドバンプの先端突出
部をガイド穴に挿入して位置合わせするのも、容易に行
える。
【図面の簡単な説明】
【図１】電子回路のフリップチップ接合の原理を説明す
る図である。
【図２】従来のフリップチップ接合を説明する図であ
る。
【図３】本発明の実施例に係るフリップチップ接合を説
明する図である。
【符号の説明】
１…電子回路素子（チップ） ３…基板 ６，６′，７…電極 １０…スタッドバンプ（金バンプ） １１…先端突出部 １２…ガイド穴 ２０…はんだ接合部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 電子回路素子（１）の導通部（６）と基
    板（３）上の導通部（７）とをはんだ（２１，２２）を
    介して接触させ、加熱して接合すると同時に該電子回路
    素子（１）を基板（３）上に実装する電子回路のフリッ
    プチップ接合方法において、電子回路素子（１）又は基
    板（３）の一方にスタッドバンプ（１０）を形成し、他
    方に該スタッドバンプ（１０）を固定するためのガイド
    （１２）を設け、スタッドバンプ（１０）とガイド（１
    ２）を位置合わせして、接合することを特徴とする電子
    回路のフリップチップ接合方法。
  2. 【請求項２】 前記スタッドバンプ（１０）は電子回路
    素子（１）の４隅に、ワイアボンディングにより設けら
    れた金バンプであり、前記ガイド（１２）は該金バンプ
    に対応する基板（３）上の位置に形成されたガイド穴で
    あり、金バンプ（１０）の先端突出部（１１）が該ガイ
    ド穴（１２）に挿入されることにより、位置合わせを行
    うことを特徴とする請求項１に記載のフリップチップ接
    合方法。
JP19723693A 1993-08-09 1993-08-09 電子回路のフリップチップ接合方法 Pending JPH0750316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19723693A JPH0750316A (ja) 1993-08-09 1993-08-09 電子回路のフリップチップ接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19723693A JPH0750316A (ja) 1993-08-09 1993-08-09 電子回路のフリップチップ接合方法

Publications (1)

Publication Number Publication Date
JPH0750316A true JPH0750316A (ja) 1995-02-21

Family

ID=16371117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19723693A Pending JPH0750316A (ja) 1993-08-09 1993-08-09 電子回路のフリップチップ接合方法

Country Status (1)

Country Link
JP (1) JPH0750316A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056039A (ja) * 1996-08-08 1998-02-24 Matsushita Electric Ind Co Ltd バンプ付きワークのボンディング方法
JP2006165241A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 電子部品実装構造体およびその製造方法
JP2007128982A (ja) * 2005-11-01 2007-05-24 Nec Corp 半導体バンプ接続構造体及びその製造方法
JP2013115135A (ja) * 2011-11-25 2013-06-10 Internatl Business Mach Corp <Ibm> 複数のチップ間の高精度アライメントに利用するスタッドの組合せの作成
US8486758B2 (en) 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
US9520381B2 (en) 2012-08-29 2016-12-13 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device for use in flip-chip bonding, which reduces lateral displacement

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056039A (ja) * 1996-08-08 1998-02-24 Matsushita Electric Ind Co Ltd バンプ付きワークのボンディング方法
JP2006165241A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 電子部品実装構造体およびその製造方法
JP4492330B2 (ja) * 2004-12-07 2010-06-30 パナソニック株式会社 電子部品実装構造体およびその製造方法
JP2007128982A (ja) * 2005-11-01 2007-05-24 Nec Corp 半導体バンプ接続構造体及びその製造方法
JP4720438B2 (ja) * 2005-11-01 2011-07-13 日本電気株式会社 フリップチップ接続方法
US8486758B2 (en) 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
US8709913B2 (en) 2010-12-20 2014-04-29 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
JP2013115135A (ja) * 2011-11-25 2013-06-10 Internatl Business Mach Corp <Ibm> 複数のチップ間の高精度アライメントに利用するスタッドの組合せの作成
US9520381B2 (en) 2012-08-29 2016-12-13 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device for use in flip-chip bonding, which reduces lateral displacement

Similar Documents

Publication Publication Date Title
JP5664392B2 (ja) 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
KR101268238B1 (ko) 반도체 장치의 제조 방법
TW588440B (en) Pad-rerouting for integrated circuit chips
JPH0750316A (ja) 電子回路のフリップチップ接合方法
JP2004335660A (ja) 半導体装置及びその製造方法、並びに配線基板及びその製造方法
JPS5873127A (ja) Ｉｃチツプのはんだ溶融接続方法
JPH0626227B2 (ja) 半導体チツプの装着方法
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2002231765A (ja) 半導体装置
JP2000252413A (ja) 半導体装置
JPH05190601A (ja) フリップチップ接合方法
JP2001267368A (ja) フリップチップ実装構造
JPH02105548A (ja) フリップチップ搭載用回路基板
JPS63168028A (ja) 微細接続構造
JPH0410635A (ja) フリップチップ実装方法
JP3397955B2 (ja) ハンダバンプ形成方法、ハンダバンプを用いた基板接続方法及びその取外し方法
JP3003423B2 (ja) 半導体装置の製造方法
JPH06151437A (ja) 半導体装置の電極構造とその形成方法ならびに実装体
JPH05235098A (ja) フリップチップ実装方法
JPH07169790A (ja) フリップチップ接合方法
JPH01189942A (ja) 半田バンプの形成方法
JPH04196332A (ja) 電子回路装置
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP3674550B2 (ja) 半導体装置
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020723