[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0738039A - Vertical type surface mounting semiconductor package - Google Patents

Vertical type surface mounting semiconductor package

Info

Publication number
JPH0738039A
JPH0738039A JP17805593A JP17805593A JPH0738039A JP H0738039 A JPH0738039 A JP H0738039A JP 17805593 A JP17805593 A JP 17805593A JP 17805593 A JP17805593 A JP 17805593A JP H0738039 A JPH0738039 A JP H0738039A
Authority
JP
Japan
Prior art keywords
leads
bent
lead
outer lead
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17805593A
Other languages
Japanese (ja)
Other versions
JP2570581B2 (en
Inventor
Masahiko Ichise
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5178055A priority Critical patent/JP2570581B2/en
Publication of JPH0738039A publication Critical patent/JPH0738039A/en
Application granted granted Critical
Publication of JP2570581B2 publication Critical patent/JP2570581B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE:To suppress occurrence of a solder bridge by a simple construction while maintaining the strength of an outer lead itself and the joining strength of the outer lead, even when a dam bar remainder is present in a bent part of the outer lead. CONSTITUTION:From the lower side of a package main body 1 prepared by sealing a semiconductor element with resin, a plurality of outer leads 2a and 2b to be electrodes, which are connected electrically to the semiconductor element, are made to extend downward. Each of the outer leads 2a and 2b is bent at a prescribed part, and a dam bar remainder 3 left after cutting of a dam bar is positioned in the bent part. The shapes of bends of the outer leads 2a and 2b are made identical alternately so that the dam bar remainders 3 of the outer leads 2a and 2b adjacent to each other may not fall in a line, and a space between the bent parts of the adjacent outer leads 2a and 2b, i.e., between the dam bar remainders 3 thereof, is made large.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リードが基板の表面に
はんだ付されることで基板に実装される垂直型表面実装
半導体パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical surface mount semiconductor package which is mounted on a board by soldering leads to the surface of the board.

【0002】[0002]

【従来の技術】図4は、従来の垂直型表面実装パッケー
ジの概略斜視図である。図4に示すように従来の垂直表
面実装パッケージは、半導体素子(不図示)を樹脂封止
したパッケージ本体101の下面から下方に延出され
た、電極となる複数のアウターリード102とパッケー
ジ本体101の両端部に位置する複数のポストリード1
05とを有し、これら各アウターリード102および各
ポストリード105は、一列に配列されている。また、
各アウターリード102および各ポストリード105は
それぞれ所定の部位で屈曲されて平板部104が形成さ
れ、これら平板部104をはんだ付することで垂直型表
面実装パッケージが基板(不図示)に実装される。
2. Description of the Related Art FIG. 4 is a schematic perspective view of a conventional vertical surface mount package. As shown in FIG. 4, the conventional vertical surface mount package has a plurality of outer leads 102 which serve as electrodes and which extends downward from the lower surface of a package body 101 in which a semiconductor element (not shown) is resin-sealed and the package body 101. Post leads 1 located at both ends of the
05, and the outer leads 102 and the post leads 105 are arranged in a line. Also,
Each outer lead 102 and each post lead 105 is bent at a predetermined portion to form a flat plate portion 104, and the flat plate portion 104 is soldered to mount a vertical surface mount package on a substrate (not shown). .

【0003】これらアウターリード102およびポスト
リード105は、図5に示すように、薄板状の導電性部
材にプレス加工あるいはエッチング加工を施すことによ
り一体に形成されたもので、この各リード102、10
5が一体に形成されたものをリードフレーム106とい
う。半導体素子は、リードフレーム106の状態で各ア
ウターリード102に電気的に接続され、その後、各ア
ウターリード102に接続された半導体素子を樹脂封止
することでパッケージ本体101が形成される。また、
リードフレーム106には各リード102、105間を
連結するダムバー107が形成されており、半導体素子
の樹脂封止前の各リード102、105の変形を防止し
ている。そして、半導体素子の樹脂封止後に、各リード
102、105をリードフレーム106から切り離すと
ともにダムバー107を切断除去し、次いで、上述した
ように各リード102、105を屈曲して垂直型表面実
装パッケージを得る。
As shown in FIG. 5, the outer lead 102 and the post lead 105 are integrally formed by pressing or etching a thin plate-shaped conductive member.
The one in which 5 is integrally formed is referred to as a lead frame 106. The semiconductor element is electrically connected to each outer lead 102 in the state of the lead frame 106, and then the semiconductor element connected to each outer lead 102 is resin-sealed to form the package body 101. Also,
A dam bar 107 that connects the leads 102 and 105 is formed on the lead frame 106 to prevent deformation of the leads 102 and 105 before resin sealing of the semiconductor element. Then, after the semiconductor element is sealed with resin, the leads 102 and 105 are separated from the lead frame 106 and the dam bar 107 is cut and removed, and then the leads 102 and 105 are bent as described above to form a vertical surface mount package. obtain.

【0004】このとき、通常の生産工程ではダムバー1
07を完全に除去することはできず、しかも、垂直型表
面実装パッケージを基板に実装したときのパッケージ本
体101の下面と基板との間隔が0.5mmと小さい。
さらに、半導体素子を樹脂封止する際の樹脂流れ等の不
具合を防止するために、ダムバー107の位置はパッケ
ージ本体101になるべく近い部位に設けたほうが好ま
しい。そのため、図6に示すように、各アウターリード
102(ポストリード105についても同様であるが、
以降はアウターリード102について着目して説明す
る。)の屈曲部に、ダムバー107(図5参照)を切断
した跡であるダムバー残り103が発生してしまう。こ
れにより、各アウターリード102の屈曲部における各
アウターリード102間の間隔は狭くなっている。
At this time, in the normal production process, the dam bar 1
07 cannot be completely removed, and the distance between the lower surface of the package body 101 and the substrate when the vertical surface mount package is mounted on the substrate is as small as 0.5 mm.
Furthermore, in order to prevent problems such as resin flow when the semiconductor element is sealed with resin, it is preferable that the dam bar 107 is provided at a position as close to the package body 101 as possible. Therefore, as shown in FIG. 6, the outer leads 102 (the same applies to the post leads 105,
Hereinafter, the outer lead 102 will be focused and described. ), A dam bar residue 103, which is a trace of cutting the dam bar 107 (see FIG. 5), is generated at the bent portion. As a result, the space between the outer leads 102 in the bent portion of each outer lead 102 is narrowed.

【0005】一方、この種の垂直型表面実装半導体パッ
ケージは、通常、はんだリフローによりアウターリード
が基板にはんだ付されて実装される。このとき図7に示
すように、はんだ110はアウターリード102と基板
115との間に浸透し、さらにアウターリード102の
屈曲部で吸い上げられてメニスカス111を形成してい
る。そして、このメニスカス111の部分がアウターリ
ード102の基板115との接合強度の大半を担ってい
る。ここで、はんだ110を供給しすぎると屈曲部で吸
い上げられるはんだ110の量も多くなるので、吸い上
げられたはんだ110が、屈曲部に位置するダムバー残
り103からはみ出てしまい、図8に示すように、隣接
するアウターリード102間にはんだブリッジ112が
発生してしまうことがある。これは、アウターリード1
02のピッチが1mm以下の場合に特に顕著である。な
お、ポストリード105については、パッケージ本体1
01を支持する目的が主であり、電気的な信号が流れる
ものではないので、ポストリード105間でのはんだブ
リッジは問題にならない。また、ポストリード105と
アウターリード102との間隔は、アウターリード10
2間の間隔よりも大きいので、ポストリード105とア
ウターリード102との間でははんだブリッジは発生し
にくい。
On the other hand, this type of vertical surface mount semiconductor package is usually mounted by soldering the outer leads to the substrate by solder reflow. At this time, as shown in FIG. 7, the solder 110 penetrates between the outer lead 102 and the substrate 115 and is sucked up by the bent portion of the outer lead 102 to form a meniscus 111. The portion of the meniscus 111 bears most of the bonding strength of the outer lead 102 with the substrate 115. Here, if the solder 110 is excessively supplied, the amount of the solder 110 sucked up at the bent portion also increases, so the sucked solder 110 overflows from the dam bar residue 103 located at the bent portion, and as shown in FIG. In some cases, a solder bridge 112 may occur between the adjacent outer leads 102. This is the outer lead 1
It is particularly remarkable when the pitch of 02 is 1 mm or less. Regarding the post leads 105, the package body 1
Since the main purpose is to support 01, and an electrical signal does not flow, the solder bridge between the post leads 105 is not a problem. In addition, the distance between the post lead 105 and the outer lead 102 is equal to that of the outer lead 10.
Since it is larger than the distance between the two, a solder bridge is unlikely to occur between the post lead 105 and the outer lead 102.

【0006】そこで、はんだブリッジ112を防止する
ことが可能な半導体パッケージとして、図9に示すよう
に、アウターリード152の平板部154に、基板16
5との接合面側に開口する山形部158を形成し、この
開口内に余分なはんだを収容できるようにしたもの(特
開平3−1563号公報)や、アウターリードに孔を形
成し、その孔に余分なはんだを収容できるようにしたも
の(特開平1−258453号公報)が提案されてい
る。
Therefore, as a semiconductor package capable of preventing the solder bridge 112, as shown in FIG. 9, the substrate 16 is provided on the flat plate portion 154 of the outer lead 152.
5, a chevron portion 158 opening on the side of the joint surface with 5 is formed so that excess solder can be accommodated in the opening (JP-A-3-1563), and holes are formed in the outer leads. A device has been proposed in which extra solder can be accommodated in the hole (Japanese Patent Laid-Open No. 1-258453).

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述し
た従来の垂直型表面実装半導体パッケージでは、以下に
示す問題点があった。
However, the above-mentioned conventional vertical type surface mount semiconductor package has the following problems.

【0008】アウターリードに山形部を形成するもので
は、高密度実装の観点からいうとアウターリードの平板
部の長さは基板との接合強度を維持できる範囲でできる
だけ短いほうが好ましく、このようなアウターリード
に、実際に山形部を形成するのは非常に困難である。
In the case of forming the chevron portion on the outer lead, from the viewpoint of high density mounting, it is preferable that the length of the flat plate portion of the outer lead is as short as possible within the range in which the bonding strength with the substrate can be maintained. It is very difficult to actually form the chevron portion on the lead.

【0009】また、アウターリードに孔を形成するもの
では、一般にアウターリードの幅は0.3mm程度のも
のであり、このようなアウターリードに孔を形成するの
は非常に困難であるし、孔を形成すること自体が、今後
の高密度実装技術の進歩に伴いアウターリードの幅を狭
くしていこうとした場合の障害となる。また、アウター
リードに孔を形成することにより、アウターリードその
もののの強度が低下してしまうし、基板への実装時には
んだのメニスカスが十分に発生しなくなり、アウターリ
ードの接合強度が不足してしまう。
In the case of forming a hole in the outer lead, the width of the outer lead is generally about 0.3 mm, and it is very difficult to form a hole in such an outer lead. The formation of the pit becomes an obstacle when the width of the outer lead is narrowed as the high-density mounting technology advances in the future. In addition, by forming a hole in the outer lead, the strength of the outer lead itself is reduced, and the meniscus of the solder is not sufficiently generated during mounting on the board, resulting in insufficient joint strength of the outer lead. .

【0010】すなわち、アウターリードに、余分なはん
だを収容するはんだ溜め部を形成することは、上述した
ような様々な問題点を抱えている。そこで本発明の目的
は、アウターリードの屈曲部にダムバー残りが存在して
も、簡単な構成で、しかもアウターリード自体の強度お
よびアウターリードの接合強度を維持しつつ、はんだブ
リッジの発生を抑えることのできる垂直型表面実装半導
体パッケージを提供することにある。
That is, forming a solder reservoir for accommodating excess solder on the outer lead has various problems as described above. Therefore, an object of the present invention is to suppress the occurrence of a solder bridge while maintaining the strength of the outer lead itself and the joint strength of the outer lead with a simple structure even if there is a dam bar residue in the bent portion of the outer lead. (EN) Provided is a vertical surface mount semiconductor package which can be manufactured.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
本発明の垂直型表面実装半導体パッケージは、半導体素
子を封止したパッケージ本体と、前記半導体素子に電気
的に接続されるとともに前記パッケージ本体から延出さ
れ、かつ、基板の表面にはんだ付される平板部を形成す
るために所定の部位で屈曲された複数本のリードとを有
し、前記各リードには、前記各リードに一体に形成さ
れ、前記半導体素子の封止前には前記各リードを連結し
封止後に前記各リードから切断除去されるダムバーの切
断跡が残存している表面実装半導体パッケージにおい
て、前記各リードは、それぞれ隣接するリードのダムバ
ーの切断跡が一列に並ばないように屈曲されていること
を特徴とする。
In order to achieve the above object, a vertical surface mount semiconductor package of the present invention includes a package body encapsulating a semiconductor element and the package body electrically connected to the semiconductor element. And a plurality of leads that are bent at a predetermined portion to form a flat plate portion that is to be soldered to the surface of the substrate, and each lead is integrally formed with each of the leads. In the surface mount semiconductor package in which the traces of the dam bar that are formed and are connected to the leads before the semiconductor element is sealed and cut and removed from the leads after the sealing are left, the leads are respectively It is characterized in that it is bent so that the cut marks of the dam bars of the adjacent leads do not line up in a line.

【0012】また、前記各リードは、1本または複数本
おきに同じ形状で屈曲されているものであったり、互い
に隣接するもの同志が逆向きに、かつ、同じ形状で屈曲
されているものであってもよい。
[0012] Further, each of the leads is bent in the same shape every other one or a plurality of leads, or adjacent leads are bent in the same shape in opposite directions. It may be.

【0013】[0013]

【作用】上記のとおり構成された本発明の垂直型表面実
装半導体パッケージでは、基板への実装は各リードの平
板部をはんだ付することで行なわれる。このとき、はん
だは各リードの屈曲部で吸い上げられてメニスカスを形
成し、このメニスカスの部分でリードと基板との接合強
度の大半を担っている。一方、リードにはダムバーの切
断跡が残存しており、これにより各リードの間隔が小さ
くなっている。そこで、各リードが、それぞれ隣接する
リードのダムバーの切断跡が一列に並ばないように屈曲
されることにより、隣接するリードのダムバーの切断跡
の間隔が大きくなる。その結果、はんだ付の際にはんだ
を供給しすぎ、屈曲部で吸い上げられるはんだの量が多
くなっても、はんだブリッジが発生しにくくなる。
In the vertical surface mount semiconductor package of the present invention constructed as described above, the mounting on the substrate is carried out by soldering the flat plate portion of each lead. At this time, the solder is sucked up by the bent portion of each lead to form a meniscus, and the meniscus portion bears most of the bonding strength between the lead and the substrate. On the other hand, the trace of the dam bar remains on the lead, which reduces the interval between the leads. Therefore, each lead is bent so that the cut marks of the dam bars of the adjacent leads do not line up in a line, so that the interval between the cut marks of the dam bars of the adjacent leads becomes large. As a result, even if the solder is excessively supplied at the time of soldering and the amount of the solder sucked up at the bent portion is large, the solder bridge is less likely to occur.

【0014】[0014]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0015】(第1実施例)図1は、本発明の垂直型表
面実装半導体パッケージの第1実施例のアウターリード
部の拡大斜視図であり、図2は、図1に示した垂直型表
面実装半導体パッケージのアウターリード部の側面図で
ある。本実施例の垂直型表面実装パッケージは、図1お
よび図2に示すように、半導体素子(不図示)を樹脂封
止したパッケージ本体1の下面から、電極となる複数の
アウターリード2a、2bが半導体素子に電気的に接続
されて下方に延出されている。各アウターリード2a、
2bは、図5に示したようなリードフレームから形成さ
れたものであり、それぞれ両側部に、ダムバーを切断除
去した跡であるダムバー残り3が存在している。また、
各アウターリード2a、2bはそれぞれ所定の部位で屈
曲されて、基板(不図示)への実装時に基板とはんだ付
される平板部4が形成され、ダムバー残り3は、各アウ
ターリード2a、2bの屈曲部に位置している。
(First Embodiment) FIG. 1 is an enlarged perspective view of an outer lead portion of a first embodiment of a vertical type surface mount semiconductor package of the present invention, and FIG. 2 is a vertical type surface shown in FIG. It is a side view of the outer lead portion of the mounted semiconductor package. As shown in FIGS. 1 and 2, in the vertical surface mount package of this embodiment, a plurality of outer leads 2a and 2b to be electrodes are formed from the lower surface of the package body 1 in which a semiconductor element (not shown) is resin-sealed. It is electrically connected to the semiconductor element and extends downward. Each outer lead 2a,
2b is formed from the lead frame as shown in FIG. 5, and the dam bar residue 3 which is a mark obtained by cutting and removing the dam bar is present on each side. Also,
Each outer lead 2a, 2b is bent at a predetermined portion to form a flat plate portion 4 which is soldered to the substrate when mounted on a substrate (not shown), and the remaining dam bar 3 is formed on each outer lead 2a, 2b. It is located at the bend.

【0016】さらに、各アウターリード2a、2bの曲
げ形状は、互いに隣接するアウターリード2a、2b同
志ではダムバー残り3の位置が図示矢印方向にずれるよ
うに、すなわち互いに隣接するアウターリード2a、2
bのダムバー残り3が一列に並ばないように一つおきに
同じ曲げ形状となっている。その他の構成については図
4に示した従来の垂直型表面実装パッケージと同様でよ
いので、その説明は省略する。
Further, the bent shape of each outer lead 2a, 2b is such that the position of the dam bar remaining 3 is displaced in the direction of the arrow in the figure between the outer leads 2a, 2b adjacent to each other, that is, the outer leads 2a, 2 adjacent to each other.
Every other dam bar 3 of b has the same bent shape so as not to be lined up in a line. Other configurations may be the same as those of the conventional vertical type surface mount package shown in FIG. 4, and therefore description thereof will be omitted.

【0017】以上説明したように、各アウターリード2
a、2bの曲げ形状を一つおきに同じ曲げ形状とするこ
とで、ある任意のアウターリード2aのダムバー残り3
とそれに隣接するアウターリード2bのダムバー残り3
との間隔が大きくなる。例えば、図4に示した従来の垂
直表面実装パッケージでは、互いに隣接するダムバー残
りの間隔は0.2〜0.3mm程度であったが、本実施
例では、それを1.05〜1.25mm程度まで大きく
することができる。その結果、各アウターリード2a、
2bの平板部4を基板にはんだ付する際にはんだを供給
しすぎ、各アウターリード2a、2bの屈曲部で吸い上
げられるはんだの量が多くなっても、はんだブリッジは
発生しにくくなる。しかも、各アウターリード2a、2
bは、従来のものに比較して曲げ形状を変えただけなの
で、その強度が低下することはない。さらに、各アウタ
ーリード2a、2bの屈曲部に吸い上げられたはんだの
メニスカスの形成も損なわれないので、各アウターリー
ド2a、2bの接合強度も十分なものとなる。
As described above, each outer lead 2
By making the bent shapes of a and 2b the same every other, the remaining 3 of the dam bar of an arbitrary outer lead 2a
And the remaining 3 of the outer reed 2b dambar
The interval between and becomes large. For example, in the conventional vertical surface mount package shown in FIG. 4, the distance between the remaining dam bars adjacent to each other is about 0.2 to 0.3 mm, but in the present embodiment, it is 1.05 to 1.25 mm. It can be increased to a degree. As a result, each outer lead 2a,
Even if the solder is excessively supplied when soldering the flat plate portion 4 of 2b to the substrate and the amount of the solder sucked up by the bent portions of the outer leads 2a, 2b increases, a solder bridge is less likely to occur. Moreover, each outer lead 2a, 2
In the case of b, the bending shape is changed as compared with the conventional one, so that the strength does not decrease. Further, since the formation of the meniscus of the solder sucked up by the bent portion of each outer lead 2a, 2b is not impaired, the joining strength of each outer lead 2a, 2b becomes sufficient.

【0018】本実施例では、各アウターリード2a、2
bの曲げ形状を一つおきに同じ曲げ形状としたものの例
を示したが、互いに隣接するアウターリード2a、2b
のダムバー残り3が一列に並ばないように各アウターリ
ード2a、2bを屈曲すれば、複数おきに同じ曲げ形状
としてもよいし、さらには全てのアウターリード2a、
2bの曲げ形状をそれぞれ異なるものとしてもよい。
In this embodiment, each outer lead 2a, 2a
Although an example in which every other bent shape of b is the same, the outer leads 2a and 2b adjacent to each other are shown.
If the outer leads 2a, 2b are bent so that the remaining dam bars 3 are not aligned in a line, the outer leads 2a, 2b may have the same bent shape for every plurality, and further, all the outer leads 2a,
The bent shapes of 2b may be different from each other.

【0019】(第2実施例)図3は、本発明の垂直型表
面実装半導体パッケージの第2実施例のアウターリード
部の側面図である。本実施例の垂直型表面実装半導体パ
ッケージも、第1実施例のものと同様にパッケージ本体
11の下面から下方に延出された複数のアウターリード
12a、12bが、それぞれ互いに隣接するアウターリ
ード12a、12bのダムバー残り13が一列に並ばな
いように屈曲されている。本実施例の、第1実施例と異
なる点は、各アウターリード12a、12bはそれぞれ
同じ形状に屈曲されているが、屈曲される向きが、互い
に隣接するもの同志が逆向きとなっている点である。そ
の他の構成は、第1実施例のものと同様である。
(Second Embodiment) FIG. 3 is a side view of an outer lead portion of a second embodiment of a vertical surface mount semiconductor package of the present invention. Also in the vertical type surface mount semiconductor package of the present embodiment, a plurality of outer leads 12a, 12b extending downward from the lower surface of the package body 11 are adjacent to each other as in the first embodiment. The remaining dam bars 13 of 12b are bent so that they are not aligned in a line. This embodiment is different from the first embodiment in that the outer leads 12a and 12b are bent in the same shape, but the bending directions are such that those adjacent to each other are opposite to each other. Is. Other configurations are similar to those of the first embodiment.

【0020】このように、各アウターリード12a、1
2bを隣接するもの同志が逆向きに、しかも同じ形状に
屈曲させることで、各アウターリード12a、12bの
長さを等しくして各アウターリード12a、12bの先
端位置を揃えることができるので、各アウターリード1
2あ、12b毎の電気容量の差をなくすることができ
る。
In this way, each outer lead 12a, 1
By bending 2b adjacent to each other in the opposite direction and in the same shape, it is possible to equalize the lengths of the outer leads 12a, 12b and align the tip positions of the outer leads 12a, 12b. Outer lead 1
2A, it is possible to eliminate the difference in electric capacity for each 12b.

【0021】以上説明した各実施例では、ダムバー残り
がリードの屈曲部に位置した場合の例について述べた
が、リードの平板部に位置する場合でも同様である。
In each of the above-described embodiments, an example in which the dam bar rest is located at the bent portion of the lead has been described, but the same applies when it is located at the flat plate portion of the lead.

【0022】[0022]

【発明の効果】以上説明したように本発明の垂直型表面
実装半導体パッケージは、各リードがそれぞれ隣接する
リードのダムバーの切断跡が一列に並ばないように屈曲
されているだけという簡単な構成で、隣接するリードの
ダムバーの切断跡の間隔を大きくし、基板への実装時の
はんだブリッジの発生を抑えることができる。また、各
リードは、それぞれ曲げ形状あるいは曲げる向きを変え
ているだけなので、各リードの強度が低下することはな
いし、はんだ付の際のリードの屈曲部でのはんだのメニ
スカスの形成も損なわれないので、リードと基板との接
合強度も低下することはない。
As described above, the vertical surface mount semiconductor package of the present invention has a simple structure in which each lead is bent so that the cut marks of the dam bars of the adjacent leads are not aligned in a line. It is possible to increase the distance between the cutting traces of the dam bars of the adjacent leads and suppress the occurrence of solder bridges during mounting on the board. In addition, since each lead only changes its bending shape or bending direction, the strength of each lead does not decrease, and the formation of the solder meniscus at the bent portion of the lead during soldering is not impaired. Therefore, the bonding strength between the lead and the substrate does not decrease.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の垂直型表面実装半導体パッケージの第
1実施例のアウターリード部の拡大斜視図である。
FIG. 1 is an enlarged perspective view of an outer lead portion of a first embodiment of a vertical surface mount semiconductor package of the present invention.

【図2】図1に示した垂直型表面実装半導体パッケージ
のアウターリード部の側面図である。
FIG. 2 is a side view of an outer lead portion of the vertical surface mount semiconductor package shown in FIG.

【図3】本発明の垂直型表面実装半導体パッケージの第
2実施例のアウターリード部の側面図である。
FIG. 3 is a side view of an outer lead portion of a second embodiment of a vertical surface mount semiconductor package of the present invention.

【図4】従来の垂直型表面実装半導体パッケージの一例
の斜視図である。
FIG. 4 is a perspective view of an example of a conventional vertical surface mount semiconductor package.

【図5】アウターリードおよびポストリードを一体に形
成したリードフレームを説明するための図である。
FIG. 5 is a diagram for explaining a lead frame in which an outer lead and a post lead are integrally formed.

【図6】図4に示した垂直型表面実装半導体パッケージ
のアウターリード部の拡大斜視図である。
6 is an enlarged perspective view of an outer lead portion of the vertical surface mount semiconductor package shown in FIG.

【図7】図4に示した垂直型表面実装半導体パッケージ
を基板にはんだ付したときの、はんだの状態を示すアウ
ターリード部の側面図である。
FIG. 7 is a side view of an outer lead portion showing a soldering state when the vertical surface-mounting semiconductor package shown in FIG. 4 is soldered to a substrate.

【図8】図4に示した垂直型表面実装半導体パッケージ
を基板にはんだ付したときに発生するはんだブリッジの
状態を示すアウターリード部の正面図である。
8 is a front view of an outer lead portion showing a state of a solder bridge generated when the vertical surface mount semiconductor package shown in FIG. 4 is soldered to a substrate.

【図9】アウターリード間のはんだブリッジを防止する
ための、従来の垂直型表面実装半導体パッケージのアウ
ターリード部の斜視図である。
FIG. 9 is a perspective view of an outer lead portion of a conventional vertical surface mount semiconductor package for preventing a solder bridge between outer leads.

【符号の説明】[Explanation of symbols]

1、11 パッケージ本体 2a、2b、12a、12b アウターリード 3、13 ダムバー残り 4 平板部 1, 11 Package body 2a, 2b, 12a, 12b Outer leads 3, 13 Dam bar remaining 4 Flat plate part

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子を封止したパッケージ本体
と、前記半導体素子に電気的に接続されるとともに前記
パッケージ本体から延出され、かつ、基板の表面にはん
だ付される平板部を形成するために所定の部位で屈曲さ
れた複数本のリードとを有し、前記各リードには、前記
各リードに一体に形成され、前記半導体素子の封止前に
は前記各リードを連結し封止後に前記各リードから切断
除去されるダムバーの切断跡が残存している垂直型表面
実装半導体パッケージにおいて、 前記各リードは、それぞれ隣接するリードのダムバーの
切断跡が一列に並ばないように屈曲されていることを特
徴とする垂直型表面実装半導体パッケージ。
1. Forming a package body encapsulating a semiconductor element and a flat plate portion electrically connected to the semiconductor element, extending from the package body, and soldered to a surface of a substrate. And a plurality of leads bent at a predetermined portion, each lead is formed integrally with each of the leads, and before the semiconductor element is sealed, the leads are connected and sealed. In the vertical type surface mount semiconductor package in which the cutting traces of the dam bars to be cut and removed from the respective leads remain, the respective leads are bent so that the cutting traces of the dam bars of the adjacent leads do not line up in a line. A vertical type surface mount semiconductor package characterized in that
【請求項2】 前記各リードは、1本または複数本おき
に同じ形状で屈曲されている請求項1に記載の垂直型表
面実装半導体パッケージ。
2. The vertical surface mount semiconductor package according to claim 1, wherein each of the leads is bent in the same shape every other one or more leads.
【請求項3】 前記各リードは、互いに隣接するもの同
志が逆向きに、かつ、同じ形状で屈曲されている請求項
1に記載の垂直型表面実装半導体パッケージ。
3. The vertical surface mount semiconductor package according to claim 1, wherein the leads are adjacent to each other and are bent in opposite directions and in the same shape.
JP5178055A 1993-07-19 1993-07-19 Vertical surface mount semiconductor package Expired - Lifetime JP2570581B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5178055A JP2570581B2 (en) 1993-07-19 1993-07-19 Vertical surface mount semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5178055A JP2570581B2 (en) 1993-07-19 1993-07-19 Vertical surface mount semiconductor package

Publications (2)

Publication Number Publication Date
JPH0738039A true JPH0738039A (en) 1995-02-07
JP2570581B2 JP2570581B2 (en) 1997-01-08

Family

ID=16041819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5178055A Expired - Lifetime JP2570581B2 (en) 1993-07-19 1993-07-19 Vertical surface mount semiconductor package

Country Status (1)

Country Link
JP (1) JP2570581B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013117772A1 (en) * 2012-02-10 2013-08-15 Continental Teves Ag & Co. Ohg Sensor molded in two stages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516473A (en) * 1974-07-05 1976-01-20 Hitachi Ltd JUSHIFUSHIGATAHANDOTAISOCHINO SEIZOHO
JPH05267522A (en) * 1992-03-23 1993-10-15 Matsushita Electric Ind Co Ltd Electronic component and fabrication thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516473A (en) * 1974-07-05 1976-01-20 Hitachi Ltd JUSHIFUSHIGATAHANDOTAISOCHINO SEIZOHO
JPH05267522A (en) * 1992-03-23 1993-10-15 Matsushita Electric Ind Co Ltd Electronic component and fabrication thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013117772A1 (en) * 2012-02-10 2013-08-15 Continental Teves Ag & Co. Ohg Sensor molded in two stages

Also Published As

Publication number Publication date
JP2570581B2 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
US7361983B2 (en) Semiconductor device and semiconductor assembly module with a gap-controlling lead structure
JP2002222906A (en) Semiconductor device and manufacturing method therefor
JPH04290257A (en) Semiconductor circuit to be molded on printed circuit board
US11742279B2 (en) Semiconductor device
JP3915794B2 (en) Semiconductor package, manufacturing method thereof, and lead frame used for the same
JPH06260582A (en) Semiconductor device
JP2000058739A (en) Semiconductor device and lead frame for using manufacture thereof
JP2002026195A (en) Resin-sealed semiconductor device and manufacturing method thereof
JPH0738039A (en) Vertical type surface mounting semiconductor package
JP4137782B2 (en) Lead frame, surface-mount semiconductor device using the lead frame, and electronic device having the surface-mount semiconductor device mounted on a circuit board
JP3973348B2 (en) Laser apparatus and manufacturing method thereof
JPS6143857B2 (en)
JPH06252326A (en) Multi-terminal component, wiring substrate and packaging structure of multi-terminal component
JP3409465B2 (en) Resin-sealed semiconductor device
JP4785642B2 (en) Laser equipment
JP3036597B1 (en) Lead frame for semiconductor device
JP3103741B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH113696A (en) Terminal for battery
JP3525724B2 (en) Electronic component and its mounting method
KR0123425B1 (en) Semiconductor package and the mounting method having cut outer lead
JPH04171854A (en) Lead frame for semiconductor device
JPH0263111A (en) Manufacture of chip electronic component
JPH09148700A (en) Mounting structure of printed board
JPH08264705A (en) Semiconductor device and package structure and packaging method using the same
JPS60206055A (en) Lead terminal wire