JPH0738779A - Gamma correcting circuit - Google Patents
Gamma correcting circuitInfo
- Publication number
- JPH0738779A JPH0738779A JP17876393A JP17876393A JPH0738779A JP H0738779 A JPH0738779 A JP H0738779A JP 17876393 A JP17876393 A JP 17876393A JP 17876393 A JP17876393 A JP 17876393A JP H0738779 A JPH0738779 A JP H0738779A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gamma correction
- input
- video signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ガンマ補正回路に関
し、特に映像信号をディスプレイに表示する場合、表示
するディスプレイのガンマ特性に合わせて映像信号を補
正するために使用されるガンマ補正回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gamma correction circuit, and more particularly to a gamma correction circuit used for correcting a video signal according to the gamma characteristic of the display to be displayed when the video signal is displayed on the display.
【0002】[0002]
【従来の技術】従来のガンマ補正回路においては、図5
に示すように、映像信号入力をA/D変換器2でnビッ
トのディジタル信号に変換し、nビットの信号をアドレ
ス信号としてガンマ補正用ROM5に入力し、ガンマ補
正用ROM5に予め記憶させた、図4(A)に示すよう
な入出力特性をしたガンマ補正特性の変換テーブルでデ
ィジタル信号に変換された映像信号入力をガンマ補正し
て出力端子6より、nビットの信号として出力するよう
にしていた。2. Description of the Related Art A conventional gamma correction circuit is shown in FIG.
As shown in FIG. 3, the video signal input is converted into an n-bit digital signal by the A / D converter 2, and the n-bit signal is input as an address signal to the gamma correction ROM 5 and stored in the gamma correction ROM 5 in advance. The gamma correction is performed on the video signal input converted into the digital signal by the conversion table of the gamma correction characteristic having the input / output characteristic as shown in FIG. 4 (A) and is output from the output terminal 6 as an n-bit signal. Was there.
【0003】[0003]
【発明が解決しようとする課題】ところが、図4(A)
に示すような入出力特性でガンマ補正した場合、入力電
圧の中間領域では特性の傾斜が立ち上がっているため、
階調のある映像信号が出力として得られるが、入力レベ
ルの低い黒レベルの部分、あるいは入力レベルの高い白
レベルの部分では傾斜がなだらかなため、出力される映
像信号の階調が得られず、黒つぶれ、あるいは白つぶれ
になるといった問題点があった。本発明は、映像信号入
力の平均輝度レベルを検出し、検出された平均輝度レベ
ルを補正することによりガンマ補正特性の切換えを安定
化させ、補正された平均輝度レベルによりガンマ補正特
性を切り換えて、映像信号入力を補正して出力すること
により、画像に発生するちらつきを防止すると共に、階
調のある補正出力が得られるようにして、黒つぶれ、あ
るいは白つぶれが発生しないようにすることを目的とす
る。However, FIG. 4 (A)
When gamma correction is performed with the input / output characteristics as shown in, the slope of the characteristics rises in the middle region of the input voltage.
Although a video signal with gradation can be obtained as the output, the gradation of the output video signal cannot be obtained because the slope is gentle at the black level part where the input level is low or the white level part where the input level is high. However, there was a problem such as blackout or whiteout. The present invention detects the average brightness level of a video signal input, stabilizes the switching of the gamma correction characteristics by correcting the detected average brightness level, and switches the gamma correction characteristics according to the corrected average brightness level, By correcting and outputting the video signal input, it is possible to prevent the flicker that occurs in the image and to obtain a corrected output with gradation so that black or white shadows do not occur. And
【0004】[0004]
【課題を解決するための手段】本発明のガンマ補正回路
は、映像信号入力の所定期間の平均輝度レベルを検出す
る検出手段と、同検出手段からの検出信号を補正して出
力する、ガンマ補正特性の切換えの安定化手段と、同安
定化手段からの出力信号により複数のガンマ補正特性を
切り換える切換手段と、切り換えられたガンマ補正特性
により映像信号入力をガンマ補正する手段とを具備した
ものである。SUMMARY OF THE INVENTION A gamma correction circuit of the present invention is a gamma correction circuit for detecting an average luminance level of a video signal input for a predetermined period and correcting and outputting a detection signal from the detection means. It comprises a stabilizing means for switching characteristics, a switching means for switching a plurality of gamma correction characteristics by an output signal from the stabilizing means, and a means for gamma correcting an image signal input by the switched gamma correction characteristics. is there.
【0005】[0005]
【作用】本発明は上記した構成により、検出手段で映像
信号入力の平均輝度レベルを検出し、安定化手段でガン
マ補正特性の切換えが安定するように検出された平均輝
度レベルを補正し、補正された平均輝度レベルにより複
数のガンマ補正特性を切り換えるようにしており、ガン
マ補正特性の切り換えを安定化することにより、画像に
発生するちらつきを防止し、通常は図4(A)に示すよ
うなガンマ補正特性を使用し、平均輝度レベルが低い場
合は、図4(B)に示すように入力レベルの低い部分、
aの部分を立ち上げたガンマ補正特性を使用し、平均輝
度レベルが高い場合は、図4(C)に示すように入力レ
ベルの高い部分、bの部分を立ち上げたガンマ補正特性
を使用することにより、中間領域の部分や輝度の低い部
分、あるいは輝度の高い部分においても階調のある補正
出力が得られ、黒つぶれ、あるいは白つぶれが発生しな
いようにすることが可能となる。According to the present invention having the above-mentioned structure, the detecting means detects the average luminance level of the video signal input, and the stabilizing means corrects the detected average luminance level so that the switching of the gamma correction characteristics is stable, and the correction is performed. A plurality of gamma correction characteristics are switched according to the averaged brightness level. By stabilizing the switching of the gamma correction characteristics, flicker that occurs in the image is prevented, and normally, as shown in FIG. When the gamma correction characteristic is used and the average brightness level is low, a portion with a low input level, as shown in FIG.
When the average luminance level is high, the gamma correction characteristic in which the portion a is raised is used, and the gamma correction characteristic in which the portion b is raised as shown in FIG. 4C is used. As a result, it is possible to obtain a corrected output with gradation even in the intermediate region, the low luminance portion, or the high luminance portion, and it is possible to prevent black crushing or white crushing from occurring.
【0006】[0006]
【実施例】図1は、本発明のガンマ補正回路の一実施例
を示すブロック図である。入力端子1を介して入力され
たアナログの映像信号入力は、A/D変換器2でnビッ
トのディジタル信号に変換され、nビットのディジタル
信号をアドレス信号としてガンマ補正用ROM5に入力
する。平均輝度レベル(以下、APLと略す)検出回路
3では、例えば積分回路を用い映像信号入力の所定期間
のAPLを検出し、APLに応じた直流電圧に変換して
A/D変換器4に入力している。A/D変換器4では、
A/D変換器2のサンプリングクロック信号と同じも
の、あるいは位相同期したサンプリングクロック信号を
用いて、APL検出回路3からの出力をmビットのディ
ジタル信号に変換し、安定化回路7に入力している。1 is a block diagram showing an embodiment of a gamma correction circuit of the present invention. An analog video signal input through the input terminal 1 is converted into an n-bit digital signal by the A / D converter 2, and the n-bit digital signal is input to the gamma correction ROM 5 as an address signal. The average brightness level (hereinafter abbreviated as APL) detection circuit 3 detects, for example, an APL for a predetermined period of video signal input using an integration circuit, converts the APL into a DC voltage corresponding to the APL, and inputs the DC voltage to the A / D converter 4. is doing. In the A / D converter 4,
The output from the APL detection circuit 3 is converted into an m-bit digital signal by using the same sampling clock signal of the A / D converter 2 or the sampling clock signal which is phase-synchronized, and is input to the stabilization circuit 7. There is.
【0007】図2(A)〜(D)は、図1に示す、安定
化回路7の一実施例を示す説明図であり、図2(A)は
安定化回路7のブロック図を示し、図2(B)〜(D)
は各部の入出力を示す。APL検出回路3からの直流電
圧をA/D変換器4でディジタル信号に変換している
が、直流電圧レベルがA/D変換器4のスレシホールド
レベル近傍の値となった場合、A/D変換器4の出力は
2つの値の間で変動するディジタル信号となり、同信号
でガンマ補正特性の切換えを行った場合は切換えが安定
せず、表示画面における画像のちらつきとなって現れ
る。従って、安定化回路7を設けて、A/D変換器4か
ら出力されるAPLデータを補正して、ガンマ補正特性
の切換えが安定化するようにしている。2A to 2D are explanatory views showing an embodiment of the stabilizing circuit 7 shown in FIG. 1, and FIG. 2A shows a block diagram of the stabilizing circuit 7. 2 (B) to (D)
Indicates the input / output of each part. Although the DC voltage from the APL detection circuit 3 is converted into a digital signal by the A / D converter 4, when the DC voltage level becomes a value near the threshold level of the A / D converter 4, A / D converter 4 The output of the D converter 4 becomes a digital signal which fluctuates between two values, and when the gamma correction characteristic is switched by the signal, the switching is not stable and appears as a flickering image on the display screen. Therefore, the stabilizing circuit 7 is provided to correct the APL data output from the A / D converter 4 to stabilize the switching of the gamma correction characteristics.
【0008】安定化回路7は、入力端子10を介して入
力されたmビットのAPL入力データを1データ分だけ
ラッチして出力するラッチ回路11と、ラッチ回路11
の出力と入力データを比較する比較回路12と、比較回
路12の比較結果に基づいて制御信号を出力する制御回
路13と、入力データに1を加算、あるいは減算して出
力する演算回路15と、入力側に入力された入力データ
と演算回路15からのデータを前記制御信号により選択
して出力する切換器16とで構成されている。ラッチ回
路11には入力端子14を介して、A/D変換器4で用
いたサンプリングクロック信号と同じクロック信号がラ
ッチ信号として入力れており、同ラッチ信号により入力
端子10を介して入力されたmビットの入力データを1
データ分だけラッチして出力する。The stabilizing circuit 7 latches the m-bit APL input data input through the input terminal 10 for one data and outputs the latched signal, and the latch circuit 11.
Comparing circuit 12 for comparing the output of C. and input data, control circuit 13 for outputting a control signal based on the comparison result of comparing circuit 12, and arithmetic circuit 15 for adding or subtracting 1 to / from the input data to output. It is composed of input data input to the input side and a switch 16 which selects and outputs the data from the arithmetic circuit 15 by the control signal. The same clock signal as the sampling clock signal used in the A / D converter 4 is input as a latch signal to the latch circuit 11 via the input terminal 14, and is input via the input terminal 10 by the latch signal. 1 bit of m-bit input data
Latch only data and output.
【0009】図2(B)は比較回路12の入出力を示す
説明図であり、入力データがDmであったとすると、ラ
ッチ回路11から出力されるデータはD(m−1)とな
り、比較回路12ではDmとD(m−1)との大小を比
較し、比較結果に基づきaとbを出力信号として出力す
る。 Dm>D(m−1)のときは、a=H,b=L、Dm<
D(m−1)のときは、a=L,b=H、Dm=D(m
−1)のときは、a=b=L。 図2(C)は制御回路13の入出力を示す説明図であ
り、制御回路13には上記出力信号aとbが入力されて
おり、同入力に応じて制御信号Sを出力する。 a=H,b=L,のときは、S=L、a=L,b=H,
のときは、S=H、a=b=L のときは、S=保
持(同じ出力を維持)。FIG. 2B is an explanatory diagram showing the input / output of the comparison circuit 12. If the input data is Dm, the data output from the latch circuit 11 will be D (m-1), and the comparison circuit will be described. At 12, the magnitudes of Dm and D (m-1) are compared, and a and b are output as output signals based on the comparison result. When Dm> D (m-1), a = H, b = L, Dm <
When D (m-1), a = L, b = H, Dm = D (m
In the case of -1), a = b = L. FIG. 2C is an explanatory diagram showing the input / output of the control circuit 13. The output signals a and b are input to the control circuit 13, and the control signal S is output according to the input. When a = H and b = L, S = L, a = L, b = H,
When, S = H, and when a = b = L, S = hold (same output is maintained).
【0010】演算回路15として例えば加算回路を使用
するとすれば、演算回路15からの出力はDm+1が出
力される。切換器16は例えばマルチプレクサを使用
し、演算回路15からのDm+1の入力と、入力データ
がDmが入力されており、図2(D)に示すように制御
信号SがLのときはDmを選択して出力端子17より出
力し、制御信号SがHのときはDm+1を選択して出力
端子17より出力する。従って、一つ前のAPL入力デ
ータ、D(m−1)に対して、現APL入力データDm
が上昇した場合、Dmを出力し、下降した場合、Dmに
1を加算して出力するようになり、APLデータが上昇
していく場合と下降していく場合とでヒステリシスを発
生させることができ、APLデータがA/D変換器4の
サンプリング周期毎に2つの隣合うレベル間を変動しな
いように安定化することができる。If, for example, an adder circuit is used as the arithmetic circuit 15, the output from the arithmetic circuit 15 is Dm + 1. The switcher 16 uses, for example, a multiplexer and receives Dm + 1 input from the arithmetic circuit 15 and Dm as input data. When the control signal S is L as shown in FIG. 2D, Dm is selected. Then, when the control signal S is H, Dm + 1 is selected and output from the output terminal 17. Therefore, for the previous APL input data, D (m-1), the current APL input data Dm
When the value rises, Dm is output, and when the value falls, 1 is added to Dm and the value is output. Hysteresis can be generated when the APL data rises and when it falls. , APL data can be stabilized so as not to fluctuate between two adjacent levels for each sampling period of the A / D converter 4.
【0011】図3は、図1に示す、安定化回路7の作用
を示す説明図である。例えば、APLデータが5ビット
に量子化されており、A/D変換器4のサンプリングク
ロック信号に垂直同期信号を用いたとする。点線は安定
化回路7に入力されるAPLデータを示し、太い線は安
定化回路7から出力されるAPLデータを示しており、
例えばe区間の入力されるAPLデータの1ビットの上
下動を解消して、安定化したAPLデータを出力するこ
とができる。例えば、演算回路15として、入力された
APLデータDmから1を減算する減算回路を使用して
も同様に安定化したAPLデータを出力することが可能
となる。細い実線はこの場合の安定化回路7に入力され
るAPLデータを示し、太い線は安定化回路7から出力
されるAPLデータとなる。FIG. 3 is an explanatory diagram showing the operation of the stabilizing circuit 7 shown in FIG. For example, it is assumed that APL data is quantized into 5 bits and a vertical synchronization signal is used as a sampling clock signal of the A / D converter 4. The dotted line shows the APL data input to the stabilizing circuit 7, the thick line shows the APL data output from the stabilizing circuit 7,
For example, it is possible to eliminate the vertical movement of 1 bit of the input APL data in the e section and output the stabilized APL data. For example, even if a subtraction circuit that subtracts 1 from the input APL data Dm is used as the arithmetic circuit 15, similarly stabilized APL data can be output. The thin solid line represents the APL data input to the stabilizing circuit 7 in this case, and the thick line represents the APL data output from the stabilizing circuit 7.
【0012】ガンマ補正用ROM5は、予め複数のガン
マ補正特性の変換テーブルを記憶させたものを用いる。
図4(A)〜(C)は、ガンマ補正特性の説明図であ
る。図4(A)は通常のガンマ補正特性であり、入力レ
ベルの中間領域を立ち上げてあり、中間領域では階調の
ある補正出力が得られるようにしてあり、図4(B)の
ガンマ補正特性では、入力レベルの低域領域、aの部分
を立ち上げてあり、低域領域で階調のある補正出力が得
られるようにし、図4(C)のガンマ補正特性では、入
力レベルの高域領域、bの部分を立ち上げてあり、高域
領域で階調のある補正出力が得られるようにしている。As the gamma correction ROM 5, a ROM in which a plurality of gamma correction characteristic conversion tables are stored in advance is used.
4A to 4C are explanatory diagrams of the gamma correction characteristic. FIG. 4A shows a normal gamma correction characteristic, in which the intermediate area of the input level is raised, and a corrected output with gradation is obtained in the intermediate area. In the characteristic, the low level area of the input level, a part is raised, so that a corrected output with gradation is obtained in the low frequency area. With the gamma correction characteristic of FIG. 4C, the high input level is obtained. The high frequency region and the portion b are raised so that a corrected output with gradation can be obtained in the high frequency region.
【0013】ガンマ補正用ROM5としては、n×(2
のn乗)×(2のm乗)ビットのメモリ容量のものを使
用し、図4(A)〜(C)に示すような複数のガンマ補
正特性の変換テーブルを予め記憶させておき、A/D変
換器4から入力されるmビットのディジタル信号をガン
マ補正用ROM5のアドレスの上位に割り当てることに
より、ガンマ補正特性の変換テーブルを切り換えられる
ようにし、切り換えられたガンマ補正特性により、A/
D変換器2から入力されるnビットのディジタル信号に
変換された映像信号入力をガンマ補正して出力する。A
/D変換器2とA/D変換器4のサンプリングクロック
は同じもの、あるいは位相同期したサンプリングクロッ
クを用いるようにしているため、APL検出回路3で使
用する積分回路の時定数を選択することにより、1ライ
ン毎、あるいは1フィールド毎、または1フレーム毎に
映像信号入力のAPLを検出して、ガンマ補正特性の変
換テーブルを切り換えて映像信号入力をガンマ補正して
出力することが可能となる。As the gamma correction ROM 5, n × (2
(N power of n) × (m power of 2) bits is used, and a plurality of conversion tables of gamma correction characteristics as shown in FIGS. By assigning the m-bit digital signal input from the / D converter 4 to the upper address of the gamma correction ROM 5, the conversion table of the gamma correction characteristics can be switched.
The video signal input converted into the n-bit digital signal input from the D converter 2 is gamma-corrected and output. A
Since the sampling clocks of the A / D converter 2 and the A / D converter 4 are the same or the sampling clocks which are phase-synchronized with each other are used, the time constant of the integrating circuit used in the APL detection circuit 3 is selected. It is possible to detect the APL of the video signal input for each line, for each field, or for each frame, switch the conversion table of the gamma correction characteristics, and gamma-correct the video signal input and output it.
【0014】従って、安定化回路7から出力されるAP
Lデータでガンマ補正用ROM5のガンマ補正特性の変
換テーブルを切り換えるようにしており、APLデータ
がばらつくと変換テーブルの切り換えもばらつくように
なり、映像信号入力のガンマ補正出力が変動し、表示画
面における画像のちらつきとなって現れるが、安定化回
路7でAPLデータを補正して安定化しているため、画
像のちらつきを防止することができる。また、映像信号
入力が通常のAPLを有する場合、あるいはAPLが低
い場合、または、APLが高い場合でも、各々階調のあ
る補正出力が得られ、黒つぶれ、あるいは白つぶれが発
生しないようにすることができる。Therefore, the AP output from the stabilizing circuit 7
The conversion table of the gamma correction characteristics of the gamma correction ROM 5 is switched according to the L data. When the APL data varies, the conversion table switching also varies, and the gamma correction output of the video signal input fluctuates, causing a change in the display screen. The image flicker appears, but the flicker of the image can be prevented because the stabilizing circuit 7 corrects and stabilizes the APL data. Further, even when the video signal input has a normal APL, a low APL, or a high APL, correction outputs having gradations are obtained so that black crushing or white crushing does not occur. be able to.
【0015】[0015]
【発明の効果】以上説明したように、本発明によれば、
映像信号入力の平均輝度レベルを検出して、安定化手段
でガンマ補正特性の切換えが安定するように検出された
平均輝度レベルを補正し、補正された平均輝度レベルに
より複数のガンマ補正特性を切り換えるようにしてお
り、ガンマ補正特性の切り換えを安定化することによ
り、画像に発生するちらつきを防止し、切換えにより選
択されたガンマ補正特性で映像信号入力を補正して出力
するようにしているため、階調のある補正出力が得られ
る、黒つぶれ、あるいは白つぶれが発生を防止すること
が可能なガンマ補正回路を提供することができる。As described above, according to the present invention,
The average luminance level of the video signal input is detected, the stabilizing means corrects the detected average luminance level so that the switching of the gamma correction characteristics is stable, and a plurality of gamma correction characteristics are switched according to the corrected average luminance level. By stabilizing the switching of the gamma correction characteristics, the flicker that occurs in the image is prevented, and the video signal input is corrected and output with the gamma correction characteristics selected by the switching. It is possible to provide a gamma correction circuit capable of obtaining a corrected output with gradation and capable of preventing black crushing or white crushing from occurring.
【図1】本発明のガンマ補正回路の一実施例を示すブロ
ック図である。FIG. 1 is a block diagram showing an embodiment of a gamma correction circuit of the present invention.
【図2】(A)〜(D)は、図1に示す、安定化回路の
一実施例を示す説明図である。2A to 2D are explanatory diagrams showing an embodiment of the stabilizing circuit shown in FIG.
【図3】図1に示す、安定化回路の作用を示す説明図で
ある。FIG. 3 is an explanatory diagram showing the operation of the stabilizing circuit shown in FIG. 1.
【図4】(A)〜(C)は、ガンマ補正特性の説明図で
ある。4A to 4C are explanatory diagrams of gamma correction characteristics.
【図5】従来のガンマ補正回路を示すブロック図であ
る。FIG. 5 is a block diagram showing a conventional gamma correction circuit.
1 入力端子 2 A/D変換器 3 APL検出回路 4 A/D変換器 5 ROM 6 出力端子 7 切換器 10 入力端子 11 ラッチ回路 12 比較回路 13 制御回路 14 入力端子 15 演算回路 16 切換器 17 出力端子 1 Input Terminal 2 A / D Converter 3 APL Detection Circuit 4 A / D Converter 5 ROM 6 Output Terminal 7 Switcher 10 Input Terminal 11 Latch Circuit 12 Comparison Circuit 13 Control Circuit 14 Input Terminal 15 Arithmetic Circuit 16 Switcher 17 Output Terminal
Claims (3)
ルを検出する検出手段と、同検出手段からの検出信号を
補正して出力する、ガンマ補正特性の切換えの安定化手
段と、同安定化手段からの出力信号により複数のガンマ
補正特性を切り換える切換手段と、切り換えられたガン
マ補正特性により映像信号入力をガンマ補正する手段と
からなるガンマ補正回路。1. A detecting means for detecting an average luminance level of a video signal input for a predetermined period, a stabilizing means for switching gamma correction characteristics for correcting and outputting a detection signal from the detecting means, and a stabilizing means. A gamma correction circuit comprising switching means for switching a plurality of gamma correction characteristics according to an output signal from the means, and means for gamma-correcting a video signal input according to the switched gamma correction characteristics.
ルを検出するAPL検出回路と、同APL検出回路から
の出力をディジタル信号に変換する第1のA/D変換器
と、同第1のA/D変換器からのディジタル信号を補正
して出力する、ガンマ補正特性の切換えの安定化回路
と、映像信号入力をディジタル信号に変換する第2のA
/D変換器と、複数のガンマ補正特性の変換テーブルを
記憶させたROMとからなり、前記安定化回路からのデ
ィジタル信号と前記第2のA/D変換器からのディジタ
ル信号を前記ROMのアドレス入力とし、前記安定化回
路からのアドレス入力によりROMのガンマ補正特性の
変換テーブルを切り換えて、前記第2のA/D変換器か
ら入力される映像信号入力をガンマ補正して出力するこ
とを特徴とするガンマ補正回路。2. An APL detection circuit for detecting an average luminance level of a video signal input for a predetermined period, a first A / D converter for converting an output from the APL detection circuit into a digital signal, and the first A / D converter. A gamma correction characteristic switching stabilization circuit for correcting and outputting a digital signal from the A / D converter, and a second A for converting a video signal input into a digital signal.
A / D converter and a ROM that stores a conversion table of a plurality of gamma correction characteristics. The digital signal from the stabilizing circuit and the digital signal from the second A / D converter are stored in the address of the ROM. The conversion table of the gamma correction characteristic of the ROM is switched by inputting an address from the stabilizing circuit, and the video signal input from the second A / D converter is gamma-corrected and output. Gamma correction circuit.
分だけラッチして出力するラッチ回路と、前記ラッチ回
路の出力と入力データを比較する比較回路と、同比較回
路の比較結果に基づいて制御信号を出力する制御回路
と、入力データに1を加算、あるいは減算して出力する
演算回路と、入力側に入力された前記入力データと前記
演算回路からのデータを前記制御信号により選択して出
力する切換器とからなる請求項2記載のガンマ補正回
路。3. The latch circuit, wherein the stabilizing circuit latches and outputs input data for one data, a comparison circuit for comparing the output of the latch circuit with the input data, and a comparison result of the comparison circuit. A control circuit that outputs a control signal, an arithmetic circuit that adds or subtracts 1 to / from input data and outputs the input data, and the input data input to the input side and the data from the arithmetic circuit are selected by the control signal. The gamma correction circuit according to claim 2, comprising a switch for outputting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17876393A JPH0738779A (en) | 1993-07-20 | 1993-07-20 | Gamma correcting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17876393A JPH0738779A (en) | 1993-07-20 | 1993-07-20 | Gamma correcting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0738779A true JPH0738779A (en) | 1995-02-07 |
Family
ID=16054188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17876393A Pending JPH0738779A (en) | 1993-07-20 | 1993-07-20 | Gamma correcting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0738779A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163239A (en) * | 1997-08-25 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Duty driven solenoid valve |
EP1137266A2 (en) * | 2000-03-24 | 2001-09-26 | Sharp Kabushiki Kaisha | Image processing apparatus and image display apparatus using same |
JP2011172264A (en) * | 2011-04-15 | 2011-09-01 | Konica Minolta Business Technologies Inc | Image processing program and recording medium therefor, and image processing method and image processing apparatus |
US8369648B2 (en) | 2007-12-06 | 2013-02-05 | Fujitsu Limited | Image correction apparatus and image correction method |
-
1993
- 1993-07-20 JP JP17876393A patent/JPH0738779A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163239A (en) * | 1997-08-25 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Duty driven solenoid valve |
EP1137266A2 (en) * | 2000-03-24 | 2001-09-26 | Sharp Kabushiki Kaisha | Image processing apparatus and image display apparatus using same |
EP1137266B1 (en) * | 2000-03-24 | 2012-05-09 | Sharp Kabushiki Kaisha | Image processing apparatus with ROM storing a noise signal and image display apparatus using same |
US8369648B2 (en) | 2007-12-06 | 2013-02-05 | Fujitsu Limited | Image correction apparatus and image correction method |
JP2011172264A (en) * | 2011-04-15 | 2011-09-01 | Konica Minolta Business Technologies Inc | Image processing program and recording medium therefor, and image processing method and image processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6965389B1 (en) | Image displaying with multi-gradation processing | |
KR100191061B1 (en) | Reproduction circuit for skin color in video signals | |
KR960001027B1 (en) | Contrast correction device | |
JP3741212B2 (en) | Image processing system, projector, program, information storage medium, and monochrome expansion processing method | |
US6137542A (en) | Digital correction of linear approximation of gamma | |
KR100476914B1 (en) | Gradation correction apparatus | |
JP2006295377A (en) | Video display device | |
JP2001184016A (en) | Gamma correction device | |
JPH0738779A (en) | Gamma correcting circuit | |
JPH11305734A (en) | Liquid crystal display device | |
JPH06350943A (en) | Picture processing circuit | |
JPH0530442A (en) | Digital video processing circuit | |
JPH0738778A (en) | Gamma correcting circuit | |
JP2002094831A (en) | Interface circuit and display unit | |
KR100393219B1 (en) | Automatic beam limiter circuit | |
KR20030051156A (en) | Contrast compensation circuit | |
JP2938264B2 (en) | Liquid crystal display | |
JP3344173B2 (en) | Multi-panel display | |
KR100688748B1 (en) | Bit reduction device | |
JP3997453B2 (en) | Video signal processing device and image display device | |
JP3440814B2 (en) | Video signal processing device | |
JP2005295513A (en) | Image signal processing method, image signal processing apparatus and image displaying apparatus | |
JPH07298284A (en) | Video signal level detector | |
JPH0783500B2 (en) | Analog-to-digital converter for composite video signals | |
JPH08190362A (en) | Video signal processing device |