JPH0738535A - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPH0738535A JPH0738535A JP5178951A JP17895193A JPH0738535A JP H0738535 A JPH0738535 A JP H0738535A JP 5178951 A JP5178951 A JP 5178951A JP 17895193 A JP17895193 A JP 17895193A JP H0738535 A JPH0738535 A JP H0738535A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- turned
- noise
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 20
- 230000000630 rising effect Effects 0.000 claims abstract description 13
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 230000008030 elimination Effects 0.000 abstract description 2
- 238000003379 elimination reaction Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 非同期のデータ伝送時にデータライン上に発
生する単発性のノイズによるエラーを除去することがで
きるノイズ除去回路を提供すること。 【構成】 入力データがゼロのときクロックの立ち上が
りによりオフされ、このオフのとき単発ノイズが発生す
るとクロックの立ち上がりによりオンされるとともに、
次のクロックの立ち上がりによりオフされるＦＦ１と、
ＦＦ１の単発ノイズの発生によるオンによりオフされる
とともに、該ＦＦ１のオフによりオンされるＦＦ２と、
ＦＦ１及びＦＦ２の出力とエクスクルーシブオアの出力
によりクリアされるとともに、クロックの立ち下がりで
分周し、その出力でサンプリングクロックを生成するＦ
Ｆ３と、ＦＦ１の出力をサンプリングクロックで同期を
とり出力し、復調回路へ入力するＦＦ４とを有してい
る。
生する単発性のノイズによるエラーを除去することがで
きるノイズ除去回路を提供すること。 【構成】 入力データがゼロのときクロックの立ち上が
りによりオフされ、このオフのとき単発ノイズが発生す
るとクロックの立ち上がりによりオンされるとともに、
次のクロックの立ち上がりによりオフされるＦＦ１と、
ＦＦ１の単発ノイズの発生によるオンによりオフされる
とともに、該ＦＦ１のオフによりオンされるＦＦ２と、
ＦＦ１及びＦＦ２の出力とエクスクルーシブオアの出力
によりクリアされるとともに、クロックの立ち下がりで
分周し、その出力でサンプリングクロックを生成するＦ
Ｆ３と、ＦＦ１の出力をサンプリングクロックで同期を
とり出力し、復調回路へ入力するＦＦ４とを有してい
る。
Description
【０００１】
【産業上の利用分野】この発明は、非同期シリアル符号
伝送方式におけるノイズ除去回路に関するものである。
伝送方式におけるノイズ除去回路に関するものである。
【０００２】
【従来の技術】シリアル符号データを受信器の復調回路
10で復調するとき、一般によく用いられるのは非同期の
伝送方式と呼ばれているもので、これは一例を挙げると
図４に示すようになっている。この例において、クロッ
クがデータの16倍のときの動作を図５に示す。データを
送る前にスタートビット、送った後にストップビットを
伝送し、スタートビットが立ち下がると、サンプリング
カウンタがリセットされ、カウントを開始する。サンプ
リングカウンタの値が８になったときのデータを読み取
ることにより復調する。
10で復調するとき、一般によく用いられるのは非同期の
伝送方式と呼ばれているもので、これは一例を挙げると
図４に示すようになっている。この例において、クロッ
クがデータの16倍のときの動作を図５に示す。データを
送る前にスタートビット、送った後にストップビットを
伝送し、スタートビットが立ち下がると、サンプリング
カウンタがリセットされ、カウントを開始する。サンプ
リングカウンタの値が８になったときのデータを読み取
ることにより復調する。
【０００３】
【発明が解決しようとする課題】ところで、前記従来の
場合、非同期のデータ伝送時にデータライン上に単発性
のノイズが読取るタイミングで発生すると、誤った情報
を読取ってしまうという問題点があった。
場合、非同期のデータ伝送時にデータライン上に単発性
のノイズが読取るタイミングで発生すると、誤った情報
を読取ってしまうという問題点があった。
【０００４】そこで、この発明は前記従来の問題点を解
決し、単発性のノイズによるエラーを除去することがで
きるノイズ除去回路を提供することを目的とする。
決し、単発性のノイズによるエラーを除去することがで
きるノイズ除去回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、この発明のノイズ除去回路20は、図１，２に示すよ
うに非同期シリアル符号伝送方式に設けた復調回路10の
データ入力側に設置されている。ノイズ除去回路20は、
入力データがゼロのときクロックの立ち上がりによりオ
フされ、このオフのとき単発ノイズが発生するとクロッ
クの立ち上がりによりオンされるとともに、次のクロッ
クの立ち上がりによりオフされるＤ型フリップフロップ
（以下、ＦＦという）１と、ＦＦ１の単発ノイズの発生
によるオンによりオフされるとともに、該ＦＦ１のオフ
によりオンされるＦＦ２と、ＦＦ１及びＦＦ２の出力と
エクスクルーシブオアの出力によりクリアされるととも
に、クロックの立ち下がりで分周し、その出力でサンプ
リングクロックを生成するＦＦ３と、ＦＦ１の出力をサ
ンプリングクロックで同期をとり出力し、復調回路10へ
入力するＦＦ４とを有している。図２でＩＶはインバー
タで、クロックをインバート（反転）することにより、
半周期早く動作させて安定に動作させる。
め、この発明のノイズ除去回路20は、図１，２に示すよ
うに非同期シリアル符号伝送方式に設けた復調回路10の
データ入力側に設置されている。ノイズ除去回路20は、
入力データがゼロのときクロックの立ち上がりによりオ
フされ、このオフのとき単発ノイズが発生するとクロッ
クの立ち上がりによりオンされるとともに、次のクロッ
クの立ち上がりによりオフされるＤ型フリップフロップ
（以下、ＦＦという）１と、ＦＦ１の単発ノイズの発生
によるオンによりオフされるとともに、該ＦＦ１のオフ
によりオンされるＦＦ２と、ＦＦ１及びＦＦ２の出力と
エクスクルーシブオアの出力によりクリアされるととも
に、クロックの立ち下がりで分周し、その出力でサンプ
リングクロックを生成するＦＦ３と、ＦＦ１の出力をサ
ンプリングクロックで同期をとり出力し、復調回路10へ
入力するＦＦ４とを有している。図２でＩＶはインバー
タで、クロックをインバート（反転）することにより、
半周期早く動作させて安定に動作させる。
【０００６】
【作用】図３に示す動作タイミングにより説明する。入
力データに単発ノイズが発生するとクロックの立ち上が
り時にＦＦ１はオンと反転される。その次のクロックの
立ち上がり時にはノイズがないので、ＦＦ１はもとのオ
フに反転オフされる。一方、ＦＦ２はオフ、オンに反転
され、またオフに反転される。この２クロック間ＦＦ１
とＦＦ２とは不一致になるので、ＦＦ１とＦＦ２の出力
エクスクルーシブオア（ＥＯＲ）は１となり、ＦＦ３は
クリアされてＦＦ３の出力、すなわちＦＦ４のサンプリ
ングクロックは０となり、ＦＦ４はノイズによるＦＦ１
の出力を読み取らないので、ノイズを読み取らず除去す
ることが可能となる。但し、サンプリングクロックでの
検出時間が遅れ時間となるが、一般的には問題となる時
間ではない。
力データに単発ノイズが発生するとクロックの立ち上が
り時にＦＦ１はオンと反転される。その次のクロックの
立ち上がり時にはノイズがないので、ＦＦ１はもとのオ
フに反転オフされる。一方、ＦＦ２はオフ、オンに反転
され、またオフに反転される。この２クロック間ＦＦ１
とＦＦ２とは不一致になるので、ＦＦ１とＦＦ２の出力
エクスクルーシブオア（ＥＯＲ）は１となり、ＦＦ３は
クリアされてＦＦ３の出力、すなわちＦＦ４のサンプリ
ングクロックは０となり、ＦＦ４はノイズによるＦＦ１
の出力を読み取らないので、ノイズを読み取らず除去す
ることが可能となる。但し、サンプリングクロックでの
検出時間が遅れ時間となるが、一般的には問題となる時
間ではない。
【０００７】
【実施例】図３にはノイズなしと、ノイズありの場合を
それぞれ分けて示している。すなわち、入力データにノ
イズの乗らない正常な状態の動作タイミングをノイズな
しとして上半分に示す。ここでのクロックは１ビットに
対して16倍の速さのクロックの例である。入力データが
オフになるＦＦ１の出力Ａはクロックの立ち上がり時に
オフと反転しオフの状態を継続し、ＦＦ２の出力Ｂはオ
ンのままである。次のクロックの立ち上がり時にＦＦ２
の出力Ｂはオフに反転しオフの状態を継続する。時間Ｓ
の間はＦＦ１の出力Ａはオフ、ＦＦ２の出力Ｂはオンの
状態であるので、出力ＡとＢのエクスクルーシブオア
（ＥＯＲ）の出力は１となり、ＦＦ３はクリアされて出
力のサンプリングクロックは０となり、クリアがなくな
った次のクロックの立ち下がりで反転し、サンプリング
クロックを生成する。
それぞれ分けて示している。すなわち、入力データにノ
イズの乗らない正常な状態の動作タイミングをノイズな
しとして上半分に示す。ここでのクロックは１ビットに
対して16倍の速さのクロックの例である。入力データが
オフになるＦＦ１の出力Ａはクロックの立ち上がり時に
オフと反転しオフの状態を継続し、ＦＦ２の出力Ｂはオ
ンのままである。次のクロックの立ち上がり時にＦＦ２
の出力Ｂはオフに反転しオフの状態を継続する。時間Ｓ
の間はＦＦ１の出力Ａはオフ、ＦＦ２の出力Ｂはオンの
状態であるので、出力ＡとＢのエクスクルーシブオア
（ＥＯＲ）の出力は１となり、ＦＦ３はクリアされて出
力のサンプリングクロックは０となり、クリアがなくな
った次のクロックの立ち下がりで反転し、サンプリング
クロックを生成する。
【０００８】サンプリングクロックはクロックの1/2の
周波数となる。ＦＦ４はＦＦ１の出力をサンプリングク
ロックで同期をとり、ノイズ除去回路20の出力となり復
調回路10に入力する。スタートビットの終りの０から１
への立ち上がりのときも、ＦＦ１がまず立ち上がり１ク
ロック遅れてＦＦ２が立ち上がるので、ＦＦ１とＦＦ２
の出力は不一致となりサンプリングクロックは出力０と
なるが、次のサンプリングクロックの立ち上がりでＦＦ
４は出力オンとなる。
周波数となる。ＦＦ４はＦＦ１の出力をサンプリングク
ロックで同期をとり、ノイズ除去回路20の出力となり復
調回路10に入力する。スタートビットの終りの０から１
への立ち上がりのときも、ＦＦ１がまず立ち上がり１ク
ロック遅れてＦＦ２が立ち上がるので、ＦＦ１とＦＦ２
の出力は不一致となりサンプリングクロックは出力０と
なるが、次のサンプリングクロックの立ち上がりでＦＦ
４は出力オンとなる。
【０００９】入力データにノイズが乗った状態の動作タ
イミングをノイズありとして下半分に示す。すなわち、
これは入力データにはスタートビット０の始めにノイズ
Ａと、その中間にノイズＢがプラス側に、１ビット目の
始めにノイズＣとその中間にノイズＤがマイナス側に乗
った例である。入力データがスタートビットで０になる
とＦＦ１の出力Ａは反転オフとなり、ＦＦ２の出力Ｂは
オンのままで両者のエクスクルーシブオア（ＥＯＲ）の
出力は１となり、次のクロック時にノイズＡが入るとＦ
Ｆ１はそれにより反転オンとなり、ＦＦ２はそのまえの
ＦＦ１オフになったことで反転オフとなり、ＦＦ１とＦ
Ｆ２の出力が不一致となってエクスクルーシブオア（Ｅ
ＯＲ）の出力は１となる。次にノイズがなくなったこと
によりＦＦ１は反転オフとなり、ＦＦ２は反転オンとな
り、次のクロック立ち上がりでオフとなり、２クロック
分、ＦＦ１とＦＦ２の出力は不一致になってエクスクル
ーシブオア（ＥＯＲ）の出力は１となってサンプリング
クロックはその間０となり、ノイズが入っても受付けな
く、それ以後はサンプリングクロックは正規に発生して
ＦＦ４は正常にデータを出力する。
イミングをノイズありとして下半分に示す。すなわち、
これは入力データにはスタートビット０の始めにノイズ
Ａと、その中間にノイズＢがプラス側に、１ビット目の
始めにノイズＣとその中間にノイズＤがマイナス側に乗
った例である。入力データがスタートビットで０になる
とＦＦ１の出力Ａは反転オフとなり、ＦＦ２の出力Ｂは
オンのままで両者のエクスクルーシブオア（ＥＯＲ）の
出力は１となり、次のクロック時にノイズＡが入るとＦ
Ｆ１はそれにより反転オンとなり、ＦＦ２はそのまえの
ＦＦ１オフになったことで反転オフとなり、ＦＦ１とＦ
Ｆ２の出力が不一致となってエクスクルーシブオア（Ｅ
ＯＲ）の出力は１となる。次にノイズがなくなったこと
によりＦＦ１は反転オフとなり、ＦＦ２は反転オンとな
り、次のクロック立ち上がりでオフとなり、２クロック
分、ＦＦ１とＦＦ２の出力は不一致になってエクスクル
ーシブオア（ＥＯＲ）の出力は１となってサンプリング
クロックはその間０となり、ノイズが入っても受付けな
く、それ以後はサンプリングクロックは正規に発生して
ＦＦ４は正常にデータを出力する。
【００１０】次にクロック８番目でサンプリングすると
きに入力データにノイズＢが乗ったときは、ノイズの立
ち上がりによりＦＦ１がオンとなり、ノイズの立ち下が
りによりＦＦ１はオフとなる。ＦＦ２はそれに従って１
クロック遅れてオン、オフとなるので、その間ＦＦ１と
ＦＦ２の出力とは２クロックの間不一致となりＦＦ３は
クリアされてその出力サンプリングクロックは０とな
り、ＦＦ４の出力はノイズを受けず入力データからノイ
ズを除去して正規のデータを出力する。ノイズＣ、ノイ
ズＤのときも同様にノイズを受けずノイズを除去して正
規のデータを出力する。
きに入力データにノイズＢが乗ったときは、ノイズの立
ち上がりによりＦＦ１がオンとなり、ノイズの立ち下が
りによりＦＦ１はオフとなる。ＦＦ２はそれに従って１
クロック遅れてオン、オフとなるので、その間ＦＦ１と
ＦＦ２の出力とは２クロックの間不一致となりＦＦ３は
クリアされてその出力サンプリングクロックは０とな
り、ＦＦ４の出力はノイズを受けず入力データからノイ
ズを除去して正規のデータを出力する。ノイズＣ、ノイ
ズＤのときも同様にノイズを受けずノイズを除去して正
規のデータを出力する。
【００１１】
【発明の効果】この発明は前記のような構成からなるの
で、直接単発ノイズによるエラーを除去することができ
る。また、回路的にも簡単であり、経済的であるととも
に、保守も容易であるという優れた効果がある。また、
ＮＲＺＩ符号伝送のように変化を検知して符号を伝送す
る方式にも有効である。
で、直接単発ノイズによるエラーを除去することができ
る。また、回路的にも簡単であり、経済的であるととも
に、保守も容易であるという優れた効果がある。また、
ＮＲＺＩ符号伝送のように変化を検知して符号を伝送す
る方式にも有効である。
【図１】この発明のノイズ除去回路が設置される非同期
シリアル符号伝送方式の概略図である。
シリアル符号伝送方式の概略図である。
【図２】ノイズ除去回路のなかのブロック図である。
【図３】同上の動作説明図である。
【図４】従来公知の非同期シリアル符号伝送方式の概略
図である。
図である。
【図５】同上の動作説明図である。
10 復調回路 20 ノイズ除去回路
Claims (1)
- 【請求項１】 非同期シリアル符号伝送方式に設けた復
調回路のデータ入力側に設置されるもので、入力データ
がゼロのときクロックの立ち上がりによりオフされ、こ
のオフのとき単発ノイズが発生するとクロックの立ち上
がりによりオンされるとともに、次のクロックの立ち上
がりによりオフされるＤ型フリップフロップ(１)と、Ｄ
型フリップフロップ(１)の前記単発ノイズの発生による
オンによりオフされるとともに、該フリップフロップ
(１)のオフによりオンされるＤ型フリップフロップ(２)
と、Ｄ型フリップフロップ(１)及びＤ型フリップフロッ
プ(２)の出力とエクスクルーシブオアの出力によりクリ
アされるとともに、クロックの立ち下がりで分周し、そ
の出力でサンプリングクロックを生成するＤ型フリップ
フロップ(３)と、Ｄ型フリップフロップ(１)の出力を前
記サンプリングクロックで同期をとり出力し、前記復調
回路へ入力するＤ型フリップフロップ(４)とを有するこ
とを特徴とするノイズ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178951A JPH0738535A (ja) | 1993-07-20 | 1993-07-20 | ノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5178951A JPH0738535A (ja) | 1993-07-20 | 1993-07-20 | ノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738535A true JPH0738535A (ja) | 1995-02-07 |
Family
ID=16057513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5178951A Pending JPH0738535A (ja) | 1993-07-20 | 1993-07-20 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738535A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019608A3 (de) * | 1998-09-30 | 2000-11-23 | Koninkl Philips Electronics Nv | Schaltungsanordnung zum verarbeiten von datensignalen |
| KR100333564B1 (ko) * | 1997-07-17 | 2002-06-20 | 사와무라 시코 | 인터페이스 회로 |
| EP1677422A1 (fr) * | 2004-12-30 | 2006-07-05 | Alcatel | Dispositif de conversion d'un signal transmis en un signal numérique |
| US7795921B2 (en) | 2005-05-25 | 2010-09-14 | Nec Electronics Corporation | Semiconductor integrated circuit and method of reducing noise |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186218A (ja) * | 1982-04-26 | 1983-10-31 | Hitachi Ltd | 論理雑音除去回路 |
-
1993
- 1993-07-20 JP JP5178951A patent/JPH0738535A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186218A (ja) * | 1982-04-26 | 1983-10-31 | Hitachi Ltd | 論理雑音除去回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333564B1 (ko) * | 1997-07-17 | 2002-06-20 | 사와무라 시코 | 인터페이스 회로 |
| WO2000019608A3 (de) * | 1998-09-30 | 2000-11-23 | Koninkl Philips Electronics Nv | Schaltungsanordnung zum verarbeiten von datensignalen |
| US6498817B1 (en) | 1998-09-30 | 2002-12-24 | Koninklijke Philips Electronics N.V. | Circuit for processing data signals |
| EP1677422A1 (fr) * | 2004-12-30 | 2006-07-05 | Alcatel | Dispositif de conversion d'un signal transmis en un signal numérique |
| FR2880482A1 (fr) * | 2004-12-30 | 2006-07-07 | Cit Alcatel | Dispositif de conversion d'un signal transmis en un signal numerique |
| US7795921B2 (en) | 2005-05-25 | 2010-09-14 | Nec Electronics Corporation | Semiconductor integrated circuit and method of reducing noise |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040022A (en) | Missing clock detection circuit | |
| EP0181517B1 (en) | Demodulator for an asynchronous binary signal | |
| US5056114A (en) | Method and apparatus for decoding Manchester encoded data | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| JP3108364B2 (ja) | データ復調装置 | |
| JP2539372B2 (ja) | 位相変調信号復調方式 | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JP3089962B2 (ja) | 二相符号化データの復号装置 | |
| JP2627890B2 (ja) | デコード回路 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JPH08139711A (ja) | 非同期データの受信回路 | |
| JP3913855B2 (ja) | チャネルストリームのエラー訂正装置及びエラー訂正方法 | |
| JPH0338786B2 (ja) | ||
| EP0638213B1 (en) | Data signal decoding device | |
| JPS63148743A (ja) | 差分バイフエ−ズ復調方法 | |
| KR0149720B1 (ko) | 맨체스터 디코더 | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JP3271180B2 (ja) | データ復調装置 | |
| JPH0345948B2 (ja) | ||
| JPS6053336B2 (ja) | 同期ずれ検出装置 | |
| JPH07120952B2 (ja) | Ｃｍｉ復号化回路 | |
| JP2002150718A (ja) | 内挿装置 | |
| JP3015722B2 (ja) | デジタル信号処理装置 | |
| JPH05244140A (ja) | 同期信号検出方法及びその装置 | |
| JPH0531973B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970909 |