JPH07334930A - 再生装置 - Google Patents
再生装置Info
- Publication number
- JPH07334930A JPH07334930A JP12893994A JP12893994A JPH07334930A JP H07334930 A JPH07334930 A JP H07334930A JP 12893994 A JP12893994 A JP 12893994A JP 12893994 A JP12893994 A JP 12893994A JP H07334930 A JPH07334930 A JP H07334930A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- reproduction
- waveform
- comparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 ディジタル信号を記録再生する磁気記録再生
装置に関し、特に、記録信号としてインターリーブドＮ
ＲＺＩを用い、再生時、クロック周期Ｔ時間の遅延線を
用いたデコーダ回路でＰＲ（１，０，−１）に変換す
る、再生装置に関するものである。 【構成】 本再生装置は、タイミング再生クロックを発
生するのに、デコーダ回路６でＰＲ（１，０，−１）に
変換する前の再生信号を用いて、検波回路４，スライサ
回路５，パルスエッジ検出回路７およびＰＣ１３，ＬＰ
Ｆ１４，ＶＣＯ１５からなるＰＬＬにより再生クロック
を発生させるため、記録データパターンの偏りに影響さ
れず、正確な再生クロックを発生する事が可能である。
また、デコーダ回路６の遅延線と、パルスエッジ検出回
路７の遅延線を共用しているため、回路の小型化が可能
であり、同時に回路Ｓ／Ｎの劣化を防ぐ事ができる。
装置に関し、特に、記録信号としてインターリーブドＮ
ＲＺＩを用い、再生時、クロック周期Ｔ時間の遅延線を
用いたデコーダ回路でＰＲ（１，０，−１）に変換す
る、再生装置に関するものである。 【構成】 本再生装置は、タイミング再生クロックを発
生するのに、デコーダ回路６でＰＲ（１，０，−１）に
変換する前の再生信号を用いて、検波回路４，スライサ
回路５，パルスエッジ検出回路７およびＰＣ１３，ＬＰ
Ｆ１４，ＶＣＯ１５からなるＰＬＬにより再生クロック
を発生させるため、記録データパターンの偏りに影響さ
れず、正確な再生クロックを発生する事が可能である。
また、デコーダ回路６の遅延線と、パルスエッジ検出回
路７の遅延線を共用しているため、回路の小型化が可能
であり、同時に回路Ｓ／Ｎの劣化を防ぐ事ができる。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号、音声信号を
ディジタル信号に変換して、記録再生するディジタル磁
気記録再生装置に関する。
ディジタル信号に変換して、記録再生するディジタル磁
気記録再生装置に関する。
【０００２】
【従来の技術】従来、ディジタル磁気記録再生装置で
は、ディジタル信号を磁気記録媒体に磁気ヘッドを介し
て記録し、再生時、アナログ再生信号（以下、単に再生
信号とする。）を磁気記録媒体から磁気ヘッドを介して
再生するが、この際、記録密度を向上させ再生誤り率の
低減を図るために、様々な変調・復調方式が考案されて
いる。
は、ディジタル信号を磁気記録媒体に磁気ヘッドを介し
て記録し、再生時、アナログ再生信号（以下、単に再生
信号とする。）を磁気記録媒体から磁気ヘッドを介して
再生するが、この際、記録密度を向上させ再生誤り率の
低減を図るために、様々な変調・復調方式が考案されて
いる。
【０００３】中でも近年、高密度ディジタル記録を達成
するため、隣接トラックから再生されるクロストーク信
号妨害を受けにくい、インターリーブドＮＲＺＩ符号
（以下、Ｉ−ＮＲＺＩと称す。）が注目をあつめてい
る。
するため、隣接トラックから再生されるクロストーク信
号妨害を受けにくい、インターリーブドＮＲＺＩ符号
（以下、Ｉ−ＮＲＺＩと称す。）が注目をあつめてい
る。
【０００４】Ｉ−ＮＲＺＩの場合、再生アンプの出力
を、同期クロックの周期、Ｔ時間の遅延線を用いた波形
変換回路（以下、デコーダ回路と称す。）でパーシャル
レスポンス波形（以下、ＰＲ（１，０，−１）と称
す。）に変換する。さらに、このＰＲ（１，０，−１）
からビット再生用の同期クロックを発生し、再生データ
を検出する（例えば、H.Kobayashi D.T.Tang 「Appli
cation of Partial-response Channel Cording to
Magnetic Recording Systems」IBM J．RES.DEVELO
P JULY 1970 に示されている。）。
を、同期クロックの周期、Ｔ時間の遅延線を用いた波形
変換回路（以下、デコーダ回路と称す。）でパーシャル
レスポンス波形（以下、ＰＲ（１，０，−１）と称
す。）に変換する。さらに、このＰＲ（１，０，−１）
からビット再生用の同期クロックを発生し、再生データ
を検出する（例えば、H.Kobayashi D.T.Tang 「Appli
cation of Partial-response Channel Cording to
Magnetic Recording Systems」IBM J．RES.DEVELO
P JULY 1970 に示されている。）。
【０００５】ここでは、ＰＲ（１，０，−１）を前提と
した再生装置の従来例を図３に従って説明する。
した再生装置の従来例を図３に従って説明する。
【０００６】磁気記録媒体３１から再生された信号は、
磁気ヘッド３２を介して再生アンプ３３に出力され、一
定の振幅まで増幅されてデコーダ回路３４に入力する。
デコーダ回路３４では、再生信号をＰＲ（１，０，−
１）に変換するために、遅延線３５でクロック周期Ｔ時
間だけ遅延した信号と、再生アンプ３３出力とを加算器
３６で加算する。次に、デコーダ回路３４の出力を検波
回路３７で検波しスライサ回路３８に入力する。
磁気ヘッド３２を介して再生アンプ３３に出力され、一
定の振幅まで増幅されてデコーダ回路３４に入力する。
デコーダ回路３４では、再生信号をＰＲ（１，０，−
１）に変換するために、遅延線３５でクロック周期Ｔ時
間だけ遅延した信号と、再生アンプ３３出力とを加算器
３６で加算する。次に、デコーダ回路３４の出力を検波
回路３７で検波しスライサ回路３８に入力する。
【０００７】ここでデコーダ回路３４と検波回路３７の
動作について、図４を使って説明する。図４にはデコー
ダ回路３４で変換された再生信号と、この信号を検波し
て得られる検波回路３７の出力を示しており、（ａ）は
磁気記録媒体に記録するディジタル信号を、（ｂ）はこ
の時の再生アンプ３３の出力を示す。（ｂ）がデコーダ
回路３４に入力すると遅延線３５でクロック周期Ｔ時間
だけ遅れて（ｃ）の波形となり、更に加算器３６で
（ｂ）と加算されて（ｄ）の波形として出力される。こ
のとき（ｄ）の波形のピーク値をホールドすると（ｅ）
の波形が得られ、これが検波波形となる。
動作について、図４を使って説明する。図４にはデコー
ダ回路３４で変換された再生信号と、この信号を検波し
て得られる検波回路３７の出力を示しており、（ａ）は
磁気記録媒体に記録するディジタル信号を、（ｂ）はこ
の時の再生アンプ３３の出力を示す。（ｂ）がデコーダ
回路３４に入力すると遅延線３５でクロック周期Ｔ時間
だけ遅れて（ｃ）の波形となり、更に加算器３６で
（ｂ）と加算されて（ｄ）の波形として出力される。こ
のとき（ｄ）の波形のピーク値をホールドすると（ｅ）
の波形が得られ、これが検波波形となる。
【０００８】次に、スライサ回路３８では検波回路３７
の出力を元に比較基準レベルを決定し、デコーダ回路３
４の出力信号と比較して、２値のデジタル信号を出力す
る。
の出力を元に比較基準レベルを決定し、デコーダ回路３
４の出力信号と比較して、２値のデジタル信号を出力す
る。
【０００９】パルスエッジ検出回路３９は、遅延線４０
と排他的論理和回路（以下、ＥＸ−ＯＲ回路と称す。）
４１で構成され、この内遅延線４０はスライサ回路３８
から出力されたデジタル信号をクロック周期Ｔの半分の
時間（Ｔ／２）だけ遅延する。また、ＥＸ−ＯＲ回路４
１では遅延線４０の出力とスライサ回路３８の出力との
ＥＸ−ＯＲを行い、位相比較回路４２（以下、ＰＣと称
す。）に出力する。ＰＣ４２では電圧制御発振回路４４
（以下、ＶＣＯと称す。）から出力されるクロックと位
相比較を行い、ローパスフィルタ４３（以下、ＬＰＦと
称す。）で高域成分を除去し、その後ＶＣＯ４４でＬＰ
Ｆ４３の出力信号に応じたクロックを発生する（特願平
４−２２１０５４号「タイミング再生装置とオートスラ
イサ装置」）。
と排他的論理和回路（以下、ＥＸ−ＯＲ回路と称す。）
４１で構成され、この内遅延線４０はスライサ回路３８
から出力されたデジタル信号をクロック周期Ｔの半分の
時間（Ｔ／２）だけ遅延する。また、ＥＸ−ＯＲ回路４
１では遅延線４０の出力とスライサ回路３８の出力との
ＥＸ−ＯＲを行い、位相比較回路４２（以下、ＰＣと称
す。）に出力する。ＰＣ４２では電圧制御発振回路４４
（以下、ＶＣＯと称す。）から出力されるクロックと位
相比較を行い、ローパスフィルタ４３（以下、ＬＰＦと
称す。）で高域成分を除去し、その後ＶＣＯ４４でＬＰ
Ｆ４３の出力信号に応じたクロックを発生する（特願平
４−２２１０５４号「タイミング再生装置とオートスラ
イサ装置」）。
【００１０】最後に再生データ検出回路４５において、
ＶＣＯ４４の出力クロックと、デコーダ回路３４の出力
信号とで、再生データの検出を行う。
ＶＣＯ４４の出力クロックと、デコーダ回路３４の出力
信号とで、再生データの検出を行う。
【００１１】
【発明が解決しようとする課題】従来の、デコーダ回路
３４の出力を検波回路３７で検波して、スライサ回路３
８の比較基準レベルを決定する回路構成では、データパ
ターンによって検波出力が変動し、比較基準レベルを決
定できない場合がある。
３４の出力を検波回路３７で検波して、スライサ回路３
８の比較基準レベルを決定する回路構成では、データパ
ターンによって検波出力が変動し、比較基準レベルを決
定できない場合がある。
【００１２】即ち、図４を見ると、記録信号（ａ）のデ
ータパターンによって波形（ｄ）のピーク値が変化して
いるため、この波形が検波回路３７で検波されると、ピ
ーク値の変化に従って波形（ｅ）のように変動してしま
う。
ータパターンによって波形（ｄ）のピーク値が変化して
いるため、この波形が検波回路３７で検波されると、ピ
ーク値の変化に従って波形（ｅ）のように変動してしま
う。
【００１３】つまり、データパターンの偏りによって検
波出力が変動するため、仮にある特定のデータパターン
における検波出力を元に、スライサ回路３８の比較基準
レベルを決めたとしても、記録データパターンはランダ
ムに存在するため、この値が常に最適値になる事はあり
得ない。従って、検波出力から比較基準レベルの最適値
を決定するのは非常に難しく、ずれたレベルで比較して
しまう問題が生じる。こうなると再生クロックのエッジ
位相がばらつき、正規のビット同期以外の点で再生デー
タ検出を行ってしまい、再生誤り率の低下を引き起こ
す。
波出力が変動するため、仮にある特定のデータパターン
における検波出力を元に、スライサ回路３８の比較基準
レベルを決めたとしても、記録データパターンはランダ
ムに存在するため、この値が常に最適値になる事はあり
得ない。従って、検波出力から比較基準レベルの最適値
を決定するのは非常に難しく、ずれたレベルで比較して
しまう問題が生じる。こうなると再生クロックのエッジ
位相がばらつき、正規のビット同期以外の点で再生デー
タ検出を行ってしまい、再生誤り率の低下を引き起こ
す。
【００１４】また元来、アナログ信号を高精度に遅延す
るにはかなり大きな回路を必要とし、コストアップの要
因となる。しかも遅延線は通常、遅延量に応じて回路規
模が大きくなると同時に、遅延量が増えれば増えるほど
回路Ｓ／Ｎの劣化を招く。従って、図３のようにデコー
ダ回路３４でクロック周期Ｔ遅延し、更にパルスエッジ
検出回路３９でＴ／２遅延する構成では、回路規模が非
常に大きくなってコストアップとなる上、Ｓ／Ｎが劣化
を引き起こし再生誤り率を低下させる。
るにはかなり大きな回路を必要とし、コストアップの要
因となる。しかも遅延線は通常、遅延量に応じて回路規
模が大きくなると同時に、遅延量が増えれば増えるほど
回路Ｓ／Ｎの劣化を招く。従って、図３のようにデコー
ダ回路３４でクロック周期Ｔ遅延し、更にパルスエッジ
検出回路３９でＴ／２遅延する構成では、回路規模が非
常に大きくなってコストアップとなる上、Ｓ／Ｎが劣化
を引き起こし再生誤り率を低下させる。
【００１５】本発明はかかる点に鑑みてなされたもの
で、ＰＲ（１，０，−１）を前提にして、前述したデー
タパターンの偏りによって検波出力が変動し、比較基準
レベルを正確に決定できないと言うような事がなく、ま
た回路の小型化を図ると同時にＳ／Ｎ劣化が生じない再
生装置を提供する事を目的としている。
で、ＰＲ（１，０，−１）を前提にして、前述したデー
タパターンの偏りによって検波出力が変動し、比較基準
レベルを正確に決定できないと言うような事がなく、ま
た回路の小型化を図ると同時にＳ／Ｎ劣化が生じない再
生装置を提供する事を目的としている。
【００１６】
【課題を解決するための手段】本発明の再生装置は上記
目的を達成するために、映像信号、音声信号をディジタ
ル信号に変換して記録再生するディジタル磁気記録再生
装置であって、磁気記録媒体から再生された信号を一定
の振幅まで増幅する再生増幅手段と、前記再生増幅手段
の出力をパーシャルレスポンス波形に変換する波形変換
手段と、前記再生増幅手段の出力波形を検波する検波手
段と、前記検波手段の出力を元に比較基準レベルを決定
し、このレベルと前記再生増幅手段の出力とを比較する
第１の比較手段と、前記第１の比較手段出力からパルス
のエッジ成分を検出するパルスエッジ検出手段と、前記
パルスエッジ検出手段から位相誤差を検出する位相比較
手段と、前記位相比較手段の出力から不要成分を除去す
るローパスフィルタと、前記ローパスフィルタの出力に
従って、同期クロックを発生するクロック発生手段と、
前記波形変換手段の出力と前記クロック発生手段の出力
から、再生データを検出する再生データ検出手段とを備
えたものである。
目的を達成するために、映像信号、音声信号をディジタ
ル信号に変換して記録再生するディジタル磁気記録再生
装置であって、磁気記録媒体から再生された信号を一定
の振幅まで増幅する再生増幅手段と、前記再生増幅手段
の出力をパーシャルレスポンス波形に変換する波形変換
手段と、前記再生増幅手段の出力波形を検波する検波手
段と、前記検波手段の出力を元に比較基準レベルを決定
し、このレベルと前記再生増幅手段の出力とを比較する
第１の比較手段と、前記第１の比較手段出力からパルス
のエッジ成分を検出するパルスエッジ検出手段と、前記
パルスエッジ検出手段から位相誤差を検出する位相比較
手段と、前記位相比較手段の出力から不要成分を除去す
るローパスフィルタと、前記ローパスフィルタの出力に
従って、同期クロックを発生するクロック発生手段と、
前記波形変換手段の出力と前記クロック発生手段の出力
から、再生データを検出する再生データ検出手段とを備
えたものである。
【００１７】
【作用】本発明の再生装置は、再生信号のデータパター
ンの偏りに影響されずに、最適な比較基準レベルを決定
出来るため、従来例のように比較基準レベルがずれて、
再生誤り率の低下を生じる事がない。また、ＰＲ（１，
０，−１）のデコーダの遅延線と、クロック成分検出回
路の遅延線を共用できるため、回路の小型化が可能であ
り、同時に回路Ｓ／Ｎの劣化を防ぐ事ができる。
ンの偏りに影響されずに、最適な比較基準レベルを決定
出来るため、従来例のように比較基準レベルがずれて、
再生誤り率の低下を生じる事がない。また、ＰＲ（１，
０，−１）のデコーダの遅延線と、クロック成分検出回
路の遅延線を共用できるため、回路の小型化が可能であ
り、同時に回路Ｓ／Ｎの劣化を防ぐ事ができる。
【００１８】
【実施例】以下、本発明の再生装置の実施例について、
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１９】図１は本発明の再生装置の要部ブロック図
である。磁気記録媒体１には、映像信号、および、音声
信号がディジタル信号に変換され、Ｉ−ＮＲＺＩで記録
されている。磁気記録媒体１から磁気ヘッド２を介して
再生された再生信号は、再生アンプ３に入力され、ここ
で一定のレベルまで振幅を増幅される。
である。磁気記録媒体１には、映像信号、および、音声
信号がディジタル信号に変換され、Ｉ−ＮＲＺＩで記録
されている。磁気記録媒体１から磁気ヘッド２を介して
再生された再生信号は、再生アンプ３に入力され、ここ
で一定のレベルまで振幅を増幅される。
【００２０】次に、再生アンプ３の出力は検波回路４で
検波されスライサ回路５に入力する。スライサ回路５で
は、検波回路４の出力を元に比較基準レベルを決定し、
再生アンプ３の出力と比較して、２値のデジタル信号を
出力する。
検波されスライサ回路５に入力する。スライサ回路５で
は、検波回路４の出力を元に比較基準レベルを決定し、
再生アンプ３の出力と比較して、２値のデジタル信号を
出力する。
【００２１】ここで、図２を使って検波回路４の波形に
ついて説明する。（ａ）は磁気記録媒体１に記録するデ
ィジタル信号を、（ｂ）はこの時の再生アンプ３の出力
波形を示しているが、記録波形が（ａ）のように変化し
ても波形（ｂ）のピーク値はほとんど一定である。従っ
て、検波回路４の出力（ｃ）もほとんど変化せず、スラ
イサ回路５には一定の検波出力を供給できる。
ついて説明する。（ａ）は磁気記録媒体１に記録するデ
ィジタル信号を、（ｂ）はこの時の再生アンプ３の出力
波形を示しているが、記録波形が（ａ）のように変化し
ても波形（ｂ）のピーク値はほとんど一定である。従っ
て、検波回路４の出力（ｃ）もほとんど変化せず、スラ
イサ回路５には一定の検波出力を供給できる。
【００２２】すなわち、どのようなデータパターンであ
っても検波出力は変化しないため、これを元にスライサ
回路５の比較基準レベルを簡単に決定できる。つまり、
ランダムの記録データパターンに対しても、常にこの比
較基準レベルが最適値となり、ずれたレベルで比較して
しまう事はない。
っても検波出力は変化しないため、これを元にスライサ
回路５の比較基準レベルを簡単に決定できる。つまり、
ランダムの記録データパターンに対しても、常にこの比
較基準レベルが最適値となり、ずれたレベルで比較して
しまう事はない。
【００２３】従って、再生クロックのエッジ位相がばら
つき、正規のビット同期以外の点で再生データ検出を行
って、再生誤り率の低下を引き起こすような問題は発生
しない。
つき、正規のビット同期以外の点で再生データ検出を行
って、再生誤り率の低下を引き起こすような問題は発生
しない。
【００２４】次に、図１に戻って、パルスエッジ検出回
路７は、遅延線８とスライサ回路１１及びＥＸ−ＯＲ回
路１２で構成され、この内遅延線８は再生アンプ３から
出力された再生信号をクロック周期Ｔの半分の時間（Ｔ
／２）だけ遅延し、さらにスライサ回路１１で２値のデ
ィジタル信号に変換する。また、ＥＸ−ＯＲ回路１２で
はスライサ回路５の出力とスライサ回路１１の出力との
ＥＸ−ＯＲを行い、ＶＣＯ１５から出力されるクロック
と位相比較できる波形を検出する。
路７は、遅延線８とスライサ回路１１及びＥＸ−ＯＲ回
路１２で構成され、この内遅延線８は再生アンプ３から
出力された再生信号をクロック周期Ｔの半分の時間（Ｔ
／２）だけ遅延し、さらにスライサ回路１１で２値のデ
ィジタル信号に変換する。また、ＥＸ−ＯＲ回路１２で
はスライサ回路５の出力とスライサ回路１１の出力との
ＥＸ−ＯＲを行い、ＶＣＯ１５から出力されるクロック
と位相比較できる波形を検出する。
【００２５】次に、ＰＣ１３では、ＥＸ−ＯＲ回路１２
の出力とＶＣＯ１５の出力との位相比較を行い、位相差
に応じた誤差信号をＬＰＦ１４へ出力する。更に、ＬＰ
Ｆ１４で高域周波数の不要成分を分離した後、ＶＣＯ１
５でＬＰＦ１４の出力に従ったクロックを発生する。
の出力とＶＣＯ１５の出力との位相比較を行い、位相差
に応じた誤差信号をＬＰＦ１４へ出力する。更に、ＬＰ
Ｆ１４で高域周波数の不要成分を分離した後、ＶＣＯ１
５でＬＰＦ１４の出力に従ったクロックを発生する。
【００２６】デコーダ回路６はＴ／２時間の遅延線８，
９で構成され、２つの遅延線の合計遅延量Ｔ時間（クロ
ック周期）だけ遅らせた再生信号を、加算器１０で再生
アンプ３の出力と加算する事で、ＰＲ（１，０，−１）
に変換する。
９で構成され、２つの遅延線の合計遅延量Ｔ時間（クロ
ック周期）だけ遅らせた再生信号を、加算器１０で再生
アンプ３の出力と加算する事で、ＰＲ（１，０，−１）
に変換する。
【００２７】この場合、遅延線８はパルスエッジ検出回
路７と共用されているが、本来それぞれＴ，Ｔ／２時間
必要だったデコーダ回路とパルスエッジ回路の遅延量
を、遅延線８を共用する事で、遅延線８，９の合計遅延
量Ｔ時間だけで済ましているため、従来例と比べてＴ／
２時間だけ遅延量が少なくなっている。すなわち、アナ
ログ遅延線の回路規模はスライサ回路と比べて格段に大
きいため、パルスエッジ検出回路７にスライサ回路１１
を追加しても全体の回路規模は縮小され、また余計な遅
延線を通過しないので回路Ｓ／Ｎの低下を招かない。
路７と共用されているが、本来それぞれＴ，Ｔ／２時間
必要だったデコーダ回路とパルスエッジ回路の遅延量
を、遅延線８を共用する事で、遅延線８，９の合計遅延
量Ｔ時間だけで済ましているため、従来例と比べてＴ／
２時間だけ遅延量が少なくなっている。すなわち、アナ
ログ遅延線の回路規模はスライサ回路と比べて格段に大
きいため、パルスエッジ検出回路７にスライサ回路１１
を追加しても全体の回路規模は縮小され、また余計な遅
延線を通過しないので回路Ｓ／Ｎの低下を招かない。
【００２８】最後に再生データ検出回路１６は、位相同
期しているＶＣＯ１５の出力のクロックと、デコーダ回
路６の出力信号から、再生データの検出を行う。
期しているＶＣＯ１５の出力のクロックと、デコーダ回
路６の出力信号から、再生データの検出を行う。
【００２９】
【発明の効果】以上述べてきたように、本発明の再生装
置によれば、再生信号のデータパターンの偏りに影響さ
れずに、最適な比較基準レベルを決定できるため、従来
例のように比較基準レベルがずれて、再生誤り率の低下
を引き起こすような問題は発生しない。
置によれば、再生信号のデータパターンの偏りに影響さ
れずに、最適な比較基準レベルを決定できるため、従来
例のように比較基準レベルがずれて、再生誤り率の低下
を引き起こすような問題は発生しない。
【００３０】また、ＰＲ（１，０，−１）のデコーダ回
路の遅延線と、クロック成分検出回路の遅延線を共用で
きるため、回路の小型化が可能であり、同時に回路Ｓ／
Ｎの劣化を防ぐ事ができる。
路の遅延線と、クロック成分検出回路の遅延線を共用で
きるため、回路の小型化が可能であり、同時に回路Ｓ／
Ｎの劣化を防ぐ事ができる。
【図１】本発明の実施例における再生装置の構成を示す
要部ブロック図
要部ブロック図
【図２】同実施例における再生装置のタイミングを示す
波形図
波形図
【図３】従来の再生装置の構成を示す要部ブロック図
【図４】従来の再生装置のタイミングを示す波形図
３ 再生アンプ ４ 検波回路 ５，１１ スライサ回路 ６ デコーダ回路 ７ パルスエッジ検出回路 ８，９ 遅延線 １０ 加算器 １２ ＥＸ−ＯＲ回路 １３ 位相比較回路 １４ ローパスフィルタ １５ 電圧制御発振回路 １６ 再生データ検出回路
Claims (2)
- 【請求項１】 映像信号、音声信号をディジタル信号に
変換して、記録再生するディジタル磁気記録再生装置で
あって、 磁気記録媒体から再生された信号を一定の振幅まで増幅
する再生増幅手段と、 前記再生増幅手段の出力をパーシャルレスポンス波形に
変換する波形変換手段と、 前記再生増幅手段の出力波形を検波する検波手段と、 前記検波手段の出力を元に比較基準レベルを決定し、こ
のレベルと前記再生増幅手段の出力とを比較する第１の
比較手段と、 前記第１の比較手段出力からパルスのエッジ成分を検出
するパルスエッジ検出手段と、 前記パルスエッジ検出手段から位相誤差を検出する位相
比較手段と、 前記位相比較手段の出力から不要成分を除去するローパ
スフィルタと、 前記ローパスフィルタの出力に従って、同期クロックを
発生するクロック発生手段と、 前記波形変換手段の出力と前記クロック発生手段の出力
から、再生データを検出する再生データ検出手段と、 から構成されたことを特徴とする再生装置。 - 【請求項２】 波形変換手段は、同期クロックの半周期
の時間、再生増幅手段の出力を遅らせる第１の遅延手段
と、前記第１の遅延手段の出力を更に同期クロックの半
周期の時間遅らせる第２の遅延手段と、前記第２の遅延
手段の出力を前記再生増幅手段の出力と加算する加算手
段とで構成され、 パルスエッジ検出手段は、前記第１の遅延手段の出力を
基準レベルと比較する第２の比較手段と、第１の比較手
段の出力と前記第２の比較手段の出力との排他的論理和
を取る演算手段と、で構成されたことを特徴とする請求
項１記載の再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12893994A JPH07334930A (ja) | 1994-06-10 | 1994-06-10 | 再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12893994A JPH07334930A (ja) | 1994-06-10 | 1994-06-10 | 再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334930A true JPH07334930A (ja) | 1995-12-22 |
Family
ID=14997149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12893994A Pending JPH07334930A (ja) | 1994-06-10 | 1994-06-10 | 再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980011294A (ko) * | 1996-07-27 | 1998-04-30 | 구자홍 | 디지탈 데이타 복원장치 |
-
1994
- 1994-06-10 JP JP12893994A patent/JPH07334930A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980011294A (ko) * | 1996-07-27 | 1998-04-30 | 구자홍 | 디지탈 데이타 복원장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360990B2 (ja) | ディスク記録再生装置のデータ再生処理装置 | |
| JP3433021B2 (ja) | Ｐｌｌ回路 | |
| JPH08339545A (ja) | データ再生装置 | |
| JPH0332132A (ja) | デジタル信号復号装置 | |
| JPH07334930A (ja) | 再生装置 | |
| JP2763454B2 (ja) | データ検出装置 | |
| JP2004326881A (ja) | ディスク記憶装置及びシンクマーク検出方法 | |
| KR100192236B1 (ko) | 디지탈 자기기록 재생장치 | |
| JP4032442B2 (ja) | 同期回路 | |
| JPS6356871A (ja) | デジタルデ−タ生成装置 | |
| JP3366658B2 (ja) | 光磁気ディスク再生装置 | |
| JP3439680B2 (ja) | ディジタル変調回路 | |
| US6122126A (en) | Digital magnetic reproducing apparatus and digital magnetic recording/reproducing apparatus employing detection of second harmonic distortion and bias current control | |
| JP2003059184A (ja) | Ｄｖｄ−ｒおよびｄｖｄ−ｒｗにおける記録位置ずれ補正方法およびその装置 | |
| JPH09214893A (ja) | ディジタルｐｌｌ回路 | |
| JPH09106626A (ja) | データ処理装置 | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JPS6062241A (ja) | 位相制御回路 | |
| JP2000195191A (ja) | ディスク記憶装置の信号処理回路および信号処理方法 | |
| JP2004153396A (ja) | クロック位相制御装置及びｐｌｌ回路 | |
| JP2002056628A (ja) | 再生装置、再生方法、クロック発生装置及びコンピュータ読み取り可能な記憶媒体 | |
| JPH0973734A (ja) | 情報再生装置 | |
| JP2001176208A (ja) | 位相誤差検出器、同期クロック生成器および記録装置 | |
| JPS59171076A (ja) | 情報読取装置における情報検出点の相対移動速度制御装置 | |
| JPH04109732A (ja) | データストローブ回路 |