[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH07321100A - 高密度ｖ型溝を有するガリウム砒素基板の製造方法 - Google Patents

高密度ｖ型溝を有するガリウム砒素基板の製造方法

Info

Publication number
JPH07321100A
JPH07321100A JP6283833A JP28383394A JPH07321100A JP H07321100 A JPH07321100 A JP H07321100A JP 6283833 A JP6283833 A JP 6283833A JP 28383394 A JP28383394 A JP 28383394A JP H07321100 A JPH07321100 A JP H07321100A
Authority
JP
Japan
Prior art keywords
gallium arsenide
substrate
arsenide substrate
film
sulfuric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6283833A
Other languages
English (en)
Other versions
JP2665460B2 (ja
Inventor
Seifuku Kin
▲聖▼馥 金
Seong-Ju Park
成柱 朴
Seirai Ro
正來 盧
El-Hang Lee
一恒 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KANKOKU DENSHI TSUSHIN KENKYUSHO
Electronics and Telecommunications Research Institute ETRI
Original Assignee
KANKOKU DENSHI TSUSHIN KENKYUSHO
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KANKOKU DENSHI TSUSHIN KENKYUSHO, Electronics and Telecommunications Research Institute ETRI filed Critical KANKOKU DENSHI TSUSHIN KENKYUSHO
Publication of JPH07321100A publication Critical patent/JPH07321100A/ja
Application granted granted Critical
Publication of JP2665460B2 publication Critical patent/JP2665460B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】 本発明は高密度のＶ型溝を有するガリウム砒
素基板の製造方法に関する。 【構成】 ガリウム砒素基板１０上に最小の線幅のＳｉ
3Ｎ4パターンを形成する工程と、上記パターンが形成さ
れたガリウム砒素基板１０の露出された部分を（１１
１）面が露出されるように硫酸系列エッチング溶液でエ
ッチングする工程と、上記硫酸系列エッチング溶液でエ
ッチングした基板上にガリウム砒素の面方位による成長
速度を利用してガリウム砒素薄膜を選択的に成長させる
工程と、上記Ｓｉ3Ｎ4を除去する工程を備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は量子効率（Quantum effi
ciency）を利用した素子の製造方法に関するもので、具
体的にはフォトリソグラフィー過程を通じたガリウム砒
素薄膜成長時ガリウム砒素の面方位による薄膜の成長速
度の違いを利用した、高密度Ｖ型溝（groove）を有する
ガリウム砒素基板の製造方法に関するものである。
【０００２】
【従来の技術】リソグラフィーとは、マスク上の幾何学
的構造のパターン（pttern）を、半導体ウエハー表面を
被覆している感光物質（フォトレジスト）の薄い層に転
写してパターンを形成する過程を言う。
【０００３】上記パターンが回路の特徴を現わすように
するために、レジストパターンをデバイスを構成してい
る下の層（即ち、レジストパターンの下部層）に転写す
るパターン転写過程を通じて形成される。
【０００４】このようなパターン転写過程は、マスクを
していない部分の層を選択的に除去するエッチング過程
によりなされる。
【０００５】上記エッチング過程には、混式エッチング
と乾式エッチングとがある。さらに、混式エッチングに
は、等方性エッチングと方向性エッチング（異方性エッ
チングともいう）とがある。なお、後述する本発明は、
主に混式エッチング、この中でも特に、方向性エッチン
グと関連がある。
【０００６】Ｖ型溝を有するガリウム砒素基板にＶ型溝
を形成する方法の概要を説明する。
【０００７】まず、ガリウム砒素基板上に、マスク整列
器（mask aligner）又はステッパー（stepper)を通じて
光（紫外線）を入射させて、パターンを形成する。この
後、硫酸（Ｈ2ＳＯ4）系列の腐蝕溶液で混式エッチング
を行うことでＶ型溝を形成することができる。
【０００８】この時Ｖ型溝を高密度に形成する場合、ガ
リウム砒素基板上に入射される紫外線の線幅が大きいた
めに高密度Ｖ型溝を形成するにおいて大いに制約が伴わ
れる。このような制約を克服するため電子ビームを利用
したリソグラフィー工程を通じてＶ型溝を形成する場
合、パターンを一つ一つリソグラフィーしなければなら
ないため大量生産に利用することができない。また、電
子ビームリソグラフィー装置は高質であるため経済的や
生産的に非効率的な面がある。
【０００９】本発明は、光学リソグラフィー技術を用
い、ガリウム砒素薄膜成長時ガリウム砒素の面方位に従
う成長速度の差を利用して、高密度Ｖ型溝を有するガリ
ウム砒素基板を製作することを目的とする。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するためになされたもので、フォトリソグラフィーによ
る高密度Ｖ型溝を有するガリウム砒素基板の製造方法に
おいて、ガリウム砒素基板（１０）上に、最小の線幅に
対応した所定のパターンでＳｉ3Ｎ4膜を形成する工程
と、上記ガリウム砒素基板（１０）におけるＳｉ3Ｎ4が
設けられていない部分を、（１１１）面が露出されるよ
うに硫酸系列エッチング溶液でエッチングする工程と、
上記硫酸系列エッチング溶液でエッチングした基板上
に、ガリウム砒素薄膜を選択的に成長させる工程と、上
記Ｓｉ3Ｎ4膜を除去する工程と、からなることを特徴と
する高密度Ｖ型溝を有するガリウム砒素基板の製造方法
が提供される。
【００１１】
【作用】ガリウム砒素基板（１０）上に、最小の線幅に
対応した所定のパターンでＳｉ3Ｎ4膜を形成する。つづ
いて、ガリウム砒素基板（１０）におけるＳｉ3Ｎ4が設
けられていない部分を、（１１１）面が露出されるよう
に硫酸系列エッチング溶液でエッチングする。さらに、
上記硫酸系列エッチング溶液でエッチングした基板上
に、ガリウム砒素薄膜を選択的に成長させる。最後に、
上記Ｓｉ3Ｎ4を除去する。以上の処理によって、Ｖ型溝
を高密度に有するガリウム砒素基板が製造できる。
【００１２】
【実施例】以下添付された図面に示されている実施例を
通じて本発明を詳細に説明する。
【００１３】図１（Ａ）は、（１００）面を有するガリ
ウム砒素基板１０上に紫外線を入射させるフォトリソグ
ラィーを通じて、Ｓｉ3Ｎ4パターン２０が形成された様
子を示す断面図である。
【００１４】まず、図１（Ａ）のごとく、基板上にＳｉ
3Ｎ4パターンを形成する方法を説明する。
【００１５】ガリウム砒素基板１０の
【００１６】方向に沿って上記Ｓｉ3Ｎ4パターン２０を
形成する。
【００１７】ガリウム砒素基板１０上に、３５０℃でプ
ラズマ蒸着法（PECVD)によりＳｉ3Ｎ4を蒸着する。そし
て、洗浄（Cleaning）を行う。この時の洗浄は、ＴＣ
Ｅ等の溶剤による洗浄、アセトン（Acetone)溶液によ
る洗浄、メタノール（Methanol）溶液による洗浄、
DI Water(Deionized Water）による洗浄を、それぞれ５
分間ずつ超音波洗浄器内で実施する。
【００１８】次に、Ｓｉ3Ｎ4蒸着膜上に、Ｓ１４００−
２７種類のフォトレジストを５００rpm で５秒間、さら
に、５０００rpm で３０秒間、コーティングする。これ
を、ホットプレートまたオーブンによって、９０℃で２
０分間ソフトベーキング（soft baking)する。
【００１９】この後、マスク整列器を用いて、８．５mW
の電力で３秒間露光させる。次に、ＡＺ３５１とＨ２０
の比率が１：４である現像液で２３秒間処理することで
現像を行う。現像後、ホットプレート又はオーブンによ
って、１２０℃で１０分間ハードベーキング（hard bak
ing）を実施する。
【００２０】次に上記Ｓｉ3Ｎ4蒸着膜を、６：１のＢＯ
Ｅエッチング溶液（buffered oxideetchant）に１５秒
間浸してエッチングを行う。この後は、超音波洗浄器内
で有機洗浄を行う。該洗浄は、ＴＣＥ（trichloro et
hylene etchant）による洗浄、アセトンによる洗浄、
メタノールによる洗浄、DI Waterによる洗浄を、そ
れぞれ５分間ずつ行う。
【００２１】以上の処理によって、図１（Ａ）に示した
状態が実現される。
【００２２】次に、基板１０の露出している部分（Ｓｉ
3Ｎ4蒸着膜の設けられていない部分）を、１０００Å程
度エッチングすることで、図１（Ｂ）のごとく（１１
１）面を露出させる。この時のエッチングは、１Ｈ2Ｓ
Ｏ4：８Ｈ2Ｏ2：４０Ｈ2Ｏの比率を有する硫酸系列腐蝕
溶液を用いて行う。
【００２３】そして適切な成長条件によって、ガリウム
砒素薄膜を選択的に１０００Å成長させる。ガリウム砒
素の成長速度は、（１１１）面よりも（１００）面の方
が速い。そのため、断面形状であるＶ型溝形態の（１１
１）面が、図１（Ｃ）のように現われる。
【００２４】次に、成長したサンプルを取り出して公知
のエッチング方法によりＳｉ3Ｎ4膜２０を除去する。以
上で、高密度のＶ型溝を有するＧａＡｓ基板１０の製造
が完了される。
【００２５】以上説明した実施によれば、高密度のＶ型
溝を有するガリウム砒素基板を製造することができる。
また、製造工程も簡単で素子製造時効率を増大させるこ
とができる。
【００２６】
【効果】以上説明したとおり本発明によればガリウム砒
素の面方位による成長速度の差異を利用したことで、従
来のＶ型溝のガリウム基板よりも２倍も高密度のＶ型溝
を有するガリウム砒素基板を製造することができた。ま
た、製造工程も簡単で素子製造時効率を増大させること
ができる。
【図面の簡単な説明】
【図１】本発明による製造工程を示す図である。
【符号の説明】
１０… ガリウム砒素基板（GaAs Substrate) ２０… Ｓｉ3Ｎ4マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 一恒 大韓民国大田直轄市儒城区田民洞エキスポ アパート402−404

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】フォトリソグラフィーによる高密度Ｖ型溝
    を有するガリウム砒素基板の製造方法において、 ガリウム砒素基板（１０）上に、最小の線幅に対応して
    所定のパターンでＳｉ3Ｎ4膜を形成する工程と、 上記ガリウム砒素基板（１０）におけるＳｉ3Ｎ4が設け
    られていない部分を、（１１１）面が露出されるように
    硫酸系列エッチング溶液でエッチングする工程と、 上記硫酸系列エッチング溶液でエッチングした基板上
    に、ガリウム砒素薄膜を選択的に成長させる工程と、 上記Ｓｉ3Ｎ4膜を除去する工程と、 からなることを特徴とする高密度Ｖ型溝を有するガリウ
    ム砒素基板の製造方法。
JP6283833A 1994-05-16 1994-11-17 Ｖ型溝を有するＧａＡｓ基板の製造方法 Expired - Fee Related JP2665460B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR94010638A KR0133469B1 (en) 1994-05-16 1994-05-16 Method of manufacturing gaas substrate having high density
KR94-10638 1994-05-16

Publications (2)

Publication Number Publication Date
JPH07321100A true JPH07321100A (ja) 1995-12-08
JP2665460B2 JP2665460B2 (ja) 1997-10-22

Family

ID=19383140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6283833A Expired - Fee Related JP2665460B2 (ja) 1994-05-16 1994-11-17 Ｖ型溝を有するＧａＡｓ基板の製造方法

Country Status (3)

Country Link
US (1) US5824453A (ja)
JP (1) JP2665460B2 (ja)
KR (1) KR0133469B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242557A (ja) * 1997-02-21 1998-09-11 Sony Corp 半導体発光装置の製造方法
JP2003007579A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 有機薄膜形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168140U (ja) * 1982-05-06 1983-11-09 日本電信電話株式会社 誘電体分離基板
JPS6352416A (ja) * 1986-08-22 1988-03-05 Toshiba Corp 化学エツチングモニタ法
JPH0555141A (ja) * 1991-08-29 1993-03-05 Nippon Telegr & Teleph Corp <Ntt> 半導体量子細線の形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316967A (en) * 1992-01-21 1994-05-31 Mitsubishi Denki Kabushiki Kaisha Method for producing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168140U (ja) * 1982-05-06 1983-11-09 日本電信電話株式会社 誘電体分離基板
JPS6352416A (ja) * 1986-08-22 1988-03-05 Toshiba Corp 化学エツチングモニタ法
JPH0555141A (ja) * 1991-08-29 1993-03-05 Nippon Telegr & Teleph Corp <Ntt> 半導体量子細線の形成方法

Also Published As

Publication number Publication date
KR0133469B1 (en) 1998-04-23
JP2665460B2 (ja) 1997-10-22
US5824453A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
JP3334911B2 (ja) パターン形成方法
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
US7018936B2 (en) Ion implant lithography method of processing a semiconductor substrate
JP2003037055A (ja) 半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法
US6861367B2 (en) Semiconductor processing method using photoresist and an antireflective coating
EP0073189A1 (en) A method of fabricating screen lens array plates
US4198263A (en) Mask for soft X-rays and method of manufacture
JPH0543287B2 (ja)
CN105576498A (zh) 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器
JPH07321100A (ja) 高密度ｖ型溝を有するガリウム砒素基板の製造方法
US5904552A (en) Method of resistless patterning of a substrate for implantation
CN101017781A (zh) 异质结双极晶体管t型发射极金属图形制作方法的改进
US6528215B1 (en) Substrate for diamond stencil mask and method for forming
KR20000073800A (ko) 반도체 장치의 분리구조 형성방법
EP0766138A2 (en) Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process
JPS6289324A (ja) 半導体装置の製造方法
KR100318272B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP2886573B2 (ja) Ｘ線マスクおよびその製造方法
JPH0513401A (ja) 半導体基板加工方法
KR100443526B1 (ko) 셀투사마스크및그의제조방법
WO1986000425A1 (en) Adhesion promoter and process for plasma oxide surfaces
CN112563124A (zh) 一种大面积超薄镂空硬掩模的制备方法
CN118782533A (zh) 一种多层图形浅槽隔离刻蚀工艺方法
JPS60136228A (ja) パタ−ン形成法
JPS646448B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970603

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees