JPH07301648A - Substrate inspecting device and substrate inspecting method - Google Patents
Substrate inspecting device and substrate inspecting methodInfo
- Publication number
- JPH07301648A JPH07301648A JP6094359A JP9435994A JPH07301648A JP H07301648 A JPH07301648 A JP H07301648A JP 6094359 A JP6094359 A JP 6094359A JP 9435994 A JP9435994 A JP 9435994A JP H07301648 A JPH07301648 A JP H07301648A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- data
- wiring
- substrate
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、薄膜トランジスタを
用いたアクティブマトリクス型の液晶ディスプレイなど
に用いられる、スイッチング素子と蓄積容量とが形成さ
れたアレイ基板の検査装置および検査方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection apparatus and an inspection method for an array substrate having switching elements and storage capacitors used in an active matrix type liquid crystal display using thin film transistors.
【０００２】[0002]
【従来の技術】薄膜トランジスタ（ＴＦＴ）をスイッチ
として用いるアクティブマトリックス型の液晶ディスプ
レイの製造工程では、ＴＦＴが形成されたアレイ基板の
製造工程が完了した段階で、配線検査を行っていた。こ
のアレイ基板の検査は、次のパネル組み立て工程へ投入
する前に良否判定選別を行うために、なされるものであ
る。2. Description of the Related Art In a manufacturing process of an active matrix type liquid crystal display using a thin film transistor (TFT) as a switch, a wiring inspection is conducted at a stage when a manufacturing process of an array substrate having TFTs is completed. The inspection of the array substrate is performed in order to perform the quality judgment selection before the next panel assembling process.
【０００３】図１１は、このアレイ基板を検査するため
の、従来の配線検査装置を示す構成図である。同図にお
いて、４１は検査対象である絶縁性基板上に形成された
ＴＦＴが形成されたアレイ基板、４２はアレイ基板４１
における走査配線、４２ａ，４２ｂは走査配線端子、４
３は走査配線４２とは絶縁膜などを介して形成されたデ
ータ配線、４３ａ，４３ｂはデータ配線端子、４４は走
査配線４２とデータ配線４３の交差部それぞれに形成さ
れているＴＦＴ、４５は同様に走査配線４２とデータ配
線４３の交差部それぞれに形成されている蓄積容量、４
６は蓄積容量４５を接続するための共通配線、４６ａは
共通配線４６に外部から信号を入力するための共通配線
端子である。FIG. 11 is a block diagram showing a conventional wiring inspection apparatus for inspecting this array substrate. In the figure, 41 is an array substrate having TFTs formed on an insulating substrate to be inspected, and 42 is an array substrate 41.
In FIG. 4, 42a and 42b are scanning wiring terminals, 4
3 is a data line formed with an insulating film or the like with the scanning line 42, 43a and 43b are data line terminals, 44 is a TFT formed at each intersection of the scanning line 42 and the data line 43, and 45 is the same. The storage capacitors formed at the intersections of the scanning wiring 42 and the data wiring 43, respectively.
Reference numeral 6 is a common wiring for connecting the storage capacitor 45, and 46a is a common wiring terminal for inputting a signal to the common wiring 46 from the outside.
【０００４】また、４７はアレイ基板４１が載置される
検査ステージ、４８は各端子に接続するプローブ、４８
ａ，４８ｂは複数本のプローブ４８を所定の間隔で一体
に配置したプローブカード、４９は各々のプローブ間の
抵抗を測定する制御測定部である。なお、このアレイ基
板４１は、ＴＦＴアレイ基板に限るものではなく、半導
体基板上に形成されたＭＯＳＦＥＴアレイ基板であって
も良い。Further, 47 is an inspection stage on which the array substrate 41 is mounted, 48 is a probe connected to each terminal, 48
Reference numerals a and 48b are probe cards in which a plurality of probes 48 are integrally arranged at a predetermined interval, and 49 is a control measurement unit for measuring resistance between the probes. The array substrate 41 is not limited to the TFT array substrate and may be a MOSFET array substrate formed on a semiconductor substrate.
【０００５】次に、図１１に示した配線検査装置を用い
た従来のアレイ基板４１の配線検査方法について説明す
る。まず、例えば、走査配線４２の断線を検査するため
には、プローブカード４８ａ，４８ｂを、各々の走査配
線端子４２ａ，４２ｂに対して、プローブ４８が接触す
るように位置合わせを行う。そして、全てのプローブ４
８が走査配線端子４２ａ，４２ｂに接触している状態
で、各々の走査配線４２の抵抗を制御測定部４９で測定
する。このようにして測定した走査配線４２の抵抗値を
基準抵抗値と比較し、測定抵抗値が基準値以上となって
いる走査配線４２を、断線が生じているものとして検出
する。Next, a conventional wiring inspection method for the array substrate 41 using the wiring inspection apparatus shown in FIG. 11 will be described. First, for example, in order to check the disconnection of the scanning wiring 42, the probe cards 48a and 48b are aligned with the respective scanning wiring terminals 42a and 42b so that the probe 48 contacts. And all probes 4
In a state in which 8 is in contact with the scanning wiring terminals 42a and 42b, the resistance of each scanning wiring 42 is measured by the control measuring unit 49. The resistance value of the scanning wiring 42 thus measured is compared with the reference resistance value, and the scanning wiring 42 whose measured resistance value is equal to or higher than the reference value is detected as a wire break.
【０００６】さらに、走査配線４２の間の短絡を検出す
る場合、前述したプローブ４８を位置合わせして接触さ
せた状態で、走査配線４２の一端の走査配線端子４２ａ
のｎ番目と、他端の走査配線端子４２ｂのｎ＋１番目の
間の抵抗を制御測定部４９で測定する。この測定した抵
抗値が基準値以下の走査配線４２の組を、走査配線間短
絡として検出する。これは、データ配線４３の間の短絡
を検出する場合も同様である。Further, in the case of detecting a short circuit between the scanning wirings 42, the scanning wiring terminal 42a at one end of the scanning wiring 42 in the state where the above-mentioned probe 48 is aligned and brought into contact with each other.
Of the scanning wiring terminal 42b at the other end is measured by the control measuring unit 49. A set of the scanning wirings 42 whose measured resistance value is equal to or lower than the reference value is detected as a short circuit between the scanning wirings. This is the same when detecting a short circuit between the data wirings 43.
【０００７】また、走査配線４２とデータ配線４３との
層間短絡を検出する場合は、走査配線端子４２ａとデー
タ配線端子４３ａを用いれば良い。これは、それぞれの
走査配線４２の一端の走査配線端子４２ａに対し、デー
タ配線端子４３ａ全ての間の抵抗値を制御測定部４９に
より測定する。この測定した抵抗値の中で、基準抵抗値
以下である走査配線４２が見つかった場合、さらに、こ
の走査配線４２の走査配線端子４２ａとそれぞれのデー
タ配線端子４３ａとの間の抵抗値を順次測定し、その抵
抗値が基準値以下である走査配線４２とデータ配線４３
の組を層間短絡として検出する。When detecting an interlayer short circuit between the scanning wiring 42 and the data wiring 43, the scanning wiring terminal 42a and the data wiring terminal 43a may be used. In this, the resistance value between all the data wiring terminals 43a with respect to the scanning wiring terminal 42a at one end of each scanning wiring 42 is measured by the control measuring unit 49. When the scanning wiring 42 having the reference resistance value or less is found in the measured resistance values, the resistance value between the scanning wiring terminal 42a of the scanning wiring 42 and each data wiring terminal 43a is sequentially measured. However, the scanning wiring 42 and the data wiring 43 whose resistance value is less than or equal to the reference value
Is detected as an interlayer short circuit.
【０００８】以上のようにして、アレイ基板４１の配線
検査を行い、走査配線４２およびデータ配線４３の断
線，配線間短絡および層間短絡を検出する。このように
短絡などの配線欠陥のあるアレイ基板を用いて液晶パネ
ルを組み立てても、これらの欠陥は線状の表示欠陥とな
り、ディスプレイとしての商品価値を持たない。このた
め配線欠陥の無いアレイ基板を選別して次工程へ進め
る。As described above, the wiring inspection of the array substrate 41 is performed, and the disconnection of the scanning wiring 42 and the data wiring 43, the short circuit between wirings and the short circuit between layers are detected. Even if a liquid crystal panel is assembled using an array substrate having a wiring defect such as a short circuit as described above, these defects become linear display defects and have no commercial value as a display. Therefore, the array substrate having no wiring defect is selected and the next process is performed.
【０００９】図１２は、アレイ基板工程から液晶ディス
プレイのモジュール完成までの工程を示すフローチャー
トである。まず、アレイ基板が組み立てられると（ステ
ップＳ１２１）、このアレイ基板について上述したよう
に配線検査が行われる（ステップＳ１２２）。ついで、
この配線検査結果を判定し（ステップＳ１２３）、設定
基準以下のものは不良（ＮＧ）とされる。FIG. 12 is a flowchart showing steps from the array substrate step to the completion of the liquid crystal display module. First, when the array substrate is assembled (step S121), the wiring inspection is performed on the array substrate as described above (step S122). Then,
The result of the wiring inspection is determined (step S123), and those below the setting standard are determined to be defective (NG).
【００１０】次に、良品と判定されたアレイ基板はパネ
ル組み立て工程に進みパネル組み立てがなされ（ステッ
プＳ１２４）、パネル組み立てがなされるとパネル点灯
検査が行われる（ステップＳ１２５）。そして、このパ
ネル点灯検査の結果で、パネルとしての良否が判定され
る（ステップＳ１２５）。Next, the array substrate determined to be non-defective goes to a panel assembling step and is panel assembled (step S124). When the panel is assembled, a panel lighting inspection is performed (step S125). Then, the quality of the panel is determined based on the result of the panel lighting inspection (step S125).
【００１１】パネル点灯検査で良品と判定されたパネル
は、実装工程において実装され（ステップＳ１２７）、
ついで液晶表示モジュールとして組み立てられる（ステ
ップＳ１２８）。最後に、液晶表示の状態を点灯検査に
より行い（ステップＳ１２９）、製品としての良否が判
定され（ステップＳ１３０）、良品と判定されたものが
モジュール完成品となる。The panel determined to be non-defective by the panel lighting inspection is mounted in the mounting process (step S127),
Then, the liquid crystal display module is assembled (step S128). Finally, the state of the liquid crystal display is checked by a lighting test (step S129), and the quality of the product is determined (step S130), and the product determined to be a good product is a module finished product.
【００１２】[0012]
【発明が解決しようとする課題】従来は以上のようにな
されていたので、配線欠陥の検出は行えるが、スイッチ
ング素子であるＴＦＴ４４や蓄積容量４５の不良を検出
するのは困難であるという問題があった。このような、
ＴＦＴ４４や蓄積容量４５の不良は、液晶ディスプレイ
において点状の画素欠陥となり、液晶ディスプレイの商
品価値を損なう要因の１つである。As described above, the wiring defect can be detected, but it is difficult to detect the defects of the switching element TFT 44 and the storage capacitor 45. there were. like this,
A defect in the TFT 44 or the storage capacitor 45 causes a dot-like pixel defect in the liquid crystal display, and is one of the factors that impair the commercial value of the liquid crystal display.
【００１３】このような不良は、液晶パネルとして組み
立てられた後に液晶パネルとして点灯する検査において
初めて検出される。このため、画素不良のあるアレイ基
板が用いられると、液晶パネルの組み立てでアレイ基板
以外に費やされる材料などの製造コストが無駄になって
しまう。Such a defect is first detected in an inspection in which the liquid crystal panel is turned on after being assembled. Therefore, if an array substrate having defective pixels is used, the manufacturing cost of materials other than the array substrate for assembling the liquid crystal panel is wasted.
【００１４】一方、パネル組み立て工程においても、液
晶や対向基板に基づく画素不良の要因がある。従って、
パネル組み立て工程後に行われる点灯検査で、点状の画
素欠陥不良が発見されても、これらの不良要因がパネル
組み立て工程で発生したものか、アレイ基板の時点で有
していたものかの区別ができない。このため、発生した
画素欠陥の原因が判定しにくいという問題があった。On the other hand, also in the panel assembling process, there is a factor of defective pixels due to the liquid crystal or the counter substrate. Therefore,
Even if a dot-like pixel defect defect is found in the lighting inspection performed after the panel assembly process, it is possible to distinguish whether these defect factors occurred in the panel assembly process or had those at the time of the array substrate. Can not. Therefore, there is a problem that it is difficult to determine the cause of the pixel defect that has occurred.
【００１５】この発明は、以上のような問題点を解消す
るためになされたものであり、アレイ基板状態で、配線
欠陥のみならず、画素の欠陥の要因となるスイッチング
素子や蓄積容量の不良も検出できるようにすることを目
的とする。The present invention has been made to solve the above problems, and in the array substrate state, not only wiring defects but also switching devices and storage capacitors that cause pixel defects are defective. The purpose is to be able to detect.
【００１６】[0016]
【課題を解決するための手段】この発明の基板検査装置
は、薄膜トランジスタなどのスイッチング素子を用いた
アクティブマトリックス型の液晶ディスプレイを構成す
るアレイ基板を検査するものであって、そのアレイ基板
の走査配線に信号を供給する走査信号発生手段と、デー
タ配線に信号を供給するデータ信号発生手段と、スイッ
チング素子個々にレーザー光を順次照射するレーザー照
射手段と、データ配線から信号を取り出す信号取り出し
手段とから構成されていることを特徴とする。（請求項
１） また、アレイ基板の複数の走査線の少なくとも一端を互
いに共通接続させた構造としたことを特徴とする。（請
求項２）A substrate inspecting apparatus of the present invention is for inspecting an array substrate which constitutes an active matrix type liquid crystal display using switching elements such as thin film transistors, and scanning wiring of the array substrate. From the scanning signal generating means for supplying a signal to the data wiring, the data signal generating means for supplying a signal to the data wiring, the laser irradiation means for sequentially irradiating each switching element with laser light, and the signal extracting means for extracting a signal from the data wiring. It is characterized by being configured. (Claim 1) In addition, at least one end of a plurality of scanning lines of the array substrate is commonly connected to each other. (Claim 2)
【００１７】そしてまた、データ配線に信号を供給する
ためのプローブおよびデータ配線から信号を取り出すた
めのプローブの少なくとも一方を、複数のデータ配線の
一端に設けられた検査端子に順次走査させるプローブ走
査手段と、レーザー光を、検査対象のスイッチング素子
上にデータ配線と平行に走査させるレーザー走査手段
と、レーザー光が走査する位置を、検査端子を順次走査
できるプローブの走査と連動して、走査配線と平行な方
向に移動させる走査移動手段とを備えたことを特徴とす
る。（請求項３）Further, probe scanning means for sequentially scanning at least one of a probe for supplying a signal to the data wiring and a probe for extracting a signal from the data wiring to an inspection terminal provided at one end of the plurality of data wirings. And laser scanning means for scanning the laser light on the switching element to be inspected in parallel with the data wiring, and the position where the laser light is scanned, in conjunction with the scanning of the probe capable of sequentially scanning the inspection terminals, and the scanning wiring. Scanning movement means for moving in a parallel direction. (Claim 3)
【００１８】また、アレイ基板を走査配線と平行な方向
に移動させる基板移動手段と、レーザー光を少なくとも
データ配線と平行に走査させるレーザー走査手段とを備
えるようにしたことを特徴とする。（請求項４）また、
データ配線に信号を供給するためのプローブおよびデー
タ配線から信号を取り出すためのプローブの、少なくと
も一方に信号経路を接続あるいは切り離すためのスイッ
チ手段を備えたことを特徴とする。（請求項５）Further, the invention is characterized in that a substrate moving means for moving the array substrate in a direction parallel to the scanning wiring and a laser scanning means for scanning the laser light at least in parallel with the data wiring are provided. (Claim 4) Also,
At least one of the probe for supplying a signal to the data wiring and the probe for extracting a signal from the data wiring is provided with a switch means for connecting or disconnecting a signal path. (Claim 5)
【００１９】また、データ配線に信号を供給するための
プローブおよびデータ配線から信号を取り出すためのプ
ローブの少なくとも一方が複数本のプローブを一体とし
た構造とし、その複数本を一体としたプローブの各々
に、信号の経路を接続あるいは切り離すためのプローブ
切り替え手段を備えたことを特徴とする。（請求項６）
また、アレイ基板の複数のデータ配線の一端が短絡した
構造であり、データ配線の他端が結合容量を介して同一
端子に接続された構造であることを特徴とする。（請求
項７）Further, at least one of the probe for supplying a signal to the data wiring and the probe for extracting a signal from the data wiring has a structure in which a plurality of probes are integrated, and each of the plurality of probes is integrated. In addition, the probe switching means for connecting or disconnecting the signal path is provided. (Claim 6)
Further, it is characterized in that one end of a plurality of data lines of the array substrate is short-circuited and the other end of the data line is connected to the same terminal via a coupling capacitor. (Claim 7)
【００２０】また、アレイ基板の複数のデータ配線の一
端が短絡した構造であり、複数のデータ配線の他端が抵
抗を介して同一端子に接続された構造であり、複数のデ
ータ配線の各々の近傍に電流の変化を検出するためのコ
イルを形成したことを特徴とする。（請求項８）また、
コイルがアレイ基板で用いる走査線，データ配線，表示
画素電極，共通配線および一方の主電極か制御電極を形
成する材料の内、何れか２種類以上によって形成されて
いることを特徴とする。（請求項９）Further, one end of the plurality of data wirings of the array substrate is short-circuited, and the other end of the plurality of data wirings is connected to the same terminal through a resistor, and each of the plurality of data wirings is connected. It is characterized in that a coil for detecting a change in current is formed in the vicinity. (Claim 8) Also,
It is characterized in that the coil is made of any two or more of the materials forming the scanning line, the data line, the display pixel electrode, the common line and one of the main electrode and the control electrode used in the array substrate. (Claim 9)
【００２１】また、アレイ基板の前記走査配線の少なく
とも一端に形成された駆動回路を備え、複数のデータ配
線の少なくとも一端が短絡した構造であることを特徴と
する。（請求項１０）また、アレイ基板の走査配線の少
なくとも一端の駆動回路と、データ配線の一端の駆動回
路とが一体として形成された構造であることを特徴とす
る。（請求項１１）Further, the present invention is characterized in that a driving circuit is formed on at least one end of the scanning wiring of the array substrate, and at least one end of a plurality of data wirings is short-circuited. According to a tenth aspect of the present invention, the drive circuit at at least one end of the scanning wiring of the array substrate and the drive circuit at one end of the data wiring are integrally formed. (Claim 11)
【００２２】また、この発明の基板検査方法は、ＴＦＴ
などのスイッチング素子を用いたアクティブマトリック
ス型の液晶ディスプレイを構成するアレイ基板を検査す
るものであって、スイッチング素子をオン状態として蓄
積容量に電荷を書き込み、次いで、スイッチング素子を
オフ状態として蓄積容量の電荷を少なくとも１ｍ秒以上
の時間保持し、そして、スイッチング素子にレーザー光
を照射し、このレーザ光照射により発生する前記スイッ
チング素子に接続している蓄積容量の電荷を読み出すよ
うにしたことを特徴とする。（請求項１２）また、第２
の段階における電荷を保持する時間を変えて、第１から
第３の段階を繰り返して蓄積容量の電荷を読み出すこと
を特徴とする。（請求項１３）The substrate inspection method according to the present invention is a TFT.
For inspecting an array substrate that constitutes an active matrix type liquid crystal display using switching elements such as, a switching element is turned on to write an electric charge in the storage capacitor, and then the switching element is turned off to change the storage capacity. The electric charge is retained for at least 1 msec or more, the switching element is irradiated with laser light, and the electric charge of the storage capacitor connected to the switching element generated by the irradiation of the laser light is read out. To do. (Claim 12) Also, the second
It is characterized in that the electric charge of the storage capacitor is read out by repeating the first to third steps while changing the time for holding the electric charge in the step of. (Claim 13)
【００２３】[0023]
【作用】上記のように構成された基板検査装置では、レ
ーザー光を照射したことにより発生するスイッチング素
子の光リーク電流が、データ配線よりパルス状の波形と
なって検出される。また、走査配線の一端を全て互いに
共通接続させたので、全ての走査配線に同時に信号が供
給される。そして、プローブを走査させるようにしたの
で検査対象のデータ配線が変更され、レーザー光の走査
位置をデータ配線と平行な方向に移動するようにしたの
でそれぞれのデータ配線にレーザーが走査して照射され
る。同様に、アレイ基板を移動させることで、検査対象
のデータ配線が変更され、それぞれのデータ配線にレー
ザーが走査して照射される。In the substrate inspecting apparatus constructed as described above, the light leak current of the switching element generated by irradiating the laser beam is detected as a pulsed waveform from the data wiring. Further, since one ends of the scanning wirings are commonly connected to each other, signals are simultaneously supplied to all the scanning wirings. Since the probe is made to scan, the data wiring to be inspected is changed, and the scanning position of the laser beam is moved in the direction parallel to the data wiring, so that each data wiring is scanned and irradiated with laser. It Similarly, by moving the array substrate, the data wiring to be inspected is changed, and each data wiring is scanned and irradiated with a laser.
【００２４】また、信号経路を切り替えるようにしたの
で、同一のプローブで信号の供給と取り出しとがなされ
る。一方、プローブ切り替え手段により、データ配線へ
入力する信号の入力先データ配線の切り替えが電気的に
行われる。また、データ配線の一端を結合容量を介して
同一端子に接続するようにしたので、定常的なリーク電
流の流入を阻止し、光リーク電流のみが選択的に検出さ
れる。Since the signal paths are switched, signals are supplied and taken out by the same probe. On the other hand, the probe switching means electrically switches the input data wiring of the signal to be input to the data wiring. Further, since one end of the data wiring is connected to the same terminal through the coupling capacitance, the steady inflow of leak current is blocked, and only the light leak current is selectively detected.
【００２５】同様に、データ配線の一端に結合容量を介
してこれらを同一の端子に接続し、データ配線の近傍に
コイルを配置するようにしたので、定常的なリーク電流
を阻止し、パルス状に得られる光リーク電流のみが検出
される。また、アレイ基板を構成する材料と同一の材料
で形成するようにしたので、定常的なリーク電流を阻止
するコイルは、通常のアレイ基板の製造工程内で形成で
きる。Similarly, since one end of the data wiring is connected to the same terminal via the coupling capacitance and the coil is arranged in the vicinity of the data wiring, a steady leak current is prevented and a pulse shape is generated. Only the light leakage current obtained in the above is detected. Further, since the same material as that of the array substrate is used, the coil for preventing a steady leak current can be formed in a normal array substrate manufacturing process.
【００２６】また、駆動回路を走査配線の一端に形成し
たので、蓄積容量への書き込みが選択した走査配線に沿
ってのみ行われる。加えて、駆動回路をデータ配線の一
端にも形成したので、蓄積容量への書き込みが選択した
データ配線に沿って行われる。一方、上記の基板検査方
法によれば、レーザー光を照射したことにより発生する
スイッチング素子の光リーク電流が、パルス状の波形と
なって検出される。そして、電荷を保持する時間を変え
て複数回光リーク電流を読み出すようにしたので、光リ
ーク電流の読み出しまでの時間を関数とした蓄積容量の
電位の変化が得られる。Further, since the drive circuit is formed at one end of the scanning wiring, writing to the storage capacitor is performed only along the selected scanning wiring. In addition, since the driving circuit is also formed at one end of the data wiring, writing to the storage capacitor is performed along the selected data wiring. On the other hand, according to the above-mentioned substrate inspection method, the light leak current of the switching element generated by irradiating the laser light is detected as a pulsed waveform. Since the time for holding the charges is changed so that the photoleakage current is read out a plurality of times, a change in the potential of the storage capacitor as a function of the time until the photoleakage current is read out can be obtained.
【００２７】[0027]
【実施例】以下この発明の１実施例を図を参照して説明
する。 実施例１．図１は、この発明の１実施例である基板検査
装置の構成を示す構成図である。同図において、１は検
査対象である絶縁性基板上に素子が形成されたアレイ基
板、２はアレイ基板１における走査配線、２ｂは各走査
配線２の一端に形成された走査配線端子、２ｃは走査配
線の他端を共通接続して形成された走査配線検査端子、
３は走査配線２とは絶縁膜などを介して形成されたデー
タ配線、３ａ，３ｂはデータ配線３の端に形成されたデ
ータ配線端子、４は走査配線２とデータ配線３のそれぞ
れの交差部に形成されているＴＦＴ（スイッチング素
子）、５は走査配線２とデータ配線３のそれぞれの交差
部に形成されている蓄積容量である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. Example 1. FIG. 1 is a configuration diagram showing the configuration of a substrate inspection apparatus which is an embodiment of the present invention. In the figure, 1 is an array substrate in which elements are formed on an insulating substrate to be inspected, 2 is a scanning wiring in the array substrate 1, 2b is a scanning wiring terminal formed at one end of each scanning wiring 2, and 2c is a scanning wiring terminal. A scanning line inspection terminal formed by commonly connecting the other ends of the scanning lines,
Reference numeral 3 is a data wiring formed with an insulating film or the like with respect to the scanning wiring 2, 3a and 3b are data wiring terminals formed at the end of the data wiring 3, and 4 is an intersection of each of the scanning wiring 2 and the data wiring 3. The TFTs (switching elements) 5 formed in 1 are storage capacitors formed at the intersections of the scanning lines 2 and the data lines 3.
【００２８】また、６は蓄積容量５の一部を共通接続す
るための共通配線、６ａは共通配線６に外部から信号を
入力するための共通配線端子、７はアレイ基板１が載置
される検査ステージ、８ｃは走査配線検査端子２ｃに接
触するプローブ、８ｄは共通配線端子６ａに接触するプ
ローブ、８ｅはデータ配線端子３ａに接触するプローブ
である。ＴＦＴ４は、ゲート電極（一方の主電極）が走
査配線２に接続し、ドレイン電極（他方の主電極）がデ
ータ配線３に接続し、ソース電極（制御電極）が蓄積容
量５を介して共通配線６に接続されている。そして、こ
のソース電極は、パネルとして組み立てられると、透明
電極を対向電極とし、その間に１画素分の液晶を挾んで
接続するようになり、この液晶からなる容量部が蓄積容
量５と並列に接続されることになる。Further, 6 is a common wiring for commonly connecting a part of the storage capacitor 5, 6a is a common wiring terminal for inputting a signal from the outside to the common wiring 6, and 7 is the array substrate 1 mounted thereon. An inspection stage, 8c is a probe that contacts the scanning wiring inspection terminal 2c, 8d is a probe that contacts the common wiring terminal 6a, and 8e is a probe that contacts the data wiring terminal 3a. In the TFT 4, the gate electrode (one main electrode) is connected to the scanning wiring 2, the drain electrode (the other main electrode) is connected to the data wiring 3, and the source electrode (control electrode) is a common wiring via the storage capacitor 5. Connected to 6. When the source electrode is assembled as a panel, a transparent electrode is used as an opposite electrode, and liquid crystal for one pixel is sandwiched between the source electrode and the source electrode, and the capacitor portion made of the liquid crystal is connected in parallel with the storage capacitor 5. Will be done.
【００２９】走査配線検査端子２ｃは、プローブ８ｃに
より走査信号発生器１０に接続され、共通配線端子６ａ
はプローブ８ｄにより基準電位ＶS に接続されている。
また、データ配線端子３ａは、プローブ移動器１１（プ
ローブ走査手段）に固定されたプローブ８ｅにより、ス
イッチ回路１２（スイッチ手段）を介してデータ信号発
生器１３あるいは波高分析器１４（信号取り出し手段）
に接続される。The scanning wiring inspection terminal 2c is connected to the scanning signal generator 10 by the probe 8c, and the common wiring terminal 6a.
Is connected to the reference potential V S by the probe 8d.
Further, the data wiring terminal 3a is provided with a probe 8e fixed to a probe mover 11 (probe scanning means), a data signal generator 13 or a wave height analyzer 14 (signal extracting means) via a switch circuit 12 (switch means).
Connected to.
【００３０】また、図１において、１５はレーザー発振
器、１６はレーザー発振器１５より出射されるレーザー
光を集光するための集光光学系、１７は集光光学系１６
により集光されたレーザー光をデータ配線３に平行に走
査するための音響光学素子などによる偏向器（レーザー
走査手段）、１８はミラーであり、これらによりレーザ
ー照射部１９が構成され、レーザー光１９ａをアレイ基
板１に照射できるようになっている。In FIG. 1, 15 is a laser oscillator, 16 is a focusing optical system for focusing the laser light emitted from the laser oscillator 15, and 17 is a focusing optical system 16.
A deflector (laser scanning means) 18 including an acousto-optic device for scanning the laser light focused by the laser light in parallel with the data wiring 3 is a mirror. Can be irradiated onto the array substrate 1.
【００３１】集光光学系１６，偏向器１７およびミラー
１８が一体となったレーザー照射部１９は、移動器２０
（走査移動手段）により走査配線２と平行に移動できる
構造となっている。また、２１は制御部であり、図中に
破線で示すように、上述のものの制御を行うとともに、
波高分析器１４からのデータを処理する。The laser irradiation unit 19 in which the condensing optical system 16, the deflector 17 and the mirror 18 are integrated is a moving unit 20.
It has a structure that can be moved in parallel with the scanning wiring 2 by (scanning moving means). Reference numeral 21 denotes a control unit, which controls the above-mentioned items as indicated by a broken line in the drawing, and
Process the data from the crest analyzer 14.
【００３２】次に、この基板検査装置の動作に付いて説
明する。まず、検査するデータ配線３のデータ配線端子
３ａに、プローブ８ｅをプローブ移動器１１で移動して
接続する。そして、第１の段階として、以下に示すよう
に、蓄積容量５への書き込みを行う。まず、スイッチ回
路１２をデータ信号発生器１３に切り換え、蓄積容量５
とデータ信号発生器１３とがＴＦＴ４を介して接続した
状態とする。ついで、この蓄積容量５に電荷を書き込む
ため、データ信号発生器１３によりデータ信号を発生
し、走査信号発生器１０により走査信号を発生する。Next, the operation of this board inspection apparatus will be described. First, the probe 8e is moved by the probe mover 11 and connected to the data wiring terminal 3a of the data wiring 3 to be inspected. Then, as a first step, writing to the storage capacitor 5 is performed as described below. First, the switch circuit 12 is switched to the data signal generator 13, and the storage capacitor 5
The data signal generator 13 and the data signal generator 13 are connected via the TFT 4. Then, in order to write the charges into the storage capacitor 5, the data signal generator 13 generates a data signal, and the scanning signal generator 10 generates a scanning signal.
【００３３】このデータ信号および走査信号のパルス
幅，電圧振幅は、実際の液晶ディスプレイで用いられる
信号に近い方がよい。例えば、４８０本の走査配線２を
持つＴＦＴアレイ基板の場合、パルス幅は３２μｓ，デ
ータ信号の電圧は１０Ｖ、走査信号の電圧は１５Ｖとす
ればよい。これらのデータ信号および走査信号が入力さ
れると、選択されたデータ配線３に接続された正常なＴ
ＦＴ４はオン状態となり、この正常なＴＦＴ４に接続さ
れた蓄積容量５には電荷が書き込まれ、入力されている
データ信号と同電位となる。The pulse widths and voltage amplitudes of the data signal and the scanning signal should be close to the signals used in the actual liquid crystal display. For example, in the case of a TFT array substrate having 480 scanning lines 2, the pulse width may be 32 μs, the data signal voltage may be 10V, and the scanning signal voltage may be 15V. When these data signal and scan signal are input, the normal T connected to the selected data wiring 3 is input.
The FT 4 is turned on, charges are written in the storage capacitor 5 connected to the normal TFT 4, and the potential becomes the same as that of the input data signal.
【００３４】もしここで、あるＴＦＴ４にコンタクト不
良や閾値の正方向シフトなどの理由で、オン状態の不良
があった場合、このＴＦＴ４に接続された蓄積容量５は
他の正常なＴＦＴ４に接続された蓄積容量５に比べて低
い電位となる。If a certain TFT 4 has an ON-state defect due to a contact defect or a positive shift of the threshold value, the storage capacitor 5 connected to this TFT 4 is connected to another normal TFT 4. The potential is lower than that of the storage capacitor 5.
【００３５】つぎに第２の段階として、保持動作をおこ
なう。プローブ８ｅおよびスイッチ回路１２は、上述の
第１の段階の状態のままで、入力しているデータ信号お
よび走査信号を保持電位とする。例えば、この保持電位
は、データ信号では０Ｖ、走査信号では−５Ｖとする。
この第２の段階の時間は、基板検査装置の欠陥検出精度
に影響し、最低でも１ｍｓｅｃ以上は必要である。例え
ば、検査対象のアレイ基板を用いた液晶ディスプレイの
フレーム時間が１６．６ｍｓｅｃであるならば、この第
２の段階の時間は１６．６ｍｓｅｃとする。Next, as a second step, a holding operation is performed. The probe 8e and the switch circuit 12 set the input data signal and scanning signal to the holding potential while maintaining the above-described state of the first stage. For example, the holding potential is 0V for the data signal and -5V for the scanning signal.
The time of this second step affects the defect detection accuracy of the substrate inspection apparatus, and is required to be at least 1 msec or more. For example, if the frame time of the liquid crystal display using the array substrate to be inspected is 16.6 msec, the time of this second stage is 16.6 msec.
【００３６】この第２の段階の間、ＴＦＴ４はオフ状態
となるはずであり、正常なＴＦＴ４の部分では、蓄積容
量５からデータ配線３への電荷の流れ出しが阻止され
る。しかしながら、ＴＦＴ４にリーク電流の増大や、閾
値の負方向シフトなどの理由でオフ状態不良があった場
合、これらの画素の蓄積容量の電位は、他の正常な画素
の蓄積容量の電位に比べて低くなる。あるいは、蓄積容
量５にリーク電流の増大が生じている場合、同様に、そ
れらの画素の蓄積容量の電位は、他の正常な画素の蓄積
容量の電位に比べて低くなる。During this second stage, the TFT 4 should be in the OFF state, and in the normal TFT 4 portion, the outflow of charges from the storage capacitor 5 to the data line 3 is blocked. However, when the TFT 4 has an off-state defect due to an increase in leak current or a negative threshold shift, the potentials of the storage capacitors of these pixels are higher than the potentials of the storage capacitors of other normal pixels. Get lower. Alternatively, when the leak current increases in the storage capacitor 5, similarly, the potentials of the storage capacitors of those pixels become lower than the potentials of the storage capacitors of other normal pixels.
【００３７】ついで、第３の段階として、読み出し動作
を行う。この第３の段階においては、スイッチ回路１２
を波高分析器１４に切り換え、この後、選択したデータ
配線３に接続されたＴＦＴ４上を、集光したレーザー光
１９ａを走査して照射する。このとき、光リーク電流に
より各々のＴＦＴ４のそれぞれより発生する電位による
波高を分離して検出するためには、照射するレーザー光
１９ａの走査方向の照射サイズが、少なくとも走査配線
２の間隔より小さいことが必要である。Then, as a third step, a read operation is performed. In this third stage, the switch circuit 12
Is switched to the wave height analyzer 14, and thereafter, the TFT 4 connected to the selected data wiring 3 is scanned and irradiated with the focused laser beam 19a. At this time, in order to separately detect the wave heights due to the potentials generated by the respective TFTs 4 by the light leak current, the irradiation size of the irradiation laser light 19a in the scanning direction must be at least smaller than the interval between the scanning wirings 2. is necessary.
【００３８】レーザー光１９ａが照射されたＴＦＴ４で
は、光リーク電流が発生する。そして、この光リーク電
流の発生により、このＴＦＴ４に接続された蓄積容量５
の電位に対応した電位が発生し、これが波高分析器１４
に読み出される。ここで、アレイ基板１上のＴＦＴ４，
蓄積容量５全てが正常であるなら、上述のことにより波
高分析器１４が読み出す光リーク電流の波形は、どの部
分の波高も全て同じ高さとなっている。しかし、前述し
たように、ＴＦＴ４もしくは蓄積容量５に不良がある
と、蓄積容量５における電位が他の正常な部分に比較し
て低いので、これが波高の低い部分として、波高分析器
１４に検出される。A light leak current is generated in the TFT 4 irradiated with the laser light 19a. Then, the storage capacitor 5 connected to the TFT 4 is generated due to the generation of the light leak current.
A potential corresponding to the potential of is generated, and this is the wave height analyzer 14
Read out. Here, the TFT4 on the array substrate 1
If all the storage capacitors 5 are normal, the waveform of the optical leak current read out by the wave height analyzer 14 is the same in all wave heights as described above. However, as described above, if there is a defect in the TFT 4 or the storage capacitor 5, the potential in the storage capacitor 5 is lower than in other normal portions, and this is detected by the wave height analyzer 14 as a portion with a low wave height. It
【００３９】なお、上述した第３の段階において、レー
ザー光１９ａの走査時間が長くなる場合、書き込みから
読み出しまでの時間が、初めにレーザー光１９ａを走査
して照射した走査配線２と後の方でレーザー光１９ａを
走査して照射した走査配線２とで異なり、欠陥検出感度
の低下をもたらす。この場合、第３の段階を、ある途中
の走査配線２で中断し、再度第１の段階および第２の段
階を行った後、続きの走査配線２から第３の段階を再開
するようにすればよい。When the scanning time of the laser light 19a becomes long in the above-mentioned third step, the time from writing to reading is longer than the scanning wiring 2 which is first scanned and irradiated with the laser light 19a. This is different from the scanning wiring 2 which is irradiated by scanning with the laser light 19a at, which causes a decrease in defect detection sensitivity. In this case, the third step may be interrupted by the scanning wiring 2 in the middle, the first step and the second step may be performed again, and then the third step may be restarted from the subsequent scanning wiring 2. Good.
【００４０】以上のようにして、１本のデータ配線３に
対応したした画素の検査が完了する。ＴＦＴアレイ基板
１の全ての画素の検査は、プローブ移動器１１および移
動器２０を用いてプローブ８ｅおよびレーザー光１９ａ
の走査位置を各データ配線３に対して移動し、上述した
第１の段階から第３の段階の動作を繰り返すことにより
行う。As described above, the inspection of the pixel corresponding to one data wiring 3 is completed. All the pixels on the TFT array substrate 1 are inspected by using the probe mover 11 and mover 20 to probe 8e and laser light 19a.
The scanning position of is moved with respect to each data wiring 3, and the operations of the first to third steps described above are repeated.
【００４１】以上のようにして行った検査により検出し
た欠陥画素は、パネル組み立て後に行うパネル点灯検査
で検出されるＴＦＴアレイに起因する画素欠陥と対応し
ており、パネル組み立てを行うこと無く、欠陥画素を検
出できる。このため、不良アレイ基板に費やされるパネ
ル組み立ての材料コストやその他の製造コストが節減で
き、また、アレイ基板の不良に起因するパネル組み立て
の歩留りの低下も防ぐことができる。The defective pixels detected by the inspection performed as described above correspond to the pixel defects caused by the TFT array detected by the panel lighting inspection performed after the panel is assembled. Pixels can be detected. Therefore, it is possible to reduce the material cost for panel assembly and other manufacturing costs that are spent on the defective array substrate, and it is also possible to prevent the reduction in the panel assembly yield due to the defective array substrate.
【００４２】また、上記実施例では、ＴＦＴ４および蓄
積容量５の不良に基づく画素欠陥が検出できることを述
べたが、検査対象はこれに限るものではない。走査配線
２およびデータ配線３、さらに共通配線６に断線や短絡
があった場合でも、線状の連なりとなった画素欠陥とし
て検出できるため、従来の配線検査を行わなくても、こ
れら配線の欠陥を検出できる。Further, in the above embodiment, it has been described that the pixel defect based on the defect of the TFT 4 and the storage capacitor 5 can be detected, but the inspection object is not limited to this. Even if the scan wiring 2, the data wiring 3, and the common wiring 6 are broken or short-circuited, they can be detected as pixel defects that are linearly connected, so that defects of these wirings can be obtained without performing a conventional wiring inspection. Can be detected.
【００４３】この実施例では、第３の段階において、ス
イッチ回路１２をデータ信号発生器１３から波高分析器
１４に切り替えたが、この動作は第２の段階で行っても
同様の効果が期待できる。また、この実施例では、走査
配線２の一端に全ての走査配線２が接続される走査配線
端子２ｃを設けたが、これを走査配線２の両端に設ける
ようにしても同様の効果が期待できる。なお、上記実施
例ではレーザー光を照射するようにしたが、これに限る
ものではなく、光リーク電流が生じる強さの光、例え
ば、１万ルックスの強度の光をＴＦＴに照射するように
しても、同様の効果を奏するものである。In this embodiment, the switch circuit 12 is switched from the data signal generator 13 to the wave height analyzer 14 in the third step, but the same effect can be expected even if this operation is performed in the second step. . Further, in this embodiment, the scanning wiring terminals 2c to which all the scanning wirings 2 are connected are provided at one end of the scanning wirings 2, but the same effect can be expected even if they are provided at both ends of the scanning wirings 2. . Although the laser light is irradiated in the above-mentioned embodiment, the invention is not limited to this, and the TFT may be irradiated with light having an intensity causing a light leak current, for example, light having an intensity of 10,000 lux. Also has the same effect.
【００４４】実施例２．次に、この発明の第２の実施例
について説明する。図２は、この発明の実施例２におけ
る基板検査装置の構成を示す構成図である。図２におい
て、２２は走査配線２方向に検査ステージ７の移動を行
うステージ移動器（基板移動手段）であり、図１と異な
り、プローブ移動器１１と移動器２０が無い構成となっ
ている。なお、他は図１と同様である。Example 2. Next, a second embodiment of the present invention will be described. FIG. 2 is a configuration diagram showing the configuration of a substrate inspection apparatus according to the second embodiment of the present invention. In FIG. 2, reference numeral 22 denotes a stage mover (substrate moving means) for moving the inspection stage 7 in the direction of the scanning wiring 2. Unlike the case shown in FIG. 1, the probe mover 11 and the mover 20 are not provided. The rest is the same as in FIG.
【００４５】この実施例の基板検査装置において、走査
配線検査端子２ｃおよび共通配線端子６ａに接続するプ
ローブ８ｃとプローブ８ｄは、検査用ステージ１に対し
て固定されており、また、データ配線端子３ａに接続す
るプローブ８ｅは、ステージ移動器２２に固定されてい
る。また、レーザー照射部１９の位置は、プローブ８ｅ
が接続したデータ配線端子３ａのデータ配線３に接続し
たＴＦＴ４を照査するレーザー光１９ａが走査できる位
置関係で、ステージ移動器２２に対して相対的に固定さ
れている。In the substrate inspection apparatus of this embodiment, the probes 8c and 8d connected to the scanning wiring inspection terminal 2c and the common wiring terminal 6a are fixed to the inspection stage 1 and the data wiring terminal 3a. The probe 8e connected to is fixed to the stage mover 22. In addition, the position of the laser irradiation unit 19 is the probe 8e.
Is fixed relative to the stage mover 22 in such a positional relationship that the laser beam 19a for inspecting the TFT 4 connected to the data wiring 3 of the data wiring terminal 3a connected to can be scanned.
【００４６】次に、この実施例２における基板検査装置
の動作を説明する。実施例１で説明した第１の段階から
第３の段階の動作は、この実施例についても同様であ
る。この実施例においては、１本のデータ配線３に対し
て、それらの第１の段階から第３の段階の動作を行った
後、次の検査対象のデータ配線３の検査位置までの移動
を、検査ステージ７をステージ移動器２２により移動す
ることで行うものである。このステージ移動器２２によ
る検査ステージ７の移動は、データ配線３の間隔分、走
査配線２に平行な方向に移動する。Next, the operation of the substrate inspection apparatus in the second embodiment will be described. The operations from the first stage to the third stage described in the first embodiment are the same in this embodiment. In this embodiment, after performing the operations from the first stage to the third stage for one data wiring 3, the movement of the next data wiring 3 to be inspected to the inspection position is performed. The inspection stage 7 is moved by the stage moving device 22. The inspection stage 7 is moved by the stage mover 22 in the direction parallel to the scanning wiring 2 by the distance between the data wirings 3.
【００４７】この移動により、プローブ８ｅとレーザー
光１９ａの照射の走査位置が、アレイ基板１に対して相
対的に移動し、別なデータ配線３が選択できる。ステー
ジ移動器２２による検査ステージ７の移動と、第１の段
階から第３の段階の動作を全てのデータ配線に渡って行
うことにより、アレイ基板１の上の全ての画素の検査を
することができる。By this movement, the scanning position of irradiation of the probe 8e and the laser beam 19a is moved relative to the array substrate 1, and another data wiring 3 can be selected. By moving the inspection stage 7 by the stage mover 22 and performing the operations from the first stage to the third stage over all the data wirings, it is possible to inspect all the pixels on the array substrate 1. it can.
【００４８】この実施例の基板検査装置では、移動機構
はステージ移動器２２のみであるため、実施例１と同様
の効果の装置が、比較的簡単に構成できる。また、プロ
ーブ８ｅとレーザー光１９ａの走行位置の相対関係が固
定されているため、この位置関係のズレによる検査精度
の低下も生じない。In the substrate inspection apparatus of this embodiment, since the stage moving device 22 is the only moving mechanism, an apparatus having the same effect as that of the first embodiment can be constructed relatively easily. Further, since the relative relationship between the traveling positions of the probe 8e and the laser beam 19a is fixed, the inspection accuracy is not deteriorated due to the positional relationship deviation.
【００４９】実施例３．次に、この発明の基板検査装置
の第３の実施例について説明する。図３は、上記実施例
におけるレーザー照射部１９の他の構成を示す構成図で
ある。図３において、１７ａはレーザー光１９ａを走査
配線２（図１，２）に平行に走査するための偏向器であ
り、例えば、音響光学素子等を用いれば良い。そして、
１９ｂはこの偏向器１７ａを加えたレーザー照射部であ
る。Example 3. Next, a third embodiment of the board inspection apparatus of the present invention will be described. FIG. 3 is a configuration diagram showing another configuration of the laser irradiation unit 19 in the above embodiment. In FIG. 3, reference numeral 17a denotes a deflector for scanning the laser light 19a in parallel with the scanning wiring 2 (FIGS. 1 and 2). For example, an acousto-optic element or the like may be used. And
Reference numeral 19b is a laser irradiation unit to which the deflector 17a is added.
【００５０】実施例１あるいは実施例２では、レーザー
光１９ａの走査の次の検査対象への移動、すなわち走査
配線方向への移動は、移動器２０あるいはステージ移動
器２１による機械的移動により行った。しかし、この実
施例では、レーザー光１９ａの走査の移動は、偏向器１
７ａによる電気的信号により行えるため、機械的な振動
の発生がなく、この振動による検査精度の低下を防ぐこ
とができる。In the first or second embodiment, the movement of the laser beam 19a to the next object to be inspected, that is, the movement in the scanning wiring direction is performed by the mechanical movement of the moving unit 20 or the stage moving unit 21. . However, in this embodiment, the scanning movement of the laser light 19a is caused by the deflector 1
Since it can be performed by an electric signal from 7a, mechanical vibration does not occur, and it is possible to prevent deterioration of inspection accuracy due to this vibration.
【００５１】実施例４．次に、この発明の基板検査装置
の第４の実施例について説明する。図４は、この発明の
第４の実施例である基板検査装置の構成を示す構成図で
ある。同図において、プローブ８ｅおよびレーザー光１
９ａの走査位置をデータ配線３に対して移動する構造は
省略しているが、実施例１あるいは実施例２で説明した
プローブ移動器１１および移動器２０あるいはステージ
移動器２２により、データ配線３が選択できる構造とな
っている。Example 4. Next, a fourth embodiment of the board inspection apparatus of the present invention will be described. FIG. 4 is a configuration diagram showing the configuration of a substrate inspection device according to a fourth embodiment of the present invention. In the figure, the probe 8e and the laser beam 1
Although the structure for moving the scanning position of 9a with respect to the data wiring 3 is omitted, the data wiring 3 is moved by the probe moving device 11 and the moving device 20 or the stage moving device 22 described in the first or second embodiment. The structure is selectable.
【００５２】実施例１および実施例２では、データ配線
３へのデータ信号の入力および出力をデータ配線３の一
端のデータ配線端子３ａのみから行った。この実施例４
では、プローブ８ｅおよびスイッチ回路１２に加えて、
プローブ８ｆおよびスイッチ回路１２ａ（スイッチ手
段）をさらに１組設置し、データ配線端子３ａおよびデ
ータ配線端子３ｂの両方を用いてデータ信号の入力およ
び出力の分離をするようにしたものである。なお、実施
例１において、この実施例と同様にする場合、プローブ
８ｆに対してプローブ移動器１１が必要なことはいうま
でもない。In the first and second embodiments, the data signal is input to and output from the data wiring 3 only from the data wiring terminal 3a at one end of the data wiring 3. This Example 4
Then, in addition to the probe 8e and the switch circuit 12,
The probe 8f and the switch circuit 12a (switch means) are further installed in one set, and the data signal input and output are separated by using both the data wiring terminal 3a and the data wiring terminal 3b. Needless to say, in the first embodiment, the probe mover 11 is necessary for the probe 8f when the same operation as this embodiment is performed.
【００５３】この実施例の基板検査装置によれば、実施
例１および実施例２と同様の効果が期待できる。そし
て、これらに加えて、データ配線３に沿った画素欠陥の
連なりが検出された場合、これがデータ配線３の断線な
のか、それとも走査配線２とデータ配線３との短絡など
のその他の欠陥なのかを確認することができる。これ
は、再度第１の段階に戻り、スイッチ回路１２を波高分
析器１４に接続し、スイッチ回路１２ａをプローブ８ｆ
に接続した状態で、データ信号発生器１３の信号を確認
することによって行える。According to the substrate inspection apparatus of this embodiment, the same effects as those of the first and second embodiments can be expected. In addition to these, when a series of pixel defects along the data line 3 is detected, is this a disconnection of the data line 3 or another defect such as a short circuit between the scanning line 2 and the data line 3? Can be confirmed. This returns to the first stage again, the switch circuit 12 is connected to the wave height analyzer 14, and the switch circuit 12a is connected to the probe 8f.
This can be done by checking the signal of the data signal generator 13 while being connected to the.
【００５４】実施例５．次に、この発明の基板検査装置
の第５の実施例について説明する。図５は、この発明の
第５の実施例である基板検査装置の構成を示す構成図で
ある。同図において、８ｇは複数本のプローブ８ｅを一
体にしたプローブカードであり、各々のプローブ８ｅは
対応した接点を持つスイッチ回路１２ｃ（プローブ切り
替え手段）に接続されている。例えば、プローブ８ｅの
本数は、データ配線３の数と同じとする。Example 5. Next, a fifth embodiment of the substrate inspection apparatus of the present invention will be described. FIG. 5 is a configuration diagram showing the configuration of a substrate inspection apparatus according to a fifth embodiment of the present invention. In the figure, 8g is a probe card in which a plurality of probes 8e are integrated, and each probe 8e is connected to a switch circuit 12c (probe switching means) having a corresponding contact. For example, the number of probes 8e is the same as the number of data wirings 3.
【００５５】実施例１の基板検査装置をこの実施例の構
成に置き換えた場合、実施例１とは異なり、信号配線端
子６ａにプローブを移動して接続するためのプローブ移
動器１１は不要となる。しかし、レーザー光１９ａの走
査位置を移動するため、レーザー照射部１９の移動器２
０は、この実施例においても必要である。このため、こ
の実施例を用いた基板検査装置では、複雑なプローブ移
動のための機構を必要とせず、簡素な装置構成とするこ
とができる。When the substrate inspection apparatus of the first embodiment is replaced with the configuration of this embodiment, unlike the first embodiment, the probe mover 11 for moving and connecting the probe to the signal wiring terminal 6a becomes unnecessary. . However, since the scanning position of the laser beam 19a is moved, the moving unit 2 of the laser irradiation unit 19 is moved.
0 is also required in this embodiment. Therefore, the substrate inspection apparatus using this embodiment does not require a complicated mechanism for moving the probe and can have a simple apparatus configuration.
【００５６】さらに、実施例３によるレーザー照射部１
９ｂを同時に用いるようにすれば、移動器２０も不要と
なり、機械的な移動機構を用いずとも、実施例１と同様
な機能が得られる。この場合、データ配線３の選択は、
スイッチ回路１２ｃと偏向器７ａにより行われ、アレイ
基板１のＴＦＴ４と蓄積容量５とを有する全ての画素に
電気的に位置決めすることが可能であり、機械的移動を
ともわずに行えるため、検査のための時間が短くでき
る。Further, the laser irradiation unit 1 according to the third embodiment.
If 9b is used at the same time, the mover 20 is also unnecessary, and the same function as that of the first embodiment can be obtained without using a mechanical moving mechanism. In this case, the selection of the data wiring 3 is
It is performed by the switch circuit 12c and the deflector 7a, and it is possible to electrically position all the pixels having the TFTs 4 and the storage capacitors 5 of the array substrate 1, and it is possible to perform without mechanical movement. The time for can be shortened.
【００５７】実施例６．次に、この発明の基板検査装置
の第６の実施例について説明する。図６は、この発明の
基板検査装置の第６の実施例を示す構成図である。図６
において、３ｃはデータ配線３の一端で全てのデータ配
線３を短絡して共通接続したデータ配線端子である。Example 6. Next, a sixth embodiment of the board inspection apparatus of the present invention will be described. FIG. 6 is a configuration diagram showing a sixth embodiment of the substrate inspection apparatus of the present invention. Figure 6
3c is a data wiring terminal in which all the data wirings 3 are short-circuited at one end of the data wiring 3 and are commonly connected.
【００５８】このデータ配線検査端子３ｃには、データ
信号を入力するためデータ信号発生器１３にスイッチ回
路１２を介して接続されたプローブ８ｆが接続されてい
る。また、２３はレーザー光の走査によって発生するデ
ータ信号を外部に読み出すための読み出し端子であり、
全てのデータ配線３に結合容量２４を介して接続された
構造となっている。そして、読み出し端子２３は、プロ
ーブ８ｅにより波高分析器１４に接続されている。A probe 8f connected to the data signal generator 13 via the switch circuit 12 for inputting a data signal is connected to the data wiring inspection terminal 3c. Reference numeral 23 is a read terminal for reading a data signal generated by the scanning of the laser light to the outside.
It has a structure in which all the data wirings 3 are connected via coupling capacitors 24. The read terminal 23 is connected to the wave height analyzer 14 by the probe 8e.
【００５９】この実施例の基板検査装置では、実施例１
で説明した第１の段階の蓄積容量５への書き込み動作
は、アレイ基板の全ての蓄積容量５に対して行われる。
このため、ＴＦＴ４をオフ状態としたときのリーク電流
が、１個当たり１０-1 2 Ａであっても、アレイ基板１
が、例えば１００万画素であれば、定常的なリーク電流
の合計は１０-6Ａとなる。これに対して、第３の段階の
読み出し動作におけるレーザー光１９ａの照射による光
リーク電流は、レーザー光１９ａの照射強度により異な
るが、高々１０-8Ａ程度であり、定常的なリーク電流に
比べて小さくなってしまう。In the substrate inspection apparatus of this embodiment, the first embodiment
The writing operation to the storage capacitors 5 in the first stage described in 1) is performed for all the storage capacitors 5 on the array substrate.
Accordingly, leakage current in the case of the off state TFT4 is, even 1 per 10 -1 2 A, the array substrate 1
However, for example, if the number of pixels is 1 million, the total steady-state leakage current is 10 −6 A. On the other hand, the light leakage current due to the irradiation of the laser light 19a in the read operation of the third stage varies depending on the irradiation intensity of the laser light 19a, but is at most about 10 −8 A, which is higher than the steady leakage current. Becomes smaller.
【００６０】しかしながら、ＴＦＴ４がオフ状態のリー
ク電流は、レーザー光１９ａが走査して照射されること
でデータ配線３に発生する光リーク電流と比べて、充分
直流的とみなすことができる。このため、結合容量２４
は、定常的なリーク電流が波高分析器１４に流入するこ
とを阻止し、レーザー光１９ａを走査して照射すること
で発生した光リーク電流のみが、選択的に波高分析器１
４で検出できるように設けたものである。However, the leak current in the OFF state of the TFT 4 can be regarded as sufficiently direct current as compared with the light leak current generated in the data wiring 3 by being scanned and irradiated with the laser light 19a. Therefore, the coupling capacitance 24
Means that a steady leak current is prevented from flowing into the wave height analyzer 14, and only the light leak current generated by scanning and irradiating the laser light 19a is selectively supplied to the wave height analyzer 1.
4 is provided so that it can be detected.
【００６１】以上のことにより、この実施例では、デー
タ配線３へのデータ信号の入力は、全てのデータ配線３
を短絡して接続したデータ配線検査端子６ｃから行える
ようになった。そして、読み出しも結合容量２４を介し
て全てのデータ配線３に接続された読み出し端子２３で
行えるようになった。このため、信号の入出力のための
プローブが少なくてすみ、またこれらのプローブを移動
するための機構を必要としない。As described above, in this embodiment, the input of the data signal to the data wiring 3 is performed by all the data wirings 3.
Can be performed from the data wiring inspection terminal 6c which is short-circuited and connected. Then, reading can also be performed at the reading terminals 23 connected to all the data wirings 3 via the coupling capacitors 24. Therefore, the number of probes for inputting and outputting signals is small, and a mechanism for moving these probes is not required.
【００６２】また、上記実施例１〜５では、レーザー光
１９ａの走査方向は、データ配線３と平行な方向であっ
たが、走査配線２と平行な方向に走査し、走査位置を走
査配線毎に移動しても同様の効果が得られる。特に、実
施例３のレーザー照射部１９ｂによるレーザー光１９ａ
の走査方向と組み合わせた場合、機械的な移動機構を必
要としないため、高速な検査が実現できる。なお、この
実施例において、光リーク電流により各々のＴＦＴ４の
それぞれより発生する電位による波高を分離して検出す
るため、照射するレーザー光１９ａの走査方向の照射サ
イズが、少なくとも走査配線２の間隔より小さいことが
必要である。In the first to fifth embodiments, the scanning direction of the laser beam 19a is parallel to the data wiring 3, but scanning is performed in the direction parallel to the scanning wiring 2 and the scanning position is set for each scanning wiring. The same effect can be obtained by moving to. In particular, the laser light 19a from the laser irradiation unit 19b of the third embodiment
When combined with the scanning direction of (1), no mechanical movement mechanism is required, so high-speed inspection can be realized. In this embodiment, since the wave height due to the potential generated by each of the TFTs 4 is separately detected by the light leak current, the irradiation size of the laser light 19a to be irradiated in the scanning direction is at least the interval of the scanning wiring 2. It needs to be small.
【００６３】実施例７．次に、この発明の第７の実施例
である基板検査装置について説明する。図７は、この発
明の基板検査装置の第７の実施例を示す構成図である。
同図において、２３ａおよび２３ｂは、レーザー光１９
ａの走査により発生するデータ信号を外部に読み出すた
めの読み出し端子である。また、全てのデータ配線３の
他端は、抵抗２５を介して共通配線端子６ａに接続され
ている。そして、読み出し端子２３ａ，２３ｂは、全て
のデータ配線３の近傍に設けられた結合コイル２６に接
続されている。Example 7. Next explained is a board inspection apparatus which is a seventh embodiment of the invention. FIG. 7 is a block diagram showing a seventh embodiment of the substrate inspection apparatus of the present invention.
In the figure, 23a and 23b are laser lights 19
It is a read terminal for externally reading the data signal generated by the scanning of a. The other ends of all the data wirings 3 are connected to the common wiring terminal 6a via the resistor 25. The read terminals 23a and 23b are connected to the coupling coils 26 provided near all the data wirings 3.
【００６４】さらに、読み出し端子２３ａ，２３ｂは、
プローブ８ｅおよびプローブ８ｈにより、波高分析器１
４に接続されている。なお、この実施例においても、光
リーク電流により各々のＴＦＴ４のそれぞれより発生す
る電位による波高を分離して検出するため、照射するレ
ーザー光１９ａの走査方向の照射サイズが、少なくとも
走査配線２の間隔より小さいことが必要である。Further, the read terminals 23a and 23b are
With the probe 8e and the probe 8h, the wave height analyzer 1
4 is connected. In this embodiment also, since the light leak current separates and detects the wave height due to the potential generated by each of the TFTs 4, the irradiation size of the laser light 19a to be irradiated in the scanning direction is at least the interval between the scanning wirings 2. It needs to be smaller.
【００６５】この実施例の基板検査装置では、データ配
線３を流れる電流の変化は、結合コイル２６で電圧に変
換され、読み出し端子２３ａ，２３ｂの間の電圧パルス
として検出される。実施例６と同様に、第１の段階での
蓄積容量５への書き込み動作は、本実施例でもアレイ基
板１全体の蓄積容量５に対してなされる。しかしなが
ら、アレイ基板１全体のＴＦＴ４からの定常的なリーク
電流は、レーザー光１９ａの走査による光リーク電流に
比べて直流的である。In the substrate inspection apparatus of this embodiment, a change in the current flowing through the data wiring 3 is converted into a voltage by the coupling coil 26 and detected as a voltage pulse between the read terminals 23a and 23b. Similar to the sixth embodiment, the write operation to the storage capacitor 5 in the first stage is performed on the storage capacitor 5 of the entire array substrate 1 also in the present embodiment. However, the steady leak current from the TFT 4 of the entire array substrate 1 is direct current as compared with the light leak current caused by the scanning of the laser light 19a.
【００６６】したがって、読み出し端子２３ａ，２３ｂ
の間では、レーザー光１９ａを走査した画素からの光リ
ーク電流による電圧パルスのみが検出できる。なお、各
データ配線３に接続された抵抗２５は、第１の段階の動
作時にはＴＦＴ４のオン抵抗より大きく、第３の段階の
動作時にはＴＦＴ４の光リークの抵抗より小さい値であ
ることが望ましい。従って、この値として、例えばＴＦ
Ｔ４がポリシリコントランジスタである場合は１０5〜
１０8Ω、また、ＴＦＴ４がアモルファストランジスタ
である場合は１０7〜１０8Ωとすることが望ましい。Therefore, the read terminals 23a, 23b
During the period, only the voltage pulse due to the light leak current from the pixel scanned with the laser light 19a can be detected. The resistance 25 connected to each data line 3 is preferably larger than the ON resistance of the TFT 4 during the first stage operation and smaller than the light leakage resistance of the TFT 4 during the third stage operation. Therefore, as this value, for example, TF
10 5 if T4 is a polysilicon transistor
10 8 Omega, also when TFT4 is amorphous transistor is desirably set to 10 7 ~10 8 Ω.
【００６７】なお、この実施例では、抵抗２５を共通配
線端子６ａに接続するようにしたが、これに限るもので
はなく、別に独立な端子を設けるようにしても良い。こ
れにより、外部と接続するためのプローブが新たに必要
となるが、本実施例と同様の効果が得られることはいう
までもない。また、実施例６と同様に、レーザー光１９
ａの走査方向はデータ配線３と平行な方向だけでなく、
走査配線２と平行な方向に走査し、走査位置を走査配線
毎に移動しても同様の効果が得られる。そして、実施例
３のレーザー光１９ａの走査方法と組み合わせた場合、
機械的な移動方向を必要としなくなるので、高速な検査
が実現できる。Although the resistor 25 is connected to the common wiring terminal 6a in this embodiment, the present invention is not limited to this, and a separate terminal may be provided. As a result, a probe for connecting to the outside is newly required, but it goes without saying that the same effect as in this embodiment can be obtained. Further, as in the sixth embodiment, the laser light 19
The scanning direction of a is not limited to the direction parallel to the data wiring 3,
The same effect can be obtained by scanning in the direction parallel to the scanning wiring 2 and moving the scanning position for each scanning wiring. When combined with the scanning method of the laser light 19a of the third embodiment,
Since no mechanical moving direction is required, high-speed inspection can be realized.
【００６８】実施例８．次に、この発明の基板検査装置
の第８の実施例を説明する。図８は、この発明の第８の
実施例である基板検査装置の一部の構成を示す構成図で
ある。図８は、実施例７におけるアレイ基板１に形成す
る結合コイル２６の構造であり、一対の結合コイル２６
が各々のデータ配線３の両側に形成されている。この結
合コイル２６は、絶縁膜を間に挾んだ導電材料２６ａ，
２６ｂで形成され、これらがコンタクトホール２６ｃを
介して接続された構造をしている。導電材料２６ａは、
データ配線３に用いる材料で例えばＡｌ、導電材料２６
ｂは、走査配線２に用いる材料で例えばｎ型ポリシリコ
ンである。Example 8. Next, an eighth embodiment of the board inspection apparatus of the present invention will be described. FIG. 8 is a configuration diagram showing a part of the configuration of the substrate inspection apparatus according to the eighth embodiment of the present invention. FIG. 8 shows the structure of the coupling coils 26 formed on the array substrate 1 according to the seventh embodiment.
Are formed on both sides of each data line 3. The coupling coil 26 includes a conductive material 26a with an insulating film sandwiched therebetween,
26b, and these are connected via a contact hole 26c. The conductive material 26a is
The material used for the data wiring 3 is, for example, Al or the conductive material 26.
b is a material used for the scanning wiring 2 and is, for example, n-type polysilicon.
【００６９】また、全てのデータ配線３の端は、抵抗２
５にコンタクトホール２５ａを介して接続された構造を
している。この抵抗２５は、例えばＴＦＴのソース・ド
レイン領域を形成するｎ型のポリシリコンである。さら
に、これらの抵抗２５は、コンタクトホール２５ｂによ
り共通配線端子６ａ（図７）に接続する配線２７に接続
されている。そして、例えば、この配線２７は、データ
配線３に用いる材料で形成される。Further, the ends of all the data wirings 3 have resistors 2
5 has a structure connected to the No. 5 via a contact hole 25a. The resistor 25 is, for example, n-type polysilicon forming the source / drain regions of the TFT. Further, these resistors 25 are connected to the wiring 27 connected to the common wiring terminal 6a (FIG. 7) through the contact hole 25b. Then, for example, the wiring 27 is formed of the material used for the data wiring 3.
【００７０】この実施例によれば、抵抗２５および結合
コイル２６は、アレイ基板１と同じ構成材料で形成され
るため、アレイ基板１の製造工程を増加すること無く、
アレイ基板１上に検査用の抵抗２５および結合コイル２
６を形成できる。According to this embodiment, the resistor 25 and the coupling coil 26 are made of the same constituent material as the array substrate 1, so that the manufacturing steps of the array substrate 1 are not increased.
Resistor 25 and coupling coil 2 for inspection on array substrate 1
6 can be formed.
【００７１】実施例９．次に、この発明の基板検査装置
の第９の実施例について説明する。図９は、この実施例
９における基板検査装置の構成を示す構成図である。図
９において、２８はアレイ基板上に形成された走査配線
側駆動回路、２９はこの検査のため走査配線側駆動回路
２８に接続するプローブ、３０は走査側駆動回路２８の
ための制御信号を発生する制御信号発生器であり、他は
上記実施例と同様である。Example 9. Next, a ninth embodiment of the board inspection apparatus of the present invention will be described. FIG. 9 is a block diagram showing the structure of the board inspection apparatus according to the ninth embodiment. In FIG. 9, 28 is a scanning wiring side driving circuit formed on the array substrate, 29 is a probe connected to the scanning wiring side driving circuit 28 for this inspection, 30 is a control signal for the scanning side driving circuit 28. The control signal generator is the same as that of the above embodiment.
【００７２】データ配線３の一端には、全てのデータ配
線３を短絡して接続したデータ配線検査端子３ｃが設け
られている、そして、このデータ配線検査端子３ｃは、
プローブ８ｅを介してデータ信号発生器１３および波高
分析器１４に接続されたスイッチ回路１２に接続されて
いる。A data wiring inspection terminal 3c is provided at one end of the data wiring 3, and all the data wirings 3 are short-circuited and connected, and the data wiring inspection terminal 3c is
It is connected to the switch circuit 12 connected to the data signal generator 13 and the wave height analyzer 14 via the probe 8e.
【００７３】以下、この実施例の動作について説明す
る。まず、実施例１においても説明した第１の段階の蓄
積容量５への書き込みは、スイッチ回路１２をデータ信
号発生器１３に接続した状態で行う。走査配線側駆動回
路２８より、各々の走査配線２に、順次ＴＦＴ４をオン
状態とする走査信号を発生する。そして、検査する走査
配線２にＴＦＴ４をオン状態とする走査信号が発生した
ときのみ、データ信号発生器１３から蓄積容量５に書き
込むデータ信号を発生する。このようにすることによ
り、検査する１本の走査配線２に沿った画素の蓄積容量
５のみに書き込みが行われる。The operation of this embodiment will be described below. First, the writing to the storage capacitor 5 in the first stage described in the first embodiment is performed with the switch circuit 12 connected to the data signal generator 13. The scanning wiring side drive circuit 28 sequentially generates a scanning signal for turning on the TFT 4 on each scanning wiring 2. Then, the data signal to be written in the storage capacitor 5 is generated from the data signal generator 13 only when the scanning signal for turning on the TFT 4 is generated in the scanning wiring 2 to be inspected. By doing so, writing is performed only in the storage capacitor 5 of the pixel along one scanning wiring 2 to be inspected.
【００７４】第２の段階では、一定時間の間、全ての走
査配線２にＴＦＴ４がオフ状態となる電圧を走査配線側
駆動回路２８から出力する。第３の段階では、スイッチ
回路１２を波高分析器１４に切り替え、第１の段階で選
択的に蓄積容量５に書き込んだ走査配線２に接続された
ＴＦＴ４をレーザー光１９ａで走査する。このことによ
り、蓄積容量５の電位が読み出される。以上の第１の段
階から第３の段階の動作を全ての走査配線にわたって、
順次繰り返すことにより、全ての画素の検査が完了す
る。In the second stage, the scanning wiring side drive circuit 28 outputs a voltage for turning off the TFTs 4 to all the scanning wirings 2 for a certain period of time. In the third stage, the switch circuit 12 is switched to the pulse height analyzer 14, and the TFT 4 connected to the scanning wiring 2 selectively written in the storage capacitor 5 in the first stage is scanned with the laser light 19a. As a result, the potential of the storage capacitor 5 is read. The operations of the above first to third steps are performed over all the scanning wirings.
The inspection of all pixels is completed by repeating the sequence.
【００７５】この実施例によれば、蓄積容量５への書き
込みは、選択した走査配線２に沿ってのみ行われるた
め、ＴＦＴ４からの定常的なリーク電流が少なくてす
む。この結果、レーザー光１９ａの走査による光リーク
電流を相対的に大きくできるため、簡単なアレイ基板１
の構成で、蓄積容量５の電位を高感度に読み出せる。さ
らに、本実施例では、アレイ基板１に一体に形成した走
査配線側駆動回路２８の動作の検査も同時に行える。According to this embodiment, since writing to the storage capacitor 5 is performed only along the selected scanning wiring 2, a steady leak current from the TFT 4 can be reduced. As a result, the light leakage current due to the scanning of the laser light 19a can be relatively increased, so that the simple array substrate 1 can be used.
With this configuration, the potential of the storage capacitor 5 can be read with high sensitivity. Further, in this embodiment, the operation of the scanning wiring side drive circuit 28 formed integrally with the array substrate 1 can be inspected at the same time.
【００７６】また、この実施例では、データ配線５への
データ信号の入出力を、データ配線検査端子３ｃのみか
ら行ったが、データ配線３の両端にデータ配線検査端子
を設けてもよい。これは、実施例４で説明したように、
データ信号の入力と出力を分離した構成となり、実施例
４と同様な効果が得られることはいうまでもない。さら
に、実施例６、あるいは、実施例７で述べたように、デ
ータ配線３の一端にデータ配線検査端子３ｃを設け、デ
ータ配線３の他端に結合容量、あるいは、結合コイルを
設けた構成でも、同様の動作が行えることはいうまでも
ない。Further, in this embodiment, the input / output of the data signal to / from the data wiring 5 is performed only from the data wiring inspection terminal 3c, but the data wiring inspection terminals may be provided at both ends of the data wiring 3. This is as described in Example 4,
It goes without saying that the input and output of the data signal are separated and the same effect as that of the fourth embodiment can be obtained. Further, as described in the sixth or seventh embodiment, the data wiring inspection terminal 3c may be provided at one end of the data wiring 3 and the coupling capacitance or the coupling coil may be provided at the other end of the data wiring 3. Needless to say, the same operation can be performed.
【００７７】実施例１０．次に、この発明の第１０の実
施例について説明する。図１０は、この発明の第１０の
実施例における基板検査装置の構成を示す構成図であ
る。同図において、３１はアレイ基板１上に形成された
データ配線駆動回路、３２はこの検査のためデータ配線
側駆動回路３１に接続するプローブ、３３はデータ配線
側駆動回路３１のための制御信号発生器であり、他は図
９と同様である。データ配線３の他端には、全てのデー
タ配線３が結合容量２４を介して接続した読み出し端子
２３が設けられ、この読み出し端子２３はプローブ８ｅ
を介して波高分析器１４に接続されている。Example 10. Next, a tenth embodiment of the present invention will be described. FIG. 10 is a configuration diagram showing the configuration of the substrate inspection apparatus in the tenth embodiment of the present invention. In the figure, 31 is a data wiring drive circuit formed on the array substrate 1, 32 is a probe connected to the data wiring side drive circuit 31 for this inspection, 33 is a control signal generation for the data wiring side drive circuit 31. The other parts are the same as those in FIG. At the other end of the data line 3, a read terminal 23 to which all the data lines 3 are connected via a coupling capacitor 24 is provided, and the read terminal 23 is the probe 8e.
It is connected to the wave height analyzer 14 via.
【００７８】以下、この実施例における基板検査装置の
動作について説明する。まず、第１の段階の蓄積容量５
への書き込み動作について説明する。まず、配線側駆動
回路２７よりＴＦＴ４をオン状態とする走査信号を生成
し、これを順次各々の走査配線２に出力する。このと
き、データ配線側駆動回路３１からは、検査するデータ
配線３に沿った蓄積容量５に書き込むデータ信号を発生
する。このようにすることにより、検査する１本のデー
タ配線３に沿った画素の蓄積容量５のみに書き込みが行
われる。The operation of the substrate inspection apparatus in this embodiment will be described below. First, the storage capacity 5 of the first stage
The write operation to the memory will be described. First, the wiring side drive circuit 27 generates a scanning signal for turning on the TFT 4, and sequentially outputs the scanning signal to each scanning wiring 2. At this time, the data wiring side drive circuit 31 generates a data signal to be written in the storage capacitor 5 along the data wiring 3 to be inspected. By doing so, writing is performed only in the storage capacitor 5 of the pixel along the one data wiring 3 to be inspected.
【００７９】第２の段階では、一定時間の間、全ての走
査配線２にＴＦＴ４がオフ状態となる電圧を走査配線側
駆動回路２８から出力する。第３の段階では、第１の段
階で選択的に蓄積容量５に書き込んだデータ配線３に接
続されたＴＦＴ４をレーザー光１９ａで走査して照射す
ることにより、蓄積容量５の電位を読み出す。以上の第
１の段階から第３の段階の動作を全てのデータ配線３に
わたって順次繰り返すことにより、全ての画素の検査が
完了する。In the second stage, the scanning wiring side driving circuit 28 outputs a voltage for turning off the TFTs 4 to all the scanning wirings 2 for a certain period of time. In the third stage, the potential of the storage capacitor 5 is read by scanning and irradiating the TFT 4 connected to the data line 3 selectively written in the storage capacitor 5 in the first stage with the laser light 19a. The inspection of all pixels is completed by sequentially repeating the operations of the above first to third steps over all the data lines 3.
【００８０】そして、本実施例によれば、アレイ基板１
に一体に形成した走査配線側駆動回路２８、および、デ
ータ配線側駆動回路３１の動作の検査も同時に行える。
また、本実施例では、データ配線３に沿ってこの検査を
繰り返す場合について述べたが、走査配線２に沿っての
検査を行うことも可能である。これは、第１の段階のデ
ータ信号の発生と、第３の段階のレーザー光１９ａの走
査方向を変えることにより実現できる。さらに、データ
配線３の一端の結合容量２４を、実施例７で述べたよう
に、結合コイルに置き換えた構成としても、同様の動作
が行えることはいうまでもない。According to this embodiment, the array substrate 1
The operation of the scanning wiring side drive circuit 28 and the data wiring side drive circuit 31 which are integrally formed in the above can be inspected at the same time.
Further, in the present embodiment, the case where this inspection is repeated along the data wiring 3 has been described, but it is also possible to perform the inspection along the scanning wiring 2. This can be realized by generating the data signal in the first stage and changing the scanning direction of the laser light 19a in the third stage. Further, it goes without saying that the same operation can be performed even if the coupling capacitance 24 at one end of the data wiring 3 is replaced with a coupling coil as described in the seventh embodiment.
【００８１】以上述べてきた実施例では、第３の段階に
おけるレーザー光１９ａによる各蓄積容量５の電位の読
み出し動作は１回であったが、これに限るものではな
く、数回行うようにしても良い。たとえば、１つの蓄積
容量に対し、異なる時間間隔で複数回のレーザー光１９
ａ照射による読み出しを行えば、読み出しまでの時間を
関数とした蓄積容量の電位の変化が得られる。そして、
このことより、ＴＦＴや蓄積容量部分におけるより正確
なリーク抵抗が求められ、中間調表示などで問題となる
ような欠陥画素の精密な検出が行える。In the embodiment described above, the operation of reading the potential of each storage capacitor 5 by the laser light 19a in the third stage was performed once, but the operation is not limited to this and may be performed several times. Is also good. For example, for one storage capacity, the laser light 19 is generated a plurality of times at different time intervals.
When reading is performed by irradiation with a, the potential change of the storage capacitor as a function of the time until reading can be obtained. And
As a result, more accurate leak resistance in the TFT and the storage capacitor portion is required, and it is possible to perform accurate detection of defective pixels that pose a problem in halftone display.
【００８２】[0082]
【発明の効果】以上説明したように、この発明によれ
ば、蓄積容量に書き込んだ電荷を一定時間後に照射する
レーザー光によって生じる光リーク電流で読み出す構成
としたので、アレイ基板におけるスイッチング素子や蓄
積容量における欠陥検出ができる。（請求項１）また、
この結果、パネル組み立てを行わずとも、画素欠陥に基
づくアレイ基板の不良が検出できるので、パネル組み立
て工程における歩留りを高くできるとともに、不良アレ
イ基板のために費やされるパネル工程の材料コストやそ
の他の製造コストを節減することができるといった効果
がある。（請求項１）As described above, according to the present invention, the charge written in the storage capacitor is read out by the light leak current generated by the laser beam irradiated after a fixed time, so that the switching element and the storage in the array substrate are stored. Defect detection in capacity is possible. (Claim 1) Also,
As a result, a defect in the array substrate due to a pixel defect can be detected without performing panel assembly, so that the yield in the panel assembly process can be increased, and the material cost of the panel process spent for the defective array substrate and other manufacturing processes. This has the effect of reducing costs. (Claim 1)
【００８３】また、複数の走査配線の一端を短絡するよ
うにしたので、データ配線に沿って並ぶスイッチング素
子全てに同時に走査信号を入力でき、プローブの数が減
らせる。（請求項２）また、レーザー光をデータ配線方
向に走査して照射でき、またこの走査位置を走査配線方
向に移動できるので、アレイ基板全ての画素について欠
陥検出ができるという効果がある。（請求項３）さら
に、配線の欠陥も検出でき、検査装置の台数を削減でき
るといった効果もある。（請求項３）Further, since the one ends of the plurality of scanning wirings are short-circuited, the scanning signals can be simultaneously input to all the switching elements arranged along the data wirings, and the number of probes can be reduced. (Claim 2) Further, since the laser light can be scanned and irradiated in the data wiring direction, and the scanning position can be moved in the scanning wiring direction, there is an effect that defects can be detected for all pixels of the array substrate. (Claim 3) Further, it is possible to detect defects in the wiring and reduce the number of inspection devices. (Claim 3)
【００８４】同様に、レーザー光をデータ配線方向に走
査して照射でき、またこの走査位置を走査配線方向に移
動できるので、アレイ基板全ての画素について欠陥検出
ができるという効果がある。（請求項４）さらに、配線
の欠陥も検出でき、検査装置の台数を削減できるといっ
た効果もあり、かつ、アレイ基板を移動させるので、比
較的簡単に装置を構成できる。（請求項４）また、デー
タ配線に信号を供給するためのプローブに信号の経路を
接続するあるいは切り離すスイッチ手段を備えるように
したので、プローブを減らすことができる。（請求項
５）そして、これを両端に配置するようにすれば、デー
タ配線の断線か、それとも走査配線とデータ配線の短絡
などその他の欠陥かの区別ができる。Similarly, since the laser beam can be scanned and irradiated in the data wiring direction and the scanning position can be moved in the scanning wiring direction, it is possible to detect defects in all the pixels of the array substrate. (Claim 4) Furthermore, it is possible to detect wiring defects and reduce the number of inspection devices. Further, since the array substrate is moved, the device can be configured relatively easily. (Claim 4) Further, since the probe for supplying the signal to the data wiring is provided with the switch means for connecting or disconnecting the signal path, the number of probes can be reduced. (Claim 5) If they are arranged at both ends, it is possible to distinguish whether the data wiring is broken or other defects such as a short circuit between the scanning wiring and the data wiring.
【００８５】また、データ配線へのプローブを複数本用
意し、これらを切り替えるプローブ切り替え手段を備え
るようにしたので、複数のデータ配線に対する接続の切
り替えが電気的に行え、機械的動作を伴わないので、検
査が迅速に行えるという効果がある。（請求項６）一
方、複数のデータ配線の一端を短絡させ、そのデータ配
線の他端を結合容量を介して同一端子に接続するように
したので、データ配線に対する接続のためのプローブの
数を減らすことができ、また、定常的なリーク電流を除
去することができるという効果がある。（請求項７）Further, since a plurality of probes for the data wiring are prepared and the probe switching means for switching between them is provided, the connection of the plurality of data wirings can be switched electrically and no mechanical operation is involved. The effect is that the inspection can be performed quickly. (Claim 6) On the other hand, one end of the plurality of data wirings is short-circuited, and the other end of the data wirings is connected to the same terminal via the coupling capacitance. Therefore, the number of probes for connection to the data wirings can be reduced. There is an effect that it can be reduced and a steady leak current can be removed. (Claim 7)
【００８６】また、複数のデータ配線の一端を短絡さ
せ、その他端を抵抗を介して同一端子に接続するように
し、加えて、データ配線の近傍にコイルを形成するよう
にした。このため、光リーク電流による電圧パルスのみ
を検出することができる。（請求項８）また、上記のコ
イルをアレイ基板を構成する材料で形成するようにした
ので、アレイ基板の製造工程数を増やすこと無くコイル
を形成できる。（請求項９）Further, one end of each of the plurality of data wirings is short-circuited, the other ends are connected to the same terminal through a resistor, and in addition, a coil is formed near the data wirings. Therefore, only the voltage pulse due to the light leak current can be detected. (Claim 8) Further, since the coil is formed of the material forming the array substrate, the coil can be formed without increasing the number of manufacturing steps of the array substrate. (Claim 9)
【００８７】一方、走査配線の一端に駆動回路がアレイ
基板に一体として形成された構成としたので、第１段階
の蓄積容量への書き込みが選択した走査配線に沿っての
み行える。この結果、定常的なリーク電流を少なくする
ことができ、光リーク電流をより高感度に読み出せ、そ
して、この駆動回路の動作の検査も同時に行える。（請
求項１０）また、加えて、データ配線の一端に駆動回路
がアレイ基板に一体として形成された構成としたので、
データ配線の駆動回路の検査も同時に行える。（請求項
１１）On the other hand, since the driving circuit is integrally formed on the array substrate at one end of the scanning wiring, the writing to the storage capacitor in the first stage can be performed only along the selected scanning wiring. As a result, the steady leak current can be reduced, the light leak current can be read with higher sensitivity, and the operation of the drive circuit can be inspected at the same time. (Claim 10) In addition, since the drive circuit is integrally formed on the array substrate at one end of the data wiring,
The drive circuit of the data wiring can be inspected at the same time. (Claim 11)
【００８８】そして、この発明の基板検査方法によれ
ば、蓄積容量に書き込んだ電荷を一定時間後に照射する
レーザー光によって生じる光リーク電流で読み出すよう
にしたので、アレイ基板におけるスイッチング素子や蓄
積容量における欠陥検出ができる。（請求項１２）ま
た、この結果、パネル組み立てを行わずとも、画素欠陥
に基づくアレイ基板の不良が検出できるので、パネル組
み立て工程における歩留りを高くできるとともに、不良
アレイ基板のために費やされるパネル工程の材料コスト
やその他の製造コストを節減することができるといった
効果がある。（請求項１２）According to the substrate inspection method of the present invention, the charge written in the storage capacitor is read out by the light leak current generated by the laser beam irradiated after a fixed time. Defects can be detected. (Claim 12) As a result, a defect of the array substrate due to a pixel defect can be detected without performing panel assembly, so that the yield in the panel assembly process can be increased and the panel process consumed for the defective array substrate. This has the effect of reducing the material cost and other manufacturing costs. (Claim 12)
【００８９】また、蓄積容量への電荷の書き込みと保持
とレーザー光照射による光リーク電流の読み出しとを、
保持時間を変化させて数回行うようにしたので、この保
持時間を関数とした蓄積容量の電位の変化が得られる。
このことより、ＴＦＴや蓄積容量部分におけるより正確
なリーク抵抗が求められ、中間調表示などで問題となる
ような欠陥画素の精密な検出が行えるという効果があ
る。（請求項１３）In addition, the writing and holding of charges in the storage capacitor and the reading of the light leak current due to laser light irradiation are performed.
Since the holding time is changed and performed several times, a change in the potential of the storage capacitor as a function of the holding time can be obtained.
As a result, more accurate leak resistance in the TFT and the storage capacitor portion is required, and there is an effect that it is possible to perform accurate detection of defective pixels that pose a problem in halftone display. (Claim 13)
【図１】 この発明の１実施例である基板検査装置の構
成を示す構成図である。FIG. 1 is a configuration diagram showing a configuration of a substrate inspection apparatus that is an embodiment of the present invention.
【図２】 この発明の基板検査装置の第２の実施例を示
す構成図である。FIG. 2 is a configuration diagram showing a second embodiment of the substrate inspection apparatus of the present invention.
【図３】 この発明の第３の実施例である、実施例２に
おけるレーザー照射部１９の他の構成を示す構成図であ
る。FIG. 3 is a configuration diagram showing another configuration of the laser irradiation unit 19 in the second embodiment which is the third embodiment of the present invention.
【図４】 この発明の基板検査装置の第４の実施例を示
す構成図である。FIG. 4 is a configuration diagram showing a fourth embodiment of the substrate inspection apparatus of the present invention.
【図５】 この発明の基板検査装置の第５の実施例を示
す構成図である。FIG. 5 is a configuration diagram showing a fifth embodiment of the substrate inspection apparatus of the present invention.
【図６】 この発明の基板検査装置の第６の実施例を示
す構成図である。FIG. 6 is a configuration diagram showing a sixth embodiment of the substrate inspection apparatus of the present invention.
【図７】 この発明の基板検査装置の第７の実施例を示
す構成図である。FIG. 7 is a configuration diagram showing a seventh embodiment of the substrate inspection apparatus of the present invention.
【図８】 この発明の第８の実施例である基板検査装置
の一部の構成を示す構成図である。FIG. 8 is a configuration diagram showing a part of the configuration of a substrate inspection apparatus according to an eighth embodiment of the present invention.
【図９】 この発明の基板検査装置の第９の実施例を示
す構成図である。FIG. 9 is a configuration diagram showing a ninth embodiment of the substrate inspection device of the present invention.
【図１０】 この発明の基板検査装置の第１０の実施例
を示す構成図である。FIG. 10 is a configuration diagram showing a tenth embodiment of the substrate inspection apparatus of the present invention.
【図１１】 アレイ基板を検査するための、従来の配線
検査装置を示す構成図である。FIG. 11 is a configuration diagram showing a conventional wiring inspection device for inspecting an array substrate.
【図１２】 アレイ基板工程から液晶ディスプレイのモ
ジュール完成までの工程を示すフローチャートである。FIG. 12 is a flowchart showing steps from the array substrate step to the completion of the liquid crystal display module.
１ アレイ基板、２ 走査配線、２ｂ 走査配線端子、
２ｃ 走査配線検査端子、３ データ配線、３ａ，３ｂ
データ配線端子、４ 薄膜トランジスタ（スイッチン
グ素子）、５ 蓄積容量、６ 共通配線、６ａ 共通配
線端子、７ 検査ステージ、８ｃ，８ｄ，８ｅ プロー
ブ、１０ 走査信号発生器、１１ プローブ移動器、１
２ スイッチ回路、１３ データ信号発生器、１４ 波
高分析器、１５ レーザー発振器、１６ 集光光学系、
１７ 偏向器、１８ ミラー、１９ レーザー照射部、
１９ａ レーザー光、２０ 移動器、２１ 制御部。1 array substrate, 2 scanning wiring, 2b scanning wiring terminal,
2c Scan wiring inspection terminal, 3 data wiring, 3a, 3b
Data wiring terminal, 4 thin film transistor (switching element), 5 storage capacitor, 6 common wiring, 6a common wiring terminal, 7 inspection stage, 8c, 8d, 8e probe, 10 scanning signal generator, 11 probe mover, 1
2 switch circuits, 13 data signal generators, 14 wave height analyzers, 15 laser oscillators, 16 focusing optical systems,
17 deflector, 18 mirror, 19 laser irradiation part,
19a Laser light, 20 Moving device, 21 Control part.
Claims (13)
と、この走査配線とデータ配線との交差する位置に対応
して配置され、一方の主電極が前記走査配線に接続し，
他方の主電極が前記データ配線に接続し，制御電極が表
示画素電極に接続した複数のスイッチング素子と、前記
表示画素電極に接続した複数の蓄積容量とから形成され
るアレイ基板を検査する基板検査装置において、 前記走査配線に信号を供給する走査信号発生手段と、 前記データ配線に信号を供給するデータ信号発生手段
と、 前記スイッチング素子個々にレーザー光を照射するレー
ザー光照射手段と、 前記データ配線から信号を取り出す信号取り出し手段と
を備えたことを特徴とする基板検査装置。1. A plurality of scanning wirings, a plurality of data wirings, and a plurality of data wirings are arranged corresponding to positions where the scanning wirings and the data wirings intersect, and one main electrode is connected to the scanning wirings.
Substrate inspection for inspecting an array substrate formed of a plurality of switching elements in which the other main electrode is connected to the data line and a control electrode is connected to a display pixel electrode, and a plurality of storage capacitors connected to the display pixel electrode In the apparatus, a scanning signal generating means for supplying a signal to the scanning wiring, a data signal generating means for supplying a signal to the data wiring, a laser light irradiating means for irradiating laser light to each of the switching elements, and the data wiring. A board inspecting device, comprising: a signal extracting means for extracting a signal from the substrate.
構造であることを特徴とする基板検査装置。2. The substrate inspection apparatus according to claim 1, wherein at least one ends of the scanning wirings are commonly connected to each other.
おいて、 前記データ配線に信号を供給するためのプローブおよび
前記データ配線から信号を取り出すためのプローブの少
なくとも一方を、複数の前記データ配線の一端に設けら
れた検査端子に順次走査させるプローブ走査手段と、 前記レーザー光を、前記検査端子を順次走査できるプロ
ーブが選択したデータ配線に接続したスイッチング素子
上に前記データ配線と平行に走査させるレーザー走査手
段と、 前記レーザー光が走査する位置を、前記検査端子を順次
走査できるプローブの走査と連動して、前記走査配線と
平行な方向に移動させる走査移動手段とを備えたことを
特徴とする基板検査装置。3. The board inspection apparatus according to claim 1, wherein at least one of a probe for supplying a signal to the data wiring and a probe for extracting a signal from the data wiring is connected to a plurality of the data wirings. A probe scanning means for sequentially scanning the inspection terminals provided at one end, and a laser for scanning the laser light in parallel with the data wiring on the switching element connected to the data wiring selected by the probe capable of sequentially scanning the inspection terminals. A scanning unit and a scanning moving unit that moves a position scanned by the laser beam in a direction parallel to the scanning wiring in association with scanning of a probe capable of sequentially scanning the inspection terminals. Substrate inspection device.
装置において、 前記アレイ基板を前記走査配線と平行に移動させる基板
移動手段と、 前記レーザー光を前記データ配線と平行に走査させるレ
ーザー走査手段とを備えたことを特徴とする基板検査装
置。4. The substrate inspection apparatus according to claim 1, wherein the array substrate is moved in parallel with the scanning wiring, and substrate scanning means is used to scan the laser light in parallel with the data wiring. A substrate inspection apparatus comprising:
検査装置において、 前記データ配線に信号を供給するためのプローブおよび
前記データ配線から信号を取り出すためのプローブの、
少なくとも一方に信号の経路を接続あるいは切り離すた
めのスイッチ手段を備えたことを特徴とする基板検査装
置。5. The board inspection apparatus according to claim 1, further comprising a probe for supplying a signal to the data wiring and a probe for extracting a signal from the data wiring.
A substrate inspecting apparatus, comprising a switch means for connecting or disconnecting a signal path to at least one side.
おいて、 前記データ配線に信号を供給するためのプローブおよび
前記データ配線から信号を取り出すためのプローブの少
なくとも一方が複数本のプローブを一体とした構造であ
り、 前記複数本のプローブを一体とした構造のプローブの各
々に、信号の経路を接続あるいは切り離すためのプロー
ブ切り替え手段を備えたことを特徴とする基板検査装
置。6. The board inspection apparatus according to claim 1, wherein at least one of a probe for supplying a signal to the data wiring and a probe for extracting a signal from the data wiring is integrated with a plurality of probes. A substrate inspection apparatus having the above structure, wherein each of the probes having the structure in which the plurality of probes are integrated is provided with a probe switching unit for connecting or disconnecting a signal path.
おいて、 前記アレイ基板の複数の前記データ配線の一端が互いに
共通接続された構造であり、 前記データ配線の他端が前記結合容量を介して同一端子
に接続された構造であることを特徴とする基板検査装
置。7. The substrate inspection apparatus according to claim 1, wherein one end of the plurality of data wirings of the array substrate is commonly connected to each other, and the other end of the data wiring is connected via the coupling capacitor. A substrate inspection apparatus having a structure in which all of them are connected to the same terminal.
おいて、 前記アレイ基板の複数の前記データ配線の一端が互いに
共通接続された構造であり、 複数の前記データ配線の他端が抵抗を介して同一端子に
接続された構造であり、 複数の前記データ配線の各々の近傍に電流の変化を検出
するためのコイルを形成したことを特徴とする基板検査
装置。8. The substrate inspection apparatus according to claim 1, wherein one end of each of the plurality of data wirings of the array substrate is commonly connected to each other, and the other end of each of the plurality of data wirings is connected via a resistor. And a coil for detecting a change in current is formed near each of the plurality of data wirings.
線，表示画素電極，共通配線および前記スイッチング素
子の一方の主電極または制御電極を形成する材料の内何
れか２種類以上によって形成されていることを特徴とす
る基板検査装置。9. The substrate inspection apparatus according to claim 8, wherein the coil forms a scanning line, a data line, a display pixel electrode, a common line used in the array substrate, and one main electrode or a control electrode of the switching element. A substrate inspection apparatus, which is formed of any two or more kinds of materials.
て、 前記アレイ基板の前記走査配線の少なくとも一端に一体
構造に形成された駆動回路を有し、 複数の前記データ配線の少なくとも一端が互いに共通接
続された構造であることを特徴とする基板検査装置。10. The substrate inspection apparatus according to claim 1, further comprising a drive circuit integrally formed on at least one end of the scanning wiring of the array substrate, wherein at least one end of the plurality of data wirings are commonly connected to each other. A substrate inspection apparatus having a modified structure.
て、 前記アレイ基板の前記走査配線の少なくとも一端に設置
された駆動回路と前記データ配線の一端に設置された駆
動回路とが、一体として形成された構造であることを特
徴とする基板検査装置。11. The substrate inspection apparatus according to claim 1, wherein a drive circuit installed at at least one end of the scanning wiring of the array substrate and a drive circuit installed at one end of the data wiring are integrally formed. A board inspection device having a different structure.
と、この走査配線とデータ配線との交差する位置に対応
して配置され、一方の主電極が前記走査配線に接続し，
他方の主電極が前記データ配線に接続し，制御電極が表
示画素電極に接続した複数のスイッチング素子と、前記
表示画素電極に接続した複数の蓄積容量とから形成され
るアレイ基板を検査する基板検査方法において、 前記スイッチング素子をオン状態として前記蓄積容量に
電荷を書き込む第１の段階と、 前記スイッチング素子をオフ状態として前記蓄積容量の
電荷を少なくとも０．００１秒以上の時間保持する第２
の段階と、 前記スイッチング素子にレーザー光を照射し、このレー
ザ光照射により発生する前記スイッチング素子に接続し
ている蓄積容量の電荷を読み出す第３の段階とを有する
ことを特徴とする基板検査方法。12. A plurality of scanning wirings, a plurality of data wirings, and a plurality of data wirings, which are arranged corresponding to positions where the scanning wirings and the data wirings intersect, and one main electrode is connected to the scanning wirings.
Substrate inspection for inspecting an array substrate formed of a plurality of switching elements in which the other main electrode is connected to the data line and a control electrode is connected to a display pixel electrode, and a plurality of storage capacitors connected to the display pixel electrode In the method, a first step in which the switching element is turned on to write a charge into the storage capacitor, and a second step in which the switching element is turned off to hold the charge in the storage capacitor for at least 0.001 second or more
And a third step of irradiating the switching element with laser light and reading out the charge of the storage capacitor connected to the switching element generated by the laser light irradiation. .
前記第１から第３の段階を繰り返して前記蓄積容量の電
荷を読み出すことを特徴とする基板検査方法。13. The inspection method according to claim 12, wherein the time for holding the charge in the second step is changed,
A method of inspecting a substrate, characterized in that the electric charge of the storage capacitor is read out by repeating the first to third steps.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6094359A JPH07301648A (en) | 1994-05-06 | 1994-05-06 | Substrate inspecting device and substrate inspecting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6094359A JPH07301648A (en) | 1994-05-06 | 1994-05-06 | Substrate inspecting device and substrate inspecting method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07301648A true JPH07301648A (en) | 1995-11-14 |
Family
ID=14108111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6094359A Pending JPH07301648A (en) | 1994-05-06 | 1994-05-06 | Substrate inspecting device and substrate inspecting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07301648A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570390B2 (en) | 2000-08-29 | 2003-05-27 | Rigaku Corporation | Method for measuring surface leakage current of sample |
| JP2007114557A (en) * | 2005-10-21 | 2007-05-10 | Toshiba Matsushita Display Technology Co Ltd | Inspecting method for liquid crystal display device |
| JP2009511898A (en) * | 2005-10-11 | 2009-03-19 | オルボテック リミテッド | Electrical inspection of transistor arrays by photoconductivity. |
| US8193827B2 (en) | 2001-05-15 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate |
| CN109946589A (en) * | 2019-04-08 | 2019-06-28 | 京东方科技集团股份有限公司 | A kind of undesirable method and device of detection display panel electricity |
| CN111745313A (en) * | 2019-03-26 | 2020-10-09 | 株式会社迪思科 | Substrate for inspection and inspection method |
-
1994
- 1994-05-06 JP JP6094359A patent/JPH07301648A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570390B2 (en) | 2000-08-29 | 2003-05-27 | Rigaku Corporation | Method for measuring surface leakage current of sample |
| US8193827B2 (en) | 2001-05-15 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate |
| JP2009511898A (en) * | 2005-10-11 | 2009-03-19 | オルボテック リミテッド | Electrical inspection of transistor arrays by photoconductivity. |
| JP2007114557A (en) * | 2005-10-21 | 2007-05-10 | Toshiba Matsushita Display Technology Co Ltd | Inspecting method for liquid crystal display device |
| CN111745313A (en) * | 2019-03-26 | 2020-10-09 | 株式会社迪思科 | Substrate for inspection and inspection method |
| CN111745313B (en) * | 2019-03-26 | 2024-05-07 | 株式会社迪思科 | Inspection substrate and inspection method |
| CN109946589A (en) * | 2019-04-08 | 2019-06-28 | 京东方科技集团股份有限公司 | A kind of undesirable method and device of detection display panel electricity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| US5459410A (en) | Method and apparatus for automatically inspecting and repairing an active matrix LCD panel | |
| KR100436197B1 (en) | Testing method for array substrate | |
| US20020047838A1 (en) | Array substrate of liquid crystal display device | |
| US7545162B2 (en) | Method and apparatus for inspecting and repairing liquid crystal display device | |
| KR20080068644A (en) | Photoconductive based electrical testing of transistor arrarys | |
| JP6257192B2 (en) | Array substrate, inspection method thereof, and liquid crystal display device | |
| JPH055866A (en) | Method for checking active matrix substrate | |
| JP3203864B2 (en) | Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method | |
| EP0599623A2 (en) | Inspecting method and apparatus for an active matrix substrate | |
| JPH07301648A (en) | Substrate inspecting device and substrate inspecting method | |
| JP4473427B2 (en) | Array substrate inspection method and inspection apparatus | |
| JPH08105926A (en) | Wiring pattern inspection device, and wiring pattern inspection method | |
| JPH08110365A (en) | Device and method for inspecting thin-film transistor | |
| JPH1184420A (en) | Liquid crystal display device, array substrate test method and tester for array substrate | |
| JP2516197B2 (en) | Semiconductor element inspection method | |
| KR20050097986A (en) | Active matrix display circuit substrate, display panel including the same, inspection method thereof, inspection device thereof | |
| JPWO2004109376A1 (en) | Array substrate inspection method | |
| JP2897939B2 (en) | Active matrix array inspection system | |
| JP2915725B2 (en) | Active matrix substrate inspection method, inspection apparatus, and defect repair method | |
| US9761162B2 (en) | Array substrate for display panel and method for inspecting array substrate for display panel | |
| EP0526734A2 (en) | Noncontact probe and active matrix array inspection apparatus using the same | |
| KR100318021B1 (en) | Inspection method and inspection device of active matrix array board | |
| JPH0520757B2 (en) | ||
| JPH07287247A (en) | Inspection of active matrix substrate |