[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0730092A - Optical element module - Google Patents

Optical element module

Info

Publication number
JPH0730092A
JPH0730092A JP17001993A JP17001993A JPH0730092A JP H0730092 A JPH0730092 A JP H0730092A JP 17001993 A JP17001993 A JP 17001993A JP 17001993 A JP17001993 A JP 17001993A JP H0730092 A JPH0730092 A JP H0730092A
Authority
JP
Japan
Prior art keywords
optical element
electrode
array
semiconductor circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17001993A
Other languages
Japanese (ja)
Inventor
Fumio Yuki
文夫 結城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17001993A priority Critical patent/JPH0730092A/en
Publication of JPH0730092A publication Critical patent/JPH0730092A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Couplings Of Light Guides (AREA)

Abstract

PURPOSE:To facilitate the regulation of the junction interval between a two-dimensional optical element array and a semiconductor circuit board to prolong the life of solder bumps by a method wherein spacers are provided at a plurality of places in the diagonal direction of at least a substrate electrode on the periphery of each electrode on the board between the array and the board. CONSTITUTION:An optical element module 101 is provided with a twodimensional optical element array 102 consisting of InGaAs surface emitting laser diodes, a semiconductor circuit board 103 consisting of a GaAs IC and an optical component 106 consisting of a package 104, a cap 105 and a distributed index microlens array. Spacers 110 for regulating the junction interval between the array 102 and the board 103 are formed at a plurality of places in the diagonal direction of at least the substrate electrode on the periphery of each electrode 108 on the board 103. By regulating the junction interval using the spacers 110, the connection of a flip chip of unadjusted height with the module 101 can be made and at the same time, the generation of the defective connection can be prevented. Moreover, the thermal fatigue of solder bumps can be relaxed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光素子の二次元アレイ
を搭載したモジュールに係り、特に、二次元アレイの電
極の接続及び電極間隔の調整を図る光素子モジュールに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a module having a two-dimensional array of optical elements mounted thereon, and more particularly to an optical element module for connecting electrodes of a two-dimensional array and adjusting an electrode interval.

【0002】[0002]

【従来の技術】例えば、特開平3−141308 号公報に記載
の光素子モジュールが知られている。光素子と基板の電
極を半田バンプによってフリップチップ接続している。
半田バンプ表面の酸化膜を除去するため、フラックスを
用いている。これにより、半田バンプの表面張力に基づ
くセルフアライメント作用を働かせて、光素子と基板の
電極同士の位置ずれを補正している。
2. Description of the Related Art For example, an optical element module described in JP-A-3-141308 is known. The optical element and the substrate electrode are flip-chip connected by solder bumps.
Flux is used to remove the oxide film on the surface of the solder bump. As a result, the self-alignment action based on the surface tension of the solder bumps works to correct the positional deviation between the electrodes of the optical element and the substrate.

【0003】また、従来のフリップチップ接続方法とし
て、1992年電子情報通信学会秋季大会C−164で
発表しているものが知られている。この方法では、透明
基板を用い、光素子搭載面の反対面から光素子電極パタ
ーンを直接観察して位置合わせを行っている。さらに自
動低周波スクラブ方式を適用することによりフラックス
を用いないフリップチップ接続を行っている。
Further, as a conventional flip-chip connection method, a method announced at the 1992 IEICE Autumn Meeting C-164 is known. In this method, a transparent substrate is used, and the optical element electrode pattern is directly observed from the surface opposite to the optical element mounting surface for alignment. Furthermore, by applying the automatic low-frequency scrubbing method, flux-free flip-chip bonding is performed.

【0004】[0004]

【発明が解決しようとする課題】近年、大型計算機等の
筐体間または配線ボード間を接続するため、光インタコ
ネクションが用いられている。光素子モジュールの伝送
スループットと実装密度を向上するため、モジュールに
搭載する光素子数は年々増大している。将来的には、光
素子の二次元アレイが用いられると予想される。二次元
アレイの電極の接続には、フリップチップ接続が適して
いる。
In recent years, optical interconnection has been used to connect between housings of large computers or between wiring boards. In order to improve the transmission throughput and packaging density of the optical element module, the number of optical elements mounted on the module is increasing year by year. In the future, it is expected that two-dimensional arrays of optical elements will be used. Flip-chip connection is suitable for connecting the electrodes of the two-dimensional array.

【0005】現在、通常の半導体素子の電極と半田バン
プのサイズは直径100μm〜300μm,厚さ100μ
m〜300μmであるが、今後、高速化、すなわち、低
容量・低インダクタンス化を図るため更に微細化される
と推察される。具体的には、直径10μm〜50μm,
厚さ数μm〜30μm程度になると考えられる。更に高
速化を図るにはモジュール内のワイヤ配線長の短縮が必
要である。その実現には半導体回路基板にワイヤレスで
直接光素子をフリップチップ接続させることが有効と考
えられる。
At present, the size of electrodes and solder bumps of ordinary semiconductor elements is 100 μm to 300 μm in diameter and 100 μm in thickness.
Although it is m to 300 μm, it is presumed that it will be further miniaturized in the future in order to achieve high speed, that is, low capacitance and low inductance. Specifically, the diameter is 10 μm to 50 μm,
It is considered that the thickness is about several μm to 30 μm. To further increase the speed, it is necessary to shorten the wire wiring length in the module. In order to realize this, it is considered effective to wirelessly directly connect the optical element to the semiconductor circuit board by flip-chip connection.

【0006】従来の光素子モジュールは、このような微
細な電極と半田バンプの位置合わせに関して考慮されて
いない。一般によく知られているように、フラックスに
含まれる活性剤は光素子の特性を劣化させる。フラック
スを用いないことが望ましいが、半田バンプに酸化膜が
残り、表面張力が働きにくくなる。また、通常のサイズ
の大きい半田バンプはボール形状であるので、表面張力
が働く。しかし、先述した微細な半田バンプは円板形状
であり、あまり表面張力が働かない。したがって、セル
フアライメント作用が生じず、位置ずれが補正されな
い。光素子と基板の電極は、フリップチップ接続装置に
より光素子を基板に搭載した位置において、そのまま接
続されることになる。
The conventional optical element module does not consider the alignment of such fine electrodes and solder bumps. As is generally known, the activator contained in the flux deteriorates the characteristics of the optical device. Although it is desirable not to use flux, an oxide film remains on the solder bumps, which makes it difficult for the surface tension to work. In addition, since a solder bump having a large size is ball-shaped, surface tension works. However, the fine solder bumps described above are disc-shaped, and the surface tension does not work so much. Therefore, the self-alignment action does not occur and the positional deviation is not corrected. The optical element and the electrode of the substrate are directly connected at the position where the optical element is mounted on the substrate by the flip chip connecting device.

【0007】従来のフリップチップ接続方法では、フラ
ックスを用いないフリップチップ接続を±2μmの精度
で実現している。しかし、半導体回路基板に直接光素子
をフリップチップ接続させることに関して考慮が足りな
かった。一般に半導体回路基板は可視光線に対して透明
でないため光素子搭載面の反対面から光素子電極パター
ンを直接観察して位置合わせ及びフリップチップ接続を
行うことができない。つまり、電極同士の接続を直接確
認できないため、電極同士の間隔ばらつきによる電極と
半田バンプの接触不良(オープン)や隣接半田バンプとの
接触(ショート)などの接続不良が発生する。
In the conventional flip-chip connection method, the flip-chip connection without flux is realized with an accuracy of ± 2 μm. However, there has been insufficient consideration regarding flip-chip connection of an optical element directly to a semiconductor circuit board. In general, a semiconductor circuit board is not transparent to visible light, so that it is impossible to directly observe the optical element electrode pattern from the surface opposite to the optical element mounting surface for alignment and flip-chip connection. That is, since the connection between the electrodes cannot be directly confirmed, a connection failure such as a contact failure (open) between the electrode and the solder bump or a contact (short circuit) between the adjacent solder bumps occurs due to a variation in the distance between the electrodes.

【0008】以上から、従来の光素子モジュールには、
半導体回路基板の半田バンプ電極と光素子電極の間隔調
節が困難であり、フリップチップ接続を行うことができ
ないという問題があった。
From the above, in the conventional optical element module,
There is a problem that it is difficult to adjust the distance between the solder bump electrode and the optical element electrode of the semiconductor circuit board, and flip-chip connection cannot be performed.

【0009】また、従来の光素子モジュールでは、半導
体回路基板と光素子間の熱膨張の差から発生する半田バ
ンプの熱疲労に関して考慮が足りなかった。一般に半導
体回路基板と光素子との間には1.5〜2.5×10-6
℃程度の熱膨張率の差が生じる。つまり、温度環境の変
化により半導体回路基板と光素子を接続している半田バ
ンプにせん断歪が発生する。この温度環境の変化に対応
したせん断歪は半田バンプに金属疲労を与え、場合によ
っては半田バンプが切断し、光素子モジュールの不良の
原因にもなる。また、半田バンプの金属疲労の程度は半
田バンプの高さに関係しており、高い程金属疲労が緩和
される。従って、半田バンプの熱疲労の信頼性を向上さ
せるには半田バンプの高さ制御が必要である。
Further, in the conventional optical element module, the thermal fatigue of the solder bump caused by the difference in thermal expansion between the semiconductor circuit board and the optical element has not been sufficiently taken into consideration. Generally, between the semiconductor circuit board and the optical element is 1.5 to 2.5 × 10 −6 /
A difference in coefficient of thermal expansion of about ℃ occurs. That is, shear strain occurs in the solder bumps connecting the semiconductor circuit board and the optical element due to changes in the temperature environment. The shear strain corresponding to the change in the temperature environment causes metal fatigue to the solder bumps, and in some cases the solder bumps are cut off, which causes a defect of the optical element module. Further, the degree of metal fatigue of the solder bump is related to the height of the solder bump, and the higher the fatigue, the less the metal fatigue. Therefore, it is necessary to control the height of the solder bump in order to improve the reliability of thermal fatigue of the solder bump.

【0010】このように、従来の光素子モジュールに
は、半田バンプが低く寿命が短いという問題点があっ
た。
As described above, the conventional optical element module has a problem that the solder bumps are low and the life is short.

【0011】本発明の目的は、半導体回路基板と光素子
の電極同士を容易にフリップチップ接続でき、かつ半田
バンプの熱疲労を低減させる光素子モジュールを提供す
ることにある。
An object of the present invention is to provide an optical element module in which the semiconductor circuit substrate and the electrodes of the optical element can be easily flip-chip connected to each other and the thermal fatigue of the solder bumps can be reduced.

【0012】[0012]

【課題を解決するための手段】本発明は、上記目的を達
成するため、光素子の二次元アレイと、前記二次元アレ
イに接続される基板を備え、前記二次元アレイの電極と
前記基板の電極との接合間隔を調節するためのスペーサ
を、前記基板の各電極周辺に少なくとも前記基板電極の
対角方向に複数箇所有するものである。
In order to achieve the above-mentioned object, the present invention comprises a two-dimensional array of optical elements and a substrate connected to the two-dimensional array, and the electrodes of the two-dimensional array and the substrate. Spacers for adjusting the bonding interval with the electrodes are provided at a plurality of positions at least in the diagonal direction of the substrate electrodes around each electrode of the substrate.

【0013】また、前記基板の電極高さをHとして、前
記スペーサは高さ0.5〜0.9Hの絶縁体から成るもの
である。
Further, with the electrode height of the substrate being H, the spacer is made of an insulator having a height of 0.5 to 0.9H.

【0014】さらに、前記スペーサは前記基板の各電極
周辺を覆う形状から成るものである。
Further, the spacer has a shape covering the periphery of each electrode of the substrate.

【0015】[0015]

【作用】上記手段によれば、光素子二次元アレイの電極
と基板の電極との間にスペーサを設けることにより、光
素子を押さえるだけで接合間隔を調節することができ、
高さ無調整のフリップチップ接続ができる。スペーサの
加工は精度良く行われる。また、基板の各電極周辺の対
角方向に配置したスペーサによって、基板両端の電極間
隔も同じ高さに調節することができる。従って、スペー
サの高さに対応して半田バンプの疲労寿命を長く延ばす
ことができる。
According to the above means, by providing the spacer between the electrode of the optical element two-dimensional array and the electrode of the substrate, it is possible to adjust the bonding interval only by pressing the optical element.
Flip chip connection without height adjustment is possible. The spacer is processed accurately. In addition, the spacers arranged diagonally around each electrode of the substrate can also adjust the electrode intervals at both ends of the substrate to the same height. Therefore, the fatigue life of the solder bump can be extended correspondingly to the height of the spacer.

【0016】また、スペーサを高さ0.5〜0.9Hの絶
縁体によって構成することにより、基板電極上の半田バ
ンプと光素子の電極が〔1−(0.5〜0.9)〕Hの接続
しろがあり接触不良を解消することができる。また、半
田バンプの潰れ過ぎによる半田の横広がりを押さえるこ
とができる。従って、隣接半田バンプ同士の接触も防ぐ
ことができる。さらに、隣接半田バンプ同士がスペーサ
に接触しても半田バンプ間での導通を防ぐことができ
る。
Further, by forming the spacer with an insulator having a height of 0.5 to 0.9H, the solder bump on the substrate electrode and the electrode of the optical element are [1- (0.5 to 0.9)]. Since there is a connection margin of H, contact failure can be eliminated. In addition, it is possible to suppress lateral spread of the solder due to excessive crushing of the solder bumps. Therefore, contact between adjacent solder bumps can also be prevented. Further, even if the adjacent solder bumps contact the spacers, it is possible to prevent conduction between the solder bumps.

【0017】さらに、スペーサは基板の各電極周辺を覆
う形状から成るので、隣接半田バンプ同士が直接接触す
ることを防ぐことができる。
Further, since the spacer has a shape covering the periphery of each electrode of the substrate, it is possible to prevent the adjacent solder bumps from directly contacting each other.

【0018】[0018]

【実施例】図1は本発明による第一実施例の光素子モジ
ュールの断面図である。図1において、光素子モジュー
ル101は、二次元光素子アレイ102と、半導体回路
基板103と、パッケージ104と、キャップ105
と、光部品106を備えている。二次元光素子アレイ1
02の電極107と半導体回路基板103の電極108と
は、半田バンプ109によって接続されている。二次元
光素子アレイ102と半導体回路基板103の間隔は、
スペーサ110によって保たれている。二次元光素子ア
レイ102と、キャップ105に固定された光部品10
6とは、光学的に結合されている。
1 is a sectional view of an optical element module according to a first embodiment of the present invention. In FIG. 1, the optical element module 101 includes a two-dimensional optical element array 102, a semiconductor circuit board 103, a package 104, and a cap 105.
And an optical component 106. Two-dimensional optical element array 1
The electrode 107 of No. 02 and the electrode 108 of the semiconductor circuit substrate 103 are connected by the solder bump 109. The distance between the two-dimensional optical element array 102 and the semiconductor circuit board 103 is
It is held by the spacer 110. Two-dimensional optical element array 102 and optical component 10 fixed to cap 105
6 is optically coupled.

【0019】二次元光素子アレイ102の個々の光素子
は、発振波長約1μmのInGaAs系面発光レーザダイ
オード、またはInGaAs系pin型ホトダイオード
から成る。アレイ間隔は250μmである。二次元光素
子アレイ102の表面には電極107が形成されてい
る。電極107は、Au/Ni/Tiを蒸着した後、パ
ターニングする。
Each optical element of the two-dimensional optical element array 102 is composed of an InGaAs type surface emitting laser diode or an InGaAs type pin type photodiode having an oscillation wavelength of about 1 μm. The array spacing is 250 μm. An electrode 107 is formed on the surface of the two-dimensional optical element array 102. The electrode 107 is patterned after vapor deposition of Au / Ni / Ti.

【0020】半導体回路基板103は、GaAs系また
はSi系のICから成る。半導体回路基板103には、
二次元光素子アレイ102と熱膨張係数が近い材料を選
んだ。半導体回路基板103の表面には、Au/Ni/
Tiを蒸着した後、ドライエッチングを行ってパターニ
ングすることにより、電極108が形成されている。電
極108の直径は50μmである。半導体回路基板10
3の裏面には、パッケージ104に半田固定するため、
Au/Ni/Tiから成る蒸着膜が形成されている。
The semiconductor circuit board 103 is composed of a GaAs-based or Si-based IC. On the semiconductor circuit board 103,
A material having a thermal expansion coefficient close to that of the two-dimensional optical element array 102 was selected. On the surface of the semiconductor circuit board 103, Au / Ni /
After depositing Ti, dry etching is performed and patterning is performed to form the electrode 108. The diameter of the electrode 108 is 50 μm. Semiconductor circuit board 10
On the back side of 3 for soldering to the package 104,
A vapor deposition film made of Au / Ni / Ti is formed.

【0021】半田バンプ109の材質はPb−5%Sn
から成る。メタルマスクまたはホトリソグラフィによっ
て選択的に蒸着することによって、半導体回路基板10
3の電極108の上に形成した。半田バンプ109の直
径は50μm、高さは35μmである。
The material of the solder bump 109 is Pb-5% Sn.
Consists of. By selectively depositing by a metal mask or photolithography, the semiconductor circuit board 10
3 was formed on the electrode 108. The solder bump 109 has a diameter of 50 μm and a height of 35 μm.

【0022】パッケージ104は、ベース112,フレ
ーム113,114,端子115から成る。ベース11
2は高熱伝導性Cu−W合金,フレーム113,114
はアルミナ・セラミクスから成る。端子115は、フィ
ルムキャリアまたはワイヤから成る配線材118によっ
て半導体回路基板103に接続されている。ベース11
2及びフレーム113,114の表面にはAu/Niメ
ッキを施した。
The package 104 includes a base 112, frames 113 and 114, and terminals 115. Base 11
2 is a high thermal conductivity Cu-W alloy, frames 113 and 114
Consists of alumina ceramics. The terminals 115 are connected to the semiconductor circuit board 103 by wiring members 118 made of a film carrier or wires. Base 11
2 and the surfaces of the frames 113 and 114 were plated with Au / Ni.

【0023】キャップ105は、パッケージ104と熱
膨張係数がほぼ等しいコバール合金から成る。キャップ
105には光部品106が封止固定されている。
The cap 105 is made of Kovar alloy having a thermal expansion coefficient substantially equal to that of the package 104. An optical component 106 is sealed and fixed to the cap 105.

【0024】光部品106は、屈折率分布型マイクロレ
ンズアレイから成る。直径200μmのマイクロレンズ
が、アレイ間隔250μmで配列されている。
The optical component 106 comprises a gradient index microlens array. Microlenses having a diameter of 200 μm are arranged at an array interval of 250 μm.

【0025】スペーサ110は、感光性ガラスから成
る。ホトリソグラフィ加工によって、250μmピッチ
で直径80μmの複数の貫通孔が形成されている。スペ
ーサ110の高さは25μmである。
The spacer 110 is made of photosensitive glass. A plurality of through holes having a diameter of 80 μm are formed at a pitch of 250 μm by photolithography. The height of the spacer 110 is 25 μm.

【0026】第一実施例の光素子モジュール101の実
装プロセスを図2を用いて説明する。
The mounting process of the optical element module 101 of the first embodiment will be described with reference to FIG.

【0027】まず、半導体回路基板103の各電極10
8周辺を覆うようにスペーサ110を搭載する。位置合
わせ後、半田バンプ109を溶融させ、二次元光素子ア
レイ102の電極107と半導体回路基板103の電極
108をフリップチップ接続する。
First, each electrode 10 of the semiconductor circuit board 103
8 Spacers 110 are mounted so as to cover the periphery. After the alignment, the solder bumps 109 are melted and the electrodes 107 of the two-dimensional optical element array 102 and the electrodes 108 of the semiconductor circuit substrate 103 are flip-chip connected.

【0028】次に、二次元光素子アレイ102が接続さ
れた半導体回路基板103をPb−60%Sn半田11
7によってパッケージ104に固定する。半導体回路基
板103と端子115を配線材118によって接続す
る。
Next, the semiconductor circuit substrate 103 to which the two-dimensional optical element array 102 is connected is set to Pb-60% Sn solder 11
It is fixed to the package 104 by 7. The semiconductor circuit board 103 and the terminal 115 are connected by the wiring material 118.

【0029】最後に、二次元光素子アレイ102と光部
品106との位置合わせを行った後、光部品106が固
定されたキャップ105をパッケージ104に溶接す
る。
Finally, after the two-dimensional optical element array 102 and the optical component 106 are aligned, the cap 105 to which the optical component 106 is fixed is welded to the package 104.

【0030】第一実施例によれば、二次元光素子アレイ
102と半導体回路基板103の接合間隔を調節するた
めのスペーサ110が、図2に示すように、半導体回路
基板103の各電極108周辺に少なくとも半導体回路
基板103電極108の対角方向に複数箇所形成されて
いる。
According to the first embodiment, the spacer 110 for adjusting the bonding distance between the two-dimensional optical element array 102 and the semiconductor circuit substrate 103 is provided around the electrodes 108 of the semiconductor circuit substrate 103 as shown in FIG. At least in a diagonal direction of the semiconductor circuit substrate 103 electrode 108.

【0031】二次元光素子アレイ102と半導体回路基
板103との間にスペーサ110を設け接合間隔を調節
することにより、高さ無調整のフリップチップ接続がで
きる。スペーサの加工は精度良く行われる。
By providing a spacer 110 between the two-dimensional optical element array 102 and the semiconductor circuit substrate 103 and adjusting the bonding interval, flip chip connection can be performed without adjusting the height. The spacer is processed accurately.

【0032】また、半導体回路基板103の各電極10
8周辺の対角方向に配置したスペーサによって、半導体
回路基板103両端の電極間隔も同じ高さに調節するこ
とができる。従って、スペーサの高さに対応して半田バ
ンプの疲労寿命を長く延ばすことができる。
Further, each electrode 10 of the semiconductor circuit substrate 103
It is also possible to adjust the electrode intervals at both ends of the semiconductor circuit board 103 to be the same height by the spacers arranged in the diagonal direction around the periphery. Therefore, the fatigue life of the solder bump can be extended correspondingly to the height of the spacer.

【0033】図2に示すように、半田バンプ109の高
さをH(ここでは35μm)として、スペーサ110を
高さ0.5〜0.9H(ここでは25μm)の絶縁体によ
って構成することにより、基板電極108上の半田バン
プ109と光素子電極107が〔1−(0.5〜0.9)〕
H(ここでは10μm)の接続しろがあり接触不良を解
消することができる。また、半田バンプ109の潰れ過
ぎによる半田の横広がりを押さえることができる。従っ
て、隣接半田バンプ109同士の接触も防ぐことができ
る。さらに、隣接半田バンプ109同士がスペーサ11
0に接触しても半田バンプ109間での導通を防ぐこと
ができる。
As shown in FIG. 2, the height of the solder bump 109 is H (here, 35 μm), and the spacer 110 is made of an insulator having a height of 0.5 to 0.9 H (here, 25 μm). , The solder bumps 109 on the substrate electrodes 108 and the optical element electrodes 107 are [1- (0.5 to 0.9)].
There is a connection margin of H (here, 10 μm), and contact failure can be eliminated. Further, it is possible to suppress the lateral spread of the solder due to the excessive crush of the solder bump 109. Therefore, contact between the adjacent solder bumps 109 can be prevented. Further, the adjacent solder bumps 109 are separated from each other by the spacer 11
It is possible to prevent conduction between the solder bumps 109 even if the solder bumps 109 come into contact with zero.

【0034】さらに、スペーサ110は半導体回路基板
103の各電極108周辺を覆う形状から成るので、隣
接半田バンプ109同士が直接接触することを防ぐこと
ができる。
Further, since the spacer 110 has a shape covering the periphery of each electrode 108 of the semiconductor circuit substrate 103, it is possible to prevent the adjacent solder bumps 109 from directly contacting each other.

【0035】第一実施例によれば、半導体回路基板10
3の電極108と二次元光素子アレイ102の電極10
7との間隔(半田バンプ109の高さ)を無調整で±5
μmに制御することができ、容易にフリップチップ接続
でき、かつ半田バンプの熱疲労を低減することができ
る。
According to the first embodiment, the semiconductor circuit board 10
3 electrode 108 and 2D optical element array 102 electrode 10
7 (the height of solder bump 109) with 7 without adjustment
It can be controlled to μm, flip chip connection can be easily performed, and thermal fatigue of solder bumps can be reduced.

【0036】なお、本発明の効果は、半導体回路基板と
二次元アレイの間に配置するスペーサを半導体回路基板
の各電極周辺の対角方向に少なくとも複数箇所有するこ
と,半田バンプ109の高さをHとして、スペーサ11
0を高さ0.5〜0.9Hの絶縁体から成ること,スペー
サ110は半導体回路基板103の各電極108周辺を
覆う形状から成ること、また、これらの組合せによって
発揮される。
The effect of the present invention is that the spacers to be arranged between the semiconductor circuit board and the two-dimensional array are provided at least at a plurality of positions in the diagonal direction around each electrode of the semiconductor circuit board, and the height of the solder bump 109 is increased. As H, the spacer 11
0 is formed of an insulator having a height of 0.5 to 0.9H, the spacer 110 is formed in a shape covering the periphery of each electrode 108 of the semiconductor circuit substrate 103, and a combination thereof is exerted.

【0037】例えば、第一実施例では対角方向の二箇所
にスペーサ110を配置したが、全電極周辺であってよ
い。目的に応じて、高さ0.5〜0.9Hの絶縁体から構
成されるスペーサを用いることが可能である。スペーサ
の貫通孔の形状は円柱形,四角柱形,三角柱形、等目的
に応じた形状にすることができる。
For example, in the first embodiment, the spacers 110 are arranged at two diagonal positions, but they may be arranged around all electrodes. Depending on the purpose, it is possible to use a spacer composed of an insulator having a height of 0.5 to 0.9H. The shape of the through hole of the spacer may be a cylindrical shape, a quadrangular prism shape, a triangular prism shape, or the like depending on the purpose.

【0038】図3は、本発明による第二実施例の光素子
モジュールの断面図である。図3において、光素子モジ
ュール301は、二次元光素子アレイ102と、半導体
回路基板103と、パッケージ104と、キャップ10
5と、光部品302,ファイバアレイ304を備えてい
る。二次元光素子アレイ102の電極107と半導体回
路基板103の電極108とは、半田バンプ109によ
って接続されている。二次元光素子アレイ102と半導
体回路基板103の間隔は、スペーサ110によって保
たれている。二次元アレイ102と、キャップ105に
固定されたファイバアレイ3042とは、光学的に結合
されている。
FIG. 3 is a sectional view of the optical element module of the second embodiment according to the present invention. In FIG. 3, the optical element module 301 includes a two-dimensional optical element array 102, a semiconductor circuit board 103, a package 104, and a cap 10.
5, an optical component 302, and a fiber array 304. The electrodes 107 of the two-dimensional optical element array 102 and the electrodes 108 of the semiconductor circuit board 103 are connected by solder bumps 109. The space between the two-dimensional optical element array 102 and the semiconductor circuit board 103 is maintained by the spacer 110. The two-dimensional array 102 and the fiber array 3042 fixed to the cap 105 are optically coupled.

【0039】二次元光素子アレイ102の個々の光素子
は、面発光レーザダイオード、またはホトダイオードか
ら成る。アレイ間隔は250μmである。二次元光素子
アレイ102の表面には電極107が形成され、裏面に
は合わせマーク111が形成されている。合わせマーク
111の線幅は2μm、線長は5μmである。
The individual optical elements of the two-dimensional optical element array 102 are surface emitting laser diodes or photodiodes. The array spacing is 250 μm. Electrodes 107 are formed on the front surface of the two-dimensional optical element array 102, and alignment marks 111 are formed on the back surface. The alignment mark 111 has a line width of 2 μm and a line length of 5 μm.

【0040】半導体回路基板103はLSIから成る。
半導体回路基板103の表面には、電極108が形成さ
れている。電極108の直径は20μmである。半導体
回路基板103の電極108の上に形成された半田バン
プ109の直径は20μm、高さ20μmである。半導
体回路基板103は、パッケージ104にPb−60%
Sn半田117で固定されている。
The semiconductor circuit board 103 is composed of an LSI.
An electrode 108 is formed on the surface of the semiconductor circuit board 103. The diameter of the electrode 108 is 20 μm. The solder bumps 109 formed on the electrodes 108 of the semiconductor circuit board 103 have a diameter of 20 μm and a height of 20 μm. The semiconductor circuit board 103 has Pb-60% in the package 104.
It is fixed with Sn solder 117.

【0041】パッケージ104は、ベース112,フレ
ーム113,114,端子115から成る。端子115
は、配線材118によって半導体回路基板103に接続
されている。キャップ105には、光部品302とガイ
ド303が封止固定されている。
The package 104 comprises a base 112, frames 113 and 114, and terminals 115. Terminal 115
Are connected to the semiconductor circuit board 103 by wiring members 118. The optical component 302 and the guide 303 are sealed and fixed to the cap 105.

【0042】光部品302は感光性ガラスから成る。ホ
トリソグラフィ加工によって、250μmピッチで直径1
30μmの複数のピンホールが形成されている。このピ
ンホールには、ファイバアレイ304が挿入されてい
る。二次元光素子アレイ102に向かい合う表面には、
合わせマーク116が形成されている。合わせマーク1
16の線幅は2μm、線長は5μmである。
The optical component 302 is made of photosensitive glass. Diameter of 1 at 250 μm pitch by photolithography
A plurality of 30 μm pinholes are formed. The fiber array 304 is inserted into this pinhole. On the surface facing the two-dimensional optical element array 102,
The alignment mark 116 is formed. Alignment mark 1
The line width of 16 is 2 μm, and the line length is 5 μm.

【0043】ファイバアレイ304は、外径125μm
の単一モード光ファイバから成る。その先端には、エッ
チング加工と放電加工によって、半径30μmの先球レ
ンズ305が形成されている。ファイバアレイ304
は、ガイド303に低融点ガラスによって固定されてい
る。
The fiber array 304 has an outer diameter of 125 μm.
It consists of a single mode optical fiber. A tip lens 305 having a radius of 30 μm is formed on the tip by etching and electric discharge machining. Fiber array 304
Are fixed to the guide 303 by low melting point glass.

【0044】ガイド303は、ジルコニア・セラミクス
から成る。精密機械加工により、直径126μm,アレ
イ間隔250μmのピンホールが±1μmの精度で形成
されている。ガイド303は、高融点半田材によってキ
ャップ105に固定され、パッケージ104を封止して
いる。
The guide 303 is made of zirconia ceramics. By precision machining, pin holes having a diameter of 126 μm and an array interval of 250 μm are formed with an accuracy of ± 1 μm. The guide 303 is fixed to the cap 105 with a high melting point solder material and seals the package 104.

【0045】スペーサ110は、感光性の絶縁体からな
る。半導体回路基板103に感光性の絶縁体を15μm
塗布した後ホトリソグラフィ加工によって、250μm
ピッチで直径30μmの複数の貫通孔が形成されてい
る。
The spacer 110 is made of a photosensitive insulator. 15 μm of photosensitive insulator on the semiconductor circuit board 103
250 μm by photolithography after coating
A plurality of through holes having a diameter of 30 μm are formed at a pitch.

【0046】第二実施例の光素子モジュール301は、
以下の実装プロセスによって組み立てた。半導体回路基
板103上にスペーサ110を形成した後、二次元光素
子アレイ102の電極107と半導体回路基板103の
電極108を半田バンプ109によってフリップチップ接
続する。二次元光素子アレイ102が接続された半導体
回路基板103をパッケージ104に固定する。半導体
回路基板103と端子115を配線材118によって接
続する。二次元光素子アレイ102に形成された合わせ
マーク111と、光部品302に形成された合わせマー
ク116との位置合わせを行った後、光部品302が固
定されたキャップ105をパッケージ104に溶接す
る。最後に、ガイド303に固定されたファイバアレイ
304を光部品302のピンホールに挿入し、二次元光
素子アレイ102を駆動しながらファイバアレイ304
の光軸合わせを行い、ガイド303をキャップ105に
固定する。
The optical element module 301 of the second embodiment is
It was assembled by the following mounting process. After forming the spacer 110 on the semiconductor circuit board 103, the electrodes 107 of the two-dimensional optical element array 102 and the electrodes 108 of the semiconductor circuit board 103 are flip-chip connected by the solder bumps 109. The semiconductor circuit substrate 103 to which the two-dimensional optical element array 102 is connected is fixed to the package 104. The semiconductor circuit board 103 and the terminal 115 are connected by the wiring material 118. After the alignment mark 111 formed on the two-dimensional optical element array 102 and the alignment mark 116 formed on the optical component 302 are aligned, the cap 105 to which the optical component 302 is fixed is welded to the package 104. Finally, the fiber array 304 fixed to the guide 303 is inserted into the pinhole of the optical component 302, and the fiber array 304 is driven while driving the two-dimensional optical element array 102.
The optical axis is aligned and the guide 303 is fixed to the cap 105.

【0047】第二実施例によれば、スペーサ110を感
光性の絶縁体にすることによって、二次元光素子アレイ
102と半導体回路基板103の電極107,108の
間隔を無調整で±2μmで制御することができることか
ら容易にフリップチップ接続でき、かつ半田バンプの熱
疲労の信頼性を向上させることができる。
According to the second embodiment, the spacer 110 is made of a photosensitive insulator so that the distance between the two-dimensional optical element array 102 and the electrodes 107 and 108 of the semiconductor circuit substrate 103 can be controlled within ± 2 μm without adjustment. Therefore, flip chip connection can be easily performed, and reliability of thermal fatigue of solder bumps can be improved.

【0048】また、光部品302に設けたピンホール
に、ガイド303に固定されたファイバアレイ304を
挿入するだけで、二次元光素子アレイ102とファイバ
アレイ304の位置合わせは±5μm精度で行われる。
これにより、二次元光素子アレイ102とファイバアレ
イ304とは、大まかに光結合される。したがって、二
次元光素子アレイ102を駆動させることにより、結合
した光量を測定しながら、二次元光素子アレイ102と
ファイバアレイ304の光軸合わせを±3μmの精度で
精密に行うことができる。
Further, by merely inserting the fiber array 304 fixed to the guide 303 into the pinhole provided in the optical component 302, the alignment of the two-dimensional optical element array 102 and the fiber array 304 is performed with an accuracy of ± 5 μm. .
As a result, the two-dimensional optical element array 102 and the fiber array 304 are roughly optically coupled. Therefore, by driving the two-dimensional optical element array 102, the optical axes of the two-dimensional optical element array 102 and the fiber array 304 can be accurately aligned with an accuracy of ± 3 μm while measuring the amount of combined light.

【0049】[0049]

【発明の効果】本発明によれば、二次元光素子アレイと
半導体回路基板との間にスペーサを設けたため接合間隔
の調節が容易になる。また、半田バンプの疲労寿命を延
ばすことができる。
According to the present invention, since the spacer is provided between the two-dimensional optical element array and the semiconductor circuit board, it is easy to adjust the bonding interval. In addition, the fatigue life of the solder bump can be extended.

【0050】スペーサの高さを0.5〜0.9Hにするこ
とは、電極接続不良の解消に効果がある。
Setting the height of the spacers to 0.5 to 0.9H is effective in eliminating electrode connection failure.

【0051】スペーサの形状を半導体回路基板の各電極
周辺を覆うようにすることは電極接続不良の解消に効果
がある。
Covering the periphery of each electrode of the semiconductor circuit board with the shape of the spacer is effective in eliminating electrode connection failure.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による第一実施例を示す光素子モジュー
ルの断面図。
FIG. 1 is a sectional view of an optical element module showing a first embodiment according to the present invention.

【図2】本発明の第一実施例の光素子と基板との組立の
説明図。
FIG. 2 is an explanatory diagram of the assembly of the optical element and the substrate according to the first embodiment of the present invention.

【図3】本発明による第二実施例を示す光素子モジュー
ルの断面図。
FIG. 3 is a sectional view of an optical element module showing a second embodiment according to the present invention.

【符号の説明】[Explanation of symbols]

101…光素子モジュール、102…二次元光素子アレ
イ、103…半導体回路基板、104…パッケージ、1
05…キャップ、106…光部品、107,108…電
極、109…半田バンプ、110…スペーサ、111,
116…合わせマーク、112…ベース、113,11
4…フレーム、115…端子、117…Pb−60%S
n半田、118…配線材。
101 ... Optical element module, 102 ... Two-dimensional optical element array, 103 ... Semiconductor circuit board, 104 ... Package, 1
05 ... Cap, 106 ... Optical component, 107, 108 ... Electrode, 109 ... Solder bump, 110 ... Spacer, 111,
116 ... Alignment mark, 112 ... Base, 113, 11
4 ... Frame, 115 ... Terminal, 117 ... Pb-60% S
n solder, 118 ... Wiring material.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】光素子の二次元アレイと、前記二次元アレ
イに接続される基板を備え、前記二次元アレイの電極と
前記基板の電極との接合間隔を調節するためのスペーサ
を、前記基板の各電極周辺に少なくとも前記基板電極の
対角方向に複数箇所有することを特徴とする光素子モジ
ュール。
1. A two-dimensional array of optical elements and a substrate connected to the two-dimensional array, wherein a spacer for adjusting a bonding interval between an electrode of the two-dimensional array and an electrode of the substrate is provided on the substrate. 2. An optical element module having at least a plurality of locations around each electrode in a diagonal direction of the substrate electrode.
【請求項2】請求項1において、前記基板の電極高さを
Hとして、前記スペーサが高さ0.5〜0.9H の絶縁体
からなる光素子モジュール。
2. The optical element module according to claim 1, wherein the electrode height of the substrate is H, and the spacer is made of an insulator having a height of 0.5 to 0.9H.
【請求項3】請求項1において、前記スペーサは前記基
板の各電極周辺を覆う形状からなる光素子モジュール。
3. The optical element module according to claim 1, wherein the spacer has a shape that covers the periphery of each electrode of the substrate.
JP17001993A 1993-07-09 1993-07-09 Optical element module Pending JPH0730092A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17001993A JPH0730092A (en) 1993-07-09 1993-07-09 Optical element module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17001993A JPH0730092A (en) 1993-07-09 1993-07-09 Optical element module

Publications (1)

Publication Number Publication Date
JPH0730092A true JPH0730092A (en) 1995-01-31

Family

ID=15897096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17001993A Pending JPH0730092A (en) 1993-07-09 1993-07-09 Optical element module

Country Status (1)

Country Link
JP (1) JPH0730092A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149372B2 (en) 2001-12-26 2006-12-12 Fujitsu Limited Optical device
EP1788631A2 (en) * 2005-11-22 2007-05-23 Palo Alto Research Center Incorporated Photonic device with integrated hybrid microlens array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149372B2 (en) 2001-12-26 2006-12-12 Fujitsu Limited Optical device
EP1788631A2 (en) * 2005-11-22 2007-05-23 Palo Alto Research Center Incorporated Photonic device with integrated hybrid microlens array
EP1788631A3 (en) * 2005-11-22 2013-03-20 Palo Alto Research Center Incorporated Photonic device with integrated hybrid microlens array

Similar Documents

Publication Publication Date Title
JP2664214B2 (en) Fiber array matching method.
JP3828179B2 (en) Semiconductor photodetection device and manufacturing method thereof
US5500869A (en) Semiconductor laser array device, semiconductor laser device, and production methods therefor
US5814870A (en) Semiconductor component
US5668822A (en) Integrated semiconductor laser device
US6965552B2 (en) Mounting method for optical device and optical head equipment
KR101025844B1 (en) SnAgAu solder bump, method of manufacturing the same and method of bonding light emitting device using method of manufacturing solder bump
JP3731542B2 (en) Optical module and optical module mounting method
JP2629435B2 (en) Manufacturing method of sub-substrate for arrayed optical element
JPH08213519A (en) Electronic element package
US6959125B2 (en) Printed board unit for optical transmission and mounting method
JP3532456B2 (en) Semiconductor device having optical signal input / output mechanism
US5544269A (en) Optical transmission module and method of forming the same
KR20050118081A (en) Embedded ic packaging structure
JP4605850B2 (en) Optical mounting substrate manufacturing method
US5028111A (en) Method of fixing cylindrical optical part and electric part
JP2527054B2 (en) Optical module submount and manufacturing method thereof
JPH0951108A (en) Light reception light emitting element module and its manufacturing method
JPH0730092A (en) Optical element module
JPH0590329A (en) Semiconductor optical element
JP2618475B2 (en) Bonding method of LED array chip and heat sink substrate
JP3348122B2 (en) Optical transmission module and manufacturing method thereof
JP2616550B2 (en) Optical module
JPH06188458A (en) Optical element module
JPH10341040A (en) Optical semiconductor module and fabrication thereof