JPH07227045A

JPH07227045A - 充電式電源装置

Info

Publication number: JPH07227045A
Application number: JP6014139A
Authority: JP
Inventors: Yasuhito Eguchi; 安仁江口; Kanji Murano; 寛治村野; Hirotake Sunaguchi; 洋毅砂口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-02-08
Filing date: 1994-02-08
Publication date: 1995-08-22

Abstract

(57)【要約】【目的】構成を簡略化し、充電時または放電時におけ
る電力損失を軽減する。【構成】コンパレータ４３により点Ａと点Ｂの電圧Ｅ
ＡとＥＢを比較し、電圧ＥＢの方が小さいとき、ＦＥＴ
４１をオンし、バイラテラルＭＯＳＦＥＴ２１のＦＥ
ＴＧＮＤを、ＦＥＴ４１を介して点Ｂに接続する。ま
た、電圧ＥＡの方が小さいとき、ＦＥＴ４２をオンし、
ＦＥＴ２１のＦＥＴＧＮＤを、ＦＥＴ４２を介して点
Ａに接続する。ＦＥＴ２１をオンするとき、そのゲート
に、ＥＧとして、高レベルの信号を印加する。また、オ
フするとき、ＥＧとして、低レベルの信号を印加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２次電池を充電または
放電させる場合に用いて好適な充電式電源装置に関す
る。

【０００２】

【従来の技術】２次電池は充電をすることにより、反復
使用することが可能であるため、例えば、カセットテー
プレコーダ、ポータブルコンピュータ等の各種の電子機
器に用いられている。この２次電池は、過充電または過
放電すると、破壊されたり、使用不能になる恐れがある
ため、その充電あるいは放電状態を制御することが、例
えば特開平４−７５４３０号公報に開示されている。

【０００３】図１４と図１５は、上記公報に開示されて
いる従来の装置の構成を表している。即ち、図１４に示
すように、負荷／充電器１は電源装置２に接続され、負
荷／充電器１が負荷として機能する場合、電源装置２か
らそこに電力が供給され、負荷／充電器１が充電器とし
て機能する場合、負荷／充電器１より電源装置２に電力
が供給されるようになされている。

【０００４】電源装置２は、２次電池３とスイッチ回路
４とを備えており、これらは負荷／充電器１に対して直
列に接続されている。そして、制御回路５は、２次電池
３の充電状態または放電状態を検出し、その検出結果に
対応して、スイッチ回路４を制御するようになされてい
る。

【０００５】図１５は、電源装置２のより詳細な構成例
を示している。この例においては、スイッチ回路４が２
つのＭＯＳＦＥＴ１１，１２により構成されている。
このＭＯＳＦＥＴ１１，１２は、その寄生ダイオード
１１Ａと１２Ａが、逆方向になるように直列に接続され
ている。即ち、ＭＯＳＦＥＴ１１のドレイン（Ｄ）
は、負極端子１４に接続され、そのソース（Ｓ）は、Ｍ
ＯＳＦＥＴ１２のソース（Ｓ）に接続されている。そ
して、ＭＯＳＦＥＴ１２のドレイン（Ｄ）は、２次電
池３の陰極に接続されている。２次電池３の陽極は、正
極端子１３に接続されている。この正極端子１３と負極
端子１４が、図１４の負荷／充電器１に接続されること
になる。

【０００６】負荷／充電器１が負荷として機能する場
合、制御回路５は、ＭＯＳＦＥＴ１１，１２のゲート
（Ｇ）に制御信号を出力し、両者を共にオンにする。こ
れにより、２次電池３、正極端子１３、負荷／充電器
１、負極端子１４、ＭＯＳＦＥＴ１１，１２の経路
で、放電電流が流れる。

【０００７】このとき、制御回路５は、２次電池３の陰
極の電圧Ｖ−と、陽極の電圧Ｖ＋を検出する。そして、
この２次電池３の両端の電圧の差が、予め設定した所定
の第１の基準電圧より小さくなったとき、ＭＯＳＦＥ
Ｔ１１のゲートに印加する電圧Ｖ₁₁を制御し、ＭＯＳ
ＦＥＴ１１をオフにする。オフになされたＭＯＳＦＥ
Ｔ１１の寄生ダイオード１１Ａは、放電電流に対して逆
方向に接続されているため、放電電流は、この寄生ダイ
オード１１Ａを流れることができない。このため、放電
電流は遮断される。これにより、過放電が防止される。

【０００８】そして、次に、この状態において、負荷／
充電器１が充電器として機能すると、正極端子１３、２
次電池３、ＭＯＳＦＥＴ１２、ＭＯＳＦＥＴ１１の
寄生ダイオード１１Ａ、負極端子１４の経路で、比較的
小さい充電電流が流れることになる。しかしながら、こ
の充電は、寄生ダイオード１１Ａを介してなされるもの
であり、その内部インピーダンスによる電力損失が発生
し、効率的な充電を行うことはできない。

【０００９】そこで制御回路５は、次に、より低損失の
充電を行うために、所定のタイミングで、ＭＯＳＦＥ
Ｔ１１をオンにする。このようにすると、正極端子１
３、２次電池３、ＭＯＳＦＥＴ１２，１１、負極端子
１４の経路で、大きな充電電流で、２次電池３を充電す
ることができる。

【００１０】２次電池３を充電している際、制御回路５
は、やはり２次電池３の両端の電圧を検出する。そし
て、その両端の電圧が、予め設定した所定の第２の基準
電圧以上になったとき、ＭＯＳＦＥＴ１２をオフにす
る。このＭＯＳＦＥＴ１２の寄生ダイオード１２Ａ
は、充電電流に対して逆方向に接続されている。このた
め、充電電流が完全に遮断されることになる。これによ
り、過充電が防止される。

【００１１】そして、この状態において、負荷／充電器
１が負荷としての機能を果たすようになると、２次電池
３、正極端子１３、負荷／充電器１、負極端子１４、Ｍ
ＯＳＦＥＴ１１、ＭＯＳＦＥＴ１２の寄生ダイオード
１２Ａの経路で、放電電流が流れる。しかしながら、こ
の状態においては、寄生ダイオード１２Ａの内部インピ
ーダンスによる電力損失が大きくなる。

【００１２】そこで制御回路５は、所定のタイミング
で、ＭＯＳＦＥＴ１２をオンにする。これにより、低
損失の放電が可能な状態となる。

【００１３】ＭＯＳＦＥＴ１１，１２の一方を省略す
ると、寄生ダイオード１１Ａまたは１２Ａのため、充電
電流または放電電流を完全には遮断することができな
い。しかしながら、このように、２つのＭＯＳＦＥＴ
１１，１２を寄生ダイオード１１Ａ，１２Ａが逆方向に
なるように直列に接続することで、充電電流と放電電流
の両方を完全に遮断することが可能になる。

【００１４】

【発明が解決しようとする課題】このように、従来の電
源装置は、２つのＦＥＴを用いるようにしているため、
構成が複雑となり、コスト高となる課題があった。

【００１５】さらに、寄生ダイオード１１Ａ，１２Ａを
用いて充電または放電を行うようにしているため、その
状態においては、損失が大きくなる課題があった。

【００１６】本発明はこのような状況に鑑みてなされた
ものであり、構成を簡略化し、低コストの装置を実現す
ることができるようにするものである。また、電力損失
を軽減することができるようにするものである。

【００１７】

【課題を解決するための手段】本発明の充電式電源装置
は、２次電池（例えば図１の２次電池３）の充電電流ま
たは放電電流をスイッチングするスイッチング手段（例
えば図１のスイッチ回路４）と、２次電池の充電または
放電状態を検出する検出手段（例えば図３の電圧検出回
路３１、電流検出回路３２）と、検出手段の検出結果に
対応して、スイッチング手段のスイッチングを制御する
制御手段（例えば図３のゲートドライブ回路３４、ＧＮ
Ｄドライブ回路３６）とを備える充電式電源装置におい
て、スイッチング手段は、充電電流または放電電流が入
出力される第１および第２の入出力端子と、オンまたは
オフのための制御電圧が印加されるゲートと、所定の基
準電圧が印加されるサブストレート端子とを備え、内部
に寄生ダイオードを有しないバイラテラルＦＥＴを含む
ことを特徴とする。

【００１８】サブストレート端子に印加する基準電圧を
切り替える切替手段（例えば図７のＦＥＴ４１，４２）
をさらに設けることができる。

【００１９】第１および第２の入出力端子の電圧を比較
する比較手段（例えば図７のコンパレータ４３）をさら
に設けた場合、切替手段により、比較手段の比較結果に
対応して、サブストレート端子に印加する基準電圧を切
り替えさせるようにすることができる。

【００２０】切替手段は、サブストレート端子を、第１
の入出力端子または第２の入出力端子のうち、いずれか
一方、例えば電圧の低い方に接続させるようにすること
ができる。このとき、サブストレート端子に印加する基
準電圧を、ゲートに印加する制御電圧に同期して切り替
えるようにすることができる。

【００２１】ＦＥＴは、低電圧側に挿入することができ
る。

【００２２】また、所定の大きさ以上の放電電流または
充電電流が流れたとき溶融し、放電電流または充電電流
を遮断するヒューズ（例えば図１３のヒューズ９２）
と、ヒューズを加熱する発熱体（例えば図１３の発熱体
９３）と、放電電流または充電電流の大きさに対応して
発熱体を駆動し、発熱させる駆動回路（例えば図１３の
ＩＣ９６）とをさらに設けることができる。

【００２３】

【作用】上記構成の充電式電源装置においては、内部に
寄生ダイオードを有しないバイラテラルＦＥＴにより、
充電電流または放電電流がスイッチングされる。このた
め、構成を簡略化し、低コストの装置を実現することが
できる。また、充電時または放電時における電力損失を
軽減することができる。

【００２４】

【実施例】図１は、本発明の充電式電源装置の実施例の
構成を示している。同図に示すように、本発明の充電式
電源装置の基本的な構成は、図１４に示した従来の場合
と同様である。但し、電源装置２の内部の構成が従来の
場合と異なっている。

【００２５】図２は、この電源装置２の基本的な構成例
を示している。この実施例においては、正極端子１３と
負極端子１４の間に、バイラテラルＭＯＳＦＥＴ２１
と、２次電池３の直列回路が接続されている。制御回路
５は、ＦＥＴ２１の入出力端子と正極端子１３との接続
側の点Ａと、ＦＥＴ２１の他方の入出力端子と２次電池
３の陽極との接続側の点Ｂに接続されているとともに、
ＦＥＴ２１のゲートに接続されている。また、制御回路
５は、負極端子１４と２次電池３の陰極との接続点にも
接続されている。ＦＥＴ２１のサブストレート端子（Ｆ
ＥＴＧＮＤ）は、負極端子１４と２次電池３の陰極と
の接続点Ｃに接続されている。

【００２６】このＦＥＴ２１としては、例えば、シリコ
ニクス社製のバイラテラルＭＯＳＦＥＴが用いられる。
このＦＥＴ２１は、寄生ダイオードの無いＦＥＴとなっ
ている。

【００２７】充電動作時、制御回路５は、ＦＥＴ２１の
ゲートの電圧ＥＧを、点Ａ（一方の入出力端子）の電圧
ＥＡ、および点Ｂ（他方の入出力端子）の電圧ＥＢより
高い電圧ＥＣにし、ＦＥＴ２１をオンさせる。これによ
り、負荷／充電器１より、正極端子１３、ＦＥＴ２１、
２次電池３、負極端子１４の経路で、充電電流が流れ
る。

【００２８】このとき、制御回路５は、点Ｂの電圧ＥＢ
を検出し、電圧ＥＢが、予め設定した所定の第１の基準
電圧より大きくなったとき、ＦＥＴ２１のゲートに印加
する電圧ＥＧを低レベル（電圧ＥＡ，ＥＢより低い電
圧）にし、ＦＥＴ２１をオフにする。これにより、充電
電流が流れなくなり（ＦＥＴ２１は寄生ダイオードを有
していない）、過充電が防止される。

【００２９】一方、放電動作時、制御回路５は、ＦＥＴ
２１のゲートに高レベルの電圧ＥＧを印加し、ＦＥＴ２
１をオンする。これにより、２次電池３、ＦＥＴ２１、
正極端子１３、負荷／充電器１、負極端子１４の経路
で、放電電流が流れる。

【００３０】このとき、制御回路５は、点Ｂの電圧ＥＢ
を検出し、電圧ＥＢが、予め設定した所定の第２の基準
電圧より小さくなったとき、ＦＥＴ２１のゲートに印加
する電圧ＥＧを低レベルにし、ＦＥＴ２１をオフにす
る。これにより、放電電流が遮断され（ＦＥＴ２１は寄
生ダイオードを有していない）、過放電が防止される。

【００３１】以上においては、充電時および放電時にお
いて、過充電または過放電を防止するために、点Ｂの電
圧ＥＢを検出するようにしたが、点Ａの電圧ＥＡを検出
するようにすることも可能である。あるいはまた、点Ａ
と点Ｂの電圧ＥＡと電圧ＥＢの差から、ＦＥＴ２１を流
れる充電電流または放電電流の値を演算し、その演算結
果に対応して、ＦＥＴ２１を制御するようにすることも
可能である。

【００３２】図３は、制御回路５のより詳細な構成例を
示している。この実施例においては、電圧検出回路３１
により、点Ａまたは点Ｂの電圧ＥＡまたはＥＢが検出さ
れるようになされている。また、電流検出回路３２によ
り、ＦＥＴ２１を流れる充電電流または放電電流が検出
されるようになされている。例えば、マイクロコンピュ
ータ等により構成される判定回路３３は、電圧検出回路
３１または電流検出回路３２の検出出力に対応して、ゲ
ートドライブ回路３４とＧＮＤドライブ回路３６を制御
するようになされている。

【００３３】昇圧回路３５は、例えばチャージポンプ回
路により構成され、点Ｂと点Ｃより供給される電力か
ら、点Ａと点Ｂの電圧ＥＡ，ＥＢより大きいレベルの電
圧ＥＣを生成し、ゲートドライブ回路３４に供給してい
る。そして、この実施例においては、ＦＥＴ２１のサブ
ストレート端子（ＦＥＴＧＮＤ）が点Ｃにではなく、
ＧＮＤドライブ回路３６に接続されている。

【００３４】判定回路３３は、電圧検出回路３１または
電流検出回路３２の検出出力を、所定の基準値と比較
し、ＦＥＴ２１をオフするとき、図４に示すように、ゲ
ートドライブ回路３４とＧＮＤドライブ回路３６を制御
し、その出力電圧ＥＧとＥＮを、それぞれ０Ｖにする。

【００３５】一方、ＦＥＴ２１をオンするとき、ゲート
ドライブ回路３４は、その出力電圧ＥＧを、ＦＥＴ２１
の一方の入出力端子の点Ａの電圧ＥＡ、または他方の入
出力端子の点Ｂの電圧ＥＢより高レベルの電圧ＥＣに設
定する。これにより、ＦＥＴ２１はオンする。

【００３６】尚、このとき、ＧＮＤドライブ回路３６が
出力する電圧ＥＮ、即ち、ＦＥＴ２１のＦＥＴＧＮＤ
に印加される電圧は、０Ｖのままとされている（図
４）。

【００３７】即ち、この場合においては、ＦＥＴ２１は
等価的に図５に示すように駆動されることになる。この
等価回路は、実質的に、図２における場合と同様とな
る。

【００３８】ところで、バイラテラルＭＯＳＦＥＴ２
１は、オフ時においては、その内部抵抗は充分大きくな
るが、オン時においては、その内部抵抗は、表１に示す
ように変化する。

【００３９】

【表１】

【００４０】即ち、この表に示すように、ＦＥＴ２１の
オン時の内部抵抗は、ＦＥＴ２１のＦＥＴＧＮＤを、
点Ａ，ＢまたはＣのいずれの点に接続したかによって、
その内部抵抗の値が変化する。ＦＥＴ２１ＧＮＤを点
Ｃに接続すると、点Ａまたは点Ｂに接続した場合に比べ
て、内部抵抗が大きくなることが、実験の結果判明し
た。そして、この傾向（ボディエフェクトと称する）
は、電圧ＥＡに比べ、電圧ＥＧの値が小さい程顕著とな
る。

【００４１】例えば、電圧ＥＧが２Ｖである場合、ＦＥ
ＴＧＮＤを点Ａに接続すると、電圧ＥＡが２Ｖである
とき、内部抵抗は１０８ｍΩであるのに対し、電圧ＥＡ
を１０Ｖにすると、内部抵抗は１０９ｍΩであり、殆ど
変化がない。これに対して、ＦＥＴＧＮＤを点Ｃに接
続した場合、電圧ＥＡが２Ｖであるとき、内部抵抗は１
７６ｍΩであるのに対し、電圧ＥＡを１０Ｖにすると、
内部抵抗は１１００ｍΩとなる。

【００４２】一方、電圧ＥＧを１０Ｖとすると、ＦＥＴ
ＧＮＤを点Ａに接続した場合、電圧ＥＡが２Ｖである
とき、並びに１０Ｖであるとき、ＦＥＴ２１の内部抵抗
は、いずれも５１ｍΩである。また、ＦＥＴＧＮＤを
点Ｃに接続した場合、電圧ＥＡが２Ｖであるとき、内部
抵抗は５４ｍΩであり、１０Ｖにしたとき、内部抵抗は
６１ｍΩとなり、殆ど変化がない。

【００４３】ＦＥＴＧＮＤを点Ｂに接続した場合は、
点Ａに接続した場合と、ほぼ同様となる。

【００４４】このような測定結果に従えば、上述した図
２および図５に示したように、ＦＥＴＧＮＤを常に接
地する（点Ｃに接続する）構成とすると、ＦＥＴ２１の
オン時の内部抵抗が、特にＥＧの値が小さいとき、大き
くなる。ＦＥＴ２１の内部抵抗が大きくなれば、それだ
け充電時または放電時における電力損失も大きくなる。
従って、内部抵抗はできるだけ小さいことが好ましい。

【００４５】そこで、例えば図３に示す構成において、
図６に示すように、ＦＥＴ２１を駆動することができ
る。即ち、この実施例の場合、点Ａと点Ｂの電圧ＥＡと
ＥＢが比較され、ＦＥＴ２１のＦＥＴＧＮＤは、ＥＡ
の方がＥＢより小さければ、点Ａに接続され、ＥＢの方
がＥＡより小さければ、点Ｂに接続される。即ち、より
低い方の電圧の点に接続される。このようにすると、表
１を参照して上述したように、ＦＥＴ２１のオン時の内
部抵抗を、ＦＥＴＧＮＤを点Ｃに接続した場合に比べ
て、小さくする（ボディエフェクトを抑制する）ことが
可能となる。

【００４６】勿論、この場合においても、ＦＥＴ２１を
オンする場合においては、ＦＥＴ２１のゲートに印加さ
れる電圧ＥＧは、ＥＡまたはＥＢより大きい電圧ＥＣと
され、オフする場合においては、逆に、ＥＡまたはＥＢ
より小さい電圧（例えば０Ｖ）とされる。

【００４７】図７は、このように、ＦＥＴ２１のＦＥＴ
ＧＮＤを、点Ａと点Ｂのうち、より低い電圧の点に接
続するためのＧＮＤドライブ回路３６の構成例を示して
いる。

【００４８】同図に示すように、この実施例において
は、点Ａが、コンパレータ４３の非反転入力端子に接続
され、点Ｂが、コンパレータ４３の反転入力端子に接続
されている。電圧ＥＣで駆動されるコンパレータ４３の
出力は、ＦＥＴ４１のゲートに印加されるとともに、や
はり電圧ＥＣで駆動されるインバータ４４を介して、Ｆ
ＥＴ４２のゲートに印加されるようになされている。Ｆ
ＥＴ４１は、点Ｂと、ＦＥＴ２１のＦＥＴＧＮＤとの
間に接続され、ＦＥＴ４２は、点Ａと、ＦＥＴ２１のＦ
ＥＴＧＮＤとの間に接続されている。

【００４９】尚、このＦＥＴ４１，４２も、ＦＥＴ２１
と同様のバイラテラルＭＯＳＦＥＴにより構成するこ
とができるが、寄生ダイオードを有する通常のＦＥＴで
構成することも可能である。

【００５０】この実施例においては、コンパレータ４３
が、点Ａと点Ｂの電圧ＥＡとＥＢを常に比較しており、
ＥＢの方がＥＡより小さいとき、コンパレータ４３は正
の電圧ＥＣを出力する。これにより、ＦＥＴ４１がオン
し、ＦＥＴ２１のＦＥＴＧＮＤは、より低い方の電圧
ＥＢの点Ｂに接続される。

【００５１】逆に、ＥＡの方がＥＢより小さい場合、コ
ンパレータ４３の出力は、−ＥＣとなる。このため、イ
ンバータ４４の出力が＋ＥＣとなり、ＦＥＴ４２がオン
する。その結果、ＦＥＴ２１のＦＥＴＧＮＤが、ＦＥ
Ｔ４２を介して点Ａに接続される。

【００５２】以上のようにして、ＦＥＴ２１のＦＥＴ
ＧＮＤは、点Ａと点Ｂのうち、より低い電圧を有する方
に接続される。

【００５３】そして、ＦＥＴ２１のゲート電圧ＥＧとし
て、ＥＡまたはＥＢより高いレベルの電圧ＥＣが印加さ
れると、ＦＥＴ２１はオンする。そして、上述したよう
に、このときの内部抵抗は、ＦＥＴＧＮＤが点Ａまた
は点Ｂに接続されているため、点Ｃに接続されている場
合に比べて、ＥＧの電圧が低い場合においても、小さく
なる。

【００５４】図８は、さらに他の駆動例を表している。
この実施例においては、ＦＥＴ２１のＦＥＴＧＮＤ
は、ＦＥＴ２１がオフの場合、０Ｖとされている。そし
て、ＦＥＴ２１をオンすべく、そのゲート電圧ＥＧをＥ
Ａ，ＥＢより高レベルの電圧にするとき、これに同期し
て、ＦＥＴＧＮＤが点Ａまたは点Ｂに接続される。

【００５５】このように駆動しても、図６における場合
と同様に、ＦＥＴＧＮＤを点Ｃに接続した場合に比べ
て、ＦＥＴ２１のオン時の内部抵抗を小さくすることが
できる。

【００５６】図９は、図８の方式に従った駆動を行うた
めのＧＮＤドライブ回路３６の構成例を示している。こ
の実施例においては、バッファアンプ５１の出力が、制
御信号が入力されない状態においては、０Ｖとなる。こ
れに対して、ＥＧと同期した制御信号が入力されると、
その出力はＥＢとなる。従って、ＦＥＴ２１のＦＥＴＧ
ＮＤは、オフ時においては０Ｖとされ、オン時において
はＥＢとされる。

【００５７】尚、ＦＥＴ２１のオン時におけるＦＥＴ
ＧＮＤの電圧をＥＡとする場合においては、バッファア
ンプ５１を、ＥＡと接地電圧との間に接続するようにす
ればよい。

【００５８】以上の実施例においては、ＦＥＴ２１を高
電圧側（正極側）に挿入するようにしたが、低電圧側
（負極側）（接地側）に接続することも可能である。電
圧ＥＧがＥＡ（ＥＢ）に対して、あまり高くない場合、
低電圧側にＦＥＴ２１を挿入した方が、等価的にＥＧが
高電圧となり、ＦＥＴ２１のオン抵抗を小さくすること
が可能となる。

【００５９】図１０の実施例においては、ＦＥＴ２１
が、点Ａ側の接地電圧ＧＮＤ２と、点Ｂ側の接地電圧Ｇ
ＮＤ１の間に挿入されている。そして、この実施例の場
合、制御回路５における昇圧回路３５が省略されてい
る。その他の構成は、図３における場合と同様である。

【００６０】この実施例においては、図１１に示すよう
に、ＦＥＴ２１のＦＥＴＧＮＤは、ＧＮＤ１またはＧ
ＮＤ２のうち、より低い方の電圧に接続されている。そ
して、ＦＥＴ２１をオンするとき、そのゲートに印加さ
れる電圧ＥＧがＥＡまたはＥＢとされる。

【００６１】図１２は、図１１に示すような方式に従っ
て、ＦＥＴ２１を駆動する場合におけるゲートドライブ
回路３４とＧＮＤドライブ回路３６の構成例を示してい
る。この実施例においては、ＦＥＴ２１のＦＥＴＧＮ
Ｄは、ＦＥＴ６２を介してＧＮＤ１に接続されていると
ともに、ＦＥＴ６３を介してＧＮＤ２に接続されてい
る。コンパレータ６１は、ＧＮＤ１とＧＮＤ２の電圧を
比較し、その比較結果をＦＥＴ６２のゲートに出力する
とともに、グランドシフト機能付きのインバータ６４を
介して、ＦＥＴ６３のゲートに供給するようになされて
いる。また、ゲートドライブ回路６５は、グランドシフ
ト機能付きのものとされ、ＦＥＴ２１のゲートに電圧Ｅ
Ｇを印加するようになされている。

【００６２】コンパレータ６１は、ＧＮＤ１とＧＮＤ２
の電圧を比較し、ＧＮＤ１の電圧の方が、ＧＮＤ２の電
圧より低いとき、高レベルの信号を出力する。このた
め、ＦＥＴ６２がオンし、ＦＥＴ２１のＦＥＴＧＮＤ
は、ＦＥＴ６２を介してＧＮＤ１に接続される。このと
き、インバータ６４を介して、低レベルの信号がゲート
に印加されるため、ＦＥＴ６３はオフしている。

【００６３】一方、ＧＮＤ２の電圧の方が、ＧＮＤ１の
電圧より低いとき、コンパレータ６１は低レベルの信号
を出力する。このため、インバータ６４を介してゲート
に高レベルの信号が入力され、ＦＥＴ６３がオンする。
その結果、ＦＥＴ２１のＦＥＴＧＮＤが、ＦＥＴ６３
を介してＧＮＤ２に接続される。このとき、ＦＥＴ６２
は、そのゲートに低レベルの信号が印加されるため、オ
フしている。

【００６４】このようにして、ＦＥＴ２１のＦＥＴＧ
ＮＤは、ＧＮＤ１とＧＮＤ２のうち、より低い電圧の方
に接続されている。

【００６５】そして、ゲートドライブ回路６５よりＥＡ
またはＥＢに等しい電圧がゲートに印加されると、この
ＥＡまたはＥＢは、ＧＮＤ１またはＧＮＤ２より充分大
きいため、ＦＥＴ２１がオンする。また、ゲートドライ
ブ回路６５は、ＦＥＴ２１をオフするとき、ＦＥＴ２１
のゲートに印加する電圧ＥＧを、ＧＮＤ１またはＧＮＤ
２のうち、より低い方の電圧に設定する。

【００６６】このように、この実施例においては、ＦＥ
Ｔ２１のゲートを制御する制御電圧として、高レベルの
電圧を用いないため、昇圧回路が不要となる。

【００６７】尚、ＦＥＴ２１を低電圧側に挿入した状態
において、昇圧回路３５を設け、オフ時に、ＦＥＴＧ
ＮＤを昇圧回路３５でＧＮＤ１またはＧＮＤ２より低く
設定しておき、オン時に、ＧＮＤ１またはＧＮＤ２のレ
ベルに設定するようにすることも可能である。このよう
にしても、ボディエフェクトをなくすことが可能である
が、昇圧回路３５が必要となるばかりでなく、その使い
方も非効率的なものとなり、あまり好ましいものではな
い。

【００６８】図１３は、本発明の他の実施例を表してい
る。この実施例においては、制御回路５が、制御回路５
Ａと制御回路５Ｂにより構成されている。制御回路５Ａ
は、上述した図８と図９に示す回路を実現するための構
成となされている。ＩＣ７５は、図３に示す制御回路５
と、図９に示すバッファアンプ５１とを含む各種の回路
を内蔵するＩＣであり、抵抗７１を介して点Ａに、ま
た、抵抗７３を介して点Ｂに接続されている。また、抵
抗７２を介してＦＥＴ２１のゲートに接続されていると
ともに、抵抗７４を介してＦＥＴ２１のＦＥＴＧＮＤ
に接続されている。

【００６９】また、ＩＣ７５は、昇圧回路３５の一部を
構成するコンデンサ７６，７７と、ＩＣ７５に内蔵され
ているタイマ回路の時定数を設定するためのコンデンサ
７８とを有している。

【００７０】静電対策回路７９は、端子Ａと端子Ｃの間
に、静電気により高電圧が発生したような場合、これを
解消するように動作するようになされている。

【００７１】一方、制御回路５Ｂは、ＦＥＴ２１と２次
電池３の間に接続されたヒューズボックス９１を有して
いる。このヒューズボックス９１は、ヒューズ９２（９
２Ａ，９２Ｂ）と、発熱体９３とを内蔵している。ＩＣ
９６は、ヒューズ９２Ｂを介して２次電池３の電圧を検
出するようになされている。そして、その検出結果に対
応して、ＦＥＴ９５とＮＰＮトランジスタ９４を駆動
し、発熱体９３を制御、駆動するようになされている。

【００７２】ＩＣ７５は、充電時あるいは放電時、ＦＥ
Ｔ２１のゲートに、抵抗７２を介して、上述した高レベ
ルの電圧ＥＧを印加し、ＦＥＴ２１をオンさせる。ま
た、このとき、ＦＥＴＧＮＤに抵抗７４を介して電圧
ＥＡまたはＥＢを印加させる。これにより、ＦＥＴ２１
をオンさせる。これにより、正常な充電電流あるいは放
電電流がヒューズ９２を介して流れることになる。

【００７３】一方、ＩＣ７５は、充電動作時、点Ａまた
は点Ｂの電圧が、予め設定した所定の第１の基準電圧よ
り大きくなったとき、あるいは、放電動作時、点Ａまた
は点Ｂの電圧が、予め設定した所定の第２の基準電圧よ
り小さくなったとき、ＦＥＴ２１のゲートに印加する電
圧ＥＧと、ＦＥＴＧＮＤに印加する電圧ＥＮを、０Ｖ
にする。これにより、ＦＥＴ２１がオフする。その結
果、過充電または過放電が防止される。

【００７４】ＩＣ７５が内蔵するタイマ回路は、ＦＥＴ
２１をオフしたとき、計時動作を開始し、予め設定した
所定の時間が経過したとき、再びＦＥＴ２１をオンす
る。そして、過放電または過充電が解消されていれば、
そのままＦＥＴ２１をオンさせる。これに対して、過放
電または過充電が、まだ解消されていない場合において
は、再び上述した場合と同様の保護動作が実行される。

【００７５】一方、２次電池３に対して、異常な電流が
流れると、ヒューズ９２が溶融し、遮断される。その結
果、２次電池３が異常に大きな電流により破壊されるの
が防止される。

【００７６】しかしながら、このように、ヒューズ９２
が溶融するのには時間がかかり、溶融するまでの間に、
２次電池３が破壊されてしまうことがある。

【００７７】そこで、この実施例においては、例えば、
制御回路５ＡのＩＣ７５が壊れるなどして正常に動作し
なくなったような場合において、２次電池３の電圧が予
め設定した所定の基準値より大きいか、または小さくな
った場合、ＦＥＴ９５をオンさせる。その結果、ＮＰＮ
トランジスタ９４もオンし、２次電池３、ヒューズ９２
Ｂ、発熱体９３、ＮＰＮトランジスタ９４の経路で、電
流が流れる。これにより、発熱体９３が発熱し、ヒュー
ズ９２を加熱し、それを迅速に遮断させる。従って、ヒ
ューズ９２が大電流によって、自ら溶融する前に、２次
電池３が破壊されてしまうようなことが防止される。

【００７８】尚、２次電池３としては、１つのセルのも
のを用いることもできるし、複数のセルを組み合わせた
ものを用いることも可能である。

【００７９】

【発明の効果】以上の如く本発明の充電式電源装置によ
れば、内部に寄生ダイオードを有しないバイラテラルＦ
ＥＴによりスイッチング手段を構成するようにしたの
で、過充電と過放電を防止するためのスイッチング素子
を１個で済ますことができ、構成を簡略化し、低コスト
化することが可能になるばかりでなく、充電時または放
電時における電力損失を軽減することができる。

【図面の簡単な説明】

【図１】本発明の充電式電源装置の構成を示すブロック
図である。

【図２】図１の電源装置２の構成例を示すブロック図で
ある。

【図３】図２の制御回路５の構成例を示すブロック図で
ある。

【図４】図３の制御回路５の動作を説明するタイミング
チャートである。

【図５】図４のタイミングチャートで示される動作を実
行する場合における図３の制御回路５の等価回路を示す
図である。

【図６】図３の制御回路５の他の動作例を示すタイミン
グチャートである。

【図７】図６のタイミングチャートで示す方式を実行す
る場合における図３のＧＮＤドライブ回路３６の構成例
を示すブロック図である。

【図８】図３の実施例の他の動作例を示すタイミングチ
ャートである。

【図９】図８のタイミングチャートで示す動作を実行す
る場合における図３のＧＮＤドライブ回路３６の構成例
を示すブロック図である。

【図１０】ＦＥＴ２１を低電圧側に接続した場合におけ
る構成例を示すブロック図である。

【図１１】図１０の実施例の動作を説明するタイミング
チャートである。

【図１２】図１１のタイミングチャートて示す動作を実
行する場合における図１０のＧＮＤドライブ回路３６の
構成例を示すブロック図である。

【図１３】本発明の充電式電源装置の他の実施例の構成
を示すブロック図である。

【図１４】従来の充電式電源装置の構成例を示すブロッ
ク図である。

【図１５】図１４の電源装置２の構成例を示すブロック
図である。

【符号の説明】

１負荷／充電器２電源装置３２次電池４スイッチ回路５制御回路１１ＭＯＳＦＥＴ１１Ａ寄生ダイオード１２ＭＯＳＦＥＴ１２Ａ寄生ダイオード１３正極端子１４負極端子２１バイラテラルＭＯＳＦＥＴ３１電圧検出回路３２電流検出回路３３判定回路３４ゲートドライブ回路３５昇圧回路３６ＧＮＤドライブ回路

Claims

【特許請求の範囲】

【請求項１】２次電池の充電電流または放電電流をス
イッチングするスイッチング手段と、前記２次電池の充電または放電状態を検出する検出手段
と、前記検出手段の検出結果に対応して、前記スイッチング
手段のスイッチングを制御する制御手段とを備える充電
式電源装置において、前記スイッチング手段は、前記充電電流または放電電流
が入出力される第１および第２の入出力端子と、オンま
たはオフのための制御電圧が印加されるゲートと、所定
の基準電圧が印加されるサブストレート端子とを備え、
内部に寄生ダイオードを有しないバイラテラルＦＥＴを
含むことを特徴とする充電式電源装置。
【請求項２】前記サブストレート端子に印加する基準
電圧を切り替える切替手段をさらに備えることを特徴と
する請求項１に記載の充電式電源装置。
【請求項３】前記第１および第２の入出力端子の電圧
を比較する比較手段をさらに備え、前記切替手段は、前記比較手段の比較結果に対応して、
前記サブストレート端子に印加する基準電圧を切り替え
ることを特徴とする請求項２に記載の充電式電源装置。
【請求項４】前記切替手段は、前記サブストレート端
子を、前記第１の入出力端子または第２の入出力端子の
いずれか一方に選択的に接続することを特徴とする請求
項２または３に記載の充電式電源装置。
【請求項５】前記切替手段は、前記第１の入出力端子
または第２の入出力端子のうち、電圧の低い方に、前記
サブストレート端子を接続することを特徴とする請求項
４に記載の充電式電源装置。
【請求項６】前記切替手段は、前記サブストレート端
子に印加する基準電圧を、前記ゲートに印加する制御電
圧に同期して切り替えることを特徴とする請求項２乃至
５のいずれかに記載の充電式電源装置。
【請求項７】前記ＦＥＴは低電圧側に挿入されている
ことを特徴とする請求項１乃至６のいずれかに記載の充
電式電源装置。
【請求項８】所定の大きさ以上の前記放電電流または
充電電流が流れたとき溶融し、前記放電電流または充電
電流を遮断するヒューズと、前記ヒューズを加熱する発熱体と、前記放電電流または充電電流の大きさに対応して前記発
熱体を駆動し、発熱させる駆動回路とをさらに備えるこ
とを特徴とする請求項１乃至７のいずれかに記載の充電
式電源装置。