JPH07211095A - サンプル・ホールド回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、アナログ信号の所定の時刻での信
号レベルを捕らえて保持するサンプル・ホールド回路に
関し、入力バッファ回路部によるオフセット電圧を相殺
し、温度変動に対し安定な出力信号を取り出すことを目
的とする。 【構成】 逐次変化するアナログ信号の所定の時刻にお
ける信号レベルをオン／オフ切替動作により捕らえるス
イッチ回路部１と、信号レベルを保持するホールド用容
量素子２と、ホールド用容量素子２により保持された信
号レベルを所定のサンプル・ホールド信号として取り出
すホールド電圧増幅回路部３と、スイッチ回路部１の入
力側に付加される入力バッファ回路部４と、ホールド電
圧増幅回路部３の出力側と入力側との間に配置され、入
力バッファ回路部４と同等のオフセット電圧を有する帰
還回路部５とを備える。さらに、帰還回路部５と同等の
温度特性を有する電圧源回路部をホールド用容量素子２
に対し直列に接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、逐次変化するアナログ
信号の所定の時刻におけるアナログ信号レベルをサンプ
ル動作により抜き出して取り出すためのサンプル・ホー
ルド回路に関する。特に、本発明は、温度に対し比較的
安定で製造の容易な半導体集積回路を用いて実現される
サンプル・ホールド回路に関するものである。

【０００２】サンプル・ホールド回路は、逐次変化する
信号のうちで必要な信号が乗っている時間内の信号レベ
ルをサンプル動作モード時に捕らえ、次のホールドモー
ド時にこの信号レベルを保持する機能を有しており、現
在種々の分野に適用が考えられている。例えば、磁気デ
ィスク装置等において、データ読み出し動作時に読み取
り信号を出力したり、データ書き込み動作時に書き込み
信号を入力したりする際に、これらの動作を安定に行う
ために、サンプル・ホールド回路を利用してサーボ信号
を頻繁に取り込むことが不可欠である。

【０００３】また、一般的に、常にある一定値に保持さ
れた基準電圧レベルを適切な値に設定しなおす必要があ
る場合等にも、サンプル・ホールド回路がよく用いられ
る。上記のように、磁気ディスク装置等のデータ読み出
し動作およびデータ書き込み動作や、基準電圧レベルの
再設定動作に対しサンプル・ホールド回路を適用する場
合、このサンプル・ホールド回路に対し、ホールド電圧
の電圧レベルの精度が高いこと、および、サンプル・ホ
ールド回路の温度による変動が極力少ないことが要求さ
れる。

【０００４】本発明は、ホールド電圧の電圧レベルの精
度が高く、かつ、温度変動に対して安定な特性を有する
サンプル・ホールド回路を集積回路上で比較的容易に実
現するための一方策について言及するものである。

【０００５】

【従来の技術】図６は従来のサンプル・ホールド回路を
示すブロック図である。ここでは、サンプル・ホールド
回路の主要部を代表的に図示し、増幅回路の電源端子等
の細かい部分は省略することとする。図６においては、
ドライブ回路等の他の回路１００から送出されるアナロ
グ信号Viのうちで必要な信号が乗っている時間内の所定
の時刻における信号レベルをオン／オフ切替動作により
捕らえるためのスイッチ回路部１０１が設けられてい
る。このスイッチ回路部１０１は、通常、アナログスイ
ッチにより構成されており、外部の制御信号Vsにより、
スイッチのオン／オフ切替動作が行われる。この場合、
アナログスイッチがオン状態になった時刻に、サンプル
・ホールド回路がサンプル動作モードになってアナログ
信号Viが捕らえられる。さらに、上記スイッチ回路部１
０１には、ホールド用コンデンサ等からなるホールド用
容量素子１０２が接続されている。このホールド用容量
素子１０２は、アナログスイッチがオフ状態になった時
刻、すなわち、サンプル・ホールド回路がホールドモー
ドになったときに、アナログスイッチにより捕らえられ
たアナログ信号Viの信号レベルを一定の時間だけ保持す
るものである。

【０００６】このようにして保持されたホールド電圧
は、ホールドアンプ等からなるホールド電圧増幅回路部
１０３に入力される。このホールド電圧増幅回路部１０
３は、上記ホールド電圧を適度に増幅してサンプル・ホ
ールド信号Voを出力すると共に、出力側に接続される論
理回路等に対するバッファとして機能する。上記サンプ
ル・ホールド回路では、アナログスイッチのスイッチの
オン／オフ切替動作を一定の周期で繰り返し行うことに
より、各種のＡＣのアナログ信号Viが、ＤＣレベルのサ
ンプル・ホールド信号Voに変換される。また、グランド
を含む安定な基準電圧Vrを生成する基準電圧源をホール
ド用コンデンサに対し直列に接続することは、安定なホ
ールド信号を出力するため必要である。

【０００７】このようなサンプル・ホールド回路におけ
るスイッチ回路部１０１の入力側の端子に対しドライブ
回路等を直接接続した場合、特にアナログスイッチがオ
ン状態のときには、スイッチ回路部１０１の入力インピ
ーダンスが低くなってドライブ回路等にかかる負荷が大
きくなる。さらに、アナログスイッチのオン／オフ切替
動作を一定の周期で行う場合、このアナログスイッチが
オン状態からオフ状態へ移行するタイミング、および、
オフ状態からオン状態へ移行するタイミングにおいて大
きなノイズが発生する。これらのノイズは、スイッチ回
路部１０１の入力側からドライブ回路等の他の回路１０
０に入り込んで悪影響を及ぼすおそれがある。

【０００８】このような不都合を回避して回路系全体を
安定に動作させるために、通常、サンプル・ホールド回
路のスイッチ回路部１０１と他の回路１００との間に、
入力バッファアンプ等からなる入力バッファ回路部１０
４が付加される。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
ように、サンプル・ホールド回路に入力バッファアンプ
等を付加した場合、この入力バッファアンプ等が元々有
しているオフセット電圧による誤差が、ホールドアンプ
等により増幅された後に、サンプル・ホールド信号Voに
対し余計な出力電圧として重畳される。このように入力
バッファアンプ等に起因する出力電圧によって、サンプ
ル・ホールド回路内のホールド電圧の電圧レベルの精度
が低下するという問題が生じてくる。

【００１０】本発明は上記問題点に鑑みてなされたもの
であり、ホールド電圧の電圧レベルの精度が高く、か
つ、温度変動に対して安定であって、しかも、入力バッ
ファアンプ等の入力バッファ回路部を付加してもオフセ
ット電圧分の誤差が増加することのないサンプル・ホー
ルド回路を簡単な回路構成により提供することを目的と
するものである。

【００１１】

【課題を解決するための手段】図１は、本発明の原理構
成を示すブロック図である。ただし、ここでは、サンプ
ル・ホールド回路の主要部のみを図示することとする。
図１に示すように、本発明のサンプル・ホールド回路
は、任意のアナログ信号Viの所定の時刻における信号レ
ベルをオン／オフ切替動作により捕らえるためのスイッ
チ回路部１と、このスイッチ回路部１により捕らえられ
た信号レベルを保持するためのホールド用容量素子２
と、このホールド用容量素子２により保持された信号レ
ベルを所定のサンプル・ホールド信号Voとして取り出す
ためのホールド電圧増幅回路部３と、上記スイッチ回路
部１と他の回路とを分離する目的でこのスイッチ回路部
１の入力側に付加される入力バッファ回路部４とを備え
ている。

【００１２】さらに、ホールド電圧増幅回路部３の出力
側と入力側との間に、上記入力バッファ回路部４と同等
の特性を有する帰還回路部５を設けている。この帰還回
路部５は、ホールド電圧増幅回路部３の出力側から入力
側へホールド電圧増幅回路部３の出力信号（サンプル・
ホールド信号Vo）を負帰還するものである。さらに、好
ましくは、上記帰還回路部５と同等の特性を有する電圧
源回路部をホールド用容量素子２に対し直列に配置する
と共に、この電圧源回路部の出力側をホールド用容量素
子２に接続するような構成がなされる。

【００１３】さらに、好ましくは、上記入力バッファ回
路部４、帰還回路部５および電圧源回路部の各々は、極
性の異なる２種類のバイポーラトランジスタを含むエミ
ッタ・ホロア形回路により構成される。さらに、好まし
くは、上記入力バッファ回路部４、帰還回路部５および
電圧源回路部の各々は、極性の異なる２種類のＭＯＳト
ランジスタを含むソース・ホロア形回路により構成され
る。

【００１４】

【作用】本発明のサンプル・ホールド回路においては、
入力バッファ回路部４と同等の回路構成、または、同等
の伝達特性およびオフセット電圧を有する帰還回路部５
を、ホールド電圧増幅回路部３の出力端子と反転入力端
子との間に接続している。すなわち、ホールド電圧増幅
回路部３からの出力信号が、帰還回路部５を介してホー
ルド電圧増幅回路部３の入力側に負帰還されるような回
路構成になっている。

【００１５】この場合、帰還回路部５により、入力バッ
ファ回路部４と同じレベルのオフセット電圧がホールド
電圧増幅回路部３の反転入力端子に入力されるので、ホ
ールド電圧増幅回路部３の非反転入力端子に入り込む入
力バッファ回路部４のオフセット電圧が相殺され、最終
的に、オフセット電圧による誤差が生じないような高精
度のサンプル・ホールド信号Voを取り出すことが可能と
なる。

【００１６】さらに、本発明の実施態様では、帰還回路
部５と同等の回路構成、または、同等の温度特性のオフ
セット電圧を有する電圧源回路部を、例えば、基準電圧
Vr生成用の基準電圧源６とホールド用容量素子２との間
に挿入する形でホールド用容量素子２と直列に接続して
いる。この場合、ホールド電圧増幅回路部３の反転入力
端子に帰還回路部５が接続されると共に、このホールド
電圧増幅回路部３の非反転入力端子に同じ温度特性の電
圧源回路部が接続されることになる。したがって、特
に、スイッチ回路部１がオフ状態になってホールド用容
量素子２がアナログ信号Viの信号レベルを保持するホー
ルドモードになったときに、帰還回路部５の温度変動に
より生ずるオフセット電圧の誤差分が、電圧源回路部に
より相殺される。

【００１７】かくして、本発明では、入力バッファ回路
部と同等の特性を有する簡単な回路を付加するのみで、
温度変動も考慮したオフセット電圧分の誤差を零にする
ことができるので、ホールド電圧の電圧レベルの精度が
高く、かつ、温度変動に対して安定なサンプル・ホール
ド回路を簡単な回路構成により提供することが可能とな
る。

【００１８】

【実施例】以下、図２〜図６の添付図面を用いて本発明
の実施例を詳細に説明する。図２は、本発明の第１の実
施例を示すブロック図である。なお、これ以降、前述し
た構成要素と同一のものについては、同様の参照番号を
付して表すこととする。

【００１９】図２において、前述のスイッチ回路部１
（図１）は、スイッチングトランジスタ等の半導体のス
イッチ素子を含むアナログスイッチ１１により構成され
る。このアナログスイッチ１１は、外部の制御信号Vsに
より、スイッチのオン／オフ切替動作が行われる。さら
に、ホールド用容量素子２（図１）は、ホールドコンデ
ンサ１２からなる。このホールドコンデンサ１２は、好
ましくは、アナログスイッチ１１の出力端子と基準電圧
源６との間に接続される。なお、この基準電圧源６は、
グランド端子（アース端子）を含む安定なレベルを保持
する基準電圧源であり、安定なホールド電圧を保つため
に必要なものである。さらに、入力バッファ回路部４
（図１）は、サンプル・ホールド回路と他の回路１０と
が分離できる程度に充分高い入力インピーダンスを有す
るような半導体集積回路の入力バッファアンプ１４によ
り構成される。

【００２０】さらに、図２において、ホールド電圧増幅
回路部３（図１）は、非反転形オペアンプからなる半導
体集積回路のホールドアンプ１３により構成される。こ
のホールドアンプ１３の非反転入力端子（＋）に対し、
アナログスイッチ１１の出力端子とホールドコンデンサ
１２の一方の端子が接続される。さらに、帰還回路部５
（図１）は、入力バッファアンプ１４と同等の回路構
成、または、同等の伝達特性およびオフセット電圧を有
する半導体集積回路のオフセット補償用アンプ１５によ
り構成される。このオフセット補償用アンプ１５は、好
ましくは、ホールドアンプ１３の出力端子と反転入力端
子（−）との間に接続される。この場合、オフセット補
償用アンプ１５の利得がほぼ１なので、ホールドアンプ
１３の利得もほぼ１となる。上記のような回路構成にす
れば、入力バッファアンプ１４自体のオフセット電圧が
ホールドアンプ１３の非反転入力端子に入力されると共
に、上記入力バッファアンプ１４と同じレベルのオフセ
ット電圧がホールドアンプ１３の反転入力端子に差動分
として負帰還されるので、入力バッファ回路部４のオフ
セット電圧が相殺され、最終的に、オフセット電圧補償
がなされた高精度のサンプル・ホールド信号Voを取り出
すことができる。

【００２１】ついで、図２のオフセット補償用アンプ１
５の作用により入力バッファアンプ１４のオフセット電
圧が相殺される様子を具体的な計算式により説明する。
ここで、入力バッファアンプ１４が元々有している入出
力間オフセット電圧をＶio1 、ホールドアンプ１３の入
力電圧をＶin、同ホールドアンプ１３の入力オフセット
電圧をＶioA とすると、従来のサンプル・ホールド回路
（例えば、図６）におけるサンプル動作モードでのサン
プル・ホールド信号Voに相当する出力電圧Ｖo は、ホー
ルドアンプ１３の利得を１とすれば、下記の式（１）の
ように表される。

【００２２】 Ｖo ＝Ｖin＋Ｖio1 ＋ＶioA （１） また一方で、図２の本発明の第１の実施例においては、
オフセット補償用アンプ１５の入力間オフセット電圧を
Ｖio2 とすると、ホールドアンプ１３の非反転入力端子
の入力電圧は、前述の式（１）と同じくＶin＋Ｖio1 ＋
ＶioA であるから、ホールドアンプ１３の出力電圧Ｖo
は、下記の式（２）のように表される。

【００２３】 Ｖo ＝Ｖin＋Ｖio1 ＋ＶioA −Ｖio2 （２） もし、Ｖio1 ＝Ｖio2 になるように、すなわち、入力バ
ッファアンプ１４およびオフセット補償用アンプ１５が
互いに同等の回路構成、または、同等のオフセット電圧
を有するように予め設定すれば、結局、ホールドアンプ
１３の出力電圧Ｖo はＶin＋ＶioA となり、入力バッフ
ァアンプ１４のオフセット電圧による誤差を零にするこ
とができる。したがって、図２の実施例では、入力バッ
ファアンプ１４のオフセット電圧が比較的大きい場合で
も、このオフセット電圧の影響をなくすことが可能とな
る。

【００２４】図２の実施例のサンプル・ホールド回路
は、従来のサンプル・ホールド回路（図６）に比較して
オフセット補償用アンプ１５が付加されているが、この
オフセット補償用アンプ１５は、サンプル・ホールド回
路内の入力バッファアンプ１４やホールドアンプ１３と
一緒に半導体集積回路により作製することができる。し
たがって、図２の実施例においては、回路の製造工程お
よび製造コストは実質的に増加しない。さらに、入力バ
ッファアンプ１４およびオフセット補償用アンプ１５の
回路構成は、全く同等にすればよいので、異なる種類の
回路素子を作製する場合よりも、製造工程がはるかに簡
単になる。

【００２５】図３は、本発明の第２の実施例を示すブロ
ック図である。図３においては、前述の第１の実施例の
サンプル・ホールド回路（図２）に対し、電圧源回路部
である温度補償用アンプ１６を付加している。この温度
補償用アンプ１６は、オフセット補償用アンプ１５等と
同じように半導体集積回路により実現される。さらに、
温度補償用アンプ１６は、ホールドアンプ１３のホール
ドコンデンサ１２の他方の端子と基準電圧源６との間に
挿入される形でホールドアンプ１３の非反転入力端子の
側に接続される。

【００２６】さらに詳しく説明すると、図３の第２の実
施例では、ホールドアンプ１３の反転入力端子に対しオ
フセット補償用アンプ１５が接続されると共に、上記ホ
ールドアンプ１３の非反転入力端子に対し、オフセット
補償用アンプ１５と同じ温度特性のオフセット電圧を有
する温度補償用アンプ１６が接続されることになる。前
述の第１の実施例（図３）において、アナログスイッチ
１１がオン状態でサンプル・ホールド回路がサンプル動
作モードになっているときは、サンプル・ホールド回路
内に温度変動が生じても、この温度変動による入力バッ
ファアンプ１４のオフセット電圧のドリフト分をオフセ
ット補償用アンプ１５により相殺することができる。し
かしながら、アナログスイッチ１１がオフ状態になって
ホールドコンデンサ１２がアナログ信号Viの信号レベル
を保持するホールドモードになったときは、入力バッフ
ァアンプ１４がホールドアンプ１３から切り離され、オ
フセット補償用アンプ１５のみがホールドアンプ１３に
接続されることになる。このため、オフセット補償用ア
ンプ１５の温度変動によるオフセット電圧のドリフト分
が、ホールドアンプ１３の出力端子に直接現れてしま
う。

【００２７】図３の第２の実施例は、この温度変動によ
るオフセット電圧のドリフト分が生ずるのを防止するた
めに、ホールドアンプ１３の入力バッファアンプ１４側
の非反転入力端子に対し、オフセット補償用アンプ１５
と同じ温度特性のオフセット電圧を有する温度補償用ア
ンプ１６を接続するものである。このような回路構成に
すれば、オフセット補償用アンプ１５の温度変動による
オフセット電圧のドリフト分が、温度補償用アンプ１６
により相殺されるので、温度変動も考慮したオフセット
電圧分の誤差を零にすることができ、最終的に、温度補
償がなされた高精度のサンプル・ホールド信号Voを取り
出すことができる。

【００２８】さらに、図３の温度補償用アンプ１６の作
用によって、オフセット補償用アンプ１５の温度変動に
よるオフセット電圧のドリフト分が相殺される様子を具
体的な計算式により説明する。ここで、入力バッファア
ンプ１４、オフセット補償用アンプ１５、温度補償用ア
ンプ１６およびホールドアンプ１３の温度変動によるオ
フセット電圧のドリフト量を、それぞれ、ΔＶio1 、Δ
Ｖio2 、ΔＶio3 およびΔＶioA とすると、サンプル動
作モード時の温度変動による出力電圧の変動量は、下記
の式（３）のように表される。

【００２９】 ΔＶo ＝ΔＶio1 ＋ΔＶioA −ΔＶio2 （３） もし、ΔＶio1 ＝ΔＶio2 になるように予め設定すれ
ば、出力電圧の変動量はΔＶo ＝ΔＶioA となり、入力
バッファアンプ１４の影響をなくすることができる。し
かしながら、ホールドモード時の温度変動による出力電
圧の変動量は、温度補償用アンプ１６が付加されていな
いとした場合にはΔＶioA −ΔＶio2 となり、オフセッ
ト補償用アンプ１５の影響が現れてしまう。

【００３０】ここで、図３に示すように、温度補償用ア
ンプ１６をホールドアンプ１３に接続した場合、ホール
ドモード時の温度変動による出力電圧の変動量は、下記
の式（４）のように表される。 ΔＶo ＝ΔＶioA −ΔＶio2 ＋ΔＶio3 （４） もし、ΔＶio2 ＝ΔＶio3 になるように、すなわち、オ
フセット補償用アンプ１５および温度補償用アンプ１６
が互いに同等の回路構成、または、同等の温度特性のオ
フセット電圧を有するように予め設定すれば、結局、ホ
ールドアンプ１３の出力電圧の変動量ΔＶo はΔＶioA
のみとなる。したがって、図３の実施例では、オフセッ
ト補償用アンプ１５の温度変動によるオフセット電圧の
ドリフト分が相殺され、温度変動に起因する出力電圧の
変動幅を最小限に抑えることが可能となる。

【００３１】図３の実施例のサンプル・ホールド回路
は、従来のサンプル・ホールド回路（図６）に比較して
オフセット補償用アンプ１５および温度補償用アンプ１
６が付加されているが、これらの２種類のアンプは、サ
ンプル・ホールド回路内の入力バッファアンプ１４やホ
ールドアンプ１３と一緒に半導体集積回路により作製す
ることができる。したがって、図３の実施例において
も、回路の製造工程および製造コストは実質的に増加し
ない。さらに、この場合には、入力バッファアンプ１
４、オフセット補償用アンプ１５および温度補償用アン
プ１６の回路構成は、すべて同等にすればよいので、入
力バッファアンプ１４と特性の異なる２種類のアンプを
付加する場合よりも、製造工程がはるかに簡単になる。

【００３２】なお、オフセット補償用アンプ１５の温度
変動によるオフセット電圧のドリフト量が無視できる場
合には、サンプル・ホールド回路の温度変動が大きいと
きでも、温度補償用アンプ１６を省略した図２のサンプ
ル・ホールド回路を使用することが可能である。図４
は、本発明の第２の実施例をバイポーラトランジスタに
より構成した場合の具体例を示す回路図である。

【００３３】図４においては、入力バッファアンプ１
４、オフセット補償用アンプ１５および温度補償用アン
プ１６（いずれも図３）の各々は、極性の異なる２種類
のバイポーラトランジスタ（ＰＮＰトランジスタおよび
ＮＰＮトランジスタ）を含み、かつ、充分高い入力イン
ピーダンスを有するエミッタ・ホロア形回路により構成
される。

【００３４】さらに詳しく説明すると、エミッタ・ホロ
ア形回路からなる入力バッファアンプ１４では、第１の
極性のバイポーラトランジスタ、例えばＰＮＰトランジ
スタ４２のベースを入力側の端子とし、このＰＮＰトラ
ンジスタ４２のエミッタを、第１の極性のバイポーラト
ランジスタと反対の極性を有するような第２の極性のバ
イポーラトランジスタ、例えばＮＰＮトランジスタ４４
のベースおよび第１の定電流源４１に接続している。さ
らに、このＮＰＮトランジスタ４４のエミッタを出力側
（アナログスイッチ１１の入力側）の端子および第２の
定電流源４３に接続し、かつ、ＰＮＰトランジスタ４２
のコレクタをアース端子に接続すると共に、ＮＰＮトラ
ンジスタ４４のコレクタをコレクタ電圧Ｖc 供給用の電
源端子に接続している。

【００３５】同様に、エミッタ・ホロア形回路からなる
オフセット補償用アンプ１５は、ＰＮＰトランジスタ５
２のベースを入力側（ホールドアンプ１３の出力側）の
端子とし、このＰＮＰトランジスタ５２のエミッタを、
ＮＰＮトランジスタ５４のベースおよび第１の定電流源
５１に接続している。さらに、このＮＰＮトランジスタ
５４のエミッタを出力側（ホールドアンプ１３の反転入
力側）の端子および第２の定電流源５３に接続し、か
つ、ＰＮＰトランジスタ５２のコレクタをアース端子に
接続すると共に、ＮＰＮトランジスタ５４のコレクタを
コレクタ電圧Ｖc供給用の電源端子に接続している。

【００３６】同様に、エミッタ・ホロア形回路からなる
温度補償用アンプ１６は、ＰＮＰトランジスタ６２のベ
ースを入力側（基準電圧源６側）の端子とし、このＰＮ
Ｐトランジスタ６２のエミッタを、ＮＰＮトランジスタ
６４のベースおよび第１の定電流源６１に接続してい
る。さらに、このＮＰＮトランジスタ６４のエミッタを
出力側（ホールドアンプ１３の非反転入力側）の端子お
よび第２の定電流源６３に接続し、かつ、ＰＮＰトラン
ジスタ６２のコレクタをアース端子に接続すると共に、
ＮＰＮトランジスタ６４のコレクタをコレクタ電圧Ｖ_C
供給用の電源端子に接続している。

【００３７】図４から明らかなように、これらのオフセ
ット補償用アンプ１５、入力バッファアンプ１４および
温度補償用アンプ１６は、それぞれ、同等のバイポーラ
トランジスタ素子および電流源素子から構成される半導
体集積回路により容易に実現することができる。図５
は、本発明の第２の実施例をＭＯＳトランジスタにより
構成した場合の具体例を示す回路図である。

【００３８】図５においては、入力バッファアンプ１
４、オフセット補償用アンプ１５および温度補償用アン
プ１６（いずれも図３）の各々は、極性の異なる２種類
のＭＯＳトランジスタ（Ｐチャネル形ＭＯＳトランジス
タおよびＮチャネル形ＭＯＳトランジスタ）を含み、か
つ、前述のエミッタ・ホロア形回路と同じように充分高
い入力インピーダンスを有するソース・ホロア形回路に
より構成される。

【００３９】さらに詳しく説明すると、ソース・ホロア
形回路からなる入力バッファアンプ１４では、第１の極
性のＭＯＳトランジスタ、例えばＰチャネル形ＭＯＳト
ランジスタ７２のゲートを入力側の端子とし、このＰチ
ャネル形ＭＯＳトランジスタ７２のソースを、第１の極
性のＭＯＳトランジスタと反対の極性を有するような第
２の極性のＭＯＳトランジスタ、例えばＮチャネル形Ｍ
ＯＳトランジスタ７４のゲートおよび第１の定電流源７
１に接続している。さらに、このＮチャネル形ＭＯＳト
ランジスタ７４のソースを出力側の端子および第２の定
電流源７３に接続し、かつ、Ｐチャネル形ＭＯＳトラン
ジスタ７２のドレインをアース端子に接続すると共に、
Ｎチャネル形ＭＯＳトランジスタ７４のドレインをドレ
イン電圧Ｖ_D 供給用の電源端子に接続している。

【００４０】同様に、ソース・ホロア形回路からなるオ
フセット補償用アンプ１５は、Ｐチャネル形ＭＯＳトラ
ンジスタ８２のゲートを入力側の端子とし、このＰチャ
ネル形ＭＯＳトランジスタ８２のソースを、Ｎチャネル
形ＭＯＳトランジスタ８４のゲートおよび第１の定電流
源８１に接続している。さらに、このＮチャネル形ＭＯ
Ｓトランジスタ８４のソースを出力側の端子および第２
の定電流源８３に接続し、かつ、Ｐチャネル形ＭＯＳト
ランジスタ８２のドレインをアース端子に接続すると共
に、Ｎチャネル形ＭＯＳトランジスタ８４のドレインを
ドレイン電圧Ｖ _D 供給用の電源端子に接続している。

【００４１】同様に、ソース・ホロア形回路からなる温
度補償用アンプ１６は、Ｐチャネル形ＭＯＳトランジス
タ９２のゲートを入力側の端子とし、このＰチャネル形
ＭＯＳトランジスタ９２のソースを、Ｎチャネル形ＭＯ
Ｓトランジスタ９４のゲートおよび第１の定電流源９１
に接続している。さらに、このＮチャネル形ＭＯＳトラ
ンジスタ９４のソースを出力側の端子および第２の定電
流源９３に接続し、かつ、Ｐチャネル形ＭＯＳトランジ
スタ９１のドレインをアース端子に接続すると共に、Ｎ
チャネル形ＭＯＳトランジスタ９４のドレインをドレイ
ン電圧Ｖ_D 供給用の電源端子に接続している。

【００４２】これらのオフセット補償用アンプ１５、入
力バッファアンプ１４および温度補償用アンプ１６は、
前述のバイポーラトランジスタの場合と同じように、そ
れぞれ、同等のＭＯＳトランジスタ素子および電流源素
子から構成される半導体集積回路により容易に実現する
ことができる。

【００４３】

【発明の効果】以上説明したように、本発明によれば、
入力バッファアンプ等の入力バッファ回路部が付加され
たサンプル・ホールド回路に対し、この入力バッファ回
路部と同等のオフセット電圧を有する帰還回路部を設け
ることにより、入力バッファ回路部のオフセット電圧を
相殺することができる。さらに、この帰還回路部と同等
の温度特性のオフセット電圧を有する電圧源回路部を設
けることにより、ホールドモード時のオフセット電圧の
温度変動に起因するドリフト分を最小限に抑えることが
できる。

【００４４】この結果、ホールド電圧の電圧レベルの精
度が高く、かつ、温度変動に対して安定なサンプル・ホ
ールド回路を簡単な回路構成により実現することが可能
になる。

【図面の簡単な説明】

【図１】本発明の原理構成を示すブロック図である。

【図２】本発明の第１の実施例を示すブロック図であ
る。

【図３】本発明の第２の実施例を示すブロック図であ
る。

【図４】本発明の第２の実施例をバイポーラトランジス
タにより構成した場合の具体例を示す回路図である。

【図５】本発明の第２の実施例をＭＯＳトランジスタに
より構成した場合の具体例を示す回路図である。

【図６】従来のサンプル・ホールド回路を示すブロック
図である。

【符号の説明】

１…スイッチ回路部 ２…ホールド用容量素子 ３…ホールド電圧増幅回路部 ４…入力バッファ回路部 ５…帰還回路部 １４…入力バッファアンプ １５…オフセット補償用アンプ １６…温度補償用アンプ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 任意のアナログ信号（Vi）の所定の時刻
   における信号レベルをオン／オフ切替動作により捕らえ
   るためのスイッチ回路部（１）と、該スイッチ回路部
   （１）により捕らえられた信号レベルを保持するための
   ホールド用容量素子（２）と、該ホールド用容量素子
   （２）により保持された信号レベルを所定のサンプル・
   ホールド信号（Vo）として取り出すためのホールド電圧
   増幅回路部（３）とを有するサンプル・ホールド回路に
   おいて、該サンプル・ホールド回路と他の回路とを分離
   する目的で前記スイッチ回路部（１）の入力側に入力バ
   ッファ回路部（４）を付加する場合、 前記ホールド電圧増幅回路部（３）の出力側と入力側と
   の間に、前記入力バッファ回路部（４）と同等の特性を
   有し、かつ、該ホールド電圧増幅回路部（３）の出力側
   から該入力側へ前記サンプル・ホールド信号（Vo）を負
   帰還する帰還回路部（５）を設け、 前記ホールド電圧増幅回路部（３）の出力側から前記サ
   ンプル・ホールド信号（Vo）を取り出すときに、前記帰
   還回路部（５）により、前記入力バッファ回路部（４）
   が有しているオフセット電圧を相殺することを特徴とす
   るサンプル・ホールド回路。
2. 【請求項２】 前記帰還回路部（５）と同等の特性を有
   する電圧源回路部を前記ホールド用容量素子（２）に対
   し直列に配置すると共に、該電圧源回路部の出力側を該
   ホールド用容量素子（２）に接続し、 前記スイッチ回路部（１）がオフ状態になって前記ホー
   ルド用容量素子（２）が前記信号レベルを保持するホー
   ルドモードになったときに、前記電圧源回路部により、
   前記帰還回路部（５）の温度変動により生ずるオフセッ
   ト電圧を相殺する請求項１記載のサンプル・ホールド回
   路。
3. 【請求項３】 前記入力バッファ回路部（４）および前
   記帰還回路部（５）の各々が、 第１の極性のバイポーラトランジスタのベースを入力側
   の端子とし、該第１の極性のバイポーラトランジスタの
   エミッタを、該第１の極性のバイポーラトランジスタと
   反対の極性を有するような第２の極性のバイポーラトラ
   ンジスタのベースおよび第１の定電流源に接続し、該第
   ２の極性のバイポーラトランジスタのエミッタを出力側
   の端子および第２の定電流源に接続し、該第１および第
   ２の極性のバイポーラトランジスタのコレクタを、それ
   ぞれ、アース端子および所定の電源端子に接続してなる
   エミッタ・ホロア形回路から構成される請求項１記載の
   サンプル・ホールド回路。
4. 【請求項４】 前記電圧源回路部が、 第１の極性のバイポーラトランジスタのベースを入力側
   の端子とし、該第１の極性のバイポーラトランジスタの
   エミッタを、該第１の極性のバイポーラトランジスタと
   反対の極性を有するような第２の極性のバイポーラトラ
   ンジスタのベースおよび第１の定電流源に接続し、該第
   ２の極性のバイポーラトランジスタのエミッタを出力側
   の端子および第２の定電流源に接続し、該第１および第
   ２の極性のバイポーラトランジスタのコレクタを、それ
   ぞれ、アース端子および所定の電源端子に接続してなる
   エミッタ・ホロア形回路から構成される請求項２記載の
   サンプル・ホールド回路。
5. 【請求項５】 前記入力バッファ回路部（４）および前
   記帰還回路部（５）の各々が、 第１の極性のＭＯＳトランジスタのゲートを入力側の端
   子とし、該第１の極性のＭＯＳトランジスタのソース
   を、該第１の極性のＭＯＳトランジスタと反対の極性を
   有するような第２の極性のＭＯＳトランジスタのゲート
   および第１の定電流源に接続し、該第２の極性のＭＯＳ
   トランジスタのソースを出力側の端子および第２の定電
   流源に接続し、該第１および第２の極性のＭＯＳトラン
   ジスタのドレインを、それぞれ、アース端子および所定
   の電源端子に接続してなるソース・ホロア形回路から構
   成される請求項１記載のサンプル・ホールド回路。
6. 【請求項６】 前記電圧源回路部が、 第１の極性のＭＯＳトランジスタのゲートを入力側の端
   子とし、該第１の極性のＭＯＳトランジスタのソース
   を、該第１の極性のＭＯＳトランジスタと反対の極性を
   有するような第２の極性のＭＯＳトランジスタのゲート
   および第１の定電流源に接続し、該第２の極性のＭＯＳ
   トランジスタのソースを出力側の端子および第２の定電
   流源に接続し、該第１および第２の極性のＭＯＳトラン
   ジスタのドレインを、それぞれ、アース端子および所定
   の電源端子に接続してなるソース・ホロア形回路から構
   成される請求項２記載のサンプル・ホールド回路。