JPH07192663A

JPH07192663A - 撮像装置

Info

Publication number: JPH07192663A
Application number: JP5329329A
Authority: JP
Inventors: Kazutaka Tsuji; 和隆辻; Tatsuro Kawamura; 達郎河村; Fumihiko Ando; 文彦安藤; Mitsuo Kosugi; 美津男小杉; Yukio Matsuzawa; 幸雄松沢; Shuichi Araki; 秀一荒木
Original assignee: Hitachi Ltd; Nippon Hoso Kyokai NHK; Japan Broadcasting Corp; Olympus Optical Co Ltd
Current assignee: Hitachi Ltd; Olympus Corp; Japan Broadcasting Corp
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1995-07-28

Abstract

(57)【要約】【目的】光電変換部と走査回路基板部をそれぞれ別個の
プロセスで製作することを可能とし、阻止型構造の優れ
た光応答特性を劣化させることなく、利得が１より大の
高感度な光導電膜積層型撮像装置を得る。【構成】透光性基板１０１上に形成した透光性導電膜１
０２と、非晶質半導体を主体とする光導電膜１０３とか
ら成る光電変換部を、これとは別の基板上に形成した走
査回路１０５を有する信号読み出し電極１０６に、導電
性のマイクロバンプ１０７によって接続した構造とする【効果】光導電膜上に良質な透光性電極を形成でき、高
感度でかつ局所的暗電流注入やアバランシェブレークダ
ウンの発生が少なく、製造が容易な撮像装置が実現でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮像装置、更に詳しく
いえば、入射光の空間分布を時系列電気信号に変換する
撮像装置、特に、非晶質半導体よりなる光電変換部の上
記半導体走査回路部からなる光電変換部をもつ薄型の撮
像装置に関するものである。

【０００２】

【従来の技術】従来の撮像装置は大きく二つに分類でき
る。信号の読み出しに電子ビームを用いる撮像管型のも
のと、半導体走査回路を用いる固体素子型のものであ
る。光導電型撮像管（例えば、特許第902189号）では、
光電変換機能を有する光導電膜上に入力光像に応じて生
じた信号電荷を、管内に設けた電子銃からの電子ビ−ム
走査によって読み出すようにしている。そのため、電子
ビ−ムを光導電膜の走査側表面に集束・偏向させて走査
する必要があり、集束・偏向に磁界、電界の何れを適用
するにせよ、管長方向に少なくとも数ｃｍ以上の距離を
有する電子管を必要とする。

【０００３】一方、固体撮像素子では、画素毎に設けら
れたフォトダイオードで入射光を信号電荷に変換して蓄
積し、ＭＯＳスイッチやＣＣＤを有する半導体走査回路
で信号の読み出しを行うものが一般的である。この場
合、撮像管型に比べて、小型化が容易であるが、信号読
み出しのためのスイッチングや信号電荷の転送を行う走
査部と、信号電荷を発生、蓄積する光電変換部が同一面
内にあるため、素子面積当りの有効受光面積即ち開口率
が低いという問題がある。

【０００４】これらの撮像装置の特長を併せ持つものと
して、固体走査回路と光導電性薄膜とを組合せた撮像装
置（光導電膜積層型固体撮像素子とも呼ばれるもので、
例えば特公昭59-26154号）が知られている。図５は、上
記積層型固体撮像素子の一例として、ＭＯＳ型走査回路
基板上に光導電膜を積層した素子における１画素部分の
基本構造を示す断面図である。透明電極５０１を透過し
た入射光５０２によって光導電膜５０３中で電子・正孔
対（図示せず）が発生し、透明電極５０１と画素電極５
０４の間に印加した電界によって電子又は正孔が画素電
極５０４まで光導電膜中を走行して蓄積される。各画素
には、ソース５０５、ドレイン５０６及びゲート５０７
より成るＭＯＳスイッチが設けられており、これを所定
のタイミングでオン／オフすることによって蓄積された
信号電荷が順次出力線５０８に読み出される。なお、図
５において５０９はＳｉ基板、５１０及び５１１は絶縁
層である。光導電膜５０３には、光導電性が良くて暗抵
抗が高く、膜の形成が容易なことから、水素を含有する
非晶質ＳｉやＳｅを主体とする非晶質半導体等が用いら
れ、必要に応じて、透明電極５０１と光導電膜５０３の
間や画素電極５０４と光導電膜５０３の間に電極からの
電荷注入阻止層が設けられる。また、走査回路として
は、ＭＯＳスイッチと信号線より成るＭＯＳ型の他、信
号電荷をＣＣＤによって転送して外部回路に読み出すＣ
ＣＤ型のものも知られている。このような積層型固体撮
像素子では、電子ビームではなく固体走査回路を用いる
ので素子の小型化が可能であり、しかも光電変換部が走
査回路上の全面に設けられているので開口率がほぼ１０
０％であるという長所を有している。

【０００５】これらの撮像装置においては、通常良好な
光応答特性を実現するため、光導電膜に対して、電荷の
注入を阻止するような接触を有する電極を用いる構造が
採用されている。そのため、素子内部での電荷増倍を利
用しない素子では入射光によって生成されたキャリア数
以上の信号電荷を取り出すことができず、光電変換の利
得は１以下である。

【０００６】これに対して、光電変換の利得が１を超え
るような撮像素子として、電荷の一部をセンサ内部に注
入させる注入型素子と、光電変換部自体に増倍作用を持
たせる増倍型素子がある。注入型素子では、双方、ある
いは一方の電極から電荷が注入される構造になってお
り、例えばフォトトランジスタ特性を有する光導電膜と
読み取り回路を積層した撮像素子（特公昭61-222383
号）が提案されている。このような注入型素子では、原
理的に入射光子数以上の電荷を外部回路に取り出すこと
ができ、利得１より大の高感度化が可能であるが、光応
答特性の劣化が著しいという欠点を有している。

【０００７】一方増倍型素子としては、Ｓｅを主体と
する非晶質半導体を光導電膜に用いて高い電界を印加
し、膜中でアバランシェ動作を発生させて信号増幅を行
う方式の撮像管（特開昭63-304551号）が提案されてお
り、光電変換の利得が１０を超えるような高感度性と良
好な光応答特性を有している。

【０００８】

【発明が解決しようとする課題】上記従来の光導電膜積
層型固体撮像素子は、Ｓｉ基板上に通常の集積回路で用
いられる半導体プロセスによって走査回路を形成し、そ
の上に光導電膜と電荷注入阻止層及び透光性電極を順次
堆積して形成される。この場合、光導電膜が形成される
前の走査回路は、Ｓｉ基板に複雑なプロセスを経て形成
されているため、表面を平滑にすることが極めて難し
く、例えば、図５に示したように、画素電極５０４自身
や画素電極の境界部に凹凸が存在する。そのため、例え
ば光導電型撮像管のように平滑なガラス基板上に光導電
膜を形成する場合と異なり、下地の凹凸に起因する局所
的な電界集中によって暗電流が増大したり、画面に白点
状の欠陥が発生し易いという問題がある。特に、光導電
膜中でのアバランシェ増倍現象を用いて高い感度を得よ
うとする場合は、光導電膜に強い電界を印加する必要が
あるため、電界の非一様性による局所的暗電流注入やア
バランシェブレークダウンが発生し易い。

【０００９】また、良好な光応答特性を有する撮像装置
を得るためには、画素電極から光導電膜への暗電流の注
入を阻止した構造にする必要があるが、一般に、暗電流
阻止特性は用いる電極材料に依存するため、画素電極の
材料やその形成法を暗電流阻止構造の面から選択する必
要がある。また、前述のように走査回路の表面は出来る
だけ平滑にすることが望ましく、そのために、走査回路
の構造や、材料、作製法に種々の制約が生じる。これら
の走査回路作製上の制約は、半導体プロセスの面から
は、必ずしも望ましくない場合が多く、素子作製のプロ
セスが複雑になったり、製作歩留りが低下するという問
題がある。

【００１０】さらに、透光性電極としては、一般にＩ
ｎ、Ｓｎ、Ｚｎ等の酸化物が用いられ、スパッタリング
やＣＶＤ法、蒸着等によって形成するが、良好な光透過
率と導電性を得るために基板を加熱して成膜する場合が
多い。光導電型撮像管の場合には、ガラス基板上に透光
性電極を形成するためこのような基板加熱を容易に行な
うことができるが、積層型撮像素子では走査回路上に光
導電膜を形成した後にその上から透光性導電膜を形成す
るためガラス基板の場合のように加熱することができな
い。例えば、光導電膜として水素化非晶質Ｓｉを用いた
場合、約２００℃以上では膜中の水素が脱離して光導電
膜の膜質が劣化してしまう。また、非晶質Ｓｅ系の光導
電膜を用いる場合には、約４０℃にガラス転移温度、約
８０℃に結晶化温度があり、実質的にほとんど加熱する
ことが不可能である。しかも、非晶質Ｓｅ系材料を用い
た場合には、温度を室温付近に保持したまま透光性電極
を形成しても、比較的構造が柔軟な非晶質Ｓｅの上に構
造が強固な酸化物を堆積するために、膜の変形が起こり
易いという問題もある。なお、光導電膜と透光性電極と
の間には電極からの電荷注入を阻止するために電荷注入
阻止層を設ける場合が多いが、光導電膜上にそのような
電荷注入阻止層を形成する場合にも同様の問題がある。

【００１１】従って、本発明の第１の目的は、光導電膜
を形成する下地基板の凹凸による素子特性の劣化を少な
くし、高感度かつ局所的暗電流注入やアバランシェブレ
ークダウンの発生を少なくした撮像装置を実現すること
である。本発明の第２の目的は、暗電流阻止構造を持つ
場合にも製造が容易な構造の撮像装置を実現することで
ある。本発明の第３の目的は、光導電膜上に良質な透光
性電極を形成できる構造の撮像装置を実現することであ
る。

【００１２】

【課題を解決するための手段】上記各目的を達成するた
め、本発明の撮像装置は、透光性基板上に形成した透光
性導電膜と、非晶質半導体を主体とする光導電膜とから
成る光電変換部を、上記透光性基板とは別の基板上に形
成した走査回路の信号読み出し電極に、導電性のマイク
ロバンプによって接続した構造とする。上記光電変換部
は、透光性導電膜内への電荷の注入を阻止した構造をも
つ場合を含む。

【００１３】

【作用】本発明による撮像装置の基本構成及び作用につ
いて図１を用いて説明する。図１（ａ）は、本発明によ
る撮像装置の光電変換部の断面図であり、透光性基板１
０１上に、透光性電極１０２と光導電膜１０３を形成し
た後、表面に所定の大きさと間隔を有して配列するよう
に第１の画素電極１０４が形成されている。図１（ｂ）
は、走査回路部の断面図であり、半導体基板上に作製さ
れた走査回路１０５の表面には、上記第１の画素電極と
同じピッチで第２の画素電極１０６が設けられており、
さらに第２の画素電極１０６上には、光電変換部と走査
回路部を電気的に接続するための導電性マイクロバンプ
１０７が形成されている。本発明による撮像装置は、以
上のように別々に形成された光電変換部と走査回路部
を、図１（ｃ）に示すように上記マイクロバンプによっ
て電気的に接続した構造を有している。

【００１４】本発明の撮像装置における光電変換部は、
光導電型撮像管のターゲット構造において電子ビーム走
査側のビームランディング層を第１の画素電極に置き換
えた構造であり、撮像管ターゲットと同様に、例えば十
分研磨されたガラス基板を用いることによって、非常に
平坦な下地の上に光導電膜が形成される。従って、例え
ば光導電膜中でアバランシェ現象による電荷増倍が起こ
るような高電界を印加して動作させても局所的電界集中
による暗電流の増大やアバランシェブレークダウンが起
こりにくく、上記第１の目的が達成される。

【００１５】また、透光性電極１０２は、光導電膜１０
３に先だって透光性基板上に形成されるので、例えば基
板を充分加熱して形成することが可能であり、良好な光
透過率や導電率を有する電極が容易に形成され、上記第
３の目的が達成される。

【００１６】一方、走査回路部は光電変換部とは別に作
製されて、平坦に形成された光電変換部と接続されるの
で、表面を平滑化する必要がない。また、画素電極から
光導電膜への電荷注入阻止構造は、光導電膜上に形成さ
れる第１の画素電極１０４と光導電膜１０３との接合部
に設けるので、走査回路上の第２の画素電極１０７は、
光導電膜１０３との電気的接合特性を考慮することな
く、材料を選択することができる。即ち、走査回路部に
は、積層型撮像装置であるための制約はなく、最適の材
料や構造及び作製法を採用することができ、上記第２の
目的が達成される。

【００１７】

【実施例】以下、本発明による撮像装置の実施例を図面
を用いて説明する。＜実施例１＞図２は、本発明による撮像装置の第１の実
施例における１画素部分の構成を示す断面図である。本
実施例の基本構成は、外部からの入射光２０１に応じて
信号電荷を生成・蓄積する光電変換部２０２と、画素毎
に蓄積された信号電荷を読み出すための走査回路部２０
３を、マイクロバンプ２０４によって接続した構成とな
っている。

【００１８】先ず、光電変換部２０２の構造と作製法に
ついて説明する。研磨、洗浄された透光性ガラス基板２
０５上に、錫を含有し酸化インジュウムを主体とする厚
さ１５ｎｍの透光性電極２０６をスパッタリングによっ
て形成するする。次に、ＣｅＯ₂、Ｓｅ、及びＡｓ₂Ｓｅ
₃を別々に制御される蒸着源として、各蒸着源毎に制御
されるシャッターと試料が各蒸着源上を通過する様に回
転するターンテーブルを備えた回転蒸着装置にこれを装
着する。この回転蒸着装置中で、透光性電極２０６から
光導電膜２０８への正孔注入を阻止するための正孔注入
阻止層２０７として厚さ１０ｎｍのＣｅＯ₂、光導電膜
２０８として厚さ４μｍのＳｅを主体として、Ａｓを１
原子パーセント含有する非晶質半導体膜を形成する。Ａ
ｓは非晶質Ｓｅの構造を安定化して耐熱性を向上させる
ために添加する不純物である。なお、長波長の光に対す
る感度を高める目的で、ａ−Ｓｅ膜の全体又は一部に例
えばＴｅなどを添加する場合もある。次に、この光導電
膜２０８上にマスク蒸着によってＡｕよりなる第１の画
素電極２０９を所定の間隔とピッチを有するように形成
する。第１の画素電極２０９は、マイクロバンプ２０４
の大きさや形状によらず十分な開口率を確保すると共
に、マイクロバンプ２０４による接着をより完全にする
ための電極であり、光導電膜２０８への電子注入を阻止
する整流性接触を形成する。この整流性接触が光導電膜
２０８と第１の画素電極２０９の接合だけでは不十分な
場合には、光導電膜２０８と第１の画素電極２０９の間
に電子注入阻止層を設ける。また、マイクロバンプ２０
４と第１の画素電極２０９との接着性を良くするために
第１の画素電極２０９を複数の金属膜の積層構造として
もよい。本実施例で用いたＡｕとａ−Ｓｅとの接合で
は、Ａｕからａ−Ｓｅへの電子注入が阻止されるため、
後述のように透光性電極２０６に対して画素電極２０９
を負にバイアスして動作する本実施例の撮像装置の暗電
流は低く抑えることができる。

【００１９】一方、走査回路部２０３は、ソース電極２
１０、ゲート電極２１１、ドレイン電極２１２よりなる
ＭＯＳ型スイッチを二次元的に配置したＳｉＩＣ基板２
１７を用いる。ＳｉＩＣ基板２１７は従来の固体撮像素
子と同様のプロセスで製作される。ドレイン電極２１２
には出力線２１３が接続されており、ソース電極には第
２の画素電極２１４が接続されている。

【００２０】次に、厚さ１０μｍのＩｎよりなるマイク
ロバンプ２０４を第２の画素電極上に形成する。マイク
ロバンプの形成にあたっては、上記の走査回路上に通常
のフォトプロセスによりレジストマスクパターンを形成
した後に、抵抗加熱によってＩｎを蒸着し、不要部分を
レジストと共に除去するリフトオフ法を用いた。マイク
ロバンプ形成のためのレジストマスクパターンは第２の
画素電極と共通としてもよい。一般に、マイクロバンプ
の製作には、既知のいくつかの方法があり、メッキ法に
よるもの、フォトリソ法によるもの等があるが、何れに
しても読み出し電極上に、それに対応した高さ数μｍか
ら数１０μｍのバンプ（突起電極）を形成するのが要点
である。バンプへの要求特性から見てなるべく低抵抗の
導電材であることが必要であり、導電性粒子を接着剤に
混ぜてペ−スト状にしたもの、例えば Ag 又は Ag-Pd
ペ−ストを読み出し電極上に印刷するもの、Au、In 単体
あるいは In 合金など展性、密着性のよい金属を読み出
し電極上に柱状、あるいは円錐状に形成させるもの、お
よび導電性ペ−ストと併用するものがある。

【００２１】最後に、以上のようにしてそれぞれ別々に
作製された、光電変換部２０２と、マイクロバンプ２０
４を形成してある走査回路基板２０３とを、各画素電極
が対応するように位置合せを行って接合、固定し、本発
明の撮像装置を完成する。さらに実用的には、ガラス基
板と走査回路基板の周辺を樹脂などで覆うことが、湿度
などの周囲雰囲気からの影響を防止する意味から有用で
ある。なお、図２において２１７はＳｉ基板、２１５及
び２１６は絶縁層である。

【００２２】本実施例の撮像装置における信号電流の実
効量子効率と暗電流の印加電界依存性を図３に示す。図
中に示したように、実効量子効率と印加電界との関係は
Ａ、Ｂ、Ｃの３領域からなっている。領域Ａでは、信号
電流は電界の増加とともに増大するが、電子・正孔の再
結合の影響が大きく、受光素子としての実効量子効率は
１以下である。領域Ｂでは入射光により発生した電子・
正孔対のほとんどが電界により分離し、それぞれがほと
んど再結合することなく透明導電膜側およびマイクロパ
ンプ側に向けて走行する。この領域では、信号電流が飽
和する傾向を示すが、最大となるのは、入射光子がすべ
て電子・正孔対に変換され信号電流として取り出される
場合であるから、光導電膜の利得は最大でも１である。
従来の積層型固体撮像素子はこの領域Ｂで動作してい
た。これに対して本実施例の撮像装置では、図３に示し
た領域Ｃの高電界域で動作する。このような１.０×１
０⁶Ｖ／ｃｍ以上の高電界域で動作が可能なのは、上述
の様に、光電変換部２０２と走査回路部２０３を別々に
作製してマイクロパンプで接合することから、光電変換
部２０２を、従来技術で述べたアバランシェ増倍型撮像
管と全く同様にして形成できるからであり、図からもわ
かるように、実効量子効率が１０を越えるような領域で
動作しても暗電流の急増が起こらず、高感度でしかも応
答特性が優れた撮像装置が得られた。

【００２３】本実施例の撮像装置に、約１.２×１０⁶Ｖ
／ｃｍの電界を、透光性導電膜２０６が正電位となるよ
うな向きに印加する。この状態で透光性ガラス基板２０
５を通して透光性導電膜側から光が入射すると、入射光
は非晶質Ｓｅを主体とする光導電膜２０８内で吸収され
て電子正孔対を発生する。このうち電子は透光性導電膜
２０８へ流れるが、正孔は光導電膜内２０８を走行し、
アバランシェ現象によって次々に新たな電子・正孔対が
生成される。この場合のアバランシェ増倍率は青色光の
場合で約３０倍であった。本実施例による撮像装置の光
電変換部２０２は、充分に研磨して平滑化されたガラス
基板２０５上に通常の撮像管と同様にして形成したの
で、このようにａ−Ｓｅ光導電膜中でアバランシェ現象
が起こるような高電界下でも局所的暗電流の注入やアバ
ランシェブレークダウンが起こらない構造とすることが
できた。なお、ガラス基板２０５は、通常の撮像管のよ
うに真空耐圧の強度をもつ必要はなく、単に透光性導電
膜や光導電膜形成のための支持板であればよく、板厚が
薄くてもよいから光学ロスが少なく、とくに紫外用途な
どには有利である。また、第１の画素電極２０９として
用いたＡｕはＳｉと反応してシリサイドを形成するた
め、従来のように走査回路基板上に光電変換部を形成し
た構成の素子で用いることは困難であるが、走査回路基
板とは別に第１の画素電極を形成するので、Ａｕとａ−
Ｓｅとの接合における良好な整流性接触を用いることが
できる。

【００２４】従って、アバランシェ現象が起こるような
高電界下においても暗電流の注入がなく、高速の光応答
特性を維持したままで利得が１より大の高感度を得るこ
とができた。なお、非晶質 Se 中での電荷増倍作用を用
いる場合には、電荷増倍作用が正孔に対しては非常に顕
著であるのに対して、電子に対しては僅かであることか
ら、本実施例の様に、膜内を主として正孔が走行する向
きに電界を印加すれば、低雑音で、かつ効率良く電荷の
増倍を行うことができる。本実施例には、走査回路とし
てＭＯＳ型走査基板を用いたが、電荷転送により、各電
位井戸に蓄積された電荷担体を順次転送して外部回路に
読み出す方式のＣＣＤ型走査基板を用いても良い。

【００２５】＜実施例２＞図４は、本発明による撮像装
置の第２の実施例における要部構造を示す図で、同図
（ａ）はその光電変換部の基本構造を示す部分的平面図
であり、同図（ｂ）は（ａ）中の破線ＡーＡ’における
断面構造を示す図である。本実施例はファクシミリ等の
画像入力に用いられるラインセンサに適用されるもので
ある。

【００２６】透光性ガラス基板４０１上に、１０％のＳ
ｎを含有するＩｎを蒸着源に用いて酸素雰囲気中で透光
性電極４０２を蒸着する。次に、正孔注入阻止層４０３
として厚さ１５ｎｍのＳｉＯ₂を形成する。続いて、Ｓ
ｉＨ₄とＨ₂希釈Ｂ₂Ｈ₆との混合ガス、ＳｉＨ₄、ＳｉＨ₄
とＨ₂希釈ＰＨ₃との混合ガスの高周波プラズマ分解によ
り、それぞれ、ｐ型の水素化非晶質Ｓｉ（ａ-Ｓｉ:Ｈ）
層４０４を３０ｎｍ、ｉ型ａ-Ｓｉ:Ｈ層４０５を２μ
ｍ、ｎ型ａ-Ｓｉ:Ｈ層４０６を５０ｎｍ、順次堆積す
る。最後に、第１の画素電極４０７として５０μｍ角の
Ａｌを２μｍ間隔で蒸着して光電変換部を形成する。走
査回路部（図示せず）は、通常の半導体プロセスで形成
し、第２の画素電極４０８に接続される。第２の画素電
極４０８上にはそれぞれＩｎよりなるマイクロバンプ４
０９が形成され、第１、第２の画素電極が対向するよう
に配置して、それぞれの電極４０７、４０８がマイクロ
バンプ４０９によって接続されるように圧着、固定す
る。なお、図４に於て４１０は支持基板である。

【００２７】本実施例では、透光性電極４０２の電位を
画素電極に対して負にバイアスして動作する。本実施例
に光導電膜として用いたａ-Ｓｉ:Ｈは、例えば非晶質Ｓ
ｅに比べて耐熱性に優れ、赤色光感度が高いという利点
を有している。

【００２８】

【発明の効果】以上に詳しく説明した様に、本発明の撮
像装置によれば、光電変換部と走査回路基板部を、それ
ぞれ別個のプロセスで製作することが可能であり、各々
が最良の条件で製作され、かつ特性が良好なものをあら
かじめ選別してから接合することもできる。これによ
り、小型、薄型で操作性に優れる固体撮像素子の特徴
と、開口率が高く非晶質光導電膜中でのアバランシェ増
倍を利用できる撮像管の特徴を合わせ持ち、阻止型構造
の光導電膜を用いた受光素子の優れた光応答特性を劣化
させることなく、利得が１より大の高感度な撮像装置を
得ることができる。

【図面の簡単な説明】

【図１】本発明による撮像装置の基本構造を示す断面図

【図２】本発明による撮像装置の第１の実施例における
１画素部分の構成を示す断面図

【図３】本発明による撮像装置の第１の実施例における
信号電流の実効量子効率と暗電流の印加電界依存性を示
す特性図

【図４】本発明による撮像装置の第２の実施例における
要部構造を示す図

【図５】従来例による撮像装置の基本構造を示す断面構
造図

【符号の説明】

１０１……透光性基板、１０２……透光性電極、１０３……光導電膜、１０４……第１の画素電極、１０５……走査回路、１０６……第２の画素電極、１０７……導電性マイクロバンプ、２０１……入射光、２０２……光電変換部、２０３……走査回路部、２０４……マイクロバンプ、２０５……透光性ガラス基板、２０６……錫を含有し酸化インジウムを主体とする透光
性電極、２０７……ＣｅＯ₂、２０８……Ｓｅを主体とする非晶質光導電膜、２０９……Ａｕ電極、２１０……ソース電極、２１１……ゲート電極、２１２……ドレイン電極、２１３……出力線、２１４……第２の画素電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者河村達郎千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者安藤文彦東京都世田谷区砧一丁目10番11号日本放送協会技術研究所内 (72)発明者小杉美津男東京都世田谷区砧一丁目10番11号日本放送協会技術研究所内 (72)発明者松沢幸雄東京都八王子市石川町2951 オリンパス光学工業株式会社内 (72)発明者荒木秀一東京都八王子市石川町2951 オリンパス光学工業株式会社内

Claims

【特許請求の範囲】

【請求項１】透光性基板上に形成された透光性導電膜及
び非晶質半導体を主体とする光導電膜とから成る光電変
換部と、上記透光性基板とは別の基板上に形成した走査
回路の信号読み出し電極とを導電性のマイクロバンプに
よって接続して成ることを特徴とする撮像装置。
【請求項２】上記光導電膜は膜内への電荷の注入を阻止
する電荷注入阻止層を有し、膜内で電荷増倍作用が生じ
る強さの電界を印加する手段を有することを特徴とする
請求１項記載の撮像装置。
【請求項３】上記非晶質半導体がＳｅを主体とすること
を特徴とする請求項１又は２記載の撮像装置。
【請求項４】上記電界を印加する手段は、上記非晶質半
導体の少なくとも一部に１０⁶Ｖ／ｃｍ以上の電界を生
ずる手段であることを特徴とする請求１又は２項記載の
撮像装置。
【請求項５】上記非晶質半導体が、Ｓｉを主体として水
素を含有することを特徴とする請求１又は２記載の撮像
装置。
【請求項６】上記走査回路が集積化ＭＯＳスイッチを有
することを特徴とする請求項１から４のいずれかに記載
した撮像装置。
【請求項７】透光性基板上に透光性導電膜及び非晶質半
導体を主体とする光導電膜と画素電極を持つ光電変換部
を作る工程と、上記透光性基板とは別の基板上に信号読
み出し電極を持つ半導体走査回路部を作る工程と、上記
光電変換部の上記画素電極と上記操作回路部の上記信号
読み出し電極を導電性のマイクロバンプによって接続す
る工程をもつことを特徴とする撮像装置の製造方法。
【請求項８】上記光電変換部を作る工程が、透光性ガラ
ス基板上に、透光性電極をスパッタリングによって形成
する工程と、上記透光性電極上に順に正孔注入阻止層及
び上記光導電膜となる非晶質半導体膜を蒸着によって形
成する工程と、上記光導電膜上にマスク蒸着によって複
数の画素電極を所定の間隔とピッチを有するように形成
する工程ともつことを特徴とする請求項７記載の撮像装
置の製造方法。