JPH07183561A - Manufacture of photodetector with built-in circuit - Google Patents
Manufacture of photodetector with built-in circuitInfo
- Publication number
- JPH07183561A JPH07183561A JP5327363A JP32736393A JPH07183561A JP H07183561 A JPH07183561 A JP H07183561A JP 5327363 A JP5327363 A JP 5327363A JP 32736393 A JP32736393 A JP 32736393A JP H07183561 A JPH07183561 A JP H07183561A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- film
- light receiving
- receiving element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は回路内蔵受光素子の作
製方法に関する。より詳しくは、半導体基板の表面にそ
れぞれ半導体部分と配線部分とを持ち、反射防止膜で覆
われた受光素子とこの受光素子が光を受けて発生した信
号を処理する信号処理回路とを備えた回路内蔵受光素子
を作製する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a light receiving element with a built-in circuit. More specifically, the surface of the semiconductor substrate has a semiconductor portion and a wiring portion, respectively, and is provided with a light receiving element covered with an antireflection film, and a signal processing circuit for processing a signal generated when the light receiving element receives light. The present invention relates to a method of manufacturing a light receiving element with a built-in circuit.
【０００２】[0002]
【従来の技術】一般に、この種の回路内蔵受光素子で
は、高い光電変換効率を得るために、受光素子上に反射
防止膜が設けられる。十分な反射防止効果を得るために
は、反射防止膜の膜厚を精密に制御することが求められ
ている。2. Description of the Related Art Generally, in this type of photodetector with a built-in circuit, an antireflection film is provided on the photodetector in order to obtain high photoelectric conversion efficiency. In order to obtain a sufficient antireflection effect, it is required to precisely control the film thickness of the antireflection film.
【０００３】従来、この種の回路内蔵受光素子を作製す
る場合、受光素子上の反射防止膜の膜厚制御を精密に行
うために、次のような作製方法が提案されている（特開
平５−７５０９２号公報）。すなわち、まず、図５(a)
に示すように、半導体基板１の表面のフォトダイオード
領域Ａ、信号処理回路領域Ｂに、一般的な作製手順によ
って、それぞれフォトダイオードの半導体部分、信号処
理回路の半導体部分を形成する。上記フォトダイオード
の半導体部分はＰ型半導体基板１、Ｎ型エピタキシャル
層４およびＮ型拡散層９からなる一方、上記信号処理回
路の半導体部分はＰ型半導体基板１、Ｎ型埋込拡散層
２、Ｎ型コレクタ補償拡散層６、Ｎ型エピタキシャル層
４、Ｐ型不活性ベース拡散層７、Ｐ型活性ベース拡散層
８およびＮ型拡散層９′からなっている。なお、上記フ
ォトダイオード領域Ａと信号処理回路領域Ｂとは、Ｐ型
埋込分離拡散層３とＰ型分離拡散層５とで仕切られ、両
領域の表面は熱酸化膜（ＳｉＯ2膜）１０で覆われた状
態となっている。次に、熱酸化膜１０のうちフォトダイ
オードの受光領域９上に存する部分を除去し、この上
に、ＣＶＤ法によってシリコン窒化膜からなる反射防止
膜１１を設ける。次に、フォトダイオード上の反射防止
膜１１上に、エッチング停止膜として薄膜のアルミニウ
ム膜２４を形成する。アルミニウム膜２４のパターン
は、受光領域９の全域を覆い、かつ、端部２４ａが熱酸
化膜１０上に重なるパターンとする。次に、上記フォト
ダイオード領域Ａ内の所定の箇所（図示せず）と、信号
処理回路領域Ｂ内の所定の箇所とに、反射防止膜１１の
表面から上記半導体部分に至るコンタクト用開口を形成
する。そして、この半導体基板１上に例えばアルミニウ
ム膜からなる導電層１２を設け、この導電層１２をパタ
ーン加工して、上記フォトダイオードの配線部分（図示
せず）と、信号処理回路の配線部分２１，２２，２３と
を形成する。次に、半導体基板１上に、プラズマＣＶＤ
法によって、シリコン窒化膜からなる層間絶縁膜１３を
設ける。次に、信号処理回路領域Ｂ内で、層間絶縁膜１
３のうち配線部分２３上の箇所にコンタクト用開口を形
成し、この上に導電層１４を設け、この導電層１４をパ
ターン加工して信号処理回路の２層目の配線部分３３を
形成する。この上に、表面保護膜１８を堆積した後、フ
ォトリソグラフィおよびＣＦ4系のドライエッチングを
行って、表面保護膜１８，層間絶縁膜１３のうち受光領
域９上の部分を除去する。このとき、ドライエッチング
は、アルミニウム膜２４で停止する。次に、図５(b)に
示すように、反射防止膜１１に対するエッチングレート
に比してアルミニウム膜２４に対するエッチングレート
が大きいリン酸系のエッチング液を用いて、受光領域９
上に残されたアルミニウム膜２４を除去する。In order to precisely control the film thickness of the antireflection film on the light receiving element when manufacturing a light receiving element with a built-in circuit of this type, the following manufacturing method has been conventionally proposed (Japanese Patent Laid-Open Publication No. Hei 5 (1999) -58). -75092). That is, first, FIG. 5 (a)
As shown in FIG. 3, a semiconductor portion of the photodiode and a semiconductor portion of the signal processing circuit are formed in the photodiode region A and the signal processing circuit region B on the surface of the semiconductor substrate 1 by a general manufacturing procedure. The semiconductor portion of the photodiode comprises a P-type semiconductor substrate 1, an N-type epitaxial layer 4 and an N-type diffusion layer 9, while the semiconductor portion of the signal processing circuit comprises a P-type semiconductor substrate 1, an N-type buried diffusion layer 2, It comprises an N-type collector compensation diffusion layer 6, an N-type epitaxial layer 4, a P-type inactive base diffusion layer 7, a P-type active base diffusion layer 8 and an N-type diffusion layer 9 '. The photodiode region A and the signal processing circuit region B are partitioned by the P-type buried isolation diffusion layer 3 and the P-type isolation diffusion layer 5, and the surfaces of both regions are thermally oxidized film (SiO 2 film) 10. Is covered with. Next, a portion of the thermal oxide film 10 existing on the light receiving region 9 of the photodiode is removed, and an antireflection film 11 made of a silicon nitride film is provided thereon by a CVD method. Next, a thin aluminum film 24 is formed as an etching stop film on the antireflection film 11 on the photodiode. The pattern of the aluminum film 24 covers the entire area of the light receiving region 9 and the end portion 24 a overlaps the thermal oxide film 10. Next, contact openings from the surface of the antireflection film 11 to the semiconductor portion are formed at predetermined locations (not shown) in the photodiode area A and predetermined locations in the signal processing circuit area B. To do. Then, a conductive layer 12 made of, for example, an aluminum film is provided on the semiconductor substrate 1, and the conductive layer 12 is patterned to form a wiring portion (not shown) of the photodiode and a wiring portion 21 of the signal processing circuit. 22 and 23 are formed. Next, plasma CVD is performed on the semiconductor substrate 1.
The interlayer insulating film 13 made of a silicon nitride film is provided by the method. Next, in the signal processing circuit region B, the interlayer insulating film 1
An opening for contact is formed in a portion on the wiring portion 23 of 3, and the conductive layer 14 is provided thereon, and the conductive layer 14 is patterned to form the wiring portion 33 of the second layer of the signal processing circuit. After depositing the surface protective film 18 on this, photolithography and CF 4 -based dry etching are performed to remove the portion of the surface protective film 18 and the interlayer insulating film 13 on the light receiving region 9. At this time, the dry etching stops at the aluminum film 24. Next, as shown in FIG. 5B, the light receiving region 9 is formed by using a phosphoric acid-based etching solution having a higher etching rate for the aluminum film 24 than the etching rate for the antireflection film 11.
The aluminum film 24 left above is removed.
【０００４】このように、表面保護膜１８，層間絶縁膜
１３をエッチングするときアルミニウム膜２４によって
受光領域９上の反射防止膜１１を保護した上、アルミニ
ウム膜２４をエッチングするとき反射防止膜１１に対す
るエッチングレートに比してアルミニウム膜２４に対す
るエッチングレートが大きいエッチング液を用いている
ので、反射防止膜１１の膜厚制御を高精度に行うことが
できる。Thus, when the surface protection film 18 and the interlayer insulating film 13 are etched, the antireflection film 11 on the light receiving region 9 is protected by the aluminum film 24, and when the aluminum film 24 is etched, the antireflection film 11 is removed. Since the etching liquid having a higher etching rate for the aluminum film 24 than the etching rate is used, the film thickness of the antireflection film 11 can be controlled with high accuracy.
【０００５】なお、アルミニウム膜２４の端部２４ａが
熱酸化膜１０上に重なるパターンとしている理由は、マ
ージンＺをとって、反射防止膜１１が少しでもエッチン
グされることの無いようにするためである。The reason why the end portion 24a of the aluminum film 24 is formed to overlap the thermal oxide film 10 is to prevent the antireflection film 11 from being etched by a margin Z. is there.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来の作製方法では、 (１)リン酸系のエッチング液を用いて、そのままアルミ
ニウム膜２４をエッチングしているため、アルミニウム
膜２４の端部２４ａの跡、つまり、層間絶縁膜１３と反
射防止膜１１との間に隙間Δが生じる。上記リン酸系の
エッチング液は比較的粘性が高いため、エッチング後に
水洗したとしても、この隙間Δにエッチング液が残存す
る。このため、素子の信頼性が損なわれるという問題が
ある。However, in the above-described conventional manufacturing method, (1) since the aluminum film 24 is directly etched using the phosphoric acid-based etching solution, the end portion 24a of the aluminum film 24 is Traces, that is, a gap Δ is formed between the interlayer insulating film 13 and the antireflection film 11. Since the phosphoric acid-based etching liquid has a relatively high viscosity, the etching liquid remains in this gap Δ even if the phosphoric acid-based etching liquid is washed with water after etching. Therefore, there is a problem that the reliability of the device is impaired.
【０００７】(２)アルミニウム膜２４を、信号処理回路
の配線用の導電層１２とは別に形成している。また、ア
ルミニウム膜２４を除去する工程が、表面保護膜１８，
層間絶縁膜（シリコン窒化膜）１３のエッチング工程後
に追加されたプロセスとなっている。このため、エッチ
ング停止膜としてアルミニウム膜２４を設けない通常の
作製方法に比して、工程数が増加するという問題があ
る。(2) The aluminum film 24 is formed separately from the conductive layer 12 for wiring of the signal processing circuit. In addition, the step of removing the aluminum film 24 is performed by the surface protection film 18,
This process is added after the etching process of the interlayer insulating film (silicon nitride film) 13. Therefore, there is a problem in that the number of steps is increased as compared with a normal manufacturing method in which the aluminum film 24 is not provided as an etching stop film.
【０００８】そこで、この発明の目的は、反射防止膜の
膜厚を精密に制御できる上、素子の信頼性低下を防止で
き、かつ、工程数増加を抑えることができる回路内蔵受
光素子の作製方法を提供することにある。Therefore, an object of the present invention is to provide a method of manufacturing a photodetector with a built-in circuit, which can precisely control the film thickness of the antireflection film, prevent the reliability of the device from lowering, and suppress the increase in the number of steps. To provide.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の回路内蔵受光素子の作製方法
は、半導体基板の表面に、半導体部分と配線部分とを持
ち、反射防止膜で覆われた受光素子と、半導体部分と配
線部分を持ち、上記受光素子が光を受けて発生した信号
を処理する信号処理回路とを備えた回路内蔵受光素子の
作製方法であって、上記半導体基板の表面に、上記受光
素子の半導体部分と、上記信号処理回路の半導体部分を
それぞれ形成する工程と、上記半導体基板上に、所定の
屈折率を有する反射防止膜を設ける工程と、上記半導体
基板上に第１の導電層を設け、この第１の導電層をパタ
ーン加工して上記受光素子および信号処理回路の配線部
分を形成するとともに、上記第１の導電層の一部を、上
記受光素子の受光領域の全域を覆う状態に残す工程と、
上記半導体基板上に層間絶縁膜を設ける工程と、上記層
間絶縁膜のうち上記受光領域上に残された第１の導電層
上の部分を除去する工程と、上記半導体基板上に第２の
導電層を設ける工程と、上記反射防止膜に対するエッチ
ングレートに比して上記第１の導電層に対するエッチン
グレートが大きいエッチング液を用いて、上記第２の導
電層および第１の導電層のうち上記受光領域の内側に存
する部分を連続的にエッチングして除去する一方、上記
第２の導電層および第１の導電層のうち上記受光領域の
周囲に存する部分を残す工程を有することを特徴として
いる。In order to achieve the above object, a method of manufacturing a light receiving element with a built-in circuit according to claim 1 has a semiconductor portion and a wiring portion on the surface of a semiconductor substrate and prevents reflection. A method of manufacturing a light receiving element with a built-in circuit, comprising: a light receiving element covered with a film; and a signal processing circuit which has a semiconductor portion and a wiring portion, and which processes a signal generated when the light receiving element receives light. Forming a semiconductor portion of the light receiving element and a semiconductor portion of the signal processing circuit on a surface of a semiconductor substrate; providing an antireflection film having a predetermined refractive index on the semiconductor substrate; A first conductive layer is provided on a substrate, and the first conductive layer is patterned to form a wiring portion of the light receiving element and the signal processing circuit. Light receiving area of element A step of leaving the state of covering the entire area of,
Providing an interlayer insulating film on the semiconductor substrate, removing a portion of the interlayer insulating film on the first conductive layer left on the light receiving region, and forming a second conductive film on the semiconductor substrate. The step of providing a layer and an etching liquid having a higher etching rate for the first conductive layer than the etching rate for the antireflection film are used to select the light receiving portion of the second conductive layer and the first conductive layer. The method is characterized by including a step of continuously etching and removing a portion existing inside the region, while leaving a portion of the second conductive layer and the first conductive layer existing around the light receiving region.
【００１０】また、請求項２に記載の回路内蔵受光素子
の作製方法は、請求項１に記載の回路内蔵受光素子の作
製方法において、上記第２の導電層および第１の導電層
を連続的にエッチングするとき同時に、上記信号処理回
路に、上記第２の導電層の一部からなる２層目の配線部
分を形成することを特徴としている。According to a second aspect of the present invention, there is provided a method of manufacturing a light receiving element with a built-in circuit, wherein the second conductive layer and the first conductive layer are continuously formed. Simultaneously with the etching, a second-layer wiring portion formed of a part of the second conductive layer is formed in the signal processing circuit.
【００１１】また、請求項３に記載の回路内蔵受光素子
の作製方法は、請求項１または２に記載の回路内蔵受光
素子の作製方法において、上記第２の導電層および第１
の導電層を連続的にエッチングする工程の後、上記半導
体基板上に、上記反射防止膜との選択エッチングが可能
な材料からなる表面保護膜を設け、上記反射防止膜に対
して選択的に、上記表面保護膜のうち上記受光領域上の
部分と、上記配線部分の一部からなるボンディングパッ
ド上の部分を同時に除去することを特徴としている。A method of manufacturing a light-receiving element with a built-in circuit according to a third aspect is the method for manufacturing a light-receiving element with a built-in circuit according to claim 1 or 2, wherein the second conductive layer and the first conductive layer are provided.
After the step of continuously etching the conductive layer, a surface protective film made of a material that can be selectively etched with the antireflection film is provided on the semiconductor substrate, and selectively with respect to the antireflection film. A part of the surface protective film on the light receiving region and a part on the bonding pad, which is a part of the wiring part, are simultaneously removed.
【００１２】[0012]
【作用】請求項１の回路内蔵受光素子の作製方法では、
層間絶縁膜のうち上記受光領域上に残された第１の導電
層上の部分を除去するとき、第１の導電層によって受光
領域上の反射防止膜が保護される。また、第２の導電層
および第１の導電層のうち上記受光領域の内側に存する
部分を連続的にエッチングして除去するとき、反射防止
膜に対するエッチングレートに比して第１の導電層に対
するエッチングレートが大きいエッチング液を用いてい
る。したがって、反射防止膜の膜厚制御が高精度に行わ
れる。According to the method of manufacturing a light receiving element with a built-in circuit of claim 1,
When the portion of the interlayer insulating film on the first conductive layer left on the light receiving region is removed, the antireflection film on the light receiving region is protected by the first conductive layer. Further, when the portions of the second conductive layer and the first conductive layer that are present inside the light receiving region are continuously etched and removed, as compared with the etching rate for the antireflection film, An etching solution with a high etching rate is used. Therefore, the film thickness of the antireflection film is accurately controlled.
【００１３】しかも、第１の導電層（および第２の導電
層）の一部を、受光領域の周囲に残しているので、従来
技術では生じていたような隙間Δ（図５(b)）が生じる
ことがない。したがって、素子の信頼性低下が防止され
る。In addition, since a part of the first conductive layer (and the second conductive layer) is left around the light receiving region, the gap Δ (FIG. 5 (b)), which occurs in the prior art. Does not occur. Therefore, deterioration of the reliability of the element is prevented.
【００１４】また、受光領域上の第１の導電層を、第１
の導電層をパターン加工して受光素子と信号処理回路の
配線部分を形成するとき、同時に形成している。また、
受光領域の内側の第１の導電層を、第２の導電層と連続
的にエッチングして除去している。したがって、エッチ
ング停止膜を設けない通常の作製方法に比して、工程の
増加が防止される。Further, the first conductive layer on the light receiving region is
When the conductive layer is patterned to form the light receiving element and the wiring portion of the signal processing circuit, they are simultaneously formed. Also,
The first conductive layer inside the light receiving region is continuously etched and removed with the second conductive layer. Therefore, an increase in the number of steps can be prevented as compared with the usual manufacturing method in which the etching stopper film is not provided.
【００１５】請求項２の回路内蔵受光素子の作製方法で
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングするとき同時に、上記信号処理回路に、上記第
２の導電層の一部からなる２層目の配線部分を形成する
ので、エッチング停止膜を設けない通常の作製方法に比
して、工程の増加が防止される。In the method of manufacturing a light receiving element with a built-in circuit according to a second aspect of the present invention, at the same time when the second conductive layer and the first conductive layer are continuously etched, the signal processing circuit is provided with the second conductive layer. Since the second-layer wiring part consisting of a part is formed, an increase in the number of steps can be prevented as compared with the usual manufacturing method in which the etching stopper film is not provided.
【００１６】請求項３の回路内蔵受光素子の作製方法で
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程の後、上記半導体基板上に、上記反射
防止膜との選択エッチングが可能な材料からなる表面保
護膜を設けている。したがって、反射防止膜に対して選
択的に上記表面保護膜をエッチングすることができ、反
射防止膜の膜厚を変化させることがない。In the method of manufacturing a light receiving element with a built-in circuit according to a third aspect of the present invention, after the step of continuously etching the second conductive layer and the first conductive layer, the antireflection film is formed on the semiconductor substrate. A surface protective film made of a material capable of selective etching is provided. Therefore, the surface protective film can be selectively etched with respect to the antireflection film, and the film thickness of the antireflection film is not changed.
【００１７】[0017]
【実施例】以下、この発明の回路内蔵受光素子の作製方
法を実施例により詳細に説明する。EXAMPLES A method of manufacturing a photodetector with a built-in circuit according to the present invention will be described in detail below with reference to examples.
【００１８】図１〜図３は、この発明の一実施例の回路
内蔵受光素子の作製工程を示している。なお、簡単のた
め、図１〜図３中、図５と同一の構成部分は同一の番号
で示している。1 to 3 show steps of manufacturing a photodetector with a built-in circuit according to an embodiment of the present invention. Note that, for simplification, in FIGS. 1 to 3, the same components as those in FIG. 5 are indicated by the same numbers.
【００１９】まず、図１(a)に示すように、半導体基
板１の表面のフォトダイオード領域Ａ、信号処理回路領
域Ｂに、一般的な作製手順によって、それぞれフォトダ
イオードの半導体部分、信号処理回路の半導体部分を形
成する。上記フォトダイオードの半導体部分はＰ型半導
体基板１、Ｎ型エピタキシャル層４およびＮ型拡散層９
からなる一方、上記信号処理回路の半導体部分はＰ型半
導体基板１、Ｎ型埋込拡散層２、Ｎ型コレクタ補償拡散
層６、Ｎ型エピタキシャル層４、Ｐ型不活性ベース拡散
層７、Ｐ型活性ベース拡散層８およびＮ型拡散層９′か
らなっている。なお、上記フォトダイオード領域Ａと信
号処理回路領域Ｂとは、Ｐ型埋込分離拡散層３とＰ型分
離拡散層５とで仕切られ、両領域の表面は熱酸化膜（Ｓ
ｉＯ2膜）１０で覆われた状態となっている。フォトダ
イオード領域ＡのうちＮ型拡散層９が存する領域が受光
領域となっている。First, as shown in FIG. 1A, in the photodiode region A and the signal processing circuit region B on the surface of the semiconductor substrate 1, the semiconductor portion of the photodiode and the signal processing circuit are respectively manufactured by a general manufacturing procedure. Forming the semiconductor portion of. The semiconductor portion of the photodiode includes a P-type semiconductor substrate 1, an N-type epitaxial layer 4 and an N-type diffusion layer 9.
On the other hand, the semiconductor portion of the signal processing circuit includes a P-type semiconductor substrate 1, an N-type buried diffusion layer 2, an N-type collector compensation diffusion layer 6, an N-type epitaxial layer 4, a P-type inactive base diffusion layer 7, and P. It comprises a type active base diffusion layer 8 and an N type diffusion layer 9 '. The photodiode region A and the signal processing circuit region B are partitioned by the P-type buried isolation diffusion layer 3 and the P-type isolation diffusion layer 5, and the surfaces of both regions are thermally oxidized (S).
The film is covered with the iO 2 film) 10. A region of the photodiode region A where the N-type diffusion layer 9 exists is a light receiving region.
【００２０】次に、熱酸化膜１０のうちフォトダイオ
ードの受光領域９上に存する部分を除去（開口１０ａを
形成）し、この上に、ＣＶＤ法によってシリコン窒化膜
からなる反射防止膜１１を設ける。Next, a portion of the thermal oxide film 10 existing on the light receiving region 9 of the photodiode is removed (opening 10a is formed), and an antireflection film 11 made of a silicon nitride film is provided thereon by a CVD method. .
【００２１】次に、同図(b)に示すように、上記フォ
トダイオード領域Ａ内の所定の箇所（図示せず）と、信
号処理回路領域Ｂ内の所定の箇所とに、反射防止膜１１
の表面から上記半導体部分に至るコンタクト用開口を形
成し、この半導体基板１上に例えばアルミニウム膜から
なる第１の導電層１２を設ける。この導電層１２をパタ
ーン加工して、上記フォトダイオードの配線部分（図示
せず）と、信号処理回路の配線部分２１，２２，２３と
を形成する。このとき同時に、導電層１２の一部をエッ
チング停止膜２４として受光領域９上の反射防止膜１１
上に残しておく。エッチング停止膜２４のパターンは、
受光領域９の全域を覆い、かつ、端部２４ａが熱酸化膜
１０上に重なるパターンとする。Next, as shown in FIG. 3B, the antireflection film 11 is formed on a predetermined portion (not shown) in the photodiode region A and a predetermined portion in the signal processing circuit region B.
A contact opening is formed from the surface of the substrate to the semiconductor portion, and a first conductive layer 12 made of, for example, an aluminum film is provided on the semiconductor substrate 1. The conductive layer 12 is patterned to form wiring portions (not shown) of the photodiode and wiring portions 21, 22, 23 of the signal processing circuit. At this time, at the same time, a part of the conductive layer 12 is used as the etching stop film 24 to form the antireflection film 11 on the light receiving region 9.
Leave it above. The pattern of the etching stop film 24 is
The entire area of the light receiving region 9 is covered, and the end portion 24a overlaps the thermal oxide film 10.
【００２２】次に、図２(c)に示すように、半導体基
板１上に、プラズマＣＶＤ法によって、シリコン窒化膜
からなる層間絶縁膜１３を設ける。次に、信号処理回路
領域Ｂ内で、層間絶縁膜１３のうち配線部分２３上の箇
所にコンタクト用開口を形成する。このとき同時に、フ
ォトダイオード領域Ａ内で、層間絶縁膜１３のうちエッ
チング停止膜２４上の部分を除去して開口１３ａを形成
する。この開口１３ａのパターンはエッチング停止膜２
４のパターンよりも内側に設定する。Next, as shown in FIG. 2C, an interlayer insulating film 13 made of a silicon nitride film is provided on the semiconductor substrate 1 by the plasma CVD method. Next, in the signal processing circuit region B, a contact opening is formed in a portion of the interlayer insulating film 13 on the wiring portion 23. At this time, at the same time, in the photodiode region A, the portion of the interlayer insulating film 13 on the etching stop film 24 is removed to form the opening 13a. The pattern of the opening 13a is the etching stop film 2
Set inside the pattern of 4.
【００２３】次に、同図(d)に示すように、この上に
全面に第２の導電層１４を設け、さらに、フォトリソグ
ラフィを行ってレジスト１５を所定のパターンで設け
る。Next, as shown in FIG. 3D, a second conductive layer 14 is provided on the entire surface, and photolithography is further performed to provide a resist 15 in a predetermined pattern.
【００２４】レジスト１５のパターンは、信号処理回路
領域Ｂでは、２層目の配線部分３３を形成するためのパ
ターンとする。一方、フォトダイオード領域Ａでは、受
光領域９の周囲に沿った略枠状のパターンとする。詳し
くは、図４に示すように、枠状のパターン１５の内側エ
ッジは、エッチング停止膜の端部２４ａの外側エッジか
ら距離ｘだけ内側になるように設計しておく。この距離
ｘは、導電層１２と導電層１４とのアライメントずれ量
をｘ1とし、導電層１４のエッチングシフト量（レジス
トパターンと仕上がりパターンとの差）をｘ2としたと
き、 ｘ＞ｘ1＋ｘ2 なる関係を満たすように設定する。In the signal processing circuit area B, the pattern of the resist 15 is a pattern for forming the wiring portion 33 of the second layer. On the other hand, in the photodiode region A, a substantially frame-shaped pattern is formed along the periphery of the light receiving region 9. More specifically, as shown in FIG. 4, the inner edge of the frame-shaped pattern 15 is designed to be inside by a distance x from the outer edge of the end portion 24a of the etching stop film. The distance x is x> x 1 when the misalignment amount between the conductive layer 12 and the conductive layer 14 is x 1 and the etching shift amount of the conductive layer 14 (difference between the resist pattern and the finished pattern) is x 2. Set so as to satisfy the relationship of + x 2 .
【００２５】次に、上記レジスト１５をマスクとし
て、反射防止膜１１に対するエッチングレートに比して
エッチング停止膜２４に対するエッチングレートが大き
いリン酸系のエッチング液を用いて、エッチングを行
う。すなわち、信号処理回路領域Ｂでは、導電層１４を
エッチングして２層目の配線部分３３を形成する。一
方、フォトダイオード領域Ａでは、導電層１４と、受光
領域９上のエッチング停止膜２４とを連続的にエッチン
グする。この結果、受光領域９の周囲にエッチング停止
膜の端部２４ａと、導電層１４の一部３４とが重なった
状態で残る。Next, using the resist 15 as a mask, etching is performed using a phosphoric acid-based etching solution having a higher etching rate for the etching stop film 24 than that for the antireflection film 11. That is, in the signal processing circuit region B, the conductive layer 14 is etched to form the second-layer wiring portion 33. On the other hand, in the photodiode region A, the conductive layer 14 and the etching stopper film 24 on the light receiving region 9 are continuously etched. As a result, the end portion 24a of the etching stop film and the part 34 of the conductive layer 14 remain around the light receiving region 9 in a state of overlapping.
【００２６】次に、図３(e)に示すように、この上に
全面に、表面保護膜１６を設ける。この表面保護膜１６
は、反射防止膜（シリコン窒化膜）１１との選択エッチ
ングが可能な材料であるシリコン酸化膜（ＣＶＤにて形
成）またはポリイミド膜とする。この後、反射防止膜１
１に対して選択的に、表面保護膜１６のうちボンディン
グパッド上の部分を除去して開口（図示せず）を形成す
ると同時に、フォトダイオード領域Ａで、表面保護膜１
６の受光領域９上の部分を除去する。Next, as shown in FIG. 3E, a surface protective film 16 is provided on the entire surface. This surface protective film 16
Is a silicon oxide film (formed by CVD) or a polyimide film that is a material that can be selectively etched with the antireflection film (silicon nitride film) 11. After this, the antireflection film 1
1, a portion of the surface protective film 16 on the bonding pad is removed to form an opening (not shown), and at the same time, the surface protective film 1 is formed in the photodiode region A.
The part of the light receiving region 9 of 6 is removed.
【００２７】このように、この作製方法では、層間絶縁
膜１３をエッチングするときエッチング停止膜２４によ
って受光領域９上の反射防止膜１１を保護した上（工程
）、エッチング停止膜２４をエッチングするとき反射
防止膜１１に対するエッチングレートに比してエッチン
グ停止膜２４に対するエッチングレートが大きいエッチ
ング液を用いているので（工程）、反射防止膜１１の
膜厚制御を高精度に行うことができる。また、表面保護
膜１６の材料を反射防止膜１１に対して選択的にエッチ
ング可能なものとしている（工程）ので、反射防止膜
１１に対して選択的に表面保護膜１６をエッチングする
ことができ、反射防止膜１１の膜厚を変化させることが
ない。As described above, according to this manufacturing method, when the interlayer insulating film 13 is etched, the antireflection film 11 on the light receiving region 9 is protected by the etching stop film 24 (step), and the etching stop film 24 is etched. Since the etching liquid having a higher etching rate for the etching stop film 24 than the etching rate for the antireflection film 11 is used (step), the film thickness of the antireflection film 11 can be controlled with high accuracy. Further, since the material of the surface protective film 16 is selectively etchable with respect to the antireflection film 11 (step), the surface protective film 16 can be selectively etched with respect to the antireflection film 11. The film thickness of the antireflection film 11 is not changed.
【００２８】しかも、エッチング停止膜２４ａを受光領
域９の周囲に最終的に残しているので、従来技術では生
じていたような隙間Δ（図５(b)）が生じることがな
く、素子の信頼性低下を防止することができる。Moreover, since the etching stop film 24a is finally left around the light receiving region 9, the gap Δ (FIG. 5 (b)), which is generated in the prior art, does not occur, and the reliability of the device is improved. It is possible to prevent deterioration of sex.
【００２９】また、受光領域９上のエッチング停止膜２
４を１層目の導電層１２と同時に形成し、２層目の導電
層１４のエッチング時に同時に除去しているので、エッ
チング停止膜を設けない通常の作製方法に比して、何ら
工程を増加させることがない。Further, the etching stopper film 2 on the light receiving region 9
Since 4 is formed at the same time as the first conductive layer 12 and is removed at the same time as the second conductive layer 14 is etched, the number of steps is increased as compared with a normal manufacturing method in which an etching stopper film is not provided. There is nothing to do.
【００３０】なお、最近、信号処理回路の微細パターン
化に伴い、１層目の導電層１２のエッチングをＣl系プ
ラズマによる異方性ドライエッチで行うことが多くなっ
ている。このＣl系プラズマに、反射防止膜（シリコン
窒化膜）１１の表面がさらされると、大幅に膜厚が変化
する。このような場合、この発明によれば、Ｃl系ドラ
イエッチング時に反射防止膜１１の表面がさらされるこ
とがなく、反射防止膜１１の膜厚制御を精密に行うこと
ができる。In recent years, with the fine patterning of signal processing circuits, the first conductive layer 12 is often etched by anisotropic dry etching using Cl-based plasma. When the surface of the antireflection film (silicon nitride film) 11 is exposed to this Cl-based plasma, the film thickness changes significantly. In such a case, according to the present invention, the surface of the antireflection film 11 is not exposed during the Cl-based dry etching, and the film thickness of the antireflection film 11 can be precisely controlled.
【００３１】また、表面保護膜１６が、反射防止膜（シ
リコン窒化膜）１１との選択エッチングが不可能な材料
（シリコン窒化膜である場合など）であるときには、次
のような工程により、本発明の目的を達成することがで
きる。まず、フォトダイオードの反射防止膜１１上のエ
ッチング停止膜２４および第２の導電層１４を残したま
ま、表面保護膜１６を形成し、通常のフォトエッチング
により、表面保護膜１６のフォトダイオード部分とボン
ディングパッド部分を開口する。続いてフォトリソグラ
フィにより、フォトダイオード上のみを開口したレジス
トパターンを設け、反射防止膜１１に対するエッチング
レートに比してエッチング停止膜２４に対するエッチン
グレートが大きいリン酸系のエッチング液を用いて、エ
ッチング停止膜２４および第２の導電層１４を同時にエ
ッチングする。Further, when the surface protection film 16 is made of a material that cannot be selectively etched with the antireflection film (silicon nitride film) 11 (such as a silicon nitride film), the following steps are performed. The object of the invention can be achieved. First, the surface protection film 16 is formed while leaving the etching stop film 24 and the second conductive layer 14 on the antireflection film 11 of the photodiode, and the photodiode portion of the surface protection film 16 is formed by normal photoetching. Open the bonding pad portion. Subsequently, a resist pattern having an opening only on the photodiode is provided by photolithography, and etching is stopped by using a phosphoric acid-based etching solution having a higher etching rate for the etching stop film 24 than the etching rate for the antireflection film 11. The film 24 and the second conductive layer 14 are simultaneously etched.
【００３２】この工程においては、表面保護膜１６のエ
ッチング時には反射防止膜１１上は、エッチング停止膜
２４および第２の導電層１４によって保護されているた
め、反射防止膜１１はエッチングされることなく、反射
防止膜厚の精密な制御が可能となる。In this step, since the antireflection film 11 is protected by the etching stopper film 24 and the second conductive layer 14 when the surface protection film 16 is etched, the antireflection film 11 is not etched. It is possible to precisely control the antireflection film thickness.
【００３３】[0033]
【発明の効果】以上より明らかなように、請求項１の回
路内蔵受光素子の作製方法は、層間絶縁膜のうち上記受
光領域上に残された第１の導電層上の部分を除去すると
き、第１の導電層によって受光領域上の反射防止膜を保
護できる。また、第２の導電層および第１の導電層のう
ち上記受光領域の内側に存する部分を連続的にエッチン
グして除去するとき、反射防止膜に対するエッチングレ
ートに比して第１の導電層に対するエッチングレートが
大きいエッチング液を用いている。したがって、反射防
止膜の膜厚制御を高精度に行うことができる。しかも、
第１の導電層（および第２の導電層）の一部を、受光領
域の周囲に残しているので、従来技術では生じていたよ
うな隙間Δ（図５(b)）が生じることがない。したがっ
て、素子の信頼性低下を防止できる。また、受光領域上
の第１の導電層を、第１の導電層をパターン加工して受
光素子と信号処理回路の配線部分を形成するとき、同時
に形成している。また、受光領域の内側の第１の導電層
を、第２の導電層と連続的にエッチングして除去してい
る。したがって、エッチング停止膜を設けない通常の作
製方法に比して、工程の増加を防止できる。As is apparent from the above, the method of manufacturing a light receiving element with a built-in circuit according to the first aspect of the present invention is such that when a portion of the interlayer insulating film on the first conductive layer left on the light receiving region is removed. The first conductive layer can protect the antireflection film on the light receiving region. Further, when the portions of the second conductive layer and the first conductive layer that are present inside the light receiving region are continuously etched and removed, as compared with the etching rate for the antireflection film, An etching solution with a high etching rate is used. Therefore, the film thickness of the antireflection film can be controlled with high accuracy. Moreover,
Since a part of the first conductive layer (and the second conductive layer) is left around the light receiving region, the gap Δ (FIG. 5 (b)) which is generated in the conventional technique is not generated. . Therefore, it is possible to prevent the reliability of the device from decreasing. Further, the first conductive layer on the light receiving region is formed simultaneously when the first conductive layer is patterned to form the light receiving element and the wiring portion of the signal processing circuit. Further, the first conductive layer inside the light receiving region is continuously etched and removed with the second conductive layer. Therefore, it is possible to prevent an increase in the number of steps as compared with the usual manufacturing method in which the etching stopper film is not provided.
【００３４】請求項２の回路内蔵受光素子の作製方法
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程によって、上記信号処理回路に、上記
第２の導電層の一部からなる２層目の配線部分を形成す
るので、エッチング停止膜を設けない通常の作製方法に
比して、工程の増加を防止できる。According to a second aspect of the present invention, there is provided a method of manufacturing a light receiving element with a built-in circuit, wherein the step of continuously etching the second conductive layer and the first conductive layer causes the signal processing circuit to include the second conductive layer. Since the second-layer wiring portion consisting of a part is formed, it is possible to prevent an increase in the number of steps as compared with a normal manufacturing method in which the etching stopper film is not provided.
【００３５】請求項３の回路内蔵受光素子の作製方法
は、上記第２の導電層および第１の導電層を連続的にエ
ッチングする工程の後、上記半導体基板上に、上記反射
防止膜との選択エッチングが可能な材料からなる表面保
護膜を設けている。したがって、反射防止膜に対して選
択的に上記表面保護膜をエッチングすることができ、反
射防止膜の膜厚変化を抑制することができる。According to a third aspect of the present invention, there is provided a method of manufacturing a light receiving element with a built-in circuit, which comprises forming the antireflection film on the semiconductor substrate after the step of continuously etching the second conductive layer and the first conductive layer. A surface protective film made of a material capable of selective etching is provided. Therefore, the surface protection film can be etched selectively with respect to the antireflection film, and the change in the film thickness of the antireflection film can be suppressed.
【図１】 本発明による回路内蔵受光素子の作成工程を
示す略断面図である。FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a light receiving element with a built-in circuit according to the present invention.
【図２】 本発明による回路内蔵受光素子の作成工程を
示す略断面図である。FIG. 2 is a schematic cross-sectional view showing a process of manufacturing a light receiving element with a built-in circuit according to the present invention.
【図３】 本発明による回路内蔵受光素子の作成工程を
示す略断面図である。FIG. 3 is a schematic cross-sectional view showing a manufacturing process of a light receiving element with a built-in circuit according to the present invention.
【図４】 受光領域の周囲の部分を示す図である。FIG. 4 is a diagram showing a portion around a light receiving region.
【図５】 従来の回路内蔵受光素子の作成工程を説明す
る図である。FIG. 5 is a diagram illustrating a conventional manufacturing process of a light receiving element with a built-in circuit.
Ａ 受光素子（フォトダイオード） Ｂ 信号処理回路（ＮＰＮトランジスタ） １ Ｐ型基板 ２ Ｎ型埋込拡散層 ３ Ｐ型埋込分離拡散層 ４ Ｎ型エピタキシャル層 ５ Ｐ型分離拡散層 ６ Ｎ型コレクタ補償拡散層 ７ Ｐ型不活性ベース拡散層 ８ Ｐ型活性ベース拡散層 ９ Ｎ型拡散層 １０ ＳiＯ2膜 １１ 反射防止膜 １２ 第１の導電層 １３ 層間絶縁膜 １４ 第２の導電層 １５ レジスト １６ 表面保護膜A light receiving element (photodiode) B signal processing circuit (NPN transistor) 1 P-type substrate 2 N-type buried diffusion layer 3 P-type buried separation diffusion layer 4 N-type epitaxial layer 5 P-type separation diffusion layer 6 N-type collector compensation Diffusion layer 7 P-type inactive base diffusion layer 8 P-type active base diffusion layer 9 N-type diffusion layer 10 SiO 2 film 11 Antireflection film 12 First conductive layer 13 Inter-layer insulating film 14 Second conductive layer 15 Resist 16 Surface Protective film
Claims (3)
部分とを持ち、反射防止膜で覆われた受光素子と、半導
体部分と配線部分を持ち、上記受光素子が光を受けて発
生した信号を処理する信号処理回路とを備えた回路内蔵
受光素子の作製方法であって、 上記半導体基板の表面に、上記受光素子の半導体部分
と、上記信号処理回路の半導体部分をそれぞれ形成する
工程と、 上記半導体基板上に、所定の屈折率を有する反射防止膜
を設ける工程と、 上記半導体基板上に第１の導電層を設け、この第１の導
電層をパターン加工して上記受光素子および信号処理回
路の配線部分を形成するとともに、上記第１の導電層の
一部を、上記受光素子の受光領域の全域を覆う状態に残
す工程と、 上記半導体基板上に層間絶縁膜を設ける工程と、 上記層間絶縁膜のうち上記受光領域上に残された第１の
導電層上の部分を除去する工程と、 上記半導体基板上に第２の導電層を設ける工程と、 上記反射防止膜に対するエッチングレートに比して上記
第１の導電層に対するエッチングレートが大きいエッチ
ング液を用いて、上記第２の導電層および第１の導電層
のうち上記受光領域の内側に存する部分を連続的にエッ
チングして除去する一方、上記第２の導電層および第１
の導電層のうち上記受光領域の周囲に存する部分を残す
工程を有することを特徴とする回路内蔵受光素子の作製
方法。1. A signal generated by a light-receiving element having a semiconductor portion and a wiring portion, a light-receiving element covered with an antireflection film, and a semiconductor portion and a wiring portion on the surface of a semiconductor substrate. A method of manufacturing a light receiving element with a built-in circuit comprising a signal processing circuit for processing, wherein a step of forming a semiconductor portion of the light receiving element and a semiconductor portion of the signal processing circuit on the surface of the semiconductor substrate, respectively. A step of providing an antireflection film having a predetermined refractive index on the semiconductor substrate; and a step of providing a first conductive layer on the semiconductor substrate, patterning the first conductive layer, and the light receiving element and signal processing. Forming a wiring portion of the circuit and leaving a part of the first conductive layer in a state of covering the entire light receiving region of the light receiving element; providing an interlayer insulating film on the semiconductor substrate; Layer break Comparing the etching rate for the antireflection film with the step of removing a portion of the film on the first conductive layer left on the light receiving region, the step of providing a second conductive layer on the semiconductor substrate, While using the etching liquid having a large etching rate for the first conductive layer, the portions of the second conductive layer and the first conductive layer inside the light receiving region are continuously etched and removed. , The second conductive layer and the first
2. A method of manufacturing a light receiving element with a built-in circuit, comprising the step of leaving a portion of the conductive layer around the light receiving region.
製方法において、 上記第２の導電層および第１の導電層を連続的にエッチ
ングするとき同時に、上記信号処理回路に、上記第２の
導電層の一部からなる２層目の配線部分を形成すること
を特徴とする回路内蔵受光素子の作製方法。2. The method for manufacturing a light receiving element with a built-in circuit according to claim 1, wherein the second conductive layer and the first conductive layer are continuously etched, and at the same time, the signal processing circuit is provided with the second conductive layer. 2. A method of manufacturing a light-receiving element with a built-in circuit, comprising forming a second-layer wiring portion consisting of a part of the conductive layer.
素子の作製方法において、 上記第２の導電層および第１の導電層を連続的にエッチ
ングする工程の後、 上記半導体基板上に、上記反射防止膜との選択エッチン
グが可能な材料からなる表面保護膜を設け、上記反射防
止膜に対して選択的に、上記表面保護膜のうち上記受光
領域上の部分と、上記配線部分の一部からなるボンディ
ングパッド上の部分を同時に除去することを特徴とする
回路内蔵受光素子の作製方法。3. The method for manufacturing a light receiving element with a built-in circuit according to claim 1, wherein after the step of continuously etching the second conductive layer and the first conductive layer, A surface protection film made of a material that can be selectively etched with the antireflection film is provided, and a portion of the surface protection film on the light receiving region and one of the wiring portions are selectively formed with respect to the antireflection film. A method of manufacturing a light-receiving element with a built-in circuit, characterized in that a portion on a bonding pad consisting of a part is removed at the same time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327363A JP2988819B2 (en) | 1993-12-24 | 1993-12-24 | Fabrication method of photodetector with built-in circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327363A JP2988819B2 (en) | 1993-12-24 | 1993-12-24 | Fabrication method of photodetector with built-in circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183561A true JPH07183561A (en) | 1995-07-21 |
| JP2988819B2 JP2988819B2 (en) | 1999-12-13 |
Family
ID=18198314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5327363A Expired - Fee Related JP2988819B2 (en) | 1993-12-24 | 1993-12-24 | Fabrication method of photodetector with built-in circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2988819B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0756333A3 (en) * | 1995-07-24 | 1998-06-10 | Sharp Kabushiki Kaisha | Photodetector element containing circuit element and manufacturing method thereof |
| US6791153B2 (en) | 2002-03-08 | 2004-09-14 | Kabushiki Kaisha Toshiba | Photo detector with passivation layer and antireflection layer made of the same material |
| WO2007004364A1 (en) | 2005-07-06 | 2007-01-11 | Idemitsu Kosan Co., Ltd. | Pyrene derivative and organic electroluminescence device making use of the same |
| WO2007007553A1 (en) | 2005-07-14 | 2007-01-18 | Idemitsu Kosan Co., Ltd. | Biphenyl derivatives, organic electroluminescent materials, and organic electroluminescent devices made by using the same |
| WO2007032161A1 (en) | 2005-09-15 | 2007-03-22 | Idemitsu Kosan Co., Ltd. | Asymmetric fluorene derivative and organic electroluminescent element containing the same |
| WO2007032162A1 (en) | 2005-09-16 | 2007-03-22 | Idemitsu Kosan Co., Ltd. | Pyrene derivative and organic electroluminescence device making use of the same |
| JP2007180541A (en) * | 2005-12-28 | 2007-07-12 | Dongbu Electronics Co Ltd | Method of manufacturing cmos image sensor |
| WO2007100010A1 (en) | 2006-02-28 | 2007-09-07 | Idemitsu Kosan Co., Ltd. | Organic electroluminescent device |
| JP2008160104A (en) * | 2006-12-20 | 2008-07-10 | Dongbu Hitek Co Ltd | Image sensor, and its manufacturing method |
| CN113394301A (en) * | 2021-06-11 | 2021-09-14 | 西安微电子技术研究所 | Preparation method and structure of dielectric film layer for improving optical characteristics of photoelectric coupler |
-
1993
- 1993-12-24 JP JP5327363A patent/JP2988819B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0756333A3 (en) * | 1995-07-24 | 1998-06-10 | Sharp Kabushiki Kaisha | Photodetector element containing circuit element and manufacturing method thereof |
| US6791153B2 (en) | 2002-03-08 | 2004-09-14 | Kabushiki Kaisha Toshiba | Photo detector with passivation layer and antireflection layer made of the same material |
| US7042059B2 (en) | 2002-03-08 | 2006-05-09 | Kabushiki Kaisha Toshiba | Optical semiconductor device and method for manufacturing optical semiconductor device |
| WO2007004364A1 (en) | 2005-07-06 | 2007-01-11 | Idemitsu Kosan Co., Ltd. | Pyrene derivative and organic electroluminescence device making use of the same |
| WO2007007553A1 (en) | 2005-07-14 | 2007-01-18 | Idemitsu Kosan Co., Ltd. | Biphenyl derivatives, organic electroluminescent materials, and organic electroluminescent devices made by using the same |
| WO2007032161A1 (en) | 2005-09-15 | 2007-03-22 | Idemitsu Kosan Co., Ltd. | Asymmetric fluorene derivative and organic electroluminescent element containing the same |
| WO2007032162A1 (en) | 2005-09-16 | 2007-03-22 | Idemitsu Kosan Co., Ltd. | Pyrene derivative and organic electroluminescence device making use of the same |
| JP2007180541A (en) * | 2005-12-28 | 2007-07-12 | Dongbu Electronics Co Ltd | Method of manufacturing cmos image sensor |
| WO2007100010A1 (en) | 2006-02-28 | 2007-09-07 | Idemitsu Kosan Co., Ltd. | Organic electroluminescent device |
| JP2008160104A (en) * | 2006-12-20 | 2008-07-10 | Dongbu Hitek Co Ltd | Image sensor, and its manufacturing method |
| CN113394301A (en) * | 2021-06-11 | 2021-09-14 | 西安微电子技术研究所 | Preparation method and structure of dielectric film layer for improving optical characteristics of photoelectric coupler |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2988819B2 (en) | 1999-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5034351A (en) | Process for forming a feature on a substrate without recessing the surface of the substrate | |
| JPH07183561A (en) | Manufacture of photodetector with built-in circuit | |
| JP2005109049A (en) | Method of manufacturing optical semiconductor integrated circuit device | |
| KR100329782B1 (en) | Method for fabricating image sensor with improved photo sensitivity | |
| JPH07273082A (en) | Manufacture of photodetecting apparatus with built-in circuit | |
| US7659135B2 (en) | Semiconductor device fabrication method and semiconductor device | |
| JPH0831582B2 (en) | Semiconductor device including photo sensor and signal processing circuit | |
| JP3900552B2 (en) | Manufacturing method of optical sensor | |
| JPH1079426A (en) | Method of forming interlayer contact and its structure | |
| JP2005354046A (en) | Method of manufacturing semiconductor device | |
| JP2892569B2 (en) | Fabrication method of photodetector with built-in circuit | |
| JP2003115533A (en) | Shallow trench isolation method using single mask | |
| KR100239425B1 (en) | Manufacturing process of transistor | |
| JPS59182541A (en) | Manufacture of semiconductor device | |
| KR100204418B1 (en) | Method for forming an element isolation in a semiconductor device | |
| KR100422960B1 (en) | Method for forming isolation layer of semiconductor device | |
| JPH10209521A (en) | Semiconductor device having magnetoresistance element | |
| KR0141106B1 (en) | Semiconductor device and making method thereof | |
| JPH0541454A (en) | Semiconductor device | |
| JPH01238142A (en) | Manufacture of semiconductor integrated circuit | |
| JPS6054468A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS59121836A (en) | Formation of positioning mark | |
| JPH05129575A (en) | Manufacture of optical semiconductor device | |
| KR19990055780A (en) | Manufacturing method of semiconductor device | |
| JPH1092725A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |