[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH07176501A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07176501A
JPH07176501A JP31816993A JP31816993A JPH07176501A JP H07176501 A JPH07176501 A JP H07176501A JP 31816993 A JP31816993 A JP 31816993A JP 31816993 A JP31816993 A JP 31816993A JP H07176501 A JPH07176501 A JP H07176501A
Authority
JP
Japan
Prior art keywords
oxide film
photoresist pattern
opening
semiconductor substrate
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31816993A
Other languages
Japanese (ja)
Inventor
Koichi Hoshino
浩一 星野
Hideo Matsuki
英夫 松木
Takuya Takatani
卓哉 孝谷
Yoshiki Ueno
祥樹 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP31816993A priority Critical patent/JPH07176501A/en
Publication of JPH07176501A publication Critical patent/JPH07176501A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form a metal film for electrodes and wirings by evaporation with out leaving resist on a substrate. CONSTITUTION:A silicon oxide film 22 is formed on the surface of a semiconductor substrate 21, and a photoresist pattern 24, having an aperture 23, is formed thereon. An aperture 25, through which the surface of the substrate 21 is exposed, is formed by etching the silicon oxide film 22 from the aperture 23. Electrode materials 261 and 262 are deposited from above the photoresist pattern 24, then the photoresist pattern 24 is lifted off together with the electrode material 261, and the silicon oxide film 22 is removed by etching. When the electrode material is deposited, no resist remains on the substrate 21 because the silicon oxide film 22 is located between the resist pattern 24 and the substrate 21 even when the aperture part 23 of the photoresist pattern 24 is modified.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、特にメタルリフトオ
フによって半導体基板上に例えばAuのような金属材料
による電極や配線の層を形成する改良した半導体装置の
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an improved semiconductor device, in which an electrode or wiring layer made of a metal material such as Au is formed on a semiconductor substrate by metal lift-off.

【0002】[0002]

【従来の技術】高密度化した半導体集積回路装置におい
て、特にFET(電界効果型トランジスタ)等を用いた
高周波回路の高速化と共に高周波化を図る技術の開発が
進められている。この様な集積回路において高速化並び
に高周波化を可能にするためには、集積回路を構成する
各デバイスの電極材料や、デバイス間を接続する金属配
線材料の低抵抗化が必要とされるものであり、この様な
目的のために配線金属材料としてAuのような低抵抗材
料が用いられ、これら材料を用いた配線の微細加工が必
要とされる。
2. Description of the Related Art In a semiconductor integrated circuit device having a high density, a technique for increasing the frequency as well as for increasing the frequency of a high frequency circuit using an FET (Field Effect Transistor) or the like is being developed. In order to enable higher speeds and higher frequencies in such integrated circuits, it is necessary to reduce the resistance of the electrode material of each device that constitutes the integrated circuit and the metal wiring material that connects the devices. For this purpose, a low resistance material such as Au is used as a wiring metal material, and fine processing of wiring using these materials is required.

【0003】配線材料として用いられるAu等の金属材
料は、低抵抗体であるため損失を効果的に低減できるも
のであるが、その反面エッチング等の方法によって容易
に加工することが困難である。したがって、Au等の難
エッチング材料を微細加工するために、メタルリフトオ
フ法が用いられている。
A metal material such as Au used as a wiring material can effectively reduce loss because it is a low resistance element, but on the other hand, it is difficult to process it easily by a method such as etching. Therefore, the metal lift-off method is used for finely processing a difficult-to-etch material such as Au.

【0004】すなわち、図4で示すように半導体基板11
の表面にフォトレジストを塗布し、このフォトレジスト
膜に配線を形成したい部分に対応して開口を形成したフ
ォトレジストパターン12を設定する。そして、このフォ
トレジストパターン12の表面上に、Au等の電極材料を
電子ビーム蒸着等によって被着し、フォトレジストパタ
ーン12の開口部に対応する基板11の表面、並びにフォト
レジスト膜の表面上に金属蒸着膜131 および132 を形成
する。
That is, as shown in FIG. 4, the semiconductor substrate 11
A photoresist is applied to the surface of the photoresist film, and a photoresist pattern 12 having openings formed in the photoresist film is set corresponding to the portions where wiring is to be formed. Then, an electrode material such as Au is deposited on the surface of the photoresist pattern 12 by electron beam vapor deposition or the like, and is formed on the surface of the substrate 11 corresponding to the opening of the photoresist pattern 12 and the surface of the photoresist film. Metal deposition films 131 and 132 are formed.

【0005】その後、アセトンやレジスト剥離剤等のレ
ジストを溶かす溶剤に浸漬することにより、フォトレジ
ストパターン12と共に、このレジストパターン12の表面
上の金属蒸着膜132 を除去し、電極や配線等とされる金
属蒸着膜131 が基板11上に残されるようにする。
Thereafter, the photoresist pattern 12 and the metal vapor deposition film 132 on the surface of the resist pattern 12 are removed by immersing in a solvent that dissolves the resist, such as acetone or a resist stripping agent, to form an electrode or wiring. The metal vapor deposition film 131 is left on the substrate 11.

【0006】しかし、金属蒸着膜131 および132 を形成
する電子ビームによる蒸着工程において、大きな熱がレ
ジストに対して作用し、この熱が原因で特にレジストパ
ターン12の開口部に周辺部分に変質部14が生ずる。この
様な変質部14が生ずると、レジストの基板11に対する付
着力が強く溶剤に溶け難い場合等において、レジストパ
ターン12を取り除くリフトオフ後において基板11上にレ
ジスト残渣が残る。したがって、その後工程において悪
影響が生ずる。
However, in the electron beam deposition process for forming the metal deposition films 131 and 132, a large amount of heat acts on the resist, and due to this heat, particularly in the openings of the resist pattern 12, the peripheral portion 14 is transformed. Occurs. When such an altered portion 14 occurs, in the case where the resist is strongly adhered to the substrate 11 and is difficult to dissolve in a solvent, etc., a resist residue remains on the substrate 11 after lift-off for removing the resist pattern 12. Therefore, an adverse effect occurs in the subsequent process.

【0007】[0007]

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、金属材料を蒸着した後フォ
トレジストパターンを除去するメタルリフトオフにおい
て、基板上にレジスト残渣が残らないようにして、後工
程の半導体デバイス製造工程において悪影響が残されな
いようにした半導体装置の製造方法を提供しようとする
ものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and in a metal lift-off in which a photoresist pattern is removed after a metal material is vapor-deposited, a resist residue is not left on the substrate. Thus, the present invention is intended to provide a method for manufacturing a semiconductor device in which adverse effects are not left in the subsequent semiconductor device manufacturing process.

【0008】[0008]

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板の表面に酸化膜を形成した
後に、この酸化膜上に開口パターンを形成したフォトレ
ジストパターンを形成し、このフォトレジストパターン
の前記開口部分に対応する酸化膜を除去する。そして、
前記フォトレジストパターン上に、前記パターンの開口
部に対応する前記半導体基板表面部を含み金属材料の層
を蒸着して金属蒸着層を形成し、前記フォトレジストの
層をその上の金属材料の層を含み除去した後、半導体基
板上に残る酸化膜をエッチング除去する。
According to the method of manufacturing a semiconductor device of the present invention, an oxide film is formed on the surface of a semiconductor substrate, and then a photoresist pattern having an opening pattern is formed on the oxide film. The oxide film corresponding to the opening of the photoresist pattern is removed. And
On the photoresist pattern, a metal deposition layer is formed by depositing a metal material layer including the semiconductor substrate surface portion corresponding to the opening portion of the pattern, and forming the metal deposition layer on the photoresist layer. After removing the oxide film, the oxide film remaining on the semiconductor substrate is removed by etching.

【0009】ここで、適宜前記酸化膜層をフォトレジス
トパターンの開口よりも大きな面積範囲でサイドエッチ
ングし、あるいは前記エッチング工程においてフォトレ
ジストパターンの開口部分に対応して酸化膜層をエッチ
ングすると共に、さらに半導体基板の表面をエッチング
して凹部を形成することも行われ、この露出された基板
表面あるいは凹部に、前記フォトレジストパターンの開
口部に対応して金属材料の蒸着層が形成されるようにす
る。
Here, the oxide film layer is appropriately side-etched in an area range larger than the opening of the photoresist pattern, or the oxide film layer is etched corresponding to the opening portion of the photoresist pattern in the etching step. Further, the surface of the semiconductor substrate is also etched to form a recess, so that a vapor deposition layer of a metal material is formed on the exposed substrate surface or recess corresponding to the opening of the photoresist pattern. To do.

【0010】[0010]

【作用】この様な半導体装置の製造方法によれば、Ga
As等の半導体基板の表面に、例えば酸化珪素等の酸化
膜を形成した後にフォトレジストパターンを形成し、こ
のフォトレジストパターンに対応した金属配線層が形成
される。この金属配線層を形成するために、例えばAu
等の金属材料がフォトレジストパターンの上に蒸着され
るものであり、この場合フォトレジストパターンの開口
部の付近に熱による変質部が生ずるものであるが、この
フォトレジストパターンと基板との間に酸化膜が介在さ
れているものであるため、このレジストパターンを除去
するに際して、基板上にこの変質部の残渣が残ることが
ない。したがって、フォトレジストパターンを除去した
後基板上の酸化膜をエッチング除去すれば、この基板表
面にレジスト残渣が残存することが確実に防止すること
ができる。
According to such a semiconductor device manufacturing method, Ga
A photoresist pattern is formed after forming an oxide film such as silicon oxide on the surface of a semiconductor substrate of As or the like, and a metal wiring layer corresponding to the photoresist pattern is formed. In order to form this metal wiring layer, for example, Au
A metal material such as is vapor-deposited on the photoresist pattern. In this case, an altered portion due to heat is generated in the vicinity of the opening of the photoresist pattern. Since the oxide film is interposed, the residue of the altered portion does not remain on the substrate when removing the resist pattern. Therefore, if the oxide film on the substrate is removed by etching after removing the photoresist pattern, it is possible to reliably prevent the resist residue from remaining on the substrate surface.

【0011】[0011]

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図1は例えばGaAs等の半導体基板21上に
電極あるいは配線等の金属層を形成する工程を順次示し
ているもので、まず(A)図で示すように半導体基板21
の表面にP−CVD等の方法によって薄膜からなる酸化
珪素膜22を形成する。この様に酸化珪素膜22が形成され
たならば、この酸化珪素膜22の上にフォトレジストを塗
布し、(B)図で示すように、電極形成部位あるいは配
線形成部位に対応して開口23を形成したフォトレジスト
パターン24を形成する。そして、このフォトレジストパ
ターン24の開口23を介して露出されている酸化珪素膜22
をフッ酸等によってエッチングし、この酸化珪素膜22に
開口23の形状に一致した、半導体基板21の表面に至る開
口25を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1A to 1C sequentially show steps of forming a metal layer such as an electrode or a wiring on a semiconductor substrate 21 such as GaAs. First, as shown in FIG.
A thin silicon oxide film 22 is formed on the surface of P by a method such as P-CVD. After the silicon oxide film 22 is formed in this way, a photoresist is applied on the silicon oxide film 22 and, as shown in FIG. 6B, an opening 23 is formed corresponding to the electrode forming portion or the wiring forming portion. A photoresist pattern 24 having the above is formed. Then, the silicon oxide film 22 exposed through the opening 23 of the photoresist pattern 24.
Are etched with hydrofluoric acid or the like, and an opening 25 reaching the surface of the semiconductor substrate 21 is formed in the silicon oxide film 22 so as to match the shape of the opening 23.

【0012】この様にして、フォトレジストパターン24
の開口23に対応した開口25が酸化珪素膜22に形成された
ならば、(C)図で示すようにフォトレジストパターン
24の上に、その開口23を介して露出される半導体基板21
の表面部を含み、電子ビーム蒸着法によってAuあるい
はPt等の電極材料261 および262 を蒸着する。その
後、フォトレジストパターン24をレジストの溶剤によっ
て溶解除去するもので、このフォトレジストパターン24
の溶解除去によって、(D)図で示すようにフォトレジ
ストパターン24上の電極材料261 も同時に除去される、
いわゆるメタルリフトオフが行われる。
In this way, the photoresist pattern 24
If an opening 25 corresponding to the opening 23 is formed in the silicon oxide film 22, as shown in FIG.
The semiconductor substrate 21 exposed above the opening 23 through the opening 23.
Electrode materials 261 and 262 such as Au or Pt are vapor-deposited by the electron beam vapor deposition method including the surface portion of. After that, the photoresist pattern 24 is dissolved and removed by the solvent of the resist.
As a result of the dissolution and removal of, the electrode material 261 on the photoresist pattern 24 is also removed at the same time as shown in FIG.
So-called metal lift-off is performed.

【0013】この様にメタルリフトオフによってフォト
レジストパターン24および電極材料261 が除去されたな
らば、半導体基板21上に残る酸化珪素膜22を、希フッ酸
等のエッチング液によってエッチングし、(E)図で示
すように半導体基板21上に電極材料262 の層が残存され
る構造とする。この場合、電極材料262 の層は希フッ酸
等の酸化珪素のエッチング液に侵されないAu等の材料
を用いて構成する必要がある。
After the photoresist pattern 24 and the electrode material 261 have been removed by metal lift-off in this way, the silicon oxide film 22 remaining on the semiconductor substrate 21 is etched with an etchant such as dilute hydrofluoric acid, (E). As shown in the figure, the structure is such that the layer of the electrode material 262 remains on the semiconductor substrate 21. In this case, the layer of the electrode material 262 needs to be composed of a material such as Au which is not attacked by an etching solution for silicon oxide such as dilute hydrofluoric acid.

【0014】ここで、図4で示した従来例のようなメタ
ルリフトオフによると、フォトレジストパターン12が半
導体基板11の表面に直接塗布して形成されているもので
あるため、半導体基板11の上にレジスト残渣が発生す
る。
Here, according to the metal lift-off as in the conventional example shown in FIG. 4, since the photoresist pattern 12 is formed by directly coating the surface of the semiconductor substrate 11, the photoresist pattern 12 is formed on the semiconductor substrate 11. A resist residue is generated at.

【0015】しかし、実施例で示したように半導体基板
21の上に酸化珪素膜22を形成し、その上にフォトレジス
トパターン24を形成するようにしているため、電極材料
261および262 を蒸着するに際して発生する変質部によ
るレジスト残渣は、酸化珪素膜22の上に発生する。この
様に酸化珪素膜22上に発生したレジスト残渣は、この酸
化珪素膜22のエッチングと共に除去されるようになり、
したがってレジスト残渣による、例えば基板21のエッチ
ングむら等の後工程への悪影響の発生や信頼性の低下等
は確実に防止される。
However, as shown in the embodiment, the semiconductor substrate
Since the silicon oxide film 22 is formed on 21 and the photoresist pattern 24 is formed thereon, the electrode material
A resist residue due to an altered portion generated during vapor deposition of 261 and 262 is generated on the silicon oxide film 22. The resist residue thus generated on the silicon oxide film 22 comes to be removed together with the etching of the silicon oxide film 22,
Therefore, it is possible to reliably prevent the occurrence of adverse effects on the post-process such as uneven etching of the substrate 21 and deterioration of reliability due to the resist residue.

【0016】また、実施例に示したメタルリフト法によ
れば、レジストに対して電極材料の蒸着等によって熱を
加えてもレジスト残渣が生じないものであるため、レジ
ストパターンを形成するフォト工程においてレジストの
ベークを充分に行うことができ、電極材料の蒸着工程等
において加わる熱に対して、レジストパターンに変形が
生ずることがなく、安定した信頼性の高いメタルリフト
オフ工程とすることができる。
Further, according to the metal lift method described in the embodiment, even if heat is applied to the resist by vapor deposition of an electrode material or the like, a resist residue is not generated, and therefore, in a photo step of forming a resist pattern. The resist can be sufficiently baked, the resist pattern is not deformed by heat applied in the electrode material vapor deposition step, etc., and a stable and reliable metal lift-off step can be performed.

【0017】図2はこの発明の第2の実施例を示すもの
で、(A)図で示すように第1の実例と同様に半導体基
板21の上に酸化珪素膜22を形成し、この酸化珪素膜22の
上にフォトレジストパターン24を塗布形成する。この場
合、このフォトレジストパターン24には、電極形成部位
に対応して開口23が形成されている。
FIG. 2 shows a second embodiment of the present invention. As shown in FIG. 2A, a silicon oxide film 22 is formed on a semiconductor substrate 21 as shown in FIG. A photoresist pattern 24 is formed by coating on the silicon film 22. In this case, the opening 23 is formed in the photoresist pattern 24 corresponding to the electrode formation site.

【0018】この様にフォトレジストパターン24が形成
されたならば、CF4 によるRIEによるドライエッチ
ング、あるいはフッ酸等を用いたウエットエッチングに
よって酸化珪素膜22をエッチングし、(B)図で示すよ
うに酸化珪素膜22の開口251が形成されるようにする。
After the photoresist pattern 24 is formed in this way, the silicon oxide film 22 is etched by dry etching by RIE using CF 4 or wet etching using hydrofluoric acid or the like, as shown in FIG. The opening 251 of the silicon oxide film 22 is formed in the above.

【0019】ここで、この酸化珪素膜22のエッチング
は、サイドエッチングが行われる条件で実施する。した
がって、この酸化珪素膜22のエッチングによって形成さ
れた開口251 は、フォトレジストパターン24の開口23の
縁部よりも奥にまで入るようにエッチングされるもの
で、酸化珪素膜22に形成された基板21の表面を露出する
開口251 は、フォトレジストパターン24の開口23よりも
大きな径で構成される。
Here, the etching of the silicon oxide film 22 is performed under the condition that side etching is performed. Therefore, the opening 251 formed by the etching of the silicon oxide film 22 is etched so as to be deeper than the edge portion of the opening 23 of the photoresist pattern 24, and the substrate formed on the silicon oxide film 22. The opening 251 that exposes the surface of 21 is formed with a larger diameter than the opening 23 of the photoresist pattern 24.

【0020】この様に、フォトシレジストパターン24の
開口23に対応した大径の開口251 が酸化珪素膜22に形成
されたならば、(C)図で示すようにこのフォトレジス
トパターン24の上に、開口251 に対応して露出される半
導体基板21の表面部を含み、電子ビーム蒸着等の方法に
よってAu等の電極材料261 および262 を蒸着する。そ
の後、(D)図で示すようにフォトレジスト24を所定の
溶剤によって溶解除去してメタルリフトオフを行い、さ
らに(E)図で示すように酸化珪素膜22をエッチング除
去して、半導体基板21の面上に電極材料261 のみが電極
等として残されるようにする。
If a large-diameter opening 251 corresponding to the opening 23 of the photoresist pattern 24 is formed in the silicon oxide film 22 in this way, as shown in FIG. In addition, electrode materials 261 and 262 such as Au are deposited by a method such as electron beam deposition including the surface portion of the semiconductor substrate 21 exposed corresponding to the opening 251. After that, as shown in FIG. 7D, the photoresist 24 is dissolved and removed by a predetermined solvent to perform metal lift-off, and the silicon oxide film 22 is removed by etching as shown in FIG. Only the electrode material 261 is left on the surface as an electrode or the like.

【0021】図4で示した従来のメタルリフトオフのレ
ジストパターン12は、リフトオフを容易に行わせるため
に、レジストフォト工程の現像前に、レジスト表面をモ
ノククロロベンゼン等に浸漬して変質させ、現像液によ
るレジストのエッチングレートを遅くし、レジストの開
口部の表面側が狭くなった形状とされるようにしてい
る。この様なレジスト開口部端部の逆テーパ形状を形成
しなければ、レジスト開口部に対応する半導体基板11上
の電極材料による蒸着膜131 と、レジスト12の上の電極
材料である蒸着膜132 との分離が行われず、リフトオフ
を容易に行うことができない。
In order to facilitate lift-off, the conventional metal lift-off resist pattern 12 shown in FIG. 4 is immersed in monochlorochlorobenzene or the like to modify the resist surface before development in the resist photo process, and then the developer is removed. The resist etching rate is slowed down so that the surface side of the opening of the resist is narrowed. If such a reverse taper shape of the resist opening end is not formed, a vapor deposition film 131 made of an electrode material on the semiconductor substrate 11 corresponding to the resist opening and a vapor deposition film 132 being an electrode material on the resist 12 are formed. Therefore, lift-off cannot be easily performed.

【0022】これに対して、この図2で示した第2の実
施例においては、酸化珪素膜22のサイドエッチングを行
うことによって、現像前のフォトレジストの表面処理を
行うことなしに、フォトレジストパターン24の開口23に
対応した半導体基板21上に電極材料262 と、レジストパ
ターン24上の電極材料261 とが分離される。したがっ
て、このままでメタルリフトオフが容易に行われる。
On the other hand, in the second embodiment shown in FIG. 2, the side etching of the silicon oxide film 22 is performed so that the surface treatment of the photoresist before the development is not performed. The electrode material 262 on the semiconductor substrate 21 corresponding to the opening 23 of the pattern 24 and the electrode material 261 on the resist pattern 24 are separated. Therefore, the metal lift-off is easily performed as it is.

【0023】図3は第3の実施例を示すもので、図2の
(A)および(B)で示したと同様の工程によって、半
導体基板21の表面に酸化珪素膜22が形成され、さらにそ
の上にフォトレジストパターン24が形成される。そし
て、このフォトレジストパターン24の開口23から酸化珪
素膜22をサイドエッチングすることにより、開口23より
も大径の開口251 が形成される。
FIG. 3 shows a third embodiment. A silicon oxide film 22 is formed on the surface of a semiconductor substrate 21 by the same steps as shown in FIGS. A photoresist pattern 24 is formed on top. Then, the silicon oxide film 22 is side-etched from the opening 23 of the photoresist pattern 24 to form an opening 251 having a larger diameter than the opening 23.

【0024】この様にして半導体基板21上の酸化珪素膜
22に開口251 が形成されたならば、フォトレジストパタ
ーン24の開口23および酸化珪素膜22の開口251 を介し
て、図3の(A)に示すように半導体基板21の表面をエ
ッチングし、この基板21の表面に凹部27を形成する。そ
して、(B)図で示すようにこの凹部27が形成された状
態で、フォトレジストパターン24上さらに開口23を介し
て凹部27内に、電子ビーム蒸着等によってAu等の電極
材料281 および282 を蒸着する。続いて、(C)図で示
すようにフォトレジストパターン24を所定の溶剤によっ
て溶解除去してメタルリフトオフを行う。
Thus, the silicon oxide film on the semiconductor substrate 21
After the opening 251 is formed in the semiconductor substrate 22, the surface of the semiconductor substrate 21 is etched through the opening 23 of the photoresist pattern 24 and the opening 251 of the silicon oxide film 22 as shown in FIG. A recess 27 is formed on the surface of the substrate 21. Then, as shown in FIG. 6B, with the recess 27 formed, electrode materials 281 and 282 such as Au are deposited on the photoresist pattern 24 through the opening 23 and into the recess 27 by electron beam evaporation or the like. Vapor deposition. Subsequently, as shown in FIG. 7C, the photoresist pattern 24 is dissolved and removed by a predetermined solvent to perform metal lift-off.

【0025】この実施例は、電界効果型トランジスタ
(FET)のショットキーリセスゲートプロセスに応用
したもので、フォトレジストパターン24の開口23および
酸化珪素膜22の開口251 を介して、半導体基板21の表面
のエッチングを行っている。ここで、図4の従来例のよ
うに半導体基板の上にフォトレジストパターンを直接塗
布して形成すると、現像後のレジスト開口部に残ったレ
ジスト残渣の影響によって、半導体基板の表面のエッチ
ングレートにばらつきが発生する。
This embodiment is applied to the Schottky recess gate process of a field effect transistor (FET), and the semiconductor substrate 21 is opened through the opening 23 of the photoresist pattern 24 and the opening 251 of the silicon oxide film 22. The surface is being etched. Here, when a photoresist pattern is directly applied and formed on a semiconductor substrate as in the conventional example of FIG. 4, the etching rate on the surface of the semiconductor substrate is affected by the effect of the resist residue remaining in the resist opening after development. Variation occurs.

【0026】これに対してこの実施例に係る方法によれ
ば、半導体基板21上にレジスト残渣が存在せず、後工程
において半導体基板21のエッチングレートのばらつきが
生じない。また、酸化珪素膜22のオーバエッチングによ
り酸化珪素膜22のサイドエッチングが発生しても、電極
材料282 の形状はフォトレジストパターン24の開口23に
よって決まり、酸化珪素膜22の開口251 におけるサイド
エッチングの影響は受けない。
On the other hand, according to the method of this embodiment, the resist residue does not exist on the semiconductor substrate 21 and the etching rate of the semiconductor substrate 21 does not vary in the subsequent process. Further, even if side etching of the silicon oxide film 22 occurs due to overetching of the silicon oxide film 22, the shape of the electrode material 282 is determined by the opening 23 of the photoresist pattern 24, and the side etching of the opening 251 of the silicon oxide film 22 is prevented. Not affected.

【0027】特に、電界効果型トランジスタのショット
キーリセスゲートは微細構造であるため、フォトレジス
トパターン24の開口23にレジスト残渣が発生し易いもの
であり、また精密なエッチングが要求されるものである
が、実施例で示したような製造方法を採用することによ
り、精度並びに信頼性の高い電界効果型トランジスタが
容易に製造できるようになる。
In particular, since the Schottky recess gate of the field effect transistor has a fine structure, a resist residue is likely to be generated in the opening 23 of the photoresist pattern 24, and precise etching is required. However, by adopting the manufacturing method as shown in the embodiment, it becomes possible to easily manufacture the field effect transistor having high accuracy and reliability.

【0028】[0028]

【発明の効果】以上のようにこの発明に係る半導体装置
の製造方法によれば、半導体基板上に酸化珪素のような
酸化膜を形成した後に、その上にフォトレジストパター
ンを塗布形成し、電極や配線等の金属材料を蒸着するよ
うにした。したがって、この蒸着工程による熱によって
フォトレジストパターンの開口部等に変質が生じ、レジ
ジストパターンを除去した後に半導体基板上にレジスト
残渣が残るような状況は確実に回避できるものであり、
信頼性の高い後工程が実施可能とされる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, an oxide film such as silicon oxide is formed on a semiconductor substrate, and then a photoresist pattern is formed by coating on the oxide film to form an electrode. The metal material such as wiring and wiring was vapor-deposited. Therefore, it is possible to surely avoid the situation where the heat generated by the vapor deposition process causes a change in the opening of the photoresist pattern and the like, and a resist residue remains on the semiconductor substrate after removing the resist pattern.
A highly reliable post-process can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)〜(E)はこの発明の一実施例に係る半
導体の製造方法を順次説明する断面構成図。
1A to 1E are cross-sectional configuration diagrams sequentially explaining a semiconductor manufacturing method according to an embodiment of the present invention.

【図2】(A)〜(E)はこの発明の第2の実施例を順
次説明する断面構成図。
2A to 2E are cross-sectional configuration diagrams sequentially explaining a second embodiment of the present invention.

【図3】(A)〜(C)はさらにこの発明の第3の実施
例を説明する図。
FIGS. 3A to 3C are views for further explaining the third embodiment of the present invention.

【図4】従来の半導体基板上に電極を形成する工程を説
明する図。
FIG. 4 is a diagram illustrating a process of forming an electrode on a conventional semiconductor substrate.

【符号の説明】[Explanation of symbols]

21…半導体基板、22…酸化珪素膜、23…開口、24…フォ
トレジストパターン、25、251 …開口、261 、262 、28
1 、282 …電極材料、27…凹部。
21 ... Semiconductor substrate, 22 ... Silicon oxide film, 23 ... Opening, 24 ... Photoresist pattern, 25, 251 ... Opening, 261, 262, 28
1, 282 ... Electrode material, 27 ... Recess.

フロントページの続き (72)発明者 上野 祥樹 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内Front Page Continuation (72) Inventor Yoshiki Ueno 1-1, Showa-cho, Kariya City, Aichi Prefecture

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の表面に酸化膜を形成する酸
化膜形成工程と、 前記酸化膜上に配線部位に対応した開口を形成したフォ
トレジストパターンを形成するパターン形成工程と、 前記フォトレジストパターンの前記開口部分に対応する
前記酸化膜を除去するエッチング工程と、 前記フォトレジストパターン上に、前記パターンの開口
部に対応する前記半導体基板表面部を含み導電性金属材
料の層を蒸着する金属蒸着工程と、 前記フォトレジストの層を、その上の金属材料の層を含
み除去するレジスト除去工程とを具備し、 前記半導体基板上に残る前記酸化膜は、その上の金属蒸
着層と共にエッチング除去されるようにしたことを特徴
とする半導体装置の製造方法。
1. An oxide film forming step of forming an oxide film on a surface of a semiconductor substrate; a pattern forming step of forming a photoresist pattern having openings corresponding to wiring portions on the oxide film; and the photoresist pattern. An etching step of removing the oxide film corresponding to the opening portion, and a metal deposition for depositing a layer of a conductive metal material on the photoresist pattern including the semiconductor substrate surface portion corresponding to the opening portion of the pattern. And a resist removing step of removing the photoresist layer including the metal material layer thereon, and the oxide film remaining on the semiconductor substrate is etched away together with the metal vapor deposition layer thereon. A method for manufacturing a semiconductor device, characterized in that.
【請求項2】 前記エッチング工程で、前記酸化膜層が
前記フォトレジストパターンの開口よりも大きな面積範
囲でエッチングされるようにした請求項1記載の半導体
装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein in the etching step, the oxide film layer is etched in a larger area range than the opening of the photoresist pattern.
【請求項3】 前記エッチング工程で前記フォトレジス
トパターンの開口部分に対応して前記酸化膜層をエッチ
ングすると共に、さらに前記半導体基板の表面をエッチ
ングして凹部を形成し、この凹部に前記フォトレジスト
パターンの開口部に対応して前記金属材料の蒸着層が形
成されるようにした請求項1記載の半導体装置の製造方
法。
3. In the etching step, the oxide film layer is etched corresponding to the opening of the photoresist pattern, and the surface of the semiconductor substrate is further etched to form a recess, and the photoresist is formed in the recess. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the vapor deposition layer of the metal material is formed corresponding to the opening of the pattern.
JP31816993A 1993-12-17 1993-12-17 Manufacture of semiconductor device Pending JPH07176501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31816993A JPH07176501A (en) 1993-12-17 1993-12-17 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31816993A JPH07176501A (en) 1993-12-17 1993-12-17 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07176501A true JPH07176501A (en) 1995-07-14

Family

ID=18096248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31816993A Pending JPH07176501A (en) 1993-12-17 1993-12-17 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07176501A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086531A (en) * 2001-09-07 2003-03-20 Seiko Instruments Inc Method for manufacturing pattern electrode, and pattern electrode manufactured by the method
CN104465339A (en) * 2013-09-13 2015-03-25 现代自动车株式会社 Method of manufacturing semiconductor device
WO2020217490A1 (en) * 2019-04-26 2020-10-29 三菱電機株式会社 Method for manufacturing semiconductor device
CN116403889A (en) * 2023-06-08 2023-07-07 润芯感知科技(南昌)有限公司 Patterning method and method for manufacturing semiconductor structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086531A (en) * 2001-09-07 2003-03-20 Seiko Instruments Inc Method for manufacturing pattern electrode, and pattern electrode manufactured by the method
CN104465339A (en) * 2013-09-13 2015-03-25 现代自动车株式会社 Method of manufacturing semiconductor device
US9171930B2 (en) 2013-09-13 2015-10-27 Hyundai Motor Company Method of manufacturing semiconductor device
CN104465339B (en) * 2013-09-13 2017-07-11 现代自动车株式会社 The manufacture method of semiconductor devices
WO2020217490A1 (en) * 2019-04-26 2020-10-29 三菱電機株式会社 Method for manufacturing semiconductor device
JPWO2020217490A1 (en) * 2019-04-26 2021-10-28 三菱電機株式会社 Manufacturing method of semiconductor devices
CN113678230A (en) * 2019-04-26 2021-11-19 三菱电机株式会社 Method for manufacturing semiconductor device
US11948797B2 (en) 2019-04-26 2024-04-02 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
CN113678230B (en) * 2019-04-26 2024-05-10 三菱电机株式会社 Method for manufacturing semiconductor device
CN116403889A (en) * 2023-06-08 2023-07-07 润芯感知科技(南昌)有限公司 Patterning method and method for manufacturing semiconductor structure
CN116403889B (en) * 2023-06-08 2023-10-31 润芯感知科技(南昌)有限公司 Patterning method and method for manufacturing semiconductor structure

Similar Documents

Publication Publication Date Title
US4184909A (en) Method of forming thin film interconnection systems
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US4857481A (en) Method of fabricating airbridge metal interconnects
US5420063A (en) Method of producing a resistor in an integrated circuit
JPS5812344B2 (en) Method for forming metal patterns using copper as a base material
JPS588579B2 (en) hand tai souchi no seizou houhou
US5830774A (en) Method for forming a metal pattern on a substrate
JPH07176501A (en) Manufacture of semiconductor device
JPH06295899A (en) Polymer removal process in semiconductor via
JPH05326385A (en) Manufacture of semiconductor device
JP3589201B2 (en) Thin film patterning method, thin film device manufacturing method, and thin film magnetic head manufacturing method
JP2003347706A (en) Forming method of conductive film
JP2887878B2 (en) Method of forming protective film for resist pattern
JPH0621432A (en) Manufacture of semiconductor device
JP2937537B2 (en) Pattern formation method
JPS5828735B2 (en) hand tai souchi no seizou houhou
JP2002043421A (en) Method for manufacturing semiconductor device
JPS60254733A (en) Pattern forming method
KR0174945B1 (en) Metal layer pattern formation method
JPH0555218A (en) Semiconductor device and manufacture thereof
JP2913987B2 (en) Method for manufacturing semiconductor device
JPH02148725A (en) Manufacture of semiconductor integrated circuit
JPH0653249A (en) Manufacture of semiconductor device
JPS6193629A (en) Manufacture of semiconductor device
JPH08186121A (en) Method for forming wiring