JPH07147409A - Field effect element - Google Patents
Field effect elementInfo
- Publication number
- JPH07147409A JPH07147409A JP5295198A JP29519893A JPH07147409A JP H07147409 A JPH07147409 A JP H07147409A JP 5295198 A JP5295198 A JP 5295198A JP 29519893 A JP29519893 A JP 29519893A JP H07147409 A JPH07147409 A JP H07147409A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- field effect
- effect element
- electrode
- fullerene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体層としてフラーレ
ン薄膜を用いた電界効果型素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect device using a fullerene thin film as a semiconductor layer.
【０００２】[0002]
【従来の技術】例えば液晶表示素子の薄膜トランジスタ
（ＴＦＴ）を構成する電界効果型素子（ＦＥＴ）として
は、ガラス基板上に設けたアモルファスシリコンなどの
無機半導体層中にソース電極およびドレイン電極を形成
し、この半導体層上にＳｉＯ2などの金属酸化膜および
ゲート電極を設けたＭＯＳ（ｍｅｔａｌ−ｏｘｉｄｅｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴが多用されている。
また、絶縁膜として金属酸化物以外のＳｉ3 Ｎ4 などを
用いたＭＩＳ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴも知られている。さら
に、最近では半導体層としてポリチオフェン、ポリピロ
ールなどのπ共役系高分子薄膜を用いたものが検討され
ている。2. Description of the Related Art For example, as a field effect element (FET) constituting a thin film transistor (TFT) of a liquid crystal display element, a source electrode and a drain electrode are formed in an inorganic semiconductor layer such as amorphous silicon provided on a glass substrate. , A MOS (metal-oxides) in which a metal oxide film such as SiO 2 and a gate electrode are provided on this semiconductor layer.
The FET is often used.
In addition, a MIS (metal-insulator substrate) using Si 3 N 4 other than metal oxide as an insulating film.
A MOSFET is also known. Furthermore, recently, a semiconductor layer using a π-conjugated polymer thin film such as polythiophene or polypyrrole has been studied.
【０００３】このような電界効果型素子には、ゲート電
極に電圧を印加したときの電流をオン電流、ゲート電極
に電圧を印加しないときの電流をオフ電流としたとき、
オン電流が大きく、かつオン電流とオフ電流との比（オ
ン・オフ比）が大きいことが要求される。In such a field effect device, when a current when a voltage is applied to the gate electrode is an on-current and a current when a voltage is not applied to the gate electrode is an off-current,
A large on-current and a large ratio of on-current to off-current (on / off ratio) are required.
【０００４】[0004]
【発明が解決しようとする課題】しかし、アモルファス
シリコンなどの無機半導体薄膜を用いた電界効果型素子
においては、薄膜形成時に基板温度を２００℃以上にす
る必要があるため、プラスチックのような耐熱性の乏し
い基板材料は使用できない。また、熱による伸縮や衝撃
によってクラックが発生しやすいなど、信頼性が乏しい
という問題点がある。さらに、近年は大面積の基板上に
素子を大規模に集積することが要求されているが、大面
積で均一な無機半導体薄膜を形成することは非常に困難
である。However, in a field effect element using an inorganic semiconductor thin film such as amorphous silicon, it is necessary to set the substrate temperature to 200 ° C. or higher when forming the thin film, and therefore, heat resistance such as that of plastic is required. It is not possible to use a substrate material with a poor supply. In addition, there is a problem that reliability is poor such that cracks are easily generated due to expansion and contraction and impact due to heat. Further, in recent years, it has been required to integrate elements on a large-area substrate on a large scale, but it is very difficult to form a large-area and uniform inorganic semiconductor thin film.
【０００５】一方、π共役系高分子などの有機半導体薄
膜を用いた場合、低温プロセスで容易に薄膜を形成でき
るため大面積化・大規模集積化に対応でき、しかも薄膜
に柔軟性があるなどの利点を有している。このような有
機半導体薄膜を有する電界効果型素子においてオン電流
を大きくするためには、チャネル領域のキャリヤ移動度
を高くするか、またはチャネル領域に蓄積されるキャリ
ヤの数を多くすることが必要である。しかし、チャネル
領域のキャリヤ移動度を高くするとオフ電流も大きくな
り、オン・オフ比は向上しない。また、ゲート電極へ印
加する電圧を増加させることなくチャネル領域の蓄積キ
ャリヤ数を増加させるためには、π共役系高分子中のキ
ャリヤ数を増加させる必要があり、この場合もオフ電流
が大きくなるという問題がある。On the other hand, when an organic semiconductor thin film such as a π-conjugated polymer is used, the thin film can be easily formed by a low temperature process, so that it can be applied to a large area and a large scale integration, and the thin film has flexibility. Have the advantages of. In order to increase the on-current in the field effect device having such an organic semiconductor thin film, it is necessary to increase the carrier mobility in the channel region or increase the number of carriers accumulated in the channel region. is there. However, if the carrier mobility in the channel region is increased, the off current also increases, and the on / off ratio does not improve. Further, in order to increase the number of accumulated carriers in the channel region without increasing the voltage applied to the gate electrode, it is necessary to increase the number of carriers in the π-conjugated polymer, and the off current also increases in this case. There is a problem.
【０００６】本発明の目的は、このような問題を解決し
て、低電圧で駆動し、オン電流およびオン・オフ比が大
きく、かつ低温プロセスで柔軟性に富んだ半導体薄膜を
形成でき大面積化・大規模集積化に対応できる電界効果
型素子を提供することにある。An object of the present invention is to solve such a problem, to form a semiconductor thin film which is driven at a low voltage, has a large on-current and an on-off ratio, and has a high flexibility in a low temperature process. An object of the present invention is to provide a field effect element capable of coping with higher integration and large scale integration.
【０００７】[0007]
【課題を解決するための手段と作用】本発明の電界効果
型素子は、基板上に互いに分離して形成されたソース電
極およびドレイン電極と、該ソース電極とドレイン電極
との間のチャネル領域を構成するフラーレン薄膜からな
る半導体層と、該フラーレン薄膜からなる半導体層のチ
ャネル領域に隣接して順次形成された絶縁膜およびゲー
ト電極とを具備してなり、光の照射により励起して電荷
担体（キャリヤ）を発生し得るフラーレン薄膜を半導体
層に用いたことを特徴とするものである。The field effect element of the present invention comprises a source electrode and a drain electrode formed on a substrate separately from each other, and a channel region between the source electrode and the drain electrode. It comprises a semiconductor layer composed of a fullerene thin film which constitutes it, an insulating film and a gate electrode which are sequentially formed adjacent to a channel region of the semiconductor layer composed of the fullerene thin film, and are excited by irradiation of light to generate charge carriers ( It is characterized in that a fullerene thin film capable of generating carriers is used for a semiconductor layer.
【０００８】以下、本発明を図面を参照してさらに詳細
に説明する。図１は、本発明の電界効果型素子の一例を
示す断面図である。図１においては、基板１１上にゲー
ト電極１２が形成され、ゲート電極１２の全面を覆うよ
うに絶縁膜１３が形成されている。さらに絶縁膜１３上
にソース電極１４およびドレイン電極１５が形成され、
これらの上にフラーレン薄膜１４が形成されている。な
おここでは、フラーレン薄膜からなる半導体層がゲート
電極および絶縁膜上に形成される場合について示した
が、本発明においてはフラーレン薄膜からなる半導体層
上に絶縁膜およびゲート電極を順次形成してもよい。The present invention will be described in more detail below with reference to the drawings. FIG. 1 is a sectional view showing an example of the field effect element of the present invention. In FIG. 1, the gate electrode 12 is formed on the substrate 11, and the insulating film 13 is formed so as to cover the entire surface of the gate electrode 12. Further, a source electrode 14 and a drain electrode 15 are formed on the insulating film 13,
The fullerene thin film 14 is formed on these. Although the case where the semiconductor layer made of a fullerene thin film is formed on the gate electrode and the insulating film is shown here, the insulating film and the gate electrode may be sequentially formed on the semiconductor layer made of the fullerene thin film in the present invention. Good.
【０００９】本発明において、基板材料は絶縁材料であ
ればどのような材料でもよいが、ガラスまたはプラスチ
ックのような透明な材料が特に望ましい。ソース電極お
よびドレイン電極の材料としては、金属、導電性酸化
物、低抵抗化処理を施したＳｉなどの半導体、比較的低
抵抗な金属ドープフラーレンなどが用いられる。In the present invention, the substrate material may be any insulating material, but a transparent material such as glass or plastic is particularly desirable. As a material for the source electrode and the drain electrode, a metal, a conductive oxide, a semiconductor such as Si that has been subjected to a resistance reduction treatment, or a metal-doped fullerene having a relatively low resistance is used.
【００１０】本発明において、ソース電極とドレイン電
極との間のチャネル領域を構成する半導体層としては、
フラーレン（Ｃ60、Ｃ70、Ｃ76、Ｃ78、Ｃ82、Ｃ84な
ど）の薄膜が用いられる。また、比較的高抵抗な金属ド
ープフラーレン（望ましくはドーパントの個数が１０19
個／ｃｍ3 以下）または金属内包フラーレンを用いても
よい。さらに、樹脂中にフラーレンを分散させた薄膜を
用いてもよい。半導体層となるフラーレン薄膜の膜厚は
０．０１〜１０μｍであることが望ましい。In the present invention, as the semiconductor layer forming the channel region between the source electrode and the drain electrode,
A fullerene (C 60 , C 70 , C 76 , C 78 , C 82 , C 84, etc.) thin film is used. In addition, a metal-doped fullerene having a relatively high resistance (preferably the number of dopants is 10 19
Pieces / cm 3 or less) or metal-containing fullerenes may be used. Further, a thin film in which fullerene is dispersed in resin may be used. The film thickness of the fullerene thin film to be the semiconductor layer is preferably 0.01 to 10 μm.
【００１１】本発明において、フラーレン薄膜からなる
半導体層のチャネル領域に隣接して形成される絶縁膜
（ゲート絶縁膜）は伝導度が１０-12 Ｓ／ｃｍ以下の材
料であれば特に限定されない。例えば、シリコン酸化
膜、アルミナなどの酸化物を用いてもよいし、半導体層
となるフラーレン薄膜を酸化処理したものを用いてもよ
い。絶縁膜の膜厚は、１ｎｍ〜１００ｎｍであることが
望ましい。ゲート電極の材料はソースおよびドレイン電
極の材料と同一の材料でもよいが、本発明の素子は駆動
時に光を照射する場合があるので、特にＩＴＯなどの透
明導電性薄膜が望ましい。In the present invention, the insulating film (gate insulating film) formed adjacent to the channel region of the semiconductor layer made of a fullerene thin film is not particularly limited as long as it has a conductivity of 10 −12 S / cm or less. For example, an oxide such as a silicon oxide film or alumina may be used, or a fullerene thin film to be a semiconductor layer may be oxidized. The thickness of the insulating film is preferably 1 nm to 100 nm. The material of the gate electrode may be the same as the material of the source and drain electrodes, but since the device of the present invention may emit light during driving, a transparent conductive thin film such as ITO is particularly desirable.
【００１２】以下、本発明の電界効果型素子の動作原理
を説明する。本発明の電界効果型素子において、ゲート
電極−ソース電極間に電圧を印加すると、フラーレン薄
膜中にキャリヤ（電子またはホール）が生成する。この
とき、フラーレン薄膜に光を照射するとフラーレンが励
起状態になり、低いゲート電圧でも多くのキャリヤが生
成する。The operating principle of the field effect element of the present invention will be described below. In the field effect element of the present invention, when a voltage is applied between the gate electrode and the source electrode, carriers (electrons or holes) are generated in the fullerene thin film. At this time, when the fullerene thin film is irradiated with light, the fullerene is in an excited state, and many carriers are generated even at a low gate voltage.
【００１３】ここで例えば図１に示した電界効果型素子
について、フラーレン薄膜中の電子をゲート電極に近づ
けるようなゲート電圧を印加した場合、ソース電極−ド
レイン電極間に蓄積した電子がチャネル領域を流れ、電
流値は大きくなる。この場合、チャネル領域を流れる電
流はソース電極に対するドレイン電極の電位（Ｖｄ）の
増加に伴って増加し、その電流値は飽和値に達する。ま
た、この飽和電流値はソース電極に対するゲート電極の
電位（ゲート電圧Ｖｇ）の増加に伴って増加する。ま
た、同様にフラーレン薄膜中にホールが生成した場合、
そのホールをゲート電極に近づけるようなゲート電圧を
印加することにより、ソース電極−ドレイン電極間に蓄
積したホールがチャネル領域を流れる。そして、上述し
たようにフラーレン薄膜に光を照射すると、ソース電極
−ドレイン電極間に多くのキャリヤが蓄積されるので、
低いＶｄでチャネル領域を流れる電流値（オン電流）を
大きくできる。一方、フラーレン薄膜に光を照射しない
場合には、多数のキャリヤが発生しないためチャネル領
域を流れる電流値（オフ電流）を非常に小さくできる。Here, for example, in the field effect device shown in FIG. 1, when a gate voltage is applied to bring electrons in the fullerene thin film close to the gate electrode, the electrons accumulated between the source electrode and the drain electrode pass through the channel region. The flow and current values increase. In this case, the current flowing through the channel region increases as the potential (Vd) of the drain electrode with respect to the source electrode increases, and the current value reaches the saturation value. Further, this saturation current value increases as the potential of the gate electrode with respect to the source electrode (gate voltage Vg) increases. Similarly, when holes are generated in the fullerene thin film,
By applying a gate voltage that brings the holes closer to the gate electrode, the holes accumulated between the source electrode and the drain electrode flow in the channel region. When the fullerene thin film is irradiated with light as described above, many carriers are accumulated between the source electrode and the drain electrode.
The current value (ON current) flowing through the channel region can be increased with a low Vd. On the other hand, when the fullerene thin film is not irradiated with light, a large number of carriers are not generated, so that the current value (off current) flowing through the channel region can be made extremely small.
【００１４】以上のように、本発明の電界効果型素子で
は光を照射することによりオン電流を大きくでき、光の
照射を停止することによりオフ電流を非常に小さくでき
るので大きなオン・オフ比を達成できる。ただし本発明
の電界効果型素子は、特に大きなオン・オフ比が必要な
ければゲート電圧の制御のみで駆動させてもかまわな
い。また、ゲート電圧を印加した状態あるいはゲート電
圧を常に一定値とした状態で、光の照射に伴うキャリヤ
の数の変化のみでチャネル領域を流れる電流を制御して
駆動を行うことも可能である。As described above, in the field effect element of the present invention, the on-current can be increased by irradiating light, and the off-current can be made extremely small by stopping the irradiation of light, so that a large on-off ratio can be obtained. Can be achieved. However, the field effect element of the present invention may be driven only by controlling the gate voltage unless a particularly large on / off ratio is required. Further, it is also possible to drive by controlling the current flowing through the channel region only by changing the number of carriers due to the irradiation of light while the gate voltage is applied or the gate voltage is always kept constant.
【００１５】本発明の電界効果型素子は一般的には以下
のようにして製造することができる。まず、基板上にゲ
ート電極を設ける。この場合、導電性材料を真空蒸着し
た後フォトリソグラフィーによりパターニングしたり、
導電性材料をマスクを介してスパッタするなどの方法を
用いることができる。次に、スパッタ法、真空蒸着法な
どにより絶縁膜を形成し、さらにこの絶縁膜上にマスク
を介してソース電極およびドレイン電極をスパッタなど
により設ける。最後にこの絶縁膜およびソース、ドレイ
ン電極の全面を覆うようにフラーレン薄膜からなる半導
体層を形成する。フラーレン薄膜は蒸着法、分子ビーム
エピタキシー（ＭＢＥ）法、スパッタ法、またはキャス
ト法により形成することができる。このとき本発明にお
いて用いられるフラーレン薄膜は、低温プロセスで容易
に形成することができ、大面積化・大規模集積化に対応
できる。しかも、形成されたフラーレン薄膜は柔軟性に
富み、安定性も優れている。The field effect element of the present invention can be generally manufactured as follows. First, a gate electrode is provided on the substrate. In this case, the conductive material is vacuum-deposited and then patterned by photolithography,
A method such as sputtering a conductive material through a mask can be used. Next, an insulating film is formed by a sputtering method, a vacuum evaporation method, or the like, and a source electrode and a drain electrode are provided over this insulating film by a sputtering method or the like through a mask. Finally, a semiconductor layer made of a fullerene thin film is formed so as to cover the entire surface of the insulating film and the source and drain electrodes. The fullerene thin film can be formed by a vapor deposition method, a molecular beam epitaxy (MBE) method, a sputtering method, or a casting method. At this time, the fullerene thin film used in the present invention can be easily formed by a low temperature process, and can correspond to a large area and a large scale integration. Moreover, the formed fullerene thin film is highly flexible and has excellent stability.
【００１６】また、本発明の電界効果型素子は、基板上
に主に半導体層として用いられるフラーレン薄膜を形成
し、マスクを介してその一部に選択的に金属をドープし
てソース電極およびドレイン電極を形成した後、フラー
レン薄膜の表面を酸化処理するなどして絶縁膜を形成
し、更にこの絶縁膜上にゲート電極を形成するという方
法によっても製造することができる。このように半導体
デバイス製造工程と同様な工程を用いてフラーレン薄膜
の処理により極めて容易に素子を製造することができ
る。本発明の電界効果型素子は、液晶表示素子の薄膜ト
ランジスタ（ＴＦＴ）、光応答性電界効果型素子などの
用途に用いることができる。Further, in the field effect element of the present invention, a fullerene thin film mainly used as a semiconductor layer is formed on a substrate, and a part of the thin film is selectively doped with a metal through a mask to form a source electrode and a drain. It can also be manufactured by a method in which an electrode is formed, an insulating film is formed by oxidizing the surface of a fullerene thin film, and then a gate electrode is formed on the insulating film. Thus, the element can be extremely easily manufactured by processing the fullerene thin film using the same process as the semiconductor device manufacturing process. The field effect element of the present invention can be used for applications such as a thin film transistor (TFT) of a liquid crystal display element and a photoresponsive field effect element.
【００１７】[0017]
【実施例】以下、本発明の実施例を示す。 実施例１ 本実施例ではまず、図１に示される電界効果型素子を以
下のように作製した。基板１１としてガラス基板上に金
属製のマスクを設け、真空蒸着法によりゲート電極１２
となるＩＴＯ電極を形成した。次に、このＩＴＯ電極を
覆うようにアルミナ（Ａｌ2 Ｏ3 ）をスパッタして１０
ｎｍ程度の絶縁膜１３を形成した。次いで、絶縁膜１３
上に金属製のマスクを設け、真空蒸着法によりソース電
極１４およびドレイン電極１５となる金電極を形成し
た。ここで、これらの間隔は１０μｍとした。さらに、
これらの上にフラーレンＣ60を真空蒸着して膜厚０．２
μｍのフラーレン薄膜１６を形成し、本実施例の電界効
果型素子を得た。EXAMPLES Examples of the present invention will be shown below. Example 1 In this example, first, the field effect element shown in FIG. 1 was manufactured as follows. A metal mask is provided on the glass substrate as the substrate 11, and the gate electrode 12 is formed by the vacuum deposition method.
Then, an ITO electrode was formed. Then, alumina (Al 2 O 3 ) is sputtered so as to cover the ITO electrode,
The insulating film 13 having a thickness of about nm was formed. Then, the insulating film 13
A metal mask was provided on the top, and gold electrodes to be the source electrode 14 and the drain electrode 15 were formed by a vacuum deposition method. Here, the distance between them is 10 μm. further,
Fullerene C 60 is vacuum-deposited on these to form a film with a thickness of 0.2.
A fullerene thin film 16 of μm was formed to obtain a field effect device of this example.
【００１８】この電界効果型素子のソース電極に対する
ドレイン電極の電位Ｖｄとドレイン電極に流れる電流Ｉ
ｄとの関係は、ソース電極に対するゲート電極の電位Ｖ
ｇを増加させることにより増加し、飽和値に達した。さ
らに、透明導電性酸化膜であるＩＴＯ電極側から光を照
射することにより、より低いＶｇでより高いＩｄが観察
できた。すなわち、光照射することでオン電流が大き
く、かつオン・オフ比が極めて大きい良好な電界効果型
素子が得られた。The potential Vd of the drain electrode with respect to the source electrode of this field effect element and the current I flowing through the drain electrode.
The relationship with d is the potential V of the gate electrode with respect to the source electrode.
It increased by increasing g and reached the saturation value. Furthermore, by irradiating light from the ITO electrode side which is a transparent conductive oxide film, a higher Id can be observed at a lower Vg. That is, a good field effect device having a large on-current and an extremely large on-off ratio was obtained by light irradiation.
【００１９】実施例２ 図２に本実施例における電界効果型素子の製造工程を示
す。ガラス基板２１上にフラーレンＣ60を真空蒸着して
膜厚０．２μｍのフラーレン薄膜２２を形成した（図２
（ａ））。このフラーレン薄膜２２上に金属製のマスク
２３を設け、露出部分にカリウムをドーピングして導電
性を与え、ソース電極２４およびドレイン電極２５とな
る厚さ約５０ｎｍのＫ3 Ｃ60層を形成した（図２
（ｂ））。さらに、フラーレン薄膜２２の表面をプラズ
マ酸化することにより、絶縁膜２６として厚さ１０ｎｍ
のフラーレン酸化膜を形成した（図２（ｃ））。この
後、絶縁膜２６上にＩＴＯを真空蒸着して厚さ０．２μ
ｍのゲート電極２７を形成し（図２（ｄ））、本実施例
の電界効果型素子を得た。本実施例の電界効果型素子で
も、実施例１と同様にオン電流が大きくかつオン・オフ
比が極めて大きい良好な特性が得られた。Embodiment 2 FIG. 2 shows the manufacturing process of the field effect element in this embodiment. Fullerene C 60 was vacuum-deposited on a glass substrate 21 to form a fullerene thin film 22 having a thickness of 0.2 μm (FIG. 2).
(A)). A metal mask 23 was provided on the fullerene thin film 22, and the exposed portion was doped with potassium to give conductivity, thereby forming a K 3 C 60 layer having a thickness of about 50 nm to be the source electrode 24 and the drain electrode 25 ( Figure 2
(B)). Furthermore, the surface of the fullerene thin film 22 is plasma-oxidized to form an insulating film 26 having a thickness of 10 nm.
Fullerene oxide film was formed (FIG. 2 (c)). Then, ITO is vacuum-deposited on the insulating film 26 to a thickness of 0.2 μm.
A gate electrode 27 of m was formed (FIG. 2D) to obtain a field effect element of this example. Also in the field-effect element of this example, good characteristics with large on-current and extremely large on-off ratio were obtained as in the case of Example 1.
【００２０】[0020]
【発明の効果】以上詳述したように本発明によれば、低
電圧で駆動し、オン電流およびオン・オフ比が大きく、
かつ低温プロセスで柔軟性に富んだ半導体薄膜を形成で
き大面積化・大規模集積化に対応できる電界効果型素子
を提供できる。As described in detail above, according to the present invention, driving is performed at a low voltage, the on-current and the on-off ratio are large,
Further, it is possible to provide a field-effect element capable of forming a highly flexible semiconductor thin film by a low temperature process and corresponding to a large area and large scale integration.
【図１】本発明の電界効果型素子の一例の断面図。FIG. 1 is a cross-sectional view of an example of a field effect element of the present invention.
【図２】本発明の実施例２における電界効果型素子の製
造工程を示す断面図。FIG. 2 is a cross-sectional view showing a manufacturing process of a field effect element according to Example 2 of the present invention.
１１…基板、１２…ゲート電極、１３…絶縁膜、１４、
１５…ソース、ドレイン電極、１６…フラーレン薄膜、
２１…ガラス基板、２２…フラーレン薄膜、２３…マス
ク、２４、２５…ソース、ドレイン電極、２６…絶縁
膜、２７…ゲート電極。11 ... Substrate, 12 ... Gate electrode, 13 ... Insulating film, 14,
15 ... Source and drain electrodes, 16 ... Fullerene thin film,
21 ... Glass substrate, 22 ... Fullerene thin film, 23 ... Mask, 24, 25 ... Source, drain electrode, 26 ... Insulating film, 27 ... Gate electrode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 細矢 雅弘 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Masahiro Hosoya 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Incorporated Toshiba Research and Development Center
Claims (1)
ス電極およびドレイン電極と、該ソース電極とドレイン
電極との間のチャネル領域を構成するフラーレン薄膜か
らなる半導体層と、該フラーレン薄膜からなる半導体層
のチャネル領域と隣接して順次形成された絶縁膜および
ゲート電極とを具備したことを特徴とする電界効果型素
子。1. A source electrode and a drain electrode formed separately on a substrate, a semiconductor layer made of a fullerene thin film forming a channel region between the source electrode and the drain electrode, and a fullerene thin film. A field-effect element comprising an insulating film and a gate electrode that are sequentially formed adjacent to a channel region of a semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295198A JPH07147409A (en) | 1993-11-25 | 1993-11-25 | Field effect element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295198A JPH07147409A (en) | 1993-11-25 | 1993-11-25 | Field effect element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147409A true JPH07147409A (en) | 1995-06-06 |
Family
ID=17817472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5295198A Pending JPH07147409A (en) | 1993-11-25 | 1993-11-25 | Field effect element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147409A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US6815067B2 (en) * | 1999-06-25 | 2004-11-09 | Sony Corporation | Carbonaceous complex structure and manufacturing method therefor |
| US7161182B2 (en) * | 1999-06-25 | 2007-01-09 | Sony Corporation | Charge separation type heterojunction structure and manufacturing method thereof |
| JP2008519445A (en) * | 2004-11-03 | 2008-06-05 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | Manufacturing method of organic field effect transistor |
-
1993
- 1993-11-25 JP JP5295198A patent/JPH07147409A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815067B2 (en) * | 1999-06-25 | 2004-11-09 | Sony Corporation | Carbonaceous complex structure and manufacturing method therefor |
| US7161182B2 (en) * | 1999-06-25 | 2007-01-09 | Sony Corporation | Charge separation type heterojunction structure and manufacturing method thereof |
| US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US6858891B2 (en) | 2002-03-06 | 2005-02-22 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| US7081385B2 (en) | 2002-03-06 | 2006-07-25 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| JP2008519445A (en) * | 2004-11-03 | 2008-06-05 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | Manufacturing method of organic field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI392060B (en) | Inverter manufacturing method and reverser | |
| Fuchigami et al. | Polythienylenevinylene thin‐film transistor with high carrier mobility | |
| US5596208A (en) | Article comprising an organic thin film transistor | |
| US5420048A (en) | Manufacturing method for SOI-type thin film transistor | |
| US6847048B2 (en) | Organic thin film transistor (OTFT) | |
| Gundlach et al. | Pentacene TFT with improved linear region characteristics using chemically modified source and drain electrodes | |
| Kudo et al. | Organic static induction transistor for display devices | |
| CN105405893B (en) | A kind of planar split dual gate thin film transistor (TFT) and preparation method thereof | |
| Pregl et al. | Printable parallel arrays of Si nanowire Schottky-barrier-FETs with tunable polarity for complementary logic | |
| JP4224578B2 (en) | Organic thin film transistor | |
| JP2004266267A (en) | Organic semiconductor field effect transistor including protective layer and method of manufacturing the same | |
| JP2005228968A (en) | Field effect transistor, and image display device and semiconductor device using the transistor | |
| JP4684543B2 (en) | Method for producing organic semiconductor layer having molecular arrangement | |
| US6852995B1 (en) | Field effect transistor (FET) and FET circuitry | |
| JPH07147409A (en) | Field effect element | |
| CN107644916B (en) | Thin film transistor and manufacturing method thereof | |
| KR100867477B1 (en) | Thin Film Transistor Manufacturing Method | |
| JP2006261517A (en) | Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor | |
| Minagawa et al. | Organic field-effect transistor with V2O5 thin film between organic and insulator layers | |
| Tanaka et al. | Vertical‐and lateral‐type organic FET using pentacene evaporated films | |
| CN114093933B (en) | Preparation method of amorphous oxide floating gate transistor containing perovskite quantum dots | |
| CN110224030A (en) | A kind of production method of the thin film transistor (TFT) and transistor of sub-micron heterojunction structure | |
| JP4811638B2 (en) | Method for controlling threshold voltage of organic semiconductor device | |
| JP2011060837A (en) | Organic fet array | |
| JPS5818966A (en) | Method for manufacturing thin film field effect transistors |