[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH07146462A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH07146462A
JPH07146462A JP5295612A JP29561293A JPH07146462A JP H07146462 A JPH07146462 A JP H07146462A JP 5295612 A JP5295612 A JP 5295612A JP 29561293 A JP29561293 A JP 29561293A JP H07146462 A JPH07146462 A JP H07146462A
Authority
JP
Japan
Prior art keywords
signal
input
shift register
gate
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5295612A
Other languages
Japanese (ja)
Other versions
JP3173260B2 (en
Inventor
Kazuhiro Tanaka
千浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29561293A priority Critical patent/JP3173260B2/en
Publication of JPH07146462A publication Critical patent/JPH07146462A/en
Application granted granted Critical
Publication of JP3173260B2 publication Critical patent/JP3173260B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To reduce mounting terminals, and form a simple wiring structure by connecting two signal input parts of a bidirectional shift register circuit to each other, and arranging switching gates having mutually reversed polarity just before both initial stage shift registers. CONSTITUTION:Both signal input parts of a bidirectional shift register circuit are connected to each other, and a signal inputted from a common signal input terminal 11 is transmitted to both signal input parts 111 and 112. In an optional shift mode, a clock gate which has the same polarity with a clock gate to perform operation to transmit or cut off an input signal according to a signal DIR or the like to determine the shift direction and is arranged just before an initial stage shift register, transmits either one side signal in conformity with the optional shift mode, and cuts off an opposite side signal in unconformity with a shift mode. That is, when the signal DIR is put in high electric potential and the other signal is put in low electric potential, a clock gate just before the input part 111 transmits the input signal, and a gate just before the input part 112 cuts off the input signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device.

【0002】[0002]

【従来の技術】液晶表示装置においてその画像表示部を
駆動するための従来の双方向シフトレジスタ回路の構造
は図5に示す論理回路で表され、互いに逆極性で常に高
電位あるいは常に低電位である二種の信号DIRおよび
DIRbarによってシフト方向が決定される。すなわ
ち信号DIRが高電位かつ信号DIRbarが低電位の
場合、図3(a)のタイミングチャートに示すように一
方の信号入力端子411から入力された信号が信号出力
端子421から順次出力され、逆に信号DIRが低電位
かつ信号DIRbarが高電位の場合、図3(b)のタ
イミングチャートに示すように他方の信号入力端子51
2から入力された信号が信号出力端子526から順次出
力されることになる。
2. Description of the Related Art The structure of a conventional bidirectional shift register circuit for driving an image display portion of a liquid crystal display device is represented by a logic circuit shown in FIG. The shift direction is determined by two signals DIR and DIRbar. That is, when the signal DIR is at a high potential and the signal DIRbar is at a low potential, the signals input from one signal input terminal 411 are sequentially output from the signal output terminal 421, and vice versa, as shown in the timing chart of FIG. When the signal DIR has a low potential and the signal DIRbar has a high potential, the other signal input terminal 51 as shown in the timing chart of FIG.
The signals input from 2 are sequentially output from the signal output terminal 526.

【0003】上記のような機構によって動作する双方向
シフトレジスタ回路においては、シフトモードに即した
どちらか片方の信号入力部にのみ信号が入力される必要
がある。そこで従来技術では二個の信号入力端子511
と512とがそれぞれ独立し別々に存在する構造をとっ
ていた。そのため、図6の等価回路図に示されるよう
に、入力信号用の実装端子は二個必要となり、さらに配
線構造が複雑になってドライバエリアの一層の拡大ある
いは高密度化を余儀なくされる可能性があった。
In the bidirectional shift register circuit which operates according to the above-mentioned mechanism, it is necessary to input a signal only to one of the signal input sections corresponding to the shift mode. Therefore, in the conventional technique, two signal input terminals 511 are provided.
And 512 were independent and existed separately. Therefore, as shown in the equivalent circuit diagram of FIG. 6, two mounting terminals for the input signal are required, and the wiring structure becomes more complicated, and the driver area may be further expanded or densified. was there.

【0004】[0004]

【発明が解決しようとする課題】従来の双方向シフトレ
ジスタ回路は、二箇所に独立した形で信号入力部を持つ
ために、入力信号用の実装端子を二個必要とすることに
加えてドライバエリアの拡大あるいは高密度化につなが
る配線構造の複雑化をもたらすことから、パネルの大型
化による原料基板あたりの取れ個数の減少あるいは高密
度化による歩留りの減少など、ドライバ内蔵型液晶表示
装置の製造コスト向上を目指すにあたっての課題を抱え
ていた。
In the conventional bidirectional shift register circuit, since the signal input section is provided in two independent positions, two mounting terminals for the input signal are required, and in addition, the driver is provided. Manufacturing a liquid crystal display device with a built-in driver, such as increasing the area or increasing the density and increasing the complexity of the wiring structure. There were challenges in aiming to improve costs.

【0005】そこで本発明は、両方の信号入力部には同
様の信号が入力されることからそれらの端子を共通にす
ることによって、実装端子が削減され、かつ単純な配線
構造からなる双方向シフトレジスタ回路を有する液晶表
示装置を提供することを目的とする。
Therefore, according to the present invention, since the same signal is input to both signal input portions, the terminals are made common to reduce the number of mounting terminals and have a simple wiring structure. It is an object to provide a liquid crystal display device having a register circuit.

【0006】[0006]

【課題を解決するための手段】本発明は、電気光学物質
が封入された基板対の一方にマトリクス状に配列された
複数の画素電極、該画素電極に接続されてなるスイッチ
ングトランジスタと、該スイッチングトランジスタへ画
像表示信号を供給するための複数のデータ線及び該スイ
ッチングトランジスタへゲート信号を供給するための複
数のゲート線とが形成された画像表示部を有し、さらに
該画像表示部を駆動する際の走査方向の反転が可能な双
方向シフトレジスタ回路を薄膜トランジスタにより構成
し基板に内蔵した液晶表示装置において、該双方向シフ
トレジスタ回路の二箇所の信号入力部が連結され、双方
の初段シフトレジスタ直前に互いに逆極性のスイッチン
グゲートを有することを特徴とする。
According to the present invention, a plurality of pixel electrodes arranged in a matrix on one of a pair of substrates in which an electro-optical material is enclosed, a switching transistor connected to the pixel electrodes, and the switching transistor. The image display unit has a plurality of data lines for supplying an image display signal to the transistor and a plurality of gate lines for supplying a gate signal to the switching transistor, and further drives the image display unit. In a liquid crystal display device in which a bidirectional shift register circuit capable of reversing the scanning direction is constituted by thin film transistors and built in a substrate, two signal input parts of the bidirectional shift register circuit are connected to each other, and both first stage shift registers are connected. It is characterized in that it has switching gates of opposite polarities immediately before.

【0007】[0007]

【作用】図1(a)の論理回路図のように、双方向シフ
トレジスタ回路の両方の信号入力部は連結されており、
共通の信号入力端子11より入力された信号は両方の信
号入力部111及び112に伝達される。ここで、任意
のシフトモードにおいてシフト方向を決定するための信
号DIR及びDIRbarにしたがって入力信号を伝達
あるいは遮断の動作をするクロックドゲートと同極性で
あり初段シフトレジスタ直前に設けられたクロックドゲ
ートが、任意のシフトモードに即したどちらか片側の信
号のみを伝達してシフトモードに即さない反対側の信号
を遮断する。すなわち、図1(a)において信号DIR
を高電位かつ信号DIRbarを低電位とすると、11
1直前のクロックドゲートが入力信号を伝達すると同時
に112直前のクロックドゲートが入力信号を遮断す
る。この場合のタイミングチャートは図3(a)のよう
になる。一方、信号DIRを低電位かつDIRbarを
高電位とすると、111直前のクロックドゲートが入力
信号を遮断すると同時に112直前のクロックドゲート
が入力信号を伝達する。この場合のタイミングチャート
は図3(b)のようになる。
As shown in the logic circuit diagram of FIG. 1A, both signal input parts of the bidirectional shift register circuit are connected,
The signal input from the common signal input terminal 11 is transmitted to both signal input units 111 and 112. Here, the clocked gate provided immediately before the first-stage shift register has the same polarity as the clocked gate that transmits or cuts off the input signal according to the signals DIR and DIRbar for determining the shift direction in an arbitrary shift mode. However, it transmits only the signal on one side corresponding to an arbitrary shift mode and cuts off the signal on the other side not conforming to the shift mode. That is, the signal DIR in FIG.
Is a high potential and the signal DIRbar is a low potential, 11
The clocked gate immediately before 1 transmits the input signal, and at the same time, the clocked gate immediately before 112 blocks the input signal. The timing chart in this case is as shown in FIG. On the other hand, when the signal DIR is at a low potential and DIRbar is at a high potential, the clocked gate immediately before 111 blocks the input signal and at the same time the clocked gate immediately before 112 transmits the input signal. The timing chart in this case is as shown in FIG.

【0008】[0008]

【実施例】本発明においては、図1(a)の論理回路図
のような基本構造をもつ双方向シフトレジスタ回路をゲ
ート線の駆動を目的とした垂直方向ドライバとして用い
ている。シフト方向を決定する信号DIR及びDIRb
arの電位として、それぞれ専用の入力端子から互いに
逆極性の信号が与えられる。信号DIRが高電位かつ信
号DIRbarが低電位の状態では、クロックドゲート
101系列が通常のインバータとして動作しクロックド
ゲート102系列は信号を伝達しない。したがって信号
入力端子11からの信号は112には伝達されずに11
1のみを通過した後、図3(a)のタイミングチャート
のように信号出力端子121から順次出力される。この
シフトモードを仮に垂直方向シフトレジスタの上から下
へのシフトとして構成するならば、ゲート線を上から下
に向けて駆動することが可能となり標準的な画像を得る
ことができる。これに対し、同様の構成において信号D
IRが低電位かつ信号DIRbarが高電位の状態で
は、クロックドゲート101系列は信号を伝達せずにク
ロックドゲート102系列が通常のインバータとして動
作する。よって信号入力端子11からの信号は111に
は伝達されずに112のみを通過した後、図3(b)の
タイミングチャートのように信号出力端子126から順
次出力される。このシフトモードでは、垂直方向シフト
レジスタの下から上へのシフトとしてゲート線を下から
上に向けて駆動することが可能となることから、標準的
な画像に対して上下の反転した画像を得ることができ
る。このように、シフト方向を決定する信号DIR及び
DIRbarの電位を切り替えることで一個の信号入力
端子からの入力信号を二箇所の信号入力部のどちらか片
方から自由に入力することが可能になった。すなわち図
4の等価回路図で表されるような液晶表示装置におい
て、上下反転表示を行うための双方向シフトレジスタ回
路の実装端子を削減するとともに配線構造を単純にする
ことができた。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a bidirectional shift register circuit having a basic structure as shown in the logic circuit diagram of FIG. 1A is used as a vertical driver for driving gate lines. Signals DIR and DIRb for determining shift direction
As the potential of ar, signals of opposite polarities are applied from dedicated input terminals. When the signal DIR has a high potential and the signal DIRbar has a low potential, the clocked gate 101 series operates as a normal inverter and the clocked gate 102 series does not transmit a signal. Therefore, the signal from the signal input terminal 11 is not transmitted to 112 and
After passing only 1, the signals are sequentially output from the signal output terminal 121 as shown in the timing chart of FIG. If this shift mode is configured as a shift from the top to the bottom of the vertical shift register, the gate lines can be driven from the top to the bottom, and a standard image can be obtained. On the other hand, in the same configuration, the signal D
When IR is at a low potential and the signal DIRbar is at a high potential, the clocked gate 101 series does not transmit a signal, and the clocked gate 102 series operates as a normal inverter. Therefore, the signal from the signal input terminal 11 is not transmitted to 111, passes through only 112, and is sequentially output from the signal output terminal 126 as shown in the timing chart of FIG. In this shift mode, it is possible to drive the gate lines from the bottom to the top as a shift from the bottom to the top in the vertical shift register, so that a vertically inverted image is obtained with respect to the standard image. be able to. In this way, by switching the potentials of the signals DIR and DIRbar that determine the shift direction, it becomes possible to freely input the input signal from one signal input terminal from either one of the two signal input sections. . That is, in the liquid crystal display device as shown in the equivalent circuit diagram of FIG. 4, the mounting terminals of the bidirectional shift register circuit for performing the upside down display can be reduced and the wiring structure can be simplified.

【0009】また、本発明のように双方向シフトレジス
タ回路の二箇所の信号入力部を連結する場合、前述のよ
うに任意のシフトモードに即したどちらか片側の信号入
力部にのみ入力信号が伝達され、シフトモードに即さな
い反対側の信号入力部では入力信号が遮断される様な構
造が必要であるが、これまでに述べたような、任意のシ
フトモードにおいてシフト方向を決定するための信号D
IR及びDIRbarにしたがって入力信号を伝達ある
いは遮断の動作をするクロックドゲートと同極性であり
初段シフトレジスタ直前に設けられるクロックドゲート
の代わりに、同様のスイッチング動作を行うことが可能
な素子としてトランスミッションゲートを用いることも
できる。この場合の論理回路図を図1(b)に示す。こ
の回路における二種のシフトモードにおけるタイミング
チャートは図3(a)及び(b)に示したものと同一で
あり、図1(a)に示した回路と同様に動作することが
期待できる。この回路を用いることによっても、実装端
子の削減と配線構造の単純化の実現が可能である。
When the two signal input sections of the bidirectional shift register circuit are connected as in the present invention, as described above, the input signal is applied to only one of the signal input sections corresponding to an arbitrary shift mode. It is necessary to have a structure in which the input signal is cut off at the signal input section on the opposite side that is transmitted in accordance with the shift mode, but in order to determine the shift direction in any shift mode as described above. Signal D
Transmission as an element capable of performing similar switching operation instead of the clocked gate provided immediately before the first-stage shift register, which has the same polarity as the clocked gate that transmits or cuts off the input signal according to IR and DIRbar A gate can also be used. A logic circuit diagram in this case is shown in FIG. The timing charts of the two shift modes in this circuit are the same as those shown in FIGS. 3A and 3B, and it can be expected that the circuit operates similarly to the circuit shown in FIG. By using this circuit, it is possible to reduce the number of mounting terminals and simplify the wiring structure.

【0010】これまでは、双方向シフトレジスタ回路を
クロックドゲートを用いて構成した場合の、二箇所の信
号入力部の連結とその際の入力信号の伝達及び遮断につ
いて述べたものであるが、双方向シフトレジスタ自体の
回路構造に関しても、クロックドゲート以外の素子によ
る構成法が考えられる。そのような回路についても本発
明を適用することが可能であり、二箇所の信号入力部を
連結することで実装端子の削減と配線構造の単純化がは
かれることになる。ここで、トランスミッションゲート
を用いた双方向シフトレジスタ回路の例を図2の論理回
路図に示す。この回路は、シフト方向を決定するための
信号DIR及びDIRbarにしたがって入力信号を伝
達あるいは遮断の動作をするための素子がトランスミッ
ションゲートによって構成されているものであり、任意
のシフトモードに即したどちらか片側の信号入力部にの
み入力信号を伝達してシフトモードに即さない反対側の
信号入力部での入力信号を遮断するためのスイッチング
素子として、クロックドゲートあるいはトランスミッシ
ョンゲートが初段シフトレジスタの直前に設けられてお
り、任意のシフトモードにおいてシフト方向を決定する
ための信号DIR及びDIRbarにしたがって入力信
号を伝達あるいは遮断の動作をするトランスミッション
ゲートと同極性になっている。図2(a)はスイッチン
グ素子としてクロックドゲートを、図2(b)はトラン
スミッションゲートを用いた場合の論理回路図であり、
いずれの回路においてもタイミングチャートは二種のシ
フトモードについて図3(a)及び(b)に示したもの
と同一である。
Up to now, the description has been made of connection of two signal input portions and transmission and cutoff of an input signal at that time when the bidirectional shift register circuit is constructed by using a clocked gate. Concerning the circuit structure of the bidirectional shift register itself, a configuration method using elements other than the clocked gate can be considered. The present invention can be applied to such a circuit as well, and by connecting the signal input sections at two places, the mounting terminals can be reduced and the wiring structure can be simplified. Here, an example of a bidirectional shift register circuit using a transmission gate is shown in the logic circuit diagram of FIG. In this circuit, an element for transmitting or blocking an input signal according to signals DIR and DIRbar for determining a shift direction is composed of a transmission gate, which corresponds to an arbitrary shift mode. A clocked gate or a transmission gate is used as a switching element for transmitting the input signal only to one side signal input section and blocking the input signal at the opposite side signal input section that does not match the shift mode. It is provided immediately before and has the same polarity as a transmission gate that transmits or cuts off an input signal according to signals DIR and DIRbar for determining a shift direction in an arbitrary shift mode. FIG. 2A is a logic circuit diagram when a clocked gate is used as a switching element, and FIG. 2B is a logic circuit diagram when a transmission gate is used.
The timing charts of both circuits are the same as those shown in FIGS. 3A and 3B for the two shift modes.

【0011】上記の図1及び図2の論理回路図の例で示
したような基本構造をもつ双方向シフトレジスタ回路
は、データ線の駆動を目的とした水平方向ドライバとし
ての用途にも応用が考えられる。このことから、左右反
転表示のための双方向シフトレジスタ回路についても、
垂直方向ドライバの場合と同様に実装端子が少なく配線
構造が単純な回路として構成することが可能である。
The bidirectional shift register circuit having the basic structure shown in the examples of the logic circuit diagrams of FIGS. 1 and 2 can be applied to a horizontal driver for driving data lines. Conceivable. From this, the bidirectional shift register circuit for left-right inverted display also
As in the case of the vertical driver, it is possible to form a circuit having a small number of mounting terminals and a simple wiring structure.

【0012】[0012]

【発明の効果】本発明では、液晶表示装置の上下あるい
は左右の反転表示を行うための双方向シフトレジスタ回
路に関する実装端子の削減と配線構造の単純化が可能で
ある。双方向シフトレジスタ回路を利用した画像の上下
あるいは左右の反転表示は、例えば液晶表示装置をプロ
ジェクタ用ライトバルブとして用いた場合に、据え置
き、天吊りなどの設置状態の天地を問わず、また前面投
写、背面投写などの投写面の前後を問わず正常な画像を
得るための機能として必要不可欠なものであるが、その
表示の実現のためには通常の単方向シフトレジスタ回路
を動作させるための信号に加えてシフトモードの変換の
ための信号が必要になってくる。そのことが実装端子の
増加や配線構造の複雑化をもたらし、設計上の大きな問
題となるおそれがある。それらの問題を解消したこと
で、双方向シフトレジスタ回路による反転表示機能を搭
載した液晶表示装置の製造コスト削減に向けての可能性
の拡大につながった。
According to the present invention, it is possible to reduce the mounting terminals and simplify the wiring structure for the bidirectional shift register circuit for performing the up-down or left-right inversion display of the liquid crystal display device. The upside-down or left-right reversal display of an image using the bidirectional shift register circuit can be performed when the liquid crystal display is used as a light valve for a projector, regardless of the installed state such as stationary or ceiling-mounted, and front projection. , A signal for operating a normal unidirectional shift register circuit, which is indispensable as a function for obtaining a normal image regardless of the front and back of the projection surface such as rear projection. In addition to this, a signal for converting the shift mode is required. This may increase the number of mounting terminals and complicate the wiring structure, which may cause a serious problem in design. By solving these problems, it has expanded the possibility of reducing the manufacturing cost of the liquid crystal display device equipped with the inversion display function by the bidirectional shift register circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のクロックドゲートにより構成された
双方向シフトレジスタの論理回路図。
FIG. 1 is a logic circuit diagram of a bidirectional shift register including clocked gates according to the present invention.

【図2】 本発明のトランスミッションゲートにより構
成された双方向シフトレジスタの論理回路図。
FIG. 2 is a logic circuit diagram of a bidirectional shift register including a transmission gate of the present invention.

【図3】 本発明の双方向シフトレジスタのタイミング
チャート。
FIG. 3 is a timing chart of the bidirectional shift register of the present invention.

【図4】 本発明の液晶表示装置の等価回路図。FIG. 4 is an equivalent circuit diagram of the liquid crystal display device of the present invention.

【図5】 従来のクロックドゲートにより構成された双
方向シフトレジスタの論理回路図。
FIG. 5 is a logic circuit diagram of a conventional bidirectional shift register including clocked gates.

【図6】 従来の液晶表示装置の等価回路図。FIG. 6 is an equivalent circuit diagram of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

101・・・シフト方向を決定するクロックドゲート。 102・・・101とは逆極性のクロックドゲート。 11・・・信号入力端子。 121−126・・・信号出力端子。 131・・・一方のエンドパルスモニタ端子。 132・・・他方のエンドパルスモニタ端子。 201・・・シフト方向を決定するトランスミッション
ゲート。 202・・・201とは逆極性のトランスミッションゲ
ート。 21・・・信号入力端子。 221−226・・・信号出力端子。 231・・・一方のエンドパルスモニタ端子。 232・・・他方のエンドパルスモニタ端子。 41・・・垂直方向シフトレジスタ。 42・・・水平方向シフトレジスタ。 43・・・ゲート線。 44・・・データ線。 45・・・ビデオライン。 46・・・アナログスイッチ。 47・・・画素トランジスタ。 48・・・画素保持容量。 49・・・実装端子。 501・・・シフト方向を決定するクロックドゲート。 502・・・401とは逆極性のクロックドゲート。 511・・・一方の信号入力端子。 512・・・他方の信号入力端子。 521−426・・・信号出力端子。 531・・・一方のエンドパルスモニタ端子。 532・・・他方のエンドパルスモニタ端子。
101 ... A clocked gate that determines the shift direction. 102 ... A clocked gate having a polarity opposite to that of 101. 11 ... Signal input terminal. 121-126 ... Signal output terminals. 131 ... One end pulse monitor terminal. 132 ... The other end pulse monitor terminal. 201 ... A transmission gate that determines the shift direction. 202 ... A transmission gate whose polarity is opposite to that of 201. 21 ... Signal input terminal. 221-226 ... Signal output terminals. 231 ... One end pulse monitor terminal. 232 ... The other end pulse monitor terminal. 41 ... Vertical shift register. 42 ... Horizontal shift register. 43 ... Gate line. 44 ... Data line. 45 ... Video line. 46 ... Analog switch. 47 ... Pixel transistor. 48 ... Pixel holding capacity. 49 ... Mounting terminal. 501: a clocked gate that determines the shift direction. 502 ... Clocked gate with opposite polarity to 401. 511 ... One signal input terminal. 512 ... The other signal input terminal. 521-426 ... Signal output terminal. 531 ... One end pulse monitor terminal. 532 ... The other end pulse monitor terminal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電気光学物質が封入された基板対の一方
にマトリクス状に配列された複数の画素電極、該画素電
極に接続されてなるスイッチングトランジスタと、該ス
イッチングトランジスタへ画像表示信号を供給するため
の複数のデータ線及び該スイッチングトランジスタへゲ
ート信号を供給するための複数のゲート線とが形成され
た画像表示部を有し、さらに該画像表示部を駆動する際
の走査方向の反転が可能な双方向シフトレジスタ回路を
薄膜トランジスタにより構成し基板に内蔵した液晶表示
装置において、該双方向シフトレジスタ回路の二箇所の
信号入力部が連結され、双方の初段シフトレジスタ直前
に互いに逆極性のスイッチングゲートを有することを特
徴とする液晶表示装置。
1. A plurality of pixel electrodes arranged in a matrix on one of a pair of substrates in which an electro-optical material is enclosed, a switching transistor connected to the pixel electrode, and an image display signal is supplied to the switching transistor. Has an image display portion in which a plurality of data lines for supplying the gate signal and a plurality of gate lines for supplying a gate signal to the switching transistor are formed, and the scanning direction can be inverted when the image display portion is driven. In a liquid crystal display device in which a bidirectional shift register circuit is configured by thin film transistors and is built in a substrate, two signal input portions of the bidirectional shift register circuit are connected, and switching gates of opposite polarities are provided immediately before both first-stage shift registers. A liquid crystal display device comprising:
JP29561293A 1993-11-25 1993-11-25 Drive circuit of liquid crystal device, liquid crystal device, and projector Expired - Lifetime JP3173260B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29561293A JP3173260B2 (en) 1993-11-25 1993-11-25 Drive circuit of liquid crystal device, liquid crystal device, and projector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29561293A JP3173260B2 (en) 1993-11-25 1993-11-25 Drive circuit of liquid crystal device, liquid crystal device, and projector

Publications (2)

Publication Number Publication Date
JPH07146462A true JPH07146462A (en) 1995-06-06
JP3173260B2 JP3173260B2 (en) 2001-06-04

Family

ID=17822886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29561293A Expired - Lifetime JP3173260B2 (en) 1993-11-25 1993-11-25 Drive circuit of liquid crystal device, liquid crystal device, and projector

Country Status (1)

Country Link
JP (1) JP3173260B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020871A (en) * 1996-11-27 2000-02-01 Nec Corporation Bidirectional scanning circuit
US6724363B1 (en) 1999-05-14 2004-04-20 Sharp Kabushiki Kaisha Two-way shift register and image display device using the same
US6903570B2 (en) 2002-11-22 2005-06-07 Sony Corporation Bidirectional signal transmission circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020871A (en) * 1996-11-27 2000-02-01 Nec Corporation Bidirectional scanning circuit
US6724363B1 (en) 1999-05-14 2004-04-20 Sharp Kabushiki Kaisha Two-way shift register and image display device using the same
US7365727B2 (en) 1999-05-14 2008-04-29 Sharp Kabushiki Kaisha Two-way shift register and image display device using the same
EP1959423A3 (en) * 1999-05-14 2008-12-24 Sharp Kabushiki Kaisha Two-way shift register and image display device using the same
EP1052617B1 (en) * 1999-05-14 2010-01-06 Sharp Kabushiki Kaisha Image display device including a two-way shift register and
US6903570B2 (en) 2002-11-22 2005-06-07 Sony Corporation Bidirectional signal transmission circuit

Also Published As

Publication number Publication date
JP3173260B2 (en) 2001-06-04

Similar Documents

Publication Publication Date Title
JP3329008B2 (en) Bidirectional signal transmission network and bidirectional signal transfer shift register
US6628258B1 (en) Electrooptic device, substrate therefor, electronic device, and projection display
US6670944B1 (en) Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus
JP3588007B2 (en) Bidirectional shift register and image display device using the same
KR100754108B1 (en) Driver for bidirectional shift register
KR100371254B1 (en) Active Matrix Display
WO1999028896A1 (en) Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
KR100314390B1 (en) Flat display device
KR970048738A (en) Liquid crystal display device with driving circuit and driving method thereof
KR100360148B1 (en) Display driving device and liquid crystal module using the same
JPH08106272A (en) Display device driving circuit
KR100538295B1 (en) Polysilicon Liquid Crystal Display Driver
JPH11176186A (en) Bi-directional shift resistor
JP2004348134A (en) Driving circuit, display device having the same and driving method thereof
JPH07146462A (en) Liquid crystal display device
JP3843658B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP3893819B2 (en) Electro-optical device drive circuit, data line drive circuit, scanning line drive circuit, electro-optical device, and electronic apparatus
KR960014486B1 (en) Lcd projector
US7830352B2 (en) Driving circuit for flat panel display which provides a horizontal start signal to first and second shift register cells
JP2012168226A (en) Driving circuit of electro-optical device, electro-optical device and electronic apparatus
KR20040010360A (en) Electro-optical device, driver circuit for electro-optical device, drive method for driving electro-optical device, and electronic equipment
JP3556650B2 (en) Flip-flop circuit, shift register, and scan driving circuit for display device
JP3767599B2 (en) Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus
US11874543B2 (en) Liquid crystal display device
JPH03289697A (en) Active matrix type panel

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080330

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090330

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 13

EXPY Cancellation because of completion of term