[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH07101090A - サーマルプリントヘッドとその製造方法、および薄 膜の形成法 - Google Patents

サーマルプリントヘッドとその製造方法、および薄 膜の形成法

Info

Publication number
JPH07101090A
JPH07101090A JP11772493A JP11772493A JPH07101090A JP H07101090 A JPH07101090 A JP H07101090A JP 11772493 A JP11772493 A JP 11772493A JP 11772493 A JP11772493 A JP 11772493A JP H07101090 A JPH07101090 A JP H07101090A
Authority
JP
Japan
Prior art keywords
layer
substrate
target
sputtering
heating resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11772493A
Other languages
English (en)
Other versions
JP3369632B2 (ja
Inventor
Teruki Oitome
輝喜 追留
Yusuke Kitazawa
祐介 北澤
Osamu Nakamura
修 中村
Michiko Kano
道子 加納
Yoshinori Muya
義憲 撫養
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26455792&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07101090(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP11772493A priority Critical patent/JP3369632B2/ja
Publication of JPH07101090A publication Critical patent/JPH07101090A/ja
Application granted granted Critical
Publication of JP3369632B2 publication Critical patent/JP3369632B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 発熱抵抗体層の再スパッタや保護層の絶縁性
の低下等を防止した上で、ステップカバレージの良好な
保護層の形成を可能にしたサーマルプリントヘッドを提
供する。 【構成】 基板1上に形成された発熱抵抗体層3と、発
熱抵抗体層3を一部露出するように設けられた電極層4
と、発熱抵抗体層3の露出部を少なくとも被覆するよう
に設けられた保護層5とを具備するサーマルプリントヘ
ッドにおいて、保護層5を少なくとも、通常のスパッタ
リング法により形成された層6と、バイアススパッタリ
ング法により形成された層7とで構成する。あるいは、
成膜ガス中に含有される酸素量を総ガス流量の0.7%
以上としたバイアススパッタリング法により形成された
Ta2 5 層を、少なくとも保護層7として用いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、サーマルプリントヘッ
ドとその製造方法、およびスパッタリングによるTa2
5 薄膜の形成法に関する。
【0002】
【従来の技術】通常、サーマルプリントヘッド(以下、
TPHと略す)は、感熱記録に用いられている。この種
のTPHを製造するには、薄膜技術や厚膜技術を使用す
るのが一般的であり、特に薄膜技術を使用したものが性
能上優れているため、広く実用化されている。
【0003】この薄膜技術による従来のTPHは、図5
に示すように構成されており、例えばアルミナ焼結体か
らなる良熱伝導性支持基板31上には、保温のためのガ
ラス等からなるグレーズ層32、発熱抵抗体層33、こ
の発熱抵抗体層33を一部露出するための開口部34a
が設けられた配線導体用の電極層34、および一部露出
した発熱抵抗体層33の酸化防止かつ摩耗防止のための
保護層35(この保護層35は酸化防止層および耐摩耗
層とを別々に形成してもよい)とが順次積層形成されて
いる。この保護層35は通常、スパッタリング法やプラ
ズマCVD法により形成するのが一般的である。
【0004】一方、Ta2 5 は耐摩耗性に優れた材料
であり、例えば「薄膜ハンドブック(日本学術振興会薄
膜第131委員会)」等の文献にも記載されているよう
に、TPHにおける耐摩耗性保護膜等として使用されて
いる。一般的に、上記のTa2 5 膜は図6に原理を示
した高周波またはマグネトロンスパッタリング法によっ
て形成されている。図6において、Ta2 5 ターゲッ
ト41はアースシールド42に包囲され、高周波電源4
3に接続されている。薄膜が形成される基板44は、接
地した基板ホルダ45により前記Ta2 5 ターゲット
41と対向して保持されている。高周波電源43を付勢
してTa2 5 ターゲット41に高周波電力を印加すれ
ば、Ta2 5 ターゲット側のみのスパッタリング現象
により、Ta2 5 が飛散され基板44上に堆積してい
く。
【0005】ところで、TPHは図5に示したような断
面構造を有しており、保護層35は電極層34の端部で
段差をなしている。TPHの耐久性を向上させるために
は、保護層35は前記段差を完全にカバーする(ステッ
プカバレージを良好にする)必要がある。
【0006】しかし、図6に示したような高周波スパッ
タリング法や従来のプラズマCVD法は、ステップカバ
レージ性が悪いために、電極層34とグレーズ層32や
発熱抵抗体層33との境目で発生する段差を十分にカバ
ーしきれず、図5および図7に矢符Aで示すような粒界
による断層が生じてしまうという問題があった。このよ
うな粒界による断層が存在すると、雰囲気中からの酸素
や水分の侵入、印字媒体からの水分あるいは腐食物質の
侵入等により、発熱抵抗体層33の酸化による抵抗値の
上昇や電極層34の腐食を生じさせ、印字品位の劣化を
招き、著しい場合には保護層35の剥離や電極層34の
断線等を発生させ、TPHの耐久性を低下させてしま
う。従って、保護層35の成長を継続させて、ステップ
カバレージを良好にしようとしても限度がある。
【0007】上記の粒界による断層に基く問題を解決し
て、ステップカバレージを良好になし得る一般的な薄膜
形成法として、「プラズマプロセッシングの基礎(B.N.C
hap-man 著:岡本訳)」等に紹介されているバイアスス
パッタリング法がある。図8は上記バイアススパッタリ
ング法により保護層を形成する一般的な原理を示してい
る。この図において、例えばTa2 5 ターゲット51
はアースシールド52に包囲され、高周波電源53に接
続されている。また、基板54はアースシールド55に
包囲され、高周波バイアス電源56に接続された基板ホ
ルダ57により、前記Ta2 5 ターゲット51に対向
して支持されている。
【0008】図8に示したバイアススパッタリング法で
は、ターゲット51側だけでなく基板54側にも高周波
電力が印加される。このようにすれば、すでに基板54
に堆積している材料を基板側に印加したバイアス電圧に
より、再スパッタリングして段差の壁面(図5の電極層
34の端面)に前記材料を再度付着させることができ
る。このようにして、段差部分が埋められていき、粒界
による断層を生じることはない。よって、上記バイアス
スパッタリングを継続して良好なステップカバレージを
得ることができ、耐久性に優れたTPHを構成すること
ができる。このように、TPHの保護層の形成方法とし
て、バイアススパッタリング法を適用することが検討さ
れている(特開昭 63-135261号公報、同 63-216761号公
報参照)。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
バイアススパッタリング法による保護層の形成方法で
は、以下に示すような問題を招いていた。
【0010】例えば、TPHの製造工程では、保護層を
バイアススパッタリング法にて形成すると、保護層の形
成初期において発熱抵抗体層が再スパッタ(エッチン
グ)され、発熱抵抗体層の劣化や抵抗値分布の悪化を引
き起こしてしまう。また、保護層の内部応力が大きくな
るため、TPHの動作中にヒートショックにより保護層
にクラックや剥離が生じ、発熱抵抗体層を酸化させる
等、著しくTPHの耐久性を低下させるという問題があ
った。
【0011】また、通常、サーマルプリントヘッドにお
いては、保護層には発熱抵抗体層と電極層とで電気的短
絡を防ぐために、絶縁性の膜が用いられる。しかし、T
25 ターゲットとバイアススパッタリング法との組
合せでは、バイアススパッタリングの製法上、基板上に
堆積されるべきTa2 5 膜は化学量論的組成に比べ酸
素が不足した状態となっている。このため、Ta2 5
バイアススパッタリング膜が導電性を持つことから、前
記電気的短絡が発生してしまう問題があった。
【0012】さらに、Ta2 5 は他の保護層形成材
料、例えばSiON、SiO2 等に比すればスパッタ収
量が大である。そのため、Ta2 5 のバイアススパッ
タリング法を実施するに際して、生産性向上を意図して
ターゲットへの投入電力を大きくしてスパッタレートを
大きくすると、バイアス電圧を印加して基板側で再スパ
ッタ(エッチング)させても、良好なステップカバレー
ジを得ることはできない。また、良好なステップカバレ
ージを得ようとしてスパッタレートを小さくし過ぎれ
ば、生産性が低下する。上記のように、Ta2 5 のバ
イアススパッタリング法においては、材料自体の持つス
パッタ収量のために、ターゲット投入およびバイアス電
力のバランスにより、スパッタレート・エッチングレー
トが大きく変動し、その効果や生産性が大きく左右され
るという問題があった。
【0013】本発明は、上記した事情に基いてなされた
もので、他の特性等に悪影響を及ぼすことなく、TPH
の保護層等の薄膜のステップカバレージを良好にするこ
とを主な目的としており、具体的には発熱抵抗体層の再
スパッタ等を防止した上で、ステップカバレージの良好
な保護層の形成を可能にしたサーマルプリントヘッドお
よびその製造方法、絶縁性を低下させることなく、ステ
ップカバレージの良好な保護層の形成を可能にしたサー
マルプリントヘッド、およびステップカバレージの良好
なTa2 5 薄膜を、生産性や絶縁性等を低下させるこ
となく、バイアススパッタリング法により安定して形成
することを可能にした薄膜の形成法を提供することを目
的としている。
【0014】
【課題を解決するための手段】本発明における第1のサ
ーマルプリントヘッドは、基板と、前記基板上に形成さ
れた発熱抵抗体層と、前記発熱抵抗体層を一部露出する
ように設けられた電極層と、前記発熱抵抗体層の露出部
を少なくとも被覆するように設けられた保護層とを具備
するサーマルプリントヘッドにおいて、前記保護層は、
少なくとも、通常のスパッタリング法により形成された
層と、バイアススパッタリング法により形成された層と
を有することを特徴としている。
【0015】また、第2のサーマルプリントヘッドは、
前記基板上に形成された発熱抵抗体層と、前記発熱抵抗
体層を一部露出するように設けられた電極層と、前発熱
記抵抗体層の露出部を少なくとも被覆するように設けら
れた保護層とを具備するサーマルプリントヘッドにおい
て、前記保護層は、成膜ガス中に含有される酸素量を総
ガス流量の0.7%以上としたバイアススパッタリング
法により形成されたTa2 5 層を少なくとも有するこ
とを特徴としている。
【0016】本発明のサーマルプリントヘッドの製造方
法は、基板上に、発熱抵抗体層、この発熱抵抗体層を一
部露出するための開口部を有する電極層、および少なく
とも前記開口部を被覆する保護層を順次積層形成してサ
ーマルプリントヘッドを製造するに際して、前記保護層
として、少なくとも、通常のスパッタリング法による層
と、バイアススパッタリング法による層とを、前記発熱
抵抗体層側から順に積層することを特徴としている。
【0017】本発明における第1の薄膜の形成法は、ス
パッタリング材料であるTa2 5ターゲットと、これ
に対向して配置され前記材料を付着させる基板を保持す
る基板ホルダと、前記Ta2 5 ターゲットおよび基板
ホルダに高周波電力を供給するそれぞれ独立の電源およ
び電力供給手段と、それらを包囲して設けられ排気系お
よび放電ガスとしてのAr導入系に連通されたケーシン
グとを具えるバイアススパッタリング装置を使用して、
Ta2 5 のバイアススパッタリングを行うに際して、
基板ホルダ側に高周波電力を印加した時の基板上のTa
2 5 のスパッタレート(エッチングレート)ER、タ
ーゲット側に高周波電力を印加した時の基板上のTa2
5 のスパッタレートSRの比が、 (ER/SR×100)≧6% となるようにするか、またはターゲット投入電力密度A
(kW/cm2 )に対するバイアス投入電力密度B(kW
/cm2 )の比が、 B/A≧0.087 となるようにしたことを特徴としている。
【0018】また、第2の薄膜の形成法は、スパッタリ
ング材料であるTa2 5 ターゲットと、これに対向し
て配置され前記材料を付着させる基板を保持する基板ホ
ルダと、前記Ta2 5 ターゲットおよび基板ホルダに
高周波電力を供給するそれぞれ独立の電源および電力供
給手段と、それ等を包囲して設けられ排気系および放電
ガスとしてのAr導入系に連通されたケーシングとを具
えるバイアススパッタリング装置を使用して、Ta2
5 のバイアススパッタリングを行うに際して、成膜ガス
中に含有される酸素量を、総ガス流量の0.7%以上と
することを特徴としている。
【0019】さらに、第3の薄膜の形成法は、上記第1
の薄膜の形成法と第2の薄膜の形成法とを組合せたこと
を特徴としている。
【0020】
【作用】本発明の第1のサーマルプリントヘッドにおい
ては、発熱抵抗体層に接する側を通常のスパッタリング
法による層としているため、保護層の形成初期において
発熱抵抗体層が再スパッタ(エッチング)されることが
なくなり、発熱抵抗体層の劣化や抵抗値分布の悪化等を
引き起こすことがなくなる。また、通常のスパッタリン
グ法により形成された層は、バイアススパッタリング法
により形成された層に比べ内部応力も小さくなるため、
サーマルプリントヘッドの動作中にヒートショックによ
り保護層にクラックや剥離が生じることもなく、よって
発熱抵抗体層を酸化させることもなくなる。そして、バ
イアススパッタリング法による層も有しているため、断
層等のないステップカバレージが良好な保護層を得るこ
とができる。
【0021】また、第2のサーマルプリントヘッドにお
いては、成膜ガス中に含有される酸素量を総ガス流量の
0.7%以上としたバイアススパッタリング法により形
成されたTa2 5 層を保護層として用いており、上記
条件によりTa2 5 層の導電性を除去することが可能
となる。よって、サーマルプリントヘッドの電気的短絡
を防止した上で、ステップカバレージが良好な保護層を
得ることができる。
【0022】さらに、本発明の第1の薄膜の形成法にお
いては、Ta2 5 ターゲットからのTa2 5 の飛散
量と、バイアスにより粒界を埋める効果とのバランスが
とれて、良好なステップカバレージを得ることができ
る。また、第2の薄膜の形成法においては、上述したよ
うに絶縁性を確実に確保した上で、ステップカバレージ
が良好なTa2 5 層を得ることができる。
【0023】
【実施例】以下、本発明の実施例について説明する。
【0024】図1は、本発明の一実施例によるサーマル
プリントヘッド(TPH)の要部構成を示す断面図であ
る。同図において、アルミナ焼結体等からなる良熱伝導
性の支持基板1上には、保温層2として、例えばガラス
等からなるグレーズ層が形成されている。このグレーズ
層2上には、Ta−SiO2 膜等から発熱抵抗体層3が
設けられており、この発熱抵抗体層3を一部露出するた
めの開口部4aを有する配線導体用の電極層4がAl膜
等によって形成されている。これら発熱抵抗体層3や電
極層4は、スパッタ法や蒸着法で形成される。
【0025】発熱抵抗体層3と電極層4は、一つの大き
な層としてとらえて、この二層が所定の抵抗パターンと
なるようにパターニングされている。このパターニング
は、まず電極層4上に発熱抵抗体層3および電極層4を
所定の形状にエッチングするためのフォトレジストを配
置する。そして、発熱抵抗体層3と電極層4の二層が所
定の抵抗パターンとなるように、レジスト配置部分以外
の不要部分をフォトレジストをマスクとしてエッチング
を行う。
【0026】電極層4上には、所定のパターンを覆うよ
うに保護層5が設けられている。この保護層5は、電極
層4および開口部4a内の発熱抵抗体層3上に通常のス
パッタリング法、すなわちバイアス電圧を印加せずに行
うスパッタリング法により形成された第1の層6と、こ
の第1の層6上にバイアススパッタリング法により形成
された第2の層7とから構成されている。
【0027】このように、まず電極層4上に通常のスパ
ッタリング法で第1の層6を形成することによって、保
護層の形成初期において発熱抵抗体層3が再スパッタ
(エッチング)されることがなくなり、発熱抵抗体層3
の劣化や抵抗値分布の悪化等を引き起こすことがなくな
る。また、通常のスパッタリング法により形成された第
1の層6は、バイアススパッタリング法により形成され
た層に比べ内部応力も小さくなるため、TPHの動作中
にヒートショックにより保護層にクラックや剥離が生じ
ることもなく、発熱抵抗体層を酸化させることもない。
そして、第1の層6上にバイアススパッタリング法によ
り第2の層7を形成しているため、断層等のないステッ
プカバレージが良好な保護層5を得ることができる。
【0028】保護層5を構成する第1の層6と第2の層
7は、同一材料で形成してもよいし、また機能が異なる
二つの材料で形成してもよい。これら第1の層6と第2
の層7の厚さは、成膜条件やTPHの駆動条件等により
実験的に設定することとするが、例えば第1の層6は
0.3〜2μm 、第2の層7は1〜2μm 程度が適当で
ある。
【0029】次に、前記保護層5の形成方法について述
べる。図2は保護層5となる薄膜の形成に適用したスパ
ッタリング装置を模式的に示す断面図である。図2にお
いて、11は←側に排気系に連なる開口11aを備え、
他側にArガス導入系12に連なる管路11bを備え
た、例えばステンレス(SUS)からなる導電性のケー
シングであり、接地Eが施されている。ケーシング11
の底板11c内面には、上部に長方形の大断面部13
a、下部に小断面部13bを備えた段付角筒状のアース
シールド13が起立されている。
【0030】また、前記アースシールド13の大断面部
13a、小断面部13bとそれぞれ同心で、それらより
若干小さな断面の大断面部14aを備え、大断面部14
aから垂下した管状部14bを備えた、例えば銅からな
る導電性のターゲットホルダ14が、前記管状部14b
を絶縁スリーブ15を介して、前記底板11cに貫通支
持させて設けてある。このターゲットホルダ14の大断
面部14aには、ターゲット16が密着保持されてい
る。また、ターゲット16下面には図示しない磁石が取
り付けられ、いわゆる高周波マグネトロンスパッタリン
グがなされるようになっている。
【0031】一方、ケーシング11の上面板11dに
は、前記アースシールド13に対向する位置に、アース
シールド13と同様の構成のアースシールド17が垂下
設置され、このアースシールド17内には前記ターゲッ
トホルダ14と同様の構成で、同様に銅からなる導電性
の基板ホルダ支持台18が、前記ターゲットホルダ14
と同様にして設置されている。ただし、この基板ホルダ
支持台18においては、その大断面部18aは基板ホル
ダ支持板19によって密封されている。また、図中20
は基板ホルダ支持台18の管状部18bが、ケーシング
11の上面板11dを貫通する部位に介在させた絶縁ス
リーブを示している。
【0032】なお、ターゲットホルダ14および基板ホ
ルダ支持台18内には、ケーシング11外に突出した管
状部14b、18bの端部から冷却水が供給されてい
る。また、ターゲットホルダ14の管状部14bには高
周波電源21が適宜マッチングボックス22を介して接
続され、基板ホルダ支持台18の管状部18bには高周
波電源23が適宜マッチングボックス24を介して接続
してある。
【0033】また、基板ホルダ支持台18の大断面部1
8aを密封する基板ホルダ支持板19には、適宜手段に
よって基板ホルダ25が支持固定され、図中26、26
は前記基板ホルダ25によって保持された複数個の基板
を示している。
【0034】上記構成の装置において、主要構成部品の
具体例を示せば次の通りである。例えば、ターゲット1
6は81cm×14cm(=1134cm2 )の長方形であ
り、基板ホルダ25は68cm×12cm(=816cm2
の長方形である。これが16個連接して設けられ、総面
積は13056cm2 である。さらに、ターゲット16と
基板26間の距離は70mmとしてある。
【0035】また、高周波電源21、23ともにアース
Eを施され、0〜10kWの可変のものが使用される。
そして、上記各高周波電源21、23は互いに独立して
制御できるものとしてあり、投入電力もまた独立に設定
できるようにしてある。なお、図示は省略したが基板2
6を加熱するためのヒータが設置されている。
【0036】次に、上記二層構造の保護層5を適用した
TPHの具体的な作製例について述べる。まず、第1の
実施例では、保護層5形成用のターゲットとして、Si
3 4 粉末とSiO2 粉末を3:1の重量比で混合し、
ホットプレス焼結したものを用い、前述した要領に従っ
てAl電極層4の形成およびパターニングまで行った基
板に対して、以下の要領で二層構造の保護層5を形成し
た。
【0037】上記構成のスパッタリング装置において、
上記で説明した二層構造の保護層5は次のようにして作
製される。まず、装置内を4×10-3Paまで真空引き
を行い、同時に前記図示しないヒーターにより基板26
を200℃に加熱する。ここで、開口11aを介してA
rおよびO2 導入系から4×10-1PaになるようにA
rおよびO2 ガスを導入し、装置内をその値に維持す
る。
【0038】この状態を保ったままで、ターゲット側の
高周波電力を適宜調整し、ターゲット側のスパッタレー
トが200オングストローム/min となるように調整
後、通常のスパッタリング法で第1の層6を約1.5μ
m 形成した。その後、ターゲット側の高周波電力を保ち
ながら、基板側の高周波電力を徐々に増加させ、最終的
に基板上のバイアスによるエッチングレートが30オン
グストローム/min となるように調整し、バイアススパ
ッタリング法で第2の層7を1.5μm 形成した。これ
らの層6、7は、いずれもSiON系の薄膜である。
【0039】ここで、基板ホルダ側に高周波電力を印加
した場合の基板側のエッチングレートをERとし、かつ
ターゲット側に高周波電力を印加した場合の基板上のス
パッタレートをSRとしたとき、エッチングレート(E
R)とスパッタレート(SR)との割合は、 5%≦(ER/SR×100)≦60% とすることが好ましく、さらに好ましくは 10%≦(ER/SR×100)≦20% である。
【0040】また、導入酸素量は、使用するスパッタリ
ング装置の排気システムやTPHの駆動条件にもよる
が、1〜20%とすることが好ましく、さらに好ましく
は3〜10%の範囲である。導入ガス中の酸素量が多す
ぎると保護層中の酸素が発熱抵抗体層に拡散し、発熱抵
抗体層の劣化やステップカバレージの悪化を招き、少な
すぎるとTPHの駆動中にヒートショックによる保護層
のクラック等を生じ、やはりTPHの耐久性を劣化させ
る。
【0041】このようにして作製したTPHでは、保護
層5の形成初期において発熱抵抗体層3が再スパッタ
(エッチング)されることがなく、発熱抵抗体層3の劣
化や抵抗値分布の悪化を防止することができた。また、
通常のスパッタリング法により形成された保護層(6)
は、バイアススパッタリング法により形成された保護層
(7)に比べ内部応力も小さくなるため、TPHの動作
中にヒートショックによりクラックや剥離が生じること
もなかった。さらに、バイアススパッタリング法により
第2の層7を形成しているため、断層のない良好なステ
ップカバレージが得られた。この結果、耐久性の良好な
TPHを得ることができた。次に、第2の実施例につい
て説明する。なお、この第2の実施例では、保護層5を
形成する工程を除いて、第1の実施例と同一であるの
で、保護層の形成について説明する。
【0042】まず、前記構成のスパッタリング装置にお
いて、装置内を4×10-3Paまで真空引きを行い、同
時に前記図示しないヒーターにより基板26を200℃
に加熱する。ここで、開口11aを介してArおよびO
2 導入系から4×10-1PaになるようにArおよびO
2 ガスを導入し、装置内をその値に維持する。
【0043】この状態を保ったままで、ターゲット側の
高周波電力を適宜調整し、ターゲット側のスパッタレー
トが200オングストローム/min となるように調整
後、第1の層6を通常のスパッタリング法で約1.5μ
m 形成した。その後、ターゲット側の高周波電力を保ち
ながら基板側の高周波電力を徐々に増加させ、最終的に
基板上のバイアスによるエッチングレートが30オング
ストローム/min となるように調整し、バイアススパッ
タリング法で第2の層7を1.5μm 形成した。
【0044】この保護層(第1の層6および第2の層
7)5の形成過程において、保護層5を発熱抵抗体層3
側から2μm 形成した後、O2 ガスの導入を停止し、保
護層5の構成を酸素導入層2μm 、酸素無導入層1μm
とした。酸素無導入層では酸素導入層に比べ硬度が高く
なるため、耐摩耗性が向上する。また、酸素無導入層で
は酸素導入層に比べ、バイアススパッタリングによるス
テップカバレージも向上する。酸素無導入層の厚さは、
使用する媒体やTPHの駆動条件によるが、1〜2μm
が適当である。また、基板上のエッチングレート(E
R)とスパッタレート(SR)の割合は、上記範囲と同
様とすることが好ましい。
【0045】第3の実施例では、保護層を酸化防止層お
よび耐摩耗層からなる二層構造とし、酸化防止層として
SiO2 層、耐摩耗層としてTa2 5 層を形成した。
ターゲットとしては、SiO2 およびTa2 5 の二種
類を使用した。
【0046】前記構成のスパッタリング装置において、
上記二層構造の保護層は次のようにして形成される。ま
ず、装置内を4×10-3Paまで真空引きを行い、同時
に前記図示しないヒーターにより基板26を200℃に
加熱する。ここで、開口11aを介してArおよびO2
導入系から4×10-1PaになるようにArガスを導入
し、装置内をその値に維持する。
【0047】この状態を保ったままで、ターゲット側の
高周波電力を適宜調整し、ターゲット側のスパッタレー
トが50オングストローム/min となるように調整後、
SiO2 からなる酸化防止層を通常のスパッタリング法
で約0.5μm 形成した。その後、ターゲット側の高周
波電力を保ちながら基板側の高周波電力を徐々に増加さ
せ、最終的に基板上のバイアスによるエッチングレート
が18オングストローム/min となるように調整し、バ
イアススパッタリング法で酸化防止層をさらに0.8μ
m 形成した。
【0048】この後、高周波電力を印加するターゲット
をSiO2 からTa2 5 に切り換え、ターゲット側の
高周波電力を適宜調整し、ターゲット側のスパッタレー
トが100オングストローム/min となるように調整
後、上記酸化防止層の上にTa2 5 からなる耐摩耗層
をバイアススパッタリング法で2μm 形成した。この
際、基板側の高周波電力は0とした。
【0049】このようにして形成された保護層では、S
iO2 からなる酸化防止層で断層のない良好なステップ
カバレージが得られるばかりでなく、その上のTa2
5 からなる耐摩耗層でも断層のない良好なステップカバ
レージが得られる。これは通常のスパッタリング法が、
薄膜を形成させる表面の凹凸形状の影響を受け易いため
である。すなわち、この実施例では、SiO2 からなる
酸化防止層の一部をバイアススパッタリング法を用いて
形成しているため、オーバーハングのない良好なステッ
プカバレージとなり、その上に形成されたTa2 5
らなる耐摩耗層でも下層の表面形状の影響を受け、良好
なステップカバレージが得られたのである。
【0050】なお、SiO2 からなる酸化防止層の形成
において、基板上のエッチングレート(ER)とスパッ
タレート(SR)との割合は、 5%≦(ER/SR×100)≦60% とすることが好ましく、さらに好ましくは 10%≦(ER/SR×100)≦40% である。
【0051】次に、本発明のサーマルプリントヘッドの
他の実施例について説明する。
【0052】この実施例のTPHは、基本的構成は前述
の実施例のTPHと同様であるが、保護層として少なく
ともTa2 5 のバイアススパッタリング膜であって、
バイアススパッタ時の成膜ガス中に含有される酸素量を
総ガス流量の0. 7%以上としたTa2 5 スパッタリ
ング膜を有するものである。なお、発熱抵抗体層および
電極層上に、Ta2 5 バイアススパッタリング膜を直
接成膜すると、前述の実施例で説明したように、露出さ
れている発熱抵抗体層がエッチングされるおそれがある
ため、通常のスパッタリング法でSiO2 層を耐酸化層
として形成し、その上に上記Ta2 5 バイアススパッ
タリング膜を耐摩耗層として設けた。なお、SiO2
にはピンホールや欠陥が発生している場合がある。
【0053】上記した実施例のTPHを、以下のように
して作製した。まず、前述した実施例と同様にして発熱
抵抗体層とAl電極層のパターニングまでを行った後、
通常のスパッタリング法でSiO2 耐酸化層を約2μm
の厚さで形成し、続いて同一チャンバ内でTa2 5
摩耗層をバイアススパッタリング法で形成した。バイア
ススパッタリングは以下の手順で実施した。
【0054】まず、基板を200℃まで加熱するとと同
時に、4.0×10-3Paまで真空引きを行った。次
に、チャンバ内の圧力を0.53〜0.63Paに保持
するように、反応ガスを総流量で800sccmチャンバ内
に導入した。反応ガスはArおよびO2 を用い、総流量
に対するO2 の割合は0%、0.5%、0.6%、0.
7%、0.9%、1%、2%、3%、5%、10%の1
0水準とし、Ta2 5バイアススパッタリング膜をそ
れぞれ形成してTPHを作製した。具体的な条件を表1
に掲げる。
【0055】また、ターゲット投入量は5.0kWであ
り、この時のターゲット投入電力密度Aは[A=(投入
電力)/(ターゲット面積)]として表され、この実施
例の実測値は A=(5.0kW)/(81cm×14cm)=4.409
×10-3kW/cm2 となる。基板側は、基板ホルダの面積が(68cm×12
cm)であり、これが16ホルダ連結されているため、総
面積は((68cm×12cm)×16)となる。また、基
板側に印加されるバイアス投入電力は5.0kWである
ため、実測値のバイアス投入電力密度Bは、 B=(5.0kW)/((68cm×12cm)×16) =3.830×10-3kW/cm2 となる。この際のAに対するBの比率は0.087とな
る。良好なステップカバレージを得るためには、後に詳
述するがB/A≧0.087に設定することが好まし
く、この実施例はこの条件の最下限にあたる。
【0056】なお、バイアスパワーの上昇率は、チャン
バ内での異常放電を防ぐために、0.1kW/min の割
合で到達パワーまで上げた。
【0057】このようにして成膜した各Ta2 5 保護
層(耐摩耗層)の導電性を測定した。その結果を表1に
示す。また、各成膜条件における成膜レートも併せて示
す。
【0058】
【表1】
【0059】表1から明らかなようにO2 付加率0.7
%を境にして、O2 付加率が0.7%未満ではTa2
5 膜が導電性を示した。このため、SiO2 耐酸化層に
ピンホール等の欠陥を有するサンプルでは、電極層と耐
摩耗層との電気的短絡が発生し、TPHとしての機能を
果たさなくなった。一方、O2 付加率が0.7%以上の
サンプルは導電性を示さず、SiO2 耐酸化層にピンホ
ール等の欠陥を有するサンプルでも電極層と耐摩耗層と
の電気的短絡は発生しなかった。
【0060】このように、Ta2 5 ターゲットを用い
て、バイアススパッタリングを行い、酸化膜を得る際、
成膜ガス中に含有される酸素量を総ガス流量の0.7%
以上とすることで、膜の導電性を除去することが可能と
なる。このように成膜条件を制御することにより、発熱
抵抗体層や電極層を有するTPHの保護層の形成におい
ては、Ta2 5 バイアス保護被覆膜に起因する電気的
短絡を防ぐことが可能となった。
【0061】前述した各実施例において、Ta2 5
をバイアススパッタリング法で形成する例について述べ
たが、このようなTa2 5 膜の成膜においては、基板
ホルダ側に高周波電力を印加した時の基板上のTa2
5 のスパッタレート(エッチングレート)ERと、ター
ゲット側に高周波電力を印加した時の基板上のTa2
5 のスパッタレートSRの比が、 (ER/SR×100)≧6% となるようにするか、またはターゲット投入電力密度A
(kW/cm2 )に対するバイアス投入電力密度B(kW
/cm2 )の比が、 B/A≧0.087 となるようにすることが好ましい、まず、ERとSRの
比((ER/SR)×100)を6%以上とした実施例
について説明する。ERとSRの比は、好ましくは 6%≦(ER/SR)×100≦60% が成立するようにすることである。
【0062】上記のようにER/SRを定めてTa2
5 のバイアススパッタリングを行う時、ターゲットから
飛散してくるTa2 5 と、バイアス電力により基板上
に堆積したTa2 5 が再スパッタリングして再堆積
し、粒界を埋める効果とのバランスが保たれ、粒界の発
生が抑止されるものと推定される。上記のように粒界の
発生が抑止されるので、良好なステップカバレージが得
られる。
【0063】一方、ER/SRが上記の範囲外にある条
件でTa2 5 のバイアススパッタリングを行う時は、
バイアス電力による再スパッタリングにより得られる粒
界を埋める効果よりも、ターゲットから飛散してくるT
2 5 の堆積の方が優勢でる。そのため、ステップカ
バレージ部での粒界を生じる膜成長の方が優勢となる。
従って、ER/SRを上記範囲外としてバイアススパッ
タリングを行っても、良好なステップカバレージを得る
ことはできない。
【0064】図2に構成を示したスパッタリング装置に
おいて、上記説明した薄膜形成法は次のようにして実施
される。まず、装置内を4×10-3Paまで真空引きを
行い、同時に前記図示しないヒータにより基板26を2
00℃に加熱する。ここで、開口11aを介してAr導
入系12から4×10-1PaになるようにArガスを導
入し、装置内圧力をその値に維持する。
【0065】この状態を保ったままで、ターゲット16
側に3kW、基板26側(バイアス側)に5kWの高周
波電力を印加してスパッタリングを開始し、基板26上
に厚さ2μm まで堆積させる。上記のスパッタリング中
は、マッチングボックス22、24により反射波が常時
0になるようにマッチング動作をさせている。
【0066】なお、この場合において基板26はTPH
用のものとし、これには所定の発熱抵抗体、導体電極等
が形成してあり、酸化防止膜として厚さ約2μm のSi
2膜が被着されているものとする。
【0067】上記スパッタリング時のスパッタレートS
R、バイアスによるエッチングレートERはそれぞれ、 SR=66オングストローム/min ER=8〜40オングストローム/min であり、SRに対するERの比は、 (ER/SR)×100=12.1〜61% となっている。
【0068】上記した条件によってバイアススパッタリ
ングを行うことにより、Ta2 5のターゲット16か
らのTa2 5 の飛散量と、バイアスにより粒界を埋め
る効果とのバランスがとれて、良好なステップカバレー
ジを得ることができる。図3には、上記のバイアススパ
ッタリングにより得られたTa2 5 膜のステップカバ
レージ部の断面を示している。この図からも分かるよう
に上記薄膜形成法によれば、粒界の発生はなく良好なス
テップカバレージが得られる。
【0069】なお、本発明者等の実験によれば、良好な
ステップカバレージが得られたのは、ターゲット側6k
W、バイアス側5kWまでの高周波電力を印加した場合
までであって(高周波電力以外は上記実施例と同様)、
この場合おいて、 SR=132オングストローム/min ER=8〜40オングストローム/min であり、SRに対するERの比は、 ER/SR×100=6.1〜30% である。これがTa2 5 の良好なステップカバレージ
が得られるバイアススパッタリング条件の下限である。
【0070】また、ターゲット側5kW、バイアス側3
kWの高周波電力を印加した場合には(高周波電力以外
は上記実施例と同様)、良好なステップカバレージは得
られなかった。この場合において、 SR=110オングストローム/min ER=4. 8オングストローム/min となり、SRに対するERの比は、 (ER/SR×100)=4.4% となっている。
【0071】前記実施例と同一のスパッタリング装置を
用い、Ta2 5 ターゲット側に2kW、バイアス側に
4kWの高周波電力を印加してスパッタリングを行い、
約2μm まで堆積させた。この時、高周波電力、スパッ
タリング時間以外は前記実施例と同様としておく。この
実施例にあっては、 SR=44オングストローム/min ER=6.4〜32オングストローム/min となり、SRに対するERの比は、 (ER/SR×100)=14.5〜73% となり、前記実施例と同様の作用により図3に示したよ
うな良好なステップカバレージが得られた。
【0072】次に、Ta2 5 のバイアススパッタリン
グ法において、ターゲット投入電力密度A(kW/c
m2 )に対するバイアス投入電力密度B(kW/cm2
の比を、 B/A≧0.087 より好ましくは B/A≧0.145 とした例について説明する。
【0073】上記のようなターゲット投入電力密度対バ
イアス投入電力密度の比において、Ta2 5 のバイア
ススパッタリングを行うことにより、ターゲットから飛
散してくるTa2 5 と、バイアス電力により基板に堆
積したTa2 5 が再スパッタリングして再堆積し粒界
を埋める効果とがバランスを保持することとなり、粒界
の発生が防止されるものと推定される。これにより、良
好なステップカバレージが得られる。
【0074】一方、上記の電力密度比から外れた条件に
おいてTa2 5 のバイアススパッタリングを行った場
合には、バイアスによって粒界を埋める効果よりも、タ
ーゲットから飛散してくるTa2 5 の堆積が優勢とな
るため、ステップカバレージ部において粒界を生じる膜
成長が優勢となる。従って、バイアススパッタリングを
行っても、良好なステップカバレージを得ることはでき
ない。
【0075】この実施例も、前述した実施例と同様に図
2に示したようにして実施される。ただし、上記スパッ
タリング時のターゲット投入電力密度をA(kW/c
m2 )、バイアス投入電力密度B(kW/cm2 )はそれ
ぞれ、 A=3/1134=2.646×10-3(kW/cm2 ) B=5/13056=3.830×10-4(kW/c
m2 ) であり、Aに対するBの比は、 B/A=0.145 となっている。
【0076】この条件でバイアススパッタリングを行う
ことにより、Ta2 5 ターゲット16からのTa2
5 の飛散とバイアスにより粒界を埋める効果とのバラン
スがとれて、良好なステップカバレージが得られること
となる。図4は上記実施例により得られたステップカバ
レージ部における断面を示している。この図から、良好
なステップカバレージが得られていることが分かる。
【0077】なお、本発明者等の実験によればターゲッ
ト側、基板側(バイアス側)とも5kWの高周波電力を
印加したときまでで(高周波電力以外の条件は上記実施
例と同様)、この時、 A=5/1134=4,409×10-3(kW/cm2 ) B=5/13056=3.830×10-4(kW/c
m2 ) であり、Aに対するBの比は、 B/A=0.087 となっている。これがTa2 5 の良好なステップカバ
レージが得られるバイアススパッタリング条件の下限と
なる。
【0078】しかして、上記の条件を外れた範囲、例え
ばターゲット側5kW、バイアス側3kW等の条件(高
周波電力以外の条件は前記実施例と同様)でバイアスス
パッタリングを行った場合には、良好なステップカバレ
ージが得られなかった。なお、このときの電流密度は、 A=5/1134=4.409×10-3(kW/cm2 ) B=4/13056=3.064×10-4(kW/c
m2 ) であり、Aに対するBの比は、 B/A=0.052 であった。
【0079】上記実施例と同一のスパッタリング装置を
使用して、Ta2 5 ターゲット側に2kW、バイアス
側に4kWの高周波電力を印加してスパッタリングを行
い、厚さ2μm まで堆積させる。この時、高周波電力、
スパッタリング時間以外の諸条件、工程、基板の条件等
は前記実施例と同様とする。この場合において、 A=2/1134=1.764×10-3(kW/cm2 ) B=4/13056=3.06410-4(kW/cm2 ) であり、電流密度Aに対するBの比は、 B/A=0.174 となる。
【0080】この例にあっても、前記実施例と同様に、
図4に示すように良好なステップカバレージが得られ
た。
【0081】なお、上記実施例においては、本発明によ
る薄膜の形成法をTPHの保護膜の形成に適用した例を
示したが、本発明はこれに限定されるものできはなく、
他の任意の部材表面に対しての被膜形成に適用し得るこ
とは明らかである。また、本発明により形成した保護膜
はステップカバレージが良好になされているため、他の
形成法により形成された保護膜よりも耐水性に優れてい
る。
【0082】
【発明の効果】以上説明したように、本発明のサーマル
プリントヘッドによれば、発熱抵抗体層の再スパッタや
保護層の絶縁性の低下等を防止した上で、ステップカバ
レージの良好な保護層を得ることが可能となる。よっ
て、耐久性や印字性能に優れたサーマルプリントヘッド
を提供することができる。また、本発明の薄膜の形成法
によれば、ステップカバレージの良好なTa2 5 薄膜
を、生産性や絶縁性等を低下させることなく、安定して
形成することが可能になり、例えば耐摩耗性に優れたサ
ーマルプリントヘッド等を構成するのに有効である。
【図面の簡単な説明】
【図1】 本発明の一実施例によるサーマルプリントヘ
ッドの要部構成を示す断面図である。
【図2】 本発明のサーマルプリントヘッドの製造方法
および薄膜の形成法で使用したスパッタリング装置の構
成を模式的に示す断面図である。
【図3】 本発明の一実施例により得られたTa2 5
膜のステップカバレージ部を拡大して示す顕微鏡写真で
ある。
【図4】 本発明の他の実施例により得られたTa2
5 膜のステップカバレージ部を拡大して示す顕微鏡写真
である。
【図5】 従来のサーマルプリンティングヘッドの要部
構成を示す断面図である。
【図6】 高周波またはマグネトロンスパッタリング法
の原理を示す模式図である。
【図7】 従来の高周波スパッタリングにより得られた
Ta2 5 薄膜のステップカバレージ部を拡大して示す
顕微鏡写真である。
【図8】 バイアススパッタリング法により保護膜を形
成する一般的な原理を示す模式図である。
【符号の説明】
1……支持基板 2……保温層 3……発熱抵抗体層 4……電極層 4a…開口部 5……保護層 6……通常のスパッタリング法による第1の層 7……バイアススパッタリング法による第2の層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年8月5日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】 本発明の一実施例により得られたTa
薄膜のステップカバレージ部における微細構造を拡大し
て示す顕微鏡写真である。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】 本発明の他の実施例により得られたTa
薄膜のステップカバレージ部における微細構造を拡大
して示す顕微鏡写真である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 修 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 加納 道子 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 撫養 義憲 神奈川県川崎市川崎区日進町7番地1 東 芝電子エ ンジニアリング株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板と、前記基板上に形成された発熱抵
    抗体層と、前記発熱抵抗体層を一部露出するように設け
    られた電極層と、前記発熱抵抗体層の露出部を少なくと
    も被覆するように設けられた保護層とを具備するサーマ
    ルプリントヘッドにおいて、 前記保護層は、少なくとも、通常のスパッタリング法に
    より形成された層と、バイアススパッタリング法により
    形成された層とを有することを特徴とするサーマルプリ
    ントヘッド。
  2. 【請求項2】 基板上に、発熱抵抗体層、この発熱抵抗
    体層を一部露出するための開口部を有する電極層、およ
    び少なくとも前記開口部を被覆する保護層を順次積層形
    成してサーマルプリントヘッドを製造するに際して、 前記保護層として、少なくとも、通常のスパッタリング
    法による層と、バイアススパッタリング法による層と
    を、前記発熱抵抗体層側から順に積層することを特徴と
    するサーマルプリントヘッドの製造方法。
  3. 【請求項3】 基板と、前記基板上に形成された発熱抵
    抗体層と、前記発熱抵抗体層を一部露出するように設け
    られた電極層と、前発熱記抵抗体層の露出部を少なくと
    も被覆するように設けられた保護層とを具備するサーマ
    ルプリントヘッドにおいて、 前記保護層は、成膜ガス中に含有される酸素量を総ガス
    流量の0.7%以上としたバイアススパッタリング法に
    より形成されたTa2 5 層を少なくとも有することを
    特徴とするサーマルプリントヘッド。
  4. 【請求項4】 スパッタリング材料であるTa2 5
    ーゲットと、これに対向して配置され前記材料を付着さ
    せる基板を保持する基板ホルダと、前記Ta2 5 ター
    ゲットおよび基板ホルダに高周波電力を供給するそれぞ
    れ独立の電源および電力供給手段と、それらを包囲して
    設けられ排気系および放電ガスとしてのAr導入系に連
    通されたケーシングとを具えるバイアススパッタリング
    装置を使用して、Ta2 5 のバイアススパッタリング
    を行うに際して、 基板ホルダ側に高周波電力を印加した時の基板上のTa
    2 5 のスパッタレート(エッチングレート)ER、タ
    ーゲット側に高周波電力を印加した時の基板上のTa2
    5 のスパッタレートSRの比が、 (ER/SR×100)≧6% となるようにするか、 またはターゲット投入電力密度A(kW/cm2 )に対す
    るバイアス投入電力密度B(kW/cm2 )の比が、 B/A≧0.087 となるようにしたことを特徴とする薄膜の形成法。
  5. 【請求項5】 スパッタリング材料であるTa2 5
    ーゲットと、これに対向して配置され前記材料を付着さ
    せる基板を保持する基板ホルダと、前記Ta2 5 ター
    ゲットおよび基板ホルダに高周波電力を供給するそれぞ
    れ独立の電源および電力供給手段と、それ等を包囲して
    設けられ排気系および放電ガスとしてのAr導入系に連
    通されたケーシングとを具えるバイアススパッタリング
    装置を使用して、Ta2 5 のバイアススパッタリング
    を行うに際して、 成膜ガス中に含有される酸素量を、総ガス流量の0.7
    %以上とすることを特徴とする薄膜の形成法。
  6. 【請求項6】 スパッタリング材料であるTa2 5
    ーゲットと、これに対向して配置され前記材料を付着さ
    せる基板を保持する基板ホルダと、前記Ta2 5 ター
    ゲットおよび基板ホルダに高周波電力を供給するそれぞ
    れ独立の電源および電力供給手段と、それ等を包囲して
    設けられ排気系および放電ガスとしてのAr導入系に連
    通されたケーシングとを具えるバイアススパッタリング
    装置を使用して、Ta2 5 のバイアススパッタリング
    を行うに際して、 基板ホルダ側に高周波電力を印加した時の基板上のTa
    2 5 のスパッタレート(エッチングレート)ER、タ
    ーゲット側に高周波電力を印加した時の基板上のTa2
    5 のスパッタレートSRの比が、 (ER/SR×100)≧6% となるようにするか、 またはターゲット投入電力密度A(kW/cm2 )に対す
    るバイアス投入電力密度B(kW/cm2 )の比が、 B/A≧0.087 となるようにし、 かつ、成膜ガス中に含有される酸素量を総ガス流量の
    0.7%以上とすることを特徴とする薄膜の形成法。
JP11772493A 1992-04-21 1993-04-21 サーマルプリントヘッドとその製造方法 Expired - Lifetime JP3369632B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11772493A JP3369632B2 (ja) 1992-04-21 1993-04-21 サーマルプリントヘッドとその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12810792 1992-04-21
JP4-128107 1992-04-21
JP11772493A JP3369632B2 (ja) 1992-04-21 1993-04-21 サーマルプリントヘッドとその製造方法

Publications (2)

Publication Number Publication Date
JPH07101090A true JPH07101090A (ja) 1995-04-18
JP3369632B2 JP3369632B2 (ja) 2003-01-20

Family

ID=26455792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11772493A Expired - Lifetime JP3369632B2 (ja) 1992-04-21 1993-04-21 サーマルプリントヘッドとその製造方法

Country Status (1)

Country Link
JP (1) JP3369632B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012106464A (ja) * 2010-10-28 2012-06-07 Kyocera Corp サーマルヘッドおよびこれを備えるサーマルプリンタ、ならびにサーマルヘッドの製造方法
WO2014171524A1 (ja) * 2013-04-17 2014-10-23 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012106464A (ja) * 2010-10-28 2012-06-07 Kyocera Corp サーマルヘッドおよびこれを備えるサーマルプリンタ、ならびにサーマルヘッドの製造方法
WO2014171524A1 (ja) * 2013-04-17 2014-10-23 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
JP6039795B2 (ja) * 2013-04-17 2016-12-07 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ

Also Published As

Publication number Publication date
JP3369632B2 (ja) 2003-01-20

Similar Documents

Publication Publication Date Title
US4585537A (en) Process for producing continuous insulated metallic substrate
US3994793A (en) Reactive ion etching of aluminum
EP0867525B1 (en) Titanium nitride films
US4424101A (en) Method of depositing doped refractory metal silicides using DC magnetron/RF diode mode co-sputtering techniques
JPH0697660B2 (ja) 薄膜形成方法
JP2008308765A (ja) ダメージフリー被覆刻設堆積法
US6155198A (en) Apparatus for constructing an oxidized film on a semiconductor wafer
EP0747502B1 (en) Improved adhesion layer for tungsten deposition
EP0389228A1 (en) High temperature operating element
JP3369632B2 (ja) サーマルプリントヘッドとその製造方法
US5409762A (en) Electric contact materials, production methods thereof and electric contacts used these
US5597064A (en) Electric contact materials, production methods thereof and electric contacts used these
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
JPH11229131A (ja) 成膜用スパッタ装置
JPS61266568A (ja) コ−テイング装置
JP3727693B2 (ja) TiN膜製造方法
WO2001073153A1 (en) Method of depositing metal films
JP3683336B2 (ja) 積層構造の形成方法
JPH04133235A (ja) Mim形電子放出素子及びその製造方法
JP2869982B2 (ja) 半導体装置の製造方法
JP3930181B2 (ja) Cvd装置および製膜方法ならびに磁気記録媒体の製造方法
JPS62151354A (ja) 熱記録ヘツド及びその作製法
JP2008127611A (ja) イオンビーム源及びこれを備えた成膜装置
JP4387470B2 (ja) 薄膜形成方法
KR920008402B1 (ko) 감열기록 소자의 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020618

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

EXPY Cancellation because of completion of term