[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0690382A - Gradation correction device - Google Patents

Gradation correction device

Info

Publication number
JPH0690382A
JPH0690382A JP26537292A JP26537292A JPH0690382A JP H0690382 A JPH0690382 A JP H0690382A JP 26537292 A JP26537292 A JP 26537292A JP 26537292 A JP26537292 A JP 26537292A JP H0690382 A JPH0690382 A JP H0690382A
Authority
JP
Japan
Prior art keywords
histogram
correction
output
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26537292A
Other languages
Japanese (ja)
Inventor
Hideto Nakahigashi
秀人 中東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP26537292A priority Critical patent/JPH0690382A/en
Publication of JPH0690382A publication Critical patent/JPH0690382A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To implement gradation correction processing with a large correction effect without causing deteriorated gradation near a black and a white level of a video signal. CONSTITUTION:The device is provided with a black level correction table 20 suppressing a correction when gradation is corrected in a direction of a black level, in addition to gradation correction by a brightness histogram using a luminance signal as a parameter. Similarly the device is provided with a white level correction table 21 to suppress the correction in a white level direction. A correction arithmetic operation circuit 22 uses the tables to generate a luminance signal not causing deteriorated gradation even near a black level and a white level. Thus, the gradation correction processing with a large correction effect is implemented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機,
ビデオテープレコーダ,ビデオカメラ,ビデオディスク
等の映像機器において、映像信号の階調を補正する階調
補正装置に関するものである。
BACKGROUND OF THE INVENTION The present invention relates to a television receiver,
The present invention relates to a gradation correction device that corrects the gradation of a video signal in a video device such as a video tape recorder, a video camera, a video disc.

【0002】[0002]

【従来の技術】近年、カラーテレビジョン受像機の大型
化、高画質化にともない、画像をより鮮明に見せるため
階調補正装置が要求されている。階調補正装置は映像信
号を非線形な増幅器に通すことによって、映像信号の階
調を補正し、CRT上の映像のダイナミックレンジを拡
大するものが多い。
2. Description of the Related Art In recent years, as color television receivers have become larger in size and have higher image quality, there has been a demand for a gradation correction device in order to make an image look clearer. Many gradation correction devices correct the gradation of a video signal by passing the video signal through a non-linear amplifier to expand the dynamic range of the video on the CRT.

【0003】従来の階調補正装置の一例について説明す
る。図3は従来の階調補正装置の構成例を示すブロック
図である。本図において、A/D変換器1は入力輝度信
号をデジタル値に変換する回路である。ヒストグラムメ
モリ2は、A/D変換器1より出力される輝度信号から
輝度ヒストグラムのデータを作成し、このデータを保持
するメモリである。ヒストグラムメモリ2は、入力信号
の輝度レベルをメモリのアドレスに対応させ、輝度信号
の輝度分布の度数をそのデータとしている。
An example of a conventional gradation correction device will be described. FIG. 3 is a block diagram showing a configuration example of a conventional gradation correction device. In the figure, an A / D converter 1 is a circuit that converts an input luminance signal into a digital value. The histogram memory 2 is a memory that creates luminance histogram data from the luminance signal output from the A / D converter 1 and holds this data. The histogram memory 2 associates the brightness level of the input signal with the address of the memory and uses the frequency of the brightness distribution of the brightness signal as its data.

【0004】ヒストグラム演算回路3は、ヒストグラム
メモリ2のデータから輝度信号の平均値,モード値,最
小値,最大値,偏差係数,白面積,黒面積等を算出し、
これらの演算データからリミッタレベル,一定加算値,
累積スタート輝度レベル,累積ストップ輝度レベル,最
大輝度レベル等の各制御値を計算して出力する回路であ
る。ヒストグラム演算回路3の出力は、リミッタ・加算
回路4,累積コントロールレジスタ回路5,正規化コン
トロールレジスタ回路6に夫々出力される。
The histogram calculation circuit 3 calculates the average value, mode value, minimum value, maximum value, deviation coefficient, white area, black area, etc. of the luminance signal from the data in the histogram memory 2.
From these calculation data, limiter level, constant addition value,
This circuit calculates and outputs each control value such as cumulative start brightness level, cumulative stop brightness level, maximum brightness level. The output of the histogram calculation circuit 3 is output to the limiter / adder circuit 4, the cumulative control register circuit 5, and the normalization control register circuit 6, respectively.

【0005】リミッタ・加算回路4は、ヒストグラムメ
モリ2のデータを再処理するものであり、ヒストグラム
演算回路3から与えられるリミッタレベルにより、輝度
ヒストグラムの度数があるレベル以上にならないように
制限を加えたり、一定加算値を加算して輝度ヒストグラ
ムのレベルを補正する回路である。リミッタ・加算回路
4で処理された補正のヒストグラムデータは、再びヒス
トグラムメモリ2に格納される。
The limiter / adder circuit 4 reprocesses the data in the histogram memory 2 and, depending on the limiter level given from the histogram calculation circuit 3, limits the frequency of the luminance histogram to a certain level or above. , A circuit that corrects the level of the luminance histogram by adding a constant addition value. The corrected histogram data processed by the limiter / adder circuit 4 is stored in the histogram memory 2 again.

【0006】ヒストグラム累積コントロールレジスタ回
路5は、累積ヒストグラムを求める際に、ヒストグラム
演算回路3の出力する累積スタート輝度レベルと、累積
ストップ輝度レベルとをヒストグラム累積加算回路7に
与える回路である。ヒストグラム累積加算回路7は、累
積コントロールレジスタ回路5に保持された累積スター
ト輝度レベルと累積ストップ輝度レベルにより、ヒスト
グラムメモリ2の格納された再処理データの累積を行
い、累積ヒストグラムを算出する回路である。
The histogram cumulative control register circuit 5 is a circuit for giving the cumulative cumulative start luminance level and cumulative cumulative stop luminance level to the histogram cumulative addition circuit 7 when the cumulative histogram is obtained. The histogram cumulative addition circuit 7 is a circuit that accumulates the reprocessed data stored in the histogram memory 2 based on the cumulative start luminance level and the cumulative stop luminance level held in the cumulative control register circuit 5 to calculate a cumulative histogram. .

【0007】累積ヒストグラムメモリ8は、ヒストグラ
ム累積加算回路7の累積演算の結果を記憶するメモリで
ある。このメモリ8もアドレスに輝度レベルを入力し、
データに度数を入力するものである。正規化コントロー
ルレジスタ回路6は、累積ヒストグラムメモリ8に格納
された累積ヒストグラムのデータを正規化してルックア
ップテーブルを作成する際に、その必要なデータをルッ
クアップテーブル演算回路9に出力するものである。即
ち正規化コントロールレジスタ回路6は、ヒストグラム
演算回路3より正規化後の輝度信号の最大輝度レベルが
与えられると、その値に応じた正規化係数を出力する。
The cumulative histogram memory 8 is a memory for storing the result of cumulative calculation of the histogram cumulative addition circuit 7. This memory 8 also inputs the brightness level to the address,
The frequency is input to the data. The normalization control register circuit 6 outputs the necessary data to the look-up table operation circuit 9 when the look-up table is created by normalizing the data of the cumulative histogram stored in the cumulative histogram memory 8. . That is, when the normalization control register circuit 6 receives the maximum brightness level of the brightness signal after normalization from the histogram calculation circuit 3, it outputs a normalization coefficient corresponding to the value.

【0008】ルックアップテーブル演算回路9は、正規
化コントロールレジスタ回路6の出力信号に基づいて累
積ヒストグラムメモリ8のデータを正規化する回路であ
る。ルックアップテーブル10は、ルックアップテーブ
ル演算回路9で正規化されたデータを記憶するメモリで
あり、輝度レベルをアドレスとし、そのデータとして度
数を格納する。タイミング制御回路11は、各回路部の
動作に必要なクロック信号やタイミング信号を与える回
路であり、各回路部の演算の順序や各メモリの制御等を
行う。
The look-up table arithmetic circuit 9 is a circuit for normalizing the data of the cumulative histogram memory 8 based on the output signal of the normalization control register circuit 6. The look-up table 10 is a memory that stores the data normalized by the look-up table calculation circuit 9. The look-up table 10 uses the brightness level as an address and stores the frequency as the data. The timing control circuit 11 is a circuit that gives a clock signal and a timing signal necessary for the operation of each circuit unit, and controls the arithmetic order of each circuit unit and each memory.

【0009】さて補正演算回路13は、各画素の輝度レ
ベルをアドレスとして、ルックアップテーブル10より
読み出された補正信号と、A/D変換器1より出力され
る映像信号を入力し、階調補正演算を行う回路である。
D/A変換器14は補正演算回路13からのデジタル信
号をアナログの輝度信号に変換する回路である。
The correction calculation circuit 13 inputs the correction signal read from the look-up table 10 and the video signal output from the A / D converter 1 by using the brightness level of each pixel as an address, and the gradation is obtained. This is a circuit for performing correction calculation.
The D / A converter 14 is a circuit that converts the digital signal from the correction calculation circuit 13 into an analog luminance signal.

【0010】以上のように構成された階調補正装置の動
作について説明する。図4,図5は夫々階調補正回路の
各回路部の動作特性を示す説明図である。先ず、テレビ
ジョンの映像輝度信号を1フレーム単位でサンプリング
する。サンプリング点は画面を均一にサンプリングする
ため多数の点とし、その輝度信号aをA/D変換器1に
入力する。A/D変換器1はアナログの輝度信号をデジ
タルの輝度信号bに変換する。
The operation of the gradation correction device configured as described above will be described. 4 and 5 are explanatory diagrams showing the operation characteristics of each circuit portion of the gradation correction circuit. First, the video luminance signal of the television is sampled for each frame. The number of sampling points is set to a large number in order to uniformly sample the screen, and the luminance signal a is input to the A / D converter 1. The A / D converter 1 converts an analog luminance signal into a digital luminance signal b.

【0011】ヒストグラムメモリ2は、この輝度信号b
の輝度レベルをアドレスとし、そのアドレスのデータ入
力回数をリミッタ・加算回路4で加算計数し、その計数
結果を保持する。このような動作を一垂直走査期間行う
ことによって、入力輝度信号aの輝度ヒストグラムを作
成することができる。図4(a)は輝度ヒストグラムを
例示したものである。ここでは入力輝度信号の輝度レベ
ルがYa〜Ybの範囲で分布し、Ya以下の黒レベル及
びYb以上の白レベルの成分は存在せず、ダイナックレ
ンジの狭い信号とする。更に輝度レベルYmを有する明
るい画像部分が多く、次いでこれより暗い輝度レベルY
nの画像部分が多いものとする。
The histogram memory 2 stores the luminance signal b
Is used as the address, and the limiter / adder circuit 4 adds and counts the number of data inputs at that address, and holds the count result. By performing such an operation for one vertical scanning period, a luminance histogram of the input luminance signal a can be created. FIG. 4A illustrates a brightness histogram. Here, the luminance level of the input luminance signal is distributed in the range of Ya to Yb, there is no black level component of Ya or lower and a white level component of Yb or higher, and the signal has a narrow dynamic range. There are more bright image parts with a further brightness level Ym, and then a darker brightness level Ym.
It is assumed that there are many image parts of n.

【0012】次に、この輝度ヒストグラムの格納された
ヒストグラムメモリ2のデータをヒストグラム演算回路
3が読み出し、入力輝度信号aの平均値,モード値,最
小値,最大値,偏差係数,白面積,黒面積等を計算す
る。そしてヒストグラム演算回路3は、これらの計算結
果からリミッタレベル,一定加算値,累積計算のスター
ト輝度レベル及びストップ輝度レベル,正規化後の最大
輝度レベル等の各制御値を求め、これらの制御値eをリ
ミッタ・加算回路4,累積コントロールレジスタ回路
5,正規化コントロールレジスタ回路6に夫々与える。
Next, the histogram calculation circuit 3 reads out the data of the histogram memory 2 in which the brightness histogram is stored, and the average value, mode value, minimum value, maximum value, deviation coefficient, white area, black of the input brightness signal a. Calculate the area etc. Then, the histogram calculation circuit 3 obtains control values such as a limiter level, a constant addition value, a start luminance level and a stop luminance level for cumulative calculation, and a maximum luminance level after normalization from these calculation results, and these control values e To the limiter / adder circuit 4, the cumulative control register circuit 5, and the normalization control register circuit 6, respectively.

【0013】次にリミッタ・加算回路4は、ヒストグラ
ムメモリ2から図4(a)に示すデータを読み出し、ヒ
ストグラム演算回路3の出力するリミッタレベルでヒス
トグラムの度数の高い部分をスライスし、図4(b)に
示す状態に補正する。この補正は同一輝度成分を有する
画像では、各画素に明暗の相違がなく、画像の特徴が掴
みにくいので、特定部分の輝度変化を強調して画像の特
徴を掴みやすくするものである。更にリミッタ・加算回
路4は、図4(b)に示すヒストグラムに一定加算値を
加え、図4(c)に示すヒストグラムに再度補正する。
この補正は輝度のダイナミックレンジの狭い画像を、黒
レベル側から白レベル側にかけて全体にダイナミックレ
ンジを拡げるものである。
Next, the limiter / adder circuit 4 reads out the data shown in FIG. 4A from the histogram memory 2, slices the high frequency part of the histogram at the limiter level output from the histogram calculation circuit 3, and Correct to the state shown in b). In this correction, in an image having the same luminance component, each pixel has no difference in brightness and darkness, and the feature of the image is difficult to grasp. Therefore, the luminance change of a specific portion is emphasized to easily grasp the feature of the image. Further, the limiter / adder circuit 4 adds a constant addition value to the histogram shown in FIG. 4B, and corrects again the histogram shown in FIG. 4C.
This correction widens the dynamic range of an image having a narrow dynamic range of luminance from the black level side to the white level side.

【0014】このようにヒストグラムの補正されたデー
タは再びヒストグラムメモリ2に格納される。尚、ヒス
トグラムメモリ2への補正データ書き込みタイミング
は、映像信号の垂直帰線期間内に行い、映像信号の階調
補正期間に補正データの更新が行われないようにする。
この結果を補正ヒストグラムデータcとしてヒストグラ
ム累積加算回路7に出力する。ヒストグラム累積加算回
路7は、入力されたデータの累積加算を行い、累積ヒス
トグラムデータを作成する。ここで累積ヒストグラム
は、リミッタ・加算回路4で加算する一定加算値が大き
いほど、累積ヒストグラムは直線状になり、又一定加算
値が小さいほど元のヒストグラムの影響の大きい累積ヒ
ストグラムが出力される。
The thus corrected histogram data is stored again in the histogram memory 2. The correction data is written to the histogram memory 2 within the vertical blanking period of the video signal so that the correction data is not updated during the gradation correction period of the video signal.
The result is output to the histogram cumulative addition circuit 7 as the corrected histogram data c. The histogram cumulative addition circuit 7 performs cumulative addition of the input data to create cumulative histogram data. In the cumulative histogram, the larger the constant addition value added by the limiter / adder circuit 4 is, the more linear the cumulative histogram is, and the smaller the constant addition value is, the larger the influence of the original histogram is.

【0015】次にヒストグラム累積加算回路7は、図4
(c)に示すように、累積コントロールレジスタ回路5
より与えられる累積スタート輝度レベルYpと累積スト
ップ輝度レベルYqの範囲内についての補正ヒストグラ
ムデータcの累積ヒストグラムデータfを計算し、この
結果を累積ヒストグラムメモリ8に格納する。このデー
タは図5(d)に示すものとなる。
Next, the histogram cumulative addition circuit 7 operates as shown in FIG.
As shown in (c), the cumulative control register circuit 5
The cumulative histogram data f of the corrected histogram data c within the range of the cumulative start luminance level Yp and the cumulative stop luminance level Yq given by the above is calculated, and the result is stored in the cumulative histogram memory 8. This data is shown in FIG. 5 (d).

【0016】ルックアップテーブル演算回路9は、累積
ヒストグラムメモリ8からデータを読出し、その累積ヒ
ストグラムデータの最大値が正規化コントロールレジス
タ回路6より与えられる最大出力輝度レベルYq(=
h)となるような正規化係数を求める。この係数をもと
にルックアップテーブル演算回路9は、累積ヒストグラ
ムのデータgに対して演算を行い、その結果iをルック
アップテーブル10に格納する。このとき、最大出力輝
度レベルhを制御することにより、自動コントラストコ
ントロール(ACL)や、自動ブライトコントロール
(ABL)のような動作ができる。この関係を図5
(e)に示す。即ち入力輝度レベルに対して、その出力
輝度レベルは実線を中心とし、点線で示す範囲内で特性
が補正されて変化する。
The look-up table arithmetic circuit 9 reads the data from the cumulative histogram memory 8 and the maximum value of the cumulative histogram data is given by the normalization control register circuit 6 to the maximum output brightness level Yq (=
Find a normalization coefficient such that h). Based on this coefficient, the look-up table operation circuit 9 performs an operation on the cumulative histogram data g and stores the result i in the look-up table 10. At this time, operations such as automatic contrast control (ACL) and automatic bright control (ABL) can be performed by controlling the maximum output brightness level h. This relationship is shown in Figure 5.
It shows in (e). That is, with respect to the input brightness level, the output brightness level is centered on the solid line, and the characteristics are corrected and changed within the range shown by the dotted line.

【0017】次に補正演算回路13は、入力輝度信号b
をアドレスとしてそのデータjをルックアップテーブル
10から読出し、そのデータjと入力輝度信号bを用い
て図5(e)に示す階調補正演算を行い、補正出力輝度
信号kを得る。図5(f)は、補正後の輝度信号のヒス
トグラムを示す。図5(f)において、補正後の輝度ヒ
ストグラムは黒レベルYc〜白レベルYdの範囲にダイ
ナミックレンジが拡大されていることが分かる。更に白
のピークレベルYmを中心とする分布が図4(a)に比
較し、左右に広がり、このような輝度を有する画像部分
のダイナミックレンジも拡大されることが分かる。又、
黒のピークレベルYnを中心とする分布も図4(a)に
比較し、左右に広がることとなる。
Next, the correction arithmetic circuit 13 inputs the input luminance signal b.
The address j is used as an address to read the data j from the look-up table 10, and the data j and the input luminance signal b are used to perform the gradation correction calculation shown in FIG. 5E to obtain the corrected output luminance signal k. FIG. 5F shows a histogram of the corrected luminance signal. In FIG. 5F, it can be seen that the corrected luminance histogram has a dynamic range expanded to the range from the black level Yc to the white level Yd. Further, it can be seen that the distribution centered on the white peak level Ym spreads to the left and right as compared with FIG. 4A, and the dynamic range of the image portion having such brightness is also expanded. or,
The distribution centered on the black peak level Yn also spreads to the left and right as compared with FIG.

【0018】さてD/A変換器14は、この補正出力輝
度信号kをアナログ信号lに変換して図示しない映像装
置の表示部に出力する。尚、タイミング制御回路11
は、以上述べたような順序で信号処理の動作が行われる
ように各回路の動作を制御する。(参考:特願平1−2
65393号「階調補正装置」)
The D / A converter 14 converts the corrected output luminance signal k into an analog signal 1 and outputs the analog signal 1 to a display section of a video device (not shown). The timing control circuit 11
Controls the operation of each circuit so that the signal processing operation is performed in the order described above. (Reference: Japanese Patent Application No. 1-2
No. 65393 "Gradation correction device")

【0019】[0019]

【発明が解決しようとする課題】このような従来の階調
補正装置では、図4(a)に示すように入力映像信号に
輝度分布の集中がみられる場合には、輝度ヒストグラム
のデータを用いて、その集中輝度レベルを中心として階
調を補正している。このような補正は中間輝度には効果
的ではあるが、黒レベルより少し高い輝度レベルに輝度
の集中が存在する場合、この輝度レベルより低い黒レベ
ルの信号は、更に輝度レベルが低くなる方向に補正が行
われる。このとき中間輝度の補正効果を大きくとると、
ある画面では黒レベルでの階調がつぶれるという問題が
あった。
In such a conventional gradation correcting apparatus, when the luminance distribution is concentrated in the input video signal as shown in FIG. 4A, the luminance histogram data is used. Then, the gradation is corrected centering on the concentrated luminance level. Although such a correction is effective for intermediate luminance, when there is a concentration of luminance at a luminance level slightly higher than the black level, a signal at a black level lower than this luminance level tends to have a lower luminance level. Correction is performed. At this time, if the effect of correcting the intermediate brightness is large,
On one screen, there was a problem that the gradation at the black level was lost.

【0020】又、白レベルより少し低い輝度レベルに輝
度の集中が存在する場合、この輝度レベルより高い白レ
ベルの信号は、更に輝度レベルが高くなる方向に補正が
行われる。このとき中間輝度の補正効果を大きくとる
と、ある画面では白レベルでの階調がつぶれるという問
題もあった。
Further, when there is a concentration of luminance at a luminance level slightly lower than the white level, a signal of a white level higher than this luminance level is corrected in the direction in which the luminance level becomes higher. At this time, if the effect of correcting the intermediate luminance is large, there is also a problem that the gradation at the white level is lost on a certain screen.

【0021】本発明はこのような従来の問題点に鑑みて
なされたものであって、請求項1の発明は、黒レベル付
近において階調つぶれを起こさず、全体の補正効果が大
きくなる階調補正装置を実現することを目的としてい
る。
The present invention has been made in view of such conventional problems, and the invention according to claim 1 does not cause gradation collapse in the vicinity of the black level and the gradation is such that the overall correction effect becomes large. The purpose is to realize a correction device.

【0022】又請求項2の発明は、白レベル付近におい
て階調つぶれを起こさず、全体の補正効果が大きくなる
階調補正装置を実現することを目的とする。
It is another object of the present invention to realize a gradation correction device which does not cause gradation collapse near the white level and has a large overall correction effect.

【0023】[0023]

【課題を解決するための手段】本願の請求項1の発明
は、入力映像信号をサンプリングし、その信号に含まれ
る輝度信号をデジタル変換するA/D変換器と、A/D
変換器の出力するデジタル輝度信号の輝度レベルをアド
レスとし、各輝度レベルの信号出力頻度をデータとして
入力し、輝度ヒストグラムを作成して記憶するヒストグ
ラムメモリと、ヒストグラムメモリのデータを読出し、
このデータから輝度ヒストグラムの特徴を示すパラメー
タを算出し、制御値を出力するヒストグラム演算回路
と、ヒストグラム演算回路の出力するリミッタレベルと
一定加算値をヒストグラムメモリに与え、ヒストグラム
メモリに格納されたヒストグラムの形状を補正し、再度
この補正ヒストグラムデータをヒストグラムメモリに記
憶させるリミッタ・加算回路と、ヒストグラム演算回路
の出力から、累積スタート輝度レベル及び累積ストップ
輝度レベルの信号を抽出して出力する累積コントロール
レジスタ回路と、ヒストグラム演算回路の出力から、最
大輝度レベル抽出して出力する正規化コントロールレジ
スタ回路と、ヒストグラムメモリの出力信号と累積コン
トロールレジスタ回路の出力信号を入力し、ヒストグラ
ムメモリの補正ヒストグラムデータを読出し、累積加算
して累積ヒストグラムを算出するヒストグラム累積加算
回路と、ヒストグラム累積加算回路の算出結果を記憶す
る累積ヒストグラムメモリと、累積ヒストグラムメモリ
のデータを読出し、正規化コントロールレジスタ回路の
出力信号を用いて、累積ヒストグラムメモリのデータを
正規化するルックアップテーブル演算回路と、ルックア
ップテーブル演算回路の出力するデータを記憶するルッ
クアップテーブルと、A/D変換器の出力信号に基づ
き、黒レベル付近の輝度信号の黒方向への階調補正の抑
制を行うための黒レベル補正抑制量を出力する黒レベル
補正テーブルと、A/D変換器の出力信号をアドレスと
してルックアップテーブルから得られた補正信号と、黒
レベル補正テーブルから得られた補正制御量とに基づい
て、A/D変換器の出力する輝度信号に補正演算を行う
補正演算回路と、を具備することを特徴とするものであ
る。
According to a first aspect of the invention of the present application, an A / D converter for sampling an input video signal and digitally converting a luminance signal included in the signal, and an A / D converter
The brightness level of the digital brightness signal output from the converter is used as an address, the signal output frequency of each brightness level is input as data, and a histogram memory that creates and stores a brightness histogram and the data in the histogram memory is read out.
A parameter showing the characteristics of the luminance histogram is calculated from this data, the histogram calculation circuit that outputs the control value, the limiter level that the histogram calculation circuit outputs, and the constant addition value are given to the histogram memory, and the histogram stored in the histogram memory A limiter / adder circuit that corrects the shape and stores the corrected histogram data in the histogram memory again, and a cumulative control register circuit that extracts and outputs the signals of the cumulative start luminance level and the cumulative stop luminance level from the output of the histogram calculation circuit. And the normalization control register circuit that extracts and outputs the maximum brightness level from the output of the histogram calculation circuit, the output signal of the histogram memory and the output signal of the cumulative control register circuit, and the correction hysteresis of the histogram memory. Histogram cumulative addition circuit that reads the gram data and performs cumulative addition to calculate the cumulative histogram, cumulative histogram memory that stores the calculation result of the histogram cumulative addition circuit, and reads the data of the cumulative histogram memory and outputs the normalization control register circuit Based on the look-up table operation circuit that normalizes the data of the cumulative histogram memory using the signal, the look-up table that stores the data output from the look-up table operation circuit, and the output signal of the A / D converter, A black level correction table for outputting the black level correction suppression amount for suppressing the gradation correction of the brightness signal near the level in the black direction, and the output signal of the A / D converter are used as addresses to obtain from the look-up table. Correction signal and the correction control obtained from the black level correction table. Based on the amount, it is characterized in that it comprises a correction arithmetic circuit for performing a correction operation on the luminance signal outputted from the A / D converter, a.

【0024】本願の請求項3の発明は、入力映像信号を
サンプリングし、その信号に含まれる輝度信号をデジタ
ル変換するA/D変換器と、A/D変換器の出力するデ
ジタル輝度信号の輝度レベルをアドレスとし、各輝度レ
ベルの信号出力頻度をデータとして入力し、輝度ヒスト
グラムを作成して記憶するヒストグラムメモリと、ヒス
トグラムメモリのデータを読出し、このデータから輝度
ヒストグラムの特徴を示すパラメータを算出し、制御値
を出力するヒストグラム演算回路と、ヒストグラム演算
回路の出力するリミッタレベルと一定加算値をヒストグ
ラムメモリに与え、ヒストグラムメモリに格納されたヒ
ストグラムの形状を補正し、再度この補正ヒストグラム
データをヒストグラムメモリに記憶させるリミッタ・加
算回路と、ヒストグラム演算回路の出力から、累積スタ
ート輝度レベル及び累積ストップ輝度レベルの信号を抽
出して出力する累積コントロールレジスタ回路と、ヒス
トグラム演算回路の出力から、最大輝度レベル抽出して
出力する正規化コントロールレジスタ回路と、ヒストグ
ラムメモリの出力信号と累積コントロールレジスタ回路
の出力信号を入力し、ヒストグラムメモリの補正ヒスト
グラムデータを読出し、累積加算して累積ヒストグラム
を算出するヒストグラム累積加算回路と、ヒストグラム
累積加算回路の算出結果を記憶する累積ヒストグラムメ
モリと、累積ヒストグラムメモリのデータを読出し、正
規化コントロールレジスタ回路の出力信号を用いて、累
積ヒストグラムメモリのデータを正規化するルックアッ
プテーブル演算回路と、ルックアップテーブル演算回路
の出力するデータを記憶するルックアップテーブルと、
A/D変換器の出力信号に基づき、白レベル付近の輝度
信号の白方向への階調補正の抑制を行うための白レベル
補正抑制量を出力する白レベル補正テーブルと、A/D
変換器の出力信号をアドレスとしてルックアップテーブ
ルから得られた補正信号と、白レベル補正テーブルから
得られた補正制御量とに基づいて、A/D変換器の出力
する輝度信号に補正演算を行う補正演算回路と、を具備
することを特徴とするものである。
According to a third aspect of the present invention, an A / D converter for sampling an input video signal and digitally converting a luminance signal included in the signal, and a luminance of a digital luminance signal output from the A / D converter. A level is used as an address, the signal output frequency of each brightness level is input as data, a histogram memory that creates and stores a brightness histogram and the data in the histogram memory are read, and from this data the parameters that characterize the brightness histogram are calculated. , The histogram calculation circuit that outputs the control value, the limiter level that the histogram calculation circuit outputs, and the constant addition value are given to the histogram memory, the shape of the histogram stored in the histogram memory is corrected, and the corrected histogram data is again stored in the histogram memory. Limiter / adder circuit to store in A cumulative control register circuit that extracts and outputs the signals of the cumulative start brightness level and the cumulative stop brightness level from the output of the RAM calculation circuit, and a normalization control register circuit that extracts and outputs the maximum brightness level from the output of the histogram calculation circuit And the output signal of the histogram memory and the output signal of the cumulative control register circuit are input, the corrected histogram data of the histogram memory is read, cumulative addition is performed to calculate the cumulative histogram, and the calculation result of the histogram cumulative addition circuit And a look-up table operation circuit that reads out the data of the cumulative histogram memory and normalizes the data of the cumulative histogram memory by using the output signal of the normalization control register circuit. A lookup table for storing the data output from the table calculation circuit,
A white level correction table for outputting a white level correction suppression amount for suppressing gray level correction of a luminance signal near the white level in the white direction based on the output signal of the A / D converter;
A correction operation is performed on the luminance signal output from the A / D converter based on the correction signal obtained from the look-up table and the correction control amount obtained from the white level correction table, using the output signal of the converter as an address. And a correction arithmetic circuit.

【0025】[0025]

【作用】このような特徴を有する本願の請求項1の発明
によれば、A/D変換器は入力映像信号を特定周期でサ
ンプリングし、その信号に含まれる輝度信号をデジタル
変換する。ヒストグラムメモリはA/D変換器の出力す
るデジタル輝度信号の輝度レベルをアドレスとし、各輝
度レベルの信号出力頻度をデータとして入力し、輝度ヒ
ストグラムを作成して記憶する。ヒストグラム演算回路
はヒストグラムメモリのデータを読出し、このデータか
ら輝度ヒストグラムの特徴を示すパラメータを算出し、
制御値を出力する。リミッタ・加算回路は、ヒストグラ
ム演算回路の出力するリミッタレベルや一定加算値をヒ
ストグラムメモリに与え、ヒストグラムメモリに格納さ
れたヒストグラムの形状を補正し、再度この補正ヒスト
グラムデータをヒストグラムメモリに記憶させる。累積
コントロールレジスタ回路はヒストグラム演算回路の出
力から、累積スタート輝度レベル及び累積ストップ輝度
レベルの信号を抽出して出力する。正規化コントロール
レジスタ回路はヒストグラム演算回路の出力から、最大
輝度レベル抽出して出力する。ヒストグラム累積加算回
路は、ヒストグラムメモリの出力信号と累積コントロー
ルレジスタ回路の出力信号を入力し、ヒストグラムメモ
リの補正ヒストグラムデータを読出し、累積加算して累
積ヒストグラムを算出する。累積ヒストグラムメモリは
ヒストグラム累積加算回路の算出結果を記憶する。ルッ
クアップテーブル演算回路は累積ヒストグラムメモリの
データを読出し、正規化コントロールレジスタ回路の出
力信号を用いて、累積ヒストグラムメモリのデータを正
規化する。ルックアップテーブルはルックアップテーブ
ル演算回路の出力するデータを記憶する。一方、黒レベ
ル補正テーブルは、A/D変換器の出力信号に基づき、
黒レベル付近の輝度信号の黒方向への階調補正の抑制を
行うための黒レベル補正抑制量を出力する。次に補正演
算回路は、A/D変換器の出力信号をアドレスとしてル
ックアップテーブルから得られた補正信号と、黒レベル
補正テーブルから得られた補正制御量とを用いて、A/
D変換器の出力する輝度信号に補正演算を行う。このよ
うに輝度を処理すると、黒レベル付近において階調つぶ
れを起こさず、輝度レベル全体の階調補正を効果的に行
うことができる。
According to the invention of claim 1 of the present application having such a feature, the A / D converter samples the input video signal at a specific cycle and digitally converts the luminance signal included in the signal. The histogram memory uses the brightness level of the digital brightness signal output from the A / D converter as an address, inputs the signal output frequency of each brightness level as data, and creates and stores a brightness histogram. The histogram calculation circuit reads the data in the histogram memory, calculates the parameters showing the characteristics of the luminance histogram from this data,
Output the control value. The limiter / adder circuit supplies the limiter level or constant addition value output from the histogram calculation circuit to the histogram memory, corrects the shape of the histogram stored in the histogram memory, and stores the corrected histogram data again in the histogram memory. The cumulative control register circuit extracts and outputs the signals of the cumulative start luminance level and the cumulative stop luminance level from the output of the histogram calculation circuit. The normalization control register circuit extracts and outputs the maximum brightness level from the output of the histogram calculation circuit. The histogram cumulative addition circuit inputs the output signal of the histogram memory and the output signal of the cumulative control register circuit, reads the corrected histogram data of the histogram memory, and cumulatively adds to calculate a cumulative histogram. The cumulative histogram memory stores the calculation result of the histogram cumulative addition circuit. The look-up table arithmetic circuit reads the data of the cumulative histogram memory and normalizes the data of the cumulative histogram memory using the output signal of the normalization control register circuit. The look-up table stores data output from the look-up table arithmetic circuit. On the other hand, the black level correction table is based on the output signal of the A / D converter.
The black level correction suppression amount for suppressing the gradation correction in the black direction of the luminance signal near the black level is output. Next, the correction arithmetic circuit uses the output signal of the A / D converter as an address and uses the correction signal obtained from the look-up table and the correction control amount obtained from the black level correction table to calculate A / D.
Correction calculation is performed on the luminance signal output from the D converter. By processing the brightness in this way, gradation collapse is not caused in the vicinity of the black level, and gradation correction for the entire brightness level can be effectively performed.

【0026】又本願の請求項3の発明によれば、A/D
変換器は入力映像信号を特定周期でサンプリングし、そ
の信号に含まれる輝度信号をデジタル変換する。ヒスト
グラムメモリはA/D変換器の出力するデジタル輝度信
号の輝度レベルをアドレスとし、各輝度レベルの信号出
力頻度をデータとして入力し、輝度ヒストグラムを作成
して記憶する。ヒストグラム演算回路はヒストグラムメ
モリのデータを読出し、このデータから輝度ヒストグラ
ムの特徴を示すパラメータを算出し、制御値を出力す
る。リミッタ・加算回路は、ヒストグラム演算回路の出
力するリミッタレベルや一定加算値をヒストグラムメモ
リに与え、ヒストグラムメモリに格納されたヒストグラ
ムの形状を補正し、再度この補正ヒストグラムデータを
ヒストグラムメモリに記憶させる。累積コントロールレ
ジスタ回路はヒストグラム演算回路の出力から、累積ス
タート輝度レベル及び累積ストップ輝度レベルの信号を
抽出して出力する。正規化コントロールレジスタ回路は
ヒストグラム演算回路の出力から、最大輝度レベル抽出
して出力する。ヒストグラム累積加算回路は、ヒストグ
ラムメモリの出力信号と累積コントロールレジスタ回路
の出力信号を入力し、ヒストグラムメモリの補正ヒスト
グラムデータを読出し、累積加算して累積ヒストグラム
を算出する。累積ヒストグラムメモリはヒストグラム累
積加算回路の算出結果を記憶する。ルックアップテーブ
ル演算回路は累積ヒストグラムメモリのデータを読出
し、正規化コントロールレジスタ回路の出力信号を用い
て、累積ヒストグラムメモリのデータを正規化する。ル
ックアップテーブルはルックアップテーブル演算回路の
出力するデータを記憶する。一方、白レベル補正テーブ
ルは、A/D変換器の出力信号に基づき、白レベル付近
の輝度信号の白方向への階調補正の抑制を行うための白
レベル補正抑制量を出力する。次に補正演算回路は、A
/D変換器の出力信号をアドレスとしてルックアップテ
ーブルから得られた補正信号と、白レベル補正テーブル
から得られた補正制御量とを用いて、A/D変換器の出
力する輝度信号に補正演算を行う。このように輝度を処
理すると、白レベル付近において階調つぶれを起こさ
ず、輝度レベル全体の階調補正を効果的に行うことがで
きる。
According to the invention of claim 3 of the present application, the A / D
The converter samples the input video signal at a specific cycle and digitally converts the luminance signal included in the signal. The histogram memory uses the brightness level of the digital brightness signal output from the A / D converter as an address, inputs the signal output frequency of each brightness level as data, and creates and stores a brightness histogram. The histogram calculation circuit reads the data in the histogram memory, calculates a parameter indicating the characteristics of the brightness histogram from this data, and outputs a control value. The limiter / adder circuit supplies the limiter level or constant addition value output from the histogram calculation circuit to the histogram memory, corrects the shape of the histogram stored in the histogram memory, and stores the corrected histogram data again in the histogram memory. The cumulative control register circuit extracts and outputs the signals of the cumulative start luminance level and the cumulative stop luminance level from the output of the histogram calculation circuit. The normalization control register circuit extracts and outputs the maximum brightness level from the output of the histogram calculation circuit. The histogram cumulative addition circuit inputs the output signal of the histogram memory and the output signal of the cumulative control register circuit, reads the corrected histogram data of the histogram memory, and cumulatively adds to calculate a cumulative histogram. The cumulative histogram memory stores the calculation result of the histogram cumulative addition circuit. The look-up table arithmetic circuit reads the data of the cumulative histogram memory and normalizes the data of the cumulative histogram memory using the output signal of the normalization control register circuit. The look-up table stores data output from the look-up table arithmetic circuit. On the other hand, the white level correction table outputs the white level correction suppression amount for suppressing the gradation correction of the luminance signal near the white level in the white direction based on the output signal of the A / D converter. Next, the correction calculation circuit
The correction signal obtained from the lookup table using the output signal of the A / D converter as an address and the correction control amount obtained from the white level correction table are used to perform a correction operation on the luminance signal output from the A / D converter. I do. By processing the luminance in this way, gradation collapse is not caused in the vicinity of the white level, and gradation correction for the entire brightness level can be effectively performed.

【0027】[0027]

【実施例】本発明の一実施例における階調補正装置につ
いて、図1を参照しながら説明する。図1は本実施例の
階調補正装置の構成を示すブロック図を示すものであ
る。本図において、A/D変換器1,ヒストグラムメモ
リ2,ヒストグラム演算回路3,リミッタ・加算回路
4,累積コントロールレジスタ回路5,正規化コントロ
ールレジスタ回路6,ヒストグラム累積加算回路7,累
積ヒストグラムメモリ8,ルックアップテーブル演算回
路9,ルックアップテーブル10,タイミング制御回路
11,D/A変換器14が夫々設けられていることは従
来例と同一であり、その説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A gradation correction device according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing the configuration of the tone correction apparatus of this embodiment. In the figure, an A / D converter 1, a histogram memory 2, a histogram calculation circuit 3, a limiter / addition circuit 4, a cumulative control register circuit 5, a normalization control register circuit 6, a histogram cumulative addition circuit 7, a cumulative histogram memory 8, The look-up table operation circuit 9, the look-up table 10, the timing control circuit 11, and the D / A converter 14 are respectively provided as in the conventional example, and the description thereof is omitted.

【0028】黒レベル補正テーブル20は、A/D変換
器1の出力信号を入力し、補正前の映像信号の各画素の
輝度レベル及びその補正方向等から、黒つぶれが生じな
いように黒レベル付近の階調補正の補正抑制量を生成
し、抑制量の信号を出力する回路である。白レベル補正
テーブル21は、A/D変換器1の出力信号を入力し、
補正前の映像信号の各画素の輝度レベル及びその補正方
向等から、白つぶれが生じないように白レベル付近の階
調補正の補正抑制量を生成し、抑制量の信号を出力する
回路である。
The black level correction table 20 receives the output signal of the A / D converter 1 and determines the black level from the brightness level of each pixel of the video signal before correction and the correction direction thereof so as not to cause black shadow. This is a circuit that generates a correction suppression amount for gradation correction in the vicinity and outputs a suppression amount signal. The white level correction table 21 inputs the output signal of the A / D converter 1,
It is a circuit that generates a correction suppression amount for gradation correction near the white level so as not to cause whiteout and outputs the suppression amount signal from the brightness level of each pixel of the video signal before correction and the correction direction thereof. .

【0029】補正演算回路22は、A/D変換器1の出
力する輝度信号、ルックアップテーブル10から得られ
た補正データ、黒レベル補正テーブル20から得られた
黒レベル補正抑制量、白レベル補正テーブル21から得
られた白レベル補正抑制量を夫々入力し、階調補正演算
を行う回路である。補正演算回路22は、例えば図1に
示すように乗算器22a,22b,加算器22cにより
構成される。第1の乗算器22aは、ルックアップテー
ブル10の信号と白レベル補正テーブル21の信号との
乗算を行う回路である。第2の乗算器22bは、乗算器
22aの出力と黒レベル補正テーブル20との乗算を行
う回路である。加算器22cは、乗算器22bの出力と
A/D変換器1の信号を加算する回路である。D/A変
換器14は補正演算回路22で補正されたデジタル出力
をアナログ信号に変換する回路である。
The correction calculation circuit 22 has a luminance signal output from the A / D converter 1, correction data obtained from the look-up table 10, black level correction suppression amount obtained from the black level correction table 20, and white level correction. This is a circuit for inputting the white level correction suppression amounts obtained from the table 21 and performing gradation correction calculation. The correction arithmetic circuit 22 is composed of, for example, multipliers 22a and 22b and an adder 22c as shown in FIG. The first multiplier 22a is a circuit that multiplies the signal of the lookup table 10 and the signal of the white level correction table 21. The second multiplier 22b is a circuit that multiplies the output of the multiplier 22a and the black level correction table 20. The adder 22c is a circuit that adds the output of the multiplier 22b and the signal of the A / D converter 1. The D / A converter 14 is a circuit that converts the digital output corrected by the correction calculation circuit 22 into an analog signal.

【0030】このように構成された本実施例の階調補正
装置について、従来例に付加された部分の動作について
のみ説明を行う。図2は本実施例の階調補正装置の各回
路部の動作特性を示す説明図である。まず、A/D変換
器1によりデジタル変換された入力輝度信号をアドレス
として、ルックアップテーブル10のデータを読出す。
そうすると、図2(a)に示すように各画素ごとの輝度
レベルに応じた階調補正データが乗算器22aに与えら
れる。
With respect to the tone correction apparatus of this embodiment having the above-described structure, only the operation of the portion added to the conventional example will be described. FIG. 2 is an explanatory diagram showing operation characteristics of each circuit section of the gradation correction apparatus of this embodiment. First, the data of the look-up table 10 is read using the input luminance signal digitally converted by the A / D converter 1 as an address.
Then, as shown in FIG. 2A, the gradation correction data according to the brightness level of each pixel is given to the multiplier 22a.

【0031】次に、ルックアップテーブル10より読み
出された補正データが黒方向への階調伸長データであっ
た場合、A/D変換器1の出力する映像の各輝度信号に
応じ、黒レベル補正テーブル20より図2(b)に示す
ような黒レベル補正抑制値を読み出す。又、ルックアッ
プテーブル10より読み出された補正データが白方向へ
の階調伸長データであった場合、A/D変換器1の出力
する映像の各輝度信号に応じ、白レベル補正テーブル2
1より図2(c)に示すように白レベル補正抑制値を読
み出す。これらの補正データは乗算器22a,22bに
与えられ、補正を行う乗算係数として使用される。
Next, when the correction data read from the look-up table 10 is gradation expansion data in the black direction, the black level is adjusted according to each luminance signal of the image output from the A / D converter 1. The black level correction suppression value as shown in FIG. 2B is read from the correction table 20. If the correction data read from the look-up table 10 is grayscale extension data in the white direction, the white level correction table 2 is output according to each luminance signal of the image output from the A / D converter 1.
The white level correction suppression value is read from 1 as shown in FIG. These correction data are given to the multipliers 22a and 22b and used as multiplication coefficients for correction.

【0032】即ち補正演算回路22は、A/D変換器1
の出力する輝度信号をもとに、その輝度レベルに応じた
階調補正データをルックアップテーブル10から読出
し、黒レベル補正テーブル20の出力する黒レベル補正
抑制値、白レベル補正テーブル21の出力する白レベル
補正抑制値で乗算を行う。そして加算器22cでは、A
/D変換器1の出力する未補正の輝度レベルに、白又は
黒部分の補正信号を加え、総合補正された輝度信号を生
成する。
That is, the correction arithmetic circuit 22 is composed of the A / D converter 1
On the basis of the brightness signal output by the above, the gradation correction data corresponding to the brightness level is read from the lookup table 10, and the black level correction suppression value output by the black level correction table 20 and the white level correction table 21 are output. Multiply by the white level correction suppression value. Then, in the adder 22c, A
A correction signal for a white or black portion is added to the uncorrected luminance level output from the / D converter 1 to generate a totally corrected luminance signal.

【0033】例えば、図2(a)に黒レベルYb1〜Yb2
の範囲で示すように黒側にシフトされた画素の輝度分布
を、黒レベル補正抑制値により、図2(d)に示す黒レ
ベルYb3〜Yb4の範囲で示すようにやや白側にシフトす
るという補正を行う。このように黒レベル付近の信号の
黒方向への階調補正効果を軽減することにより、黒つぶ
れを改善することができる。
For example, the black levels Yb1 to Yb2 shown in FIG.
It is said that the luminance distribution of the pixels shifted to the black side as shown in the range of 1 is shifted to the white side as shown in the range of the black levels Yb3 to Yb4 shown in FIG. Make a correction. By reducing the gradation correction effect of the signal near the black level in the black direction in this way, it is possible to improve the blackout condition.

【0034】又、図2(a)に白レベルYw1〜Yw2の範
囲で示すように白側にシフトされた画素の輝度分布を、
白レベル補正抑制値により、図2(d)に白レベルYw3
〜Yw4の範囲で示すようにやや黒側にシフトするという
補正を行う。このように白レベル付近の信号の白方向へ
の階調補正効果を軽減することにより、白つぶれを改善
することができる。
Further, as shown in the range of white levels Yw1 to Yw2 in FIG. 2A, the luminance distribution of the pixels shifted to the white side is
Depending on the white level correction suppression value, the white level Yw3 shown in FIG.
As shown in the range from to Yw4, a correction is made to shift to the black side. In this way, by reducing the gradation correction effect of the signal near the white level in the white direction, it is possible to improve the white crushing.

【0035】最後にD/A変換器14は、階調補正され
たデジタルの輝度信号をアナログ信号に変換して、表示
部に与える輝度信号を出力する。このように、黒レベル
付近においても白レベル付近においても階調つぶれを起
こさず、補正効果の大きな階調補正処理を行うことが可
能となる。
Finally, the D / A converter 14 converts the gradation-corrected digital brightness signal into an analog signal and outputs the brightness signal to be given to the display section. In this way, it is possible to perform gradation correction processing with a large correction effect without causing gradation collapse near the black level and near the white level.

【0036】[0036]

【発明の効果】以上詳細に説明したように本願の請求項
1の発明によれば、黒レベル補正テーブルを設けたこと
により、黒ベル付近の輝度信号について黒方向に階調が
補正される場合には、その補正量を抑制することができ
る。即ち、黒レベル付近において階調つぶれを起こさ
ず、輝度レベル全体の階調補正効果を大きくすることが
可能となる。
As described in detail above, according to the invention of claim 1 of the present application, by providing the black level correction table, the gradation of the luminance signal near the black bell is corrected in the black direction. In addition, the correction amount can be suppressed. That is, it is possible to enhance the gradation correction effect for the entire brightness level without causing gradation collapse near the black level.

【0037】更に本願の請求項3の発明によれば、白レ
ベル補正テーブルを設けたことにより、白レベル付近の
輝度信号について白方向に階調が補正される場合には、
その補正量を抑制することができる。即ち、白レベル付
近において階調つぶれを起こさず、輝度レベル全体の階
調補正効果を大きくすることが可能となる。
Further, according to the invention of claim 3 of the present application, by providing the white level correction table, when the gradation is corrected in the white direction for the luminance signal near the white level,
The correction amount can be suppressed. That is, it is possible to enhance the gradation correction effect for the entire brightness level without causing gradation collapse near the white level.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例における階調補正装置の構成
を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a gradation correction device according to an embodiment of the present invention.

【図2】本発明の実施例における階調補正装置の動作特
性を示す説明図である。
FIG. 2 is an explanatory diagram showing operation characteristics of the gradation correction device in the embodiment of the present invention.

【図3】従来の階調補正装置の構成例を示すブロック図
である。
FIG. 3 is a block diagram showing a configuration example of a conventional gradation correction device.

【図4】従来の階調補正装置の動作特性を示す説明図
(その1)である。
FIG. 4 is an explanatory diagram (No. 1) showing operation characteristics of a conventional gradation correction device.

【図5】従来の階調補正装置の動作特性を示す説明図
(その2)である。
FIG. 5 is an explanatory view (No. 2) showing operation characteristics of the conventional gradation correction device.

【符号の説明】[Explanation of symbols]

1 A/D変換器 2 ヒストグラムメモリ 3 ヒストグラム演算回路 4 リミッタ・加算回路 5 累積コントロールレジスタ回路 6 正規化コントロールレジスタ回路 7 ヒストグラム累積加算回路 8 累積ヒストグラムメモリ 9 ルックアップテーブル演算回路 10 ルックアップテーブル 11 タイミング制御回路 14 D/A変換器 20 黒レベル補正テーブル 21 白レベル補正テーブル 22 補正演算回路 22a,22b 乗算器 22c 加算器 1 A / D converter 2 Histogram memory 3 Histogram operation circuit 4 Limiter / adder circuit 5 Cumulative control register circuit 6 Normalization control register circuit 7 Histogram cumulative adder circuit 8 Cumulative histogram memory 9 Lookup table operation circuit 10 Lookup table 11 Timing Control circuit 14 D / A converter 20 Black level correction table 21 White level correction table 22 Correction arithmetic circuit 22a, 22b Multiplier 22c Adder

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力映像信号をサンプリングし、その信
号に含まれる輝度信号をデジタル変換するA/D変換器
と、 前記A/D変換器の出力するデジタル輝度信号の輝度レ
ベルをアドレスとし、各輝度レベルの信号出力頻度をデ
ータとして入力し、輝度ヒストグラムを作成して記憶す
るヒストグラムメモリと、 前記ヒストグラムメモリのデータを読出し、このデータ
から輝度ヒストグラムの特徴を示すパラメータを算出
し、制御値を出力するヒストグラム演算回路と、 前記ヒストグラム演算回路の出力するリミッタレベルと
一定加算値を前記ヒストグラムメモリに与え、前記ヒス
トグラムメモリに格納されたヒストグラムの形状を補正
し、再度この補正ヒストグラムデータを前記ヒストグラ
ムメモリに記憶させるリミッタ・加算回路と、 前記ヒストグラム演算回路の出力から、累積スタート輝
度レベル及び累積ストップ輝度レベルの信号を抽出して
出力する累積コントロールレジスタ回路と、 前記ヒストグラム演算回路の出力から、最大輝度レベル
抽出して出力する正規化コントロールレジスタ回路と、 前記ヒストグラムメモリの出力信号と累積コントロール
レジスタ回路の出力信号を入力し、前記ヒストグラムメ
モリの補正ヒストグラムデータを読出し、累積加算して
累積ヒストグラムを算出するヒストグラム累積加算回路
と、 前記ヒストグラム累積加算回路の算出結果を記憶する累
積ヒストグラムメモリと、 前記累積ヒストグラムメモリのデータを読出し、前記正
規化コントロールレジスタ回路の出力信号を用いて、前
記累積ヒストグラムメモリのデータを正規化するルック
アップテーブル演算回路と、 前記ルックアップテーブル演算回路の出力するデータを
記憶するルックアップテーブルと、 前記A/D変換器の出力信号に基づき、黒レベル付近の
輝度信号の黒方向への階調補正の抑制を行うための黒レ
ベル補正抑制量を出力する黒レベル補正テーブルと、 前記A/D変換器の出力信号をアドレスとして前記ルッ
クアップテーブルから得られた補正信号と、前記黒レベ
ル補正テーブルから得られた補正制御量とに基づいて、
前記A/D変換器の出力する輝度信号に補正演算を行う
補正演算回路と、を具備することを特徴とする階調補正
装置。
1. An A / D converter which samples an input video signal and digitally converts a luminance signal included in the signal, and an address which is a luminance level of a digital luminance signal output from the A / D converter. A histogram memory that inputs the signal output frequency of the brightness level as data, creates and stores a brightness histogram, and the data in the histogram memory is read, the parameters showing the characteristics of the brightness histogram are calculated from this data, and the control value is output. A histogram calculation circuit, a limiter level output from the histogram calculation circuit and a constant addition value are given to the histogram memory, the shape of the histogram stored in the histogram memory is corrected, and the corrected histogram data is stored again in the histogram memory. Limiter / adder circuit to store A cumulative control register circuit that extracts and outputs signals of a cumulative start luminance level and a cumulative stop luminance level from the output of the histogram calculation circuit, and a normalization control register that extracts and outputs the maximum luminance level from the output of the histogram calculation circuit A circuit, a histogram cumulative addition circuit that inputs the output signal of the histogram memory and the output signal of the cumulative control register circuit, reads the corrected histogram data of the histogram memory, and cumulatively adds to calculate a cumulative histogram; A cumulative histogram memory that stores the calculation result of the circuit, and a routine that reads the data of the cumulative histogram memory and normalizes the data of the cumulative histogram memory using the output signal of the normalization control register circuit. An up-table arithmetic circuit, a look-up table for storing data output from the look-up table arithmetic circuit, and gradation correction of a luminance signal near a black level in the black direction based on an output signal of the A / D converter. A black level correction table for outputting a black level correction suppression amount for suppressing the above, a correction signal obtained from the lookup table using the output signal of the A / D converter as an address, and the black level correction table Based on the obtained correction control amount,
A gradation correction device, comprising: a correction calculation circuit that performs a correction calculation on a luminance signal output from the A / D converter.
【請求項2】 前記補正演算回路は、 前記ルックアップテーブルの出力するデータに、前記黒
レベル補正テーブルの出力する補正抑制量を乗算する第
1の乗算器と、 前記A/D変換器の出力に前記第1の乗算器の出力を加
算する加算器と、を含むものであることを特徴とする請
求項1記載の階調補正装置。
2. The correction arithmetic circuit, wherein the data output from the lookup table is multiplied by a correction suppression amount output from the black level correction table, and the output of the A / D converter. 2. The gradation correction device according to claim 1, further comprising: an adder that adds the output of the first multiplier to.
【請求項3】 入力映像信号をサンプリングし、その信
号に含まれる輝度信号をデジタル変換するA/D変換器
と、 前記A/D変換器の出力するデジタル輝度信号の輝度レ
ベルをアドレスとし、各輝度レベルの信号出力頻度をデ
ータとして入力し、輝度ヒストグラムを作成して記憶す
るヒストグラムメモリと、 前記ヒストグラムメモリのデータを読出し、このデータ
から輝度ヒストグラムの特徴を示すパラメータを算出
し、制御値を出力するヒストグラム演算回路と、 前記ヒストグラム演算回路の出力するリミッタレベルと
一定加算値を前記ヒストグラムメモリに与え、前記ヒス
トグラムメモリに格納されたヒストグラムの形状を補正
し、再度この補正ヒストグラムデータを前記ヒストグラ
ムメモリに記憶させるリミッタ・加算回路と、 前記ヒストグラム演算回路の出力から、累積スタート輝
度レベル及び累積ストップ輝度レベルの信号を抽出して
出力する累積コントロールレジスタ回路と、 前記ヒストグラム演算回路の出力から、最大輝度レベル
抽出して出力する正規化コントロールレジスタ回路と、 前記ヒストグラムメモリの出力信号と累積コントロール
レジスタ回路の出力信号を入力し、前記ヒストグラムメ
モリの補正ヒストグラムデータを読出し、累積加算して
累積ヒストグラムを算出するヒストグラム累積加算回路
と、 前記ヒストグラム累積加算回路の算出結果を記憶する累
積ヒストグラムメモリと、 前記累積ヒストグラムメモリのデータを読出し、前記正
規化コントロールレジスタ回路の出力信号を用いて、前
記累積ヒストグラムメモリのデータを正規化するルック
アップテーブル演算回路と、 前記ルックアップテーブル演算回路の出力するデータを
記憶するルックアップテーブルと、 前記A/D変換器の出力信号に基づき、白レベル付近の
輝度信号の白方向への階調補正の抑制を行うための白レ
ベル補正抑制量を出力する白レベル補正テーブルと、 前記A/D変換器の出力信号をアドレスとして前記ルッ
クアップテーブルから得られた補正信号と、前記白レベ
ル補正テーブルから得られた補正制御量とに基づいて、
前記A/D変換器の出力する輝度信号に補正演算を行う
補正演算回路と、を具備することを特徴とする階調補正
装置。
3. An A / D converter that samples an input video signal and digitally converts a luminance signal included in the signal, and an address that is a luminance level of a digital luminance signal output from the A / D converter. A histogram memory that inputs the signal output frequency of the brightness level as data, creates and stores a brightness histogram, and the data in the histogram memory is read, the parameters showing the characteristics of the brightness histogram are calculated from this data, and the control value is output. A histogram calculation circuit, a limiter level output from the histogram calculation circuit and a constant addition value are given to the histogram memory, the shape of the histogram stored in the histogram memory is corrected, and the corrected histogram data is stored again in the histogram memory. Limiter / adder circuit to store A cumulative control register circuit that extracts and outputs signals of a cumulative start luminance level and a cumulative stop luminance level from the output of the histogram calculation circuit, and a normalization control register that extracts and outputs the maximum luminance level from the output of the histogram calculation circuit A circuit, a histogram cumulative addition circuit that inputs the output signal of the histogram memory and the output signal of the cumulative control register circuit, reads the corrected histogram data of the histogram memory, and cumulatively adds to calculate a cumulative histogram; A cumulative histogram memory that stores the calculation result of the circuit, and a routine that reads the data of the cumulative histogram memory and normalizes the data of the cumulative histogram memory using the output signal of the normalization control register circuit. An up-table arithmetic circuit, a look-up table for storing data output from the look-up table arithmetic circuit, and tone correction in the white direction of a luminance signal near a white level based on an output signal of the A / D converter. A white level correction table for outputting a white level correction suppression amount for suppressing the above, a correction signal obtained from the look-up table using the output signal of the A / D converter as an address, and the white level correction table Based on the obtained correction control amount,
A gradation correction device, comprising: a correction calculation circuit that performs a correction calculation on a luminance signal output from the A / D converter.
【請求項4】 前記補正演算回路は、 前記ルックアップテーブルの出力するデータに、前記白
レベル補正テーブルの出力する補正抑制量を乗算する第
2の乗算器と、 前記A/D変換器の出力に前記第2の乗算器の出力を加
算する加算器と、を含むものであることを特徴とする請
求項3記載の階調補正装置。
4. The correction operation circuit, a second multiplier that multiplies the data output from the lookup table by a correction suppression amount output from the white level correction table; and an output from the A / D converter. 4. The gradation correction device according to claim 3, further comprising: an adder that adds the output of the second multiplier to.
JP26537292A 1992-09-07 1992-09-07 Gradation correction device Pending JPH0690382A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26537292A JPH0690382A (en) 1992-09-07 1992-09-07 Gradation correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26537292A JPH0690382A (en) 1992-09-07 1992-09-07 Gradation correction device

Publications (1)

Publication Number Publication Date
JPH0690382A true JPH0690382A (en) 1994-03-29

Family

ID=17416270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26537292A Pending JPH0690382A (en) 1992-09-07 1992-09-07 Gradation correction device

Country Status (1)

Country Link
JP (1) JPH0690382A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331469A (en) * 1996-04-12 1997-12-22 Sony Corp Video camera equipment, video signal processing unit and gradation conversion method for video signal
US5808697A (en) * 1995-06-16 1998-09-15 Mitsubishi Denki Kabushiki Kaisha Video contrast enhancer
US7570390B2 (en) 2003-01-09 2009-08-04 Sony Corporation Image processing device and method
US7605960B2 (en) 2005-03-28 2009-10-20 Seiko Epson Corporation Image processing apparatus and gradation reproduction method
JP2023161738A (en) * 2022-04-26 2023-11-08 Jig-Saw株式会社 Information processing device, information processing method, and program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808697A (en) * 1995-06-16 1998-09-15 Mitsubishi Denki Kabushiki Kaisha Video contrast enhancer
JPH09331469A (en) * 1996-04-12 1997-12-22 Sony Corp Video camera equipment, video signal processing unit and gradation conversion method for video signal
US7570390B2 (en) 2003-01-09 2009-08-04 Sony Corporation Image processing device and method
US7605960B2 (en) 2005-03-28 2009-10-20 Seiko Epson Corporation Image processing apparatus and gradation reproduction method
JP2023161738A (en) * 2022-04-26 2023-11-08 Jig-Saw株式会社 Information processing device, information processing method, and program

Similar Documents

Publication Publication Date Title
US6271891B1 (en) Video signal processing circuit providing optimum signal level for inverse gamma correction
KR960011974B1 (en) Gradation Correction Device
JP3201449B2 (en) Image display processing method and apparatus for electronic display
JPH04271669A (en) Gradation corrector
JPH04293365A (en) Gradation correction device
US5210610A (en) Image signal correction processing apparatus
JP3208814B2 (en) Video signal correction device
EP0442369B1 (en) Gradation correcting apparatus
JP3709981B2 (en) Gradation correction apparatus and method
US7034896B2 (en) Gradation correction apparatus
KR100714204B1 (en) Image signal processor and image signal processing method
JPH0690382A (en) Gradation correction device
JPH089197A (en) Image display device
JPH11305734A (en) Liquid crystal display device
JP3087409B2 (en) Gradation correction device
JPH10173958A (en) Video signal processor
JP2001061075A (en) Image processing method, image processor and recording medium
JPH06350873A (en) Television receiver
JP3835692B2 (en) Video signal processing apparatus and method
JPH04349785A (en) Gradation correction device
JPH0690381A (en) Gradation correction device
KR19980014689A (en) Gamma correction device using histogram
JP2003348378A (en) Video signal processing circuit
JPH1079956A (en) Gamma correcting circuit for color correction
JPH0410784A (en) Contrast adjusting device