JPH0685141B2 - 充放電回路 - Google Patents
充放電回路Info
- Publication number
- JPH0685141B2 JPH0685141B2 JP58056075A JP5607583A JPH0685141B2 JP H0685141 B2 JPH0685141 B2 JP H0685141B2 JP 58056075 A JP58056075 A JP 58056075A JP 5607583 A JP5607583 A JP 5607583A JP H0685141 B2 JPH0685141 B2 JP H0685141B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- supply source
- capacitor
- resistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
- G05F1/585—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads providing voltages of opposite polarities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、たとえばバイポーラ・モノリシックアンプの
中点電位（基準電位）を決めるために用いられる充放電
回路に関する。
中点電位（基準電位）を決めるために用いられる充放電
回路に関する。
この種の従来の充放電回路は、たとえば第１図に示すよ
うに電源電圧（＋VCC）を分割するための抵抗R1,R2のう
ちの一方にコンデンサＣが並列接続されてなり、上記抵
抗R1,R2の接続点から基準電位VRを取り出している。上
記コンデンサＣは、定常状態における電源電圧のリップ
ル分を除去するためのものであり、リップル除去率を向
上させるためにはコンデンサＣの容量値および抵抗R1,R
2の抵抗値をそれぞれ大きくする必要がある。一方、電
源投入時および遮断時における前記基準電位VRの立上り
および立下りを急速に行なわせるためには、前記大容量
のコンデンサＣの充電および放電を急速に行なわせるよ
うに抵抗R1およびR2の値をそれぞれ小さくしなければな
らない。しかし、このように抵抗値を小さくすると、抵
抗R1,R2の消費電流が大きくなる。つまり、上記従来の
回路は、リップル除去率の向上および消費電流の低減化
の要求に対してそれぞれ充分に満足させることができ
ず、一方の要求を犠牲にして他方の要求を充分に満足さ
せるか、両方の要求をそれぞれ不充分なレベルで満足さ
せざるを得なかった。
うに電源電圧（＋VCC）を分割するための抵抗R1,R2のう
ちの一方にコンデンサＣが並列接続されてなり、上記抵
抗R1,R2の接続点から基準電位VRを取り出している。上
記コンデンサＣは、定常状態における電源電圧のリップ
ル分を除去するためのものであり、リップル除去率を向
上させるためにはコンデンサＣの容量値および抵抗R1,R
2の抵抗値をそれぞれ大きくする必要がある。一方、電
源投入時および遮断時における前記基準電位VRの立上り
および立下りを急速に行なわせるためには、前記大容量
のコンデンサＣの充電および放電を急速に行なわせるよ
うに抵抗R1およびR2の値をそれぞれ小さくしなければな
らない。しかし、このように抵抗値を小さくすると、抵
抗R1,R2の消費電流が大きくなる。つまり、上記従来の
回路は、リップル除去率の向上および消費電流の低減化
の要求に対してそれぞれ充分に満足させることができ
ず、一方の要求を犠牲にして他方の要求を充分に満足さ
せるか、両方の要求をそれぞれ不充分なレベルで満足さ
せざるを得なかった。
本発明は上記の事情に鑑みてなされたもので、基準電位
用出力端の電位のリップル除去率を向上し得ると共に上
記出力端における充放電を所望の特性に設定でき、リッ
プル除去特性および充放電特性の両方とも充分満足で
き、しかも定常状態では充放電経路がオフ状態になって
基準電位出力端の電位が安定する充放電回路を提供する
ものである。
用出力端の電位のリップル除去率を向上し得ると共に上
記出力端における充放電を所望の特性に設定でき、リッ
プル除去特性および充放電特性の両方とも充分満足で
き、しかも定常状態では充放電経路がオフ状態になって
基準電位出力端の電位が安定する充放電回路を提供する
ものである。
即ち、本発明の充放電回路は、第１の電位供給源と第２
の電位供給源との間に接続され、これら電位供給源間の
電位差を分割して基準電位を生成し、基準電位出力端か
ら出力する電圧分割手段と、上記基準電位出力端と上記
第２の電位供給源との間に接続されるリップル除去用の
キャパシタ手段と、第１の電位供給源と第２の電位供給
源との間に接続され、これら電位供給源間の電位差を分
割して上記基準電位に対応した第１の電位を生成するバ
イアス手段と、上記第１の電位供給源と上記基準電位出
力端との間に接続され、上記バイアス手段の出力に応答
して動作し、上記基準電位出力端の電位が上記第１の電
位よりも低い時、上記第１の電位供給源から上記キャパ
シタ手段に充電電流を流して充電し、上記基準電位出力
端の電位が上記第１の電位を越えた時に、上記充電電流
の供給を停止する充電手段と、上記第２の電位供給源と
上記基準電位出力端との間に設けられ、上記バイアス手
段の出力に応答して動作し、上記基準電位出力端の電位
が上記第１の電位より低い第２の電位を越えた時に、上
記キャパシタ手段から上記第２の電位供給源へ放電電流
を流して放電し、上記基準電位出力端の電位が上記第２
の電位よりも低い時に上記放電を停止する放電手段とを
具備することを特徴とするものである。
の電位供給源との間に接続され、これら電位供給源間の
電位差を分割して基準電位を生成し、基準電位出力端か
ら出力する電圧分割手段と、上記基準電位出力端と上記
第２の電位供給源との間に接続されるリップル除去用の
キャパシタ手段と、第１の電位供給源と第２の電位供給
源との間に接続され、これら電位供給源間の電位差を分
割して上記基準電位に対応した第１の電位を生成するバ
イアス手段と、上記第１の電位供給源と上記基準電位出
力端との間に接続され、上記バイアス手段の出力に応答
して動作し、上記基準電位出力端の電位が上記第１の電
位よりも低い時、上記第１の電位供給源から上記キャパ
シタ手段に充電電流を流して充電し、上記基準電位出力
端の電位が上記第１の電位を越えた時に、上記充電電流
の供給を停止する充電手段と、上記第２の電位供給源と
上記基準電位出力端との間に設けられ、上記バイアス手
段の出力に応答して動作し、上記基準電位出力端の電位
が上記第１の電位より低い第２の電位を越えた時に、上
記キャパシタ手段から上記第２の電位供給源へ放電電流
を流して放電し、上記基準電位出力端の電位が上記第２
の電位よりも低い時に上記放電を停止する放電手段とを
具備することを特徴とするものである。
上記構成の充放電回路においては、基準電位出力端の電
位が第１または第２の電位を越えて変動した時には充電
手段または配電手段が動作して基準電位を所定のレベル
に戻し、定常状態では充電手段と放電手段が共に非動作
状態となる。したがって、電圧分割手段とキャパシタ手
段とによるリップル除去率を高く設定しつつ、充放電手
段及び放電手段の特性を設定することによって所望の充
放電特性が得られる。
位が第１または第２の電位を越えて変動した時には充電
手段または配電手段が動作して基準電位を所定のレベル
に戻し、定常状態では充電手段と放電手段が共に非動作
状態となる。したがって、電圧分割手段とキャパシタ手
段とによるリップル除去率を高く設定しつつ、充放電手
段及び放電手段の特性を設定することによって所望の充
放電特性が得られる。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第２図は本発明に係る充放電回路の基本回路を示してお
り、第１の電位供給源（たとえば＋VCC電位）と第２の
電位供給源（たとえば接地電位）との間に電圧分割用の
第1,第２の抵抗R1,R2が直列に接続され、上記抵抗R2に
並列にリップル除去用のコンデンサＣが節沿されてい
る。また、上記＋VCC電位の電源と接地端との間に第３
の抵抗R2、バイアス用の第５の抵抗R5、第４の抵抗４が
直列接続されている。上記第５の抵抗R5と第４の抵抗R4
との接続点はNPN形の第１のトランジスタQ1のベースに
接続され、前記第３の抵抗R3と第５の抵抗R5との接続点
はPNP形の第２のトランジスタQ2のベースに接続されて
いる。上記第１のトランジスタQ1のコレクタは前記＋V
CC電位に電源に接続され、エミッタは充電用の第６の抵
抗R6の一端に接続されている。また、前記第２のトラン
ジスタQ2のコレクタは接地され、エミッタは放電用の第
７の抵抗R7の一端に接続されている。これらの第6,第７
のR6,R7の各他端は一括接続されたのち充放電用の第８
の抵抗８を介して前第1,第２の抵抗R1,R2の接続点に接
続されている。そして、この接続点が基準電位VRの出力
端20となっている。
り、第１の電位供給源（たとえば＋VCC電位）と第２の
電位供給源（たとえば接地電位）との間に電圧分割用の
第1,第２の抵抗R1,R2が直列に接続され、上記抵抗R2に
並列にリップル除去用のコンデンサＣが節沿されてい
る。また、上記＋VCC電位の電源と接地端との間に第３
の抵抗R2、バイアス用の第５の抵抗R5、第４の抵抗４が
直列接続されている。上記第５の抵抗R5と第４の抵抗R4
との接続点はNPN形の第１のトランジスタQ1のベースに
接続され、前記第３の抵抗R3と第５の抵抗R5との接続点
はPNP形の第２のトランジスタQ2のベースに接続されて
いる。上記第１のトランジスタQ1のコレクタは前記＋V
CC電位に電源に接続され、エミッタは充電用の第６の抵
抗R6の一端に接続されている。また、前記第２のトラン
ジスタQ2のコレクタは接地され、エミッタは放電用の第
７の抵抗R7の一端に接続されている。これらの第6,第７
のR6,R7の各他端は一括接続されたのち充放電用の第８
の抵抗８を介して前第1,第２の抵抗R1,R2の接続点に接
続されている。そして、この接続点が基準電位VRの出力
端20となっている。
次に、上記充放電回路の動作を説明する。上記回路にお
いて、第５〜８図の抵抗R5〜R8の値は第１〜第４の抵抗
R1〜R4の値に比べて非常に小さく設定されている。この
ため、電源投入時には、第１のトランジスタQ1のベース
電位は直ぐにほぼ になろうとする。一方、出力端20にはコンデンサＣが接
続されているので、コンデンサＣの充電により出力端20
の電位は零電位から上昇していく。このとき、第１のト
ランジスタQ1のエミッタ・ベース間電圧を で表わすと、コンデンサＣの電位が に上昇するまでは第１のトランジスタQ1がオン状態にあ
り、第６の抵抗R6および第８の抵抗R8の値が第１の抵抗
R1の値よりも非常に小さいので、主として第１のトラン
ジスタQ1の電流によりコンデンサＣが急速に充電され
る。コンデンサＣの充電につれて出力端20の電位が上昇
して上記第１のトランジスタQ1がカットオフになると、
第１の抵抗R1を通じてコンデンサＣがさらに充電され、
出力端20は第1,第２の抵抗R1,R2による＋VCC電位の分割
電位 まで上昇する。
いて、第５〜８図の抵抗R5〜R8の値は第１〜第４の抵抗
R1〜R4の値に比べて非常に小さく設定されている。この
ため、電源投入時には、第１のトランジスタQ1のベース
電位は直ぐにほぼ になろうとする。一方、出力端20にはコンデンサＣが接
続されているので、コンデンサＣの充電により出力端20
の電位は零電位から上昇していく。このとき、第１のト
ランジスタQ1のエミッタ・ベース間電圧を で表わすと、コンデンサＣの電位が に上昇するまでは第１のトランジスタQ1がオン状態にあ
り、第６の抵抗R6および第８の抵抗R8の値が第１の抵抗
R1の値よりも非常に小さいので、主として第１のトラン
ジスタQ1の電流によりコンデンサＣが急速に充電され
る。コンデンサＣの充電につれて出力端20の電位が上昇
して上記第１のトランジスタQ1がカットオフになると、
第１の抵抗R1を通じてコンデンサＣがさらに充電され、
出力端20は第1,第２の抵抗R1,R2による＋VCC電位の分割
電位 まで上昇する。
定常状態ではコンデンサＣには電流が流れず、上記分割
電位 で決まる基準電位VRが出力する。
電位 で決まる基準電位VRが出力する。
電源遮断時には、コンデンサＣの蓄積電荷は抵抗R2およ
び第８の抵抗R8→第７の抵抗R7→第２のトランジスタQ2
を通じて放電する。このとき、第２のトランジスタQ2の
エミッタ・ベース間電圧を で表わすと、コンデンサＣの電位が に低下するまでは第２のトランジスタQ2がオン状態であ
り、主として第２のトランジスタQ2を通じてコンデンサ
Ｃの放電が急速に行なわれる。コンデンサＣの放電につ
れて出力端20の電位が低下して上記第２のトランジスタ
Q2がカットオフになると、第２の抵抗R2を通じてコンデ
ンサＣの放電がさらに行なわれ、出力端20は零電位まで
低下する。
び第８の抵抗R8→第７の抵抗R7→第２のトランジスタQ2
を通じて放電する。このとき、第２のトランジスタQ2の
エミッタ・ベース間電圧を で表わすと、コンデンサＣの電位が に低下するまでは第２のトランジスタQ2がオン状態であ
り、主として第２のトランジスタQ2を通じてコンデンサ
Ｃの放電が急速に行なわれる。コンデンサＣの放電につ
れて出力端20の電位が低下して上記第２のトランジスタ
Q2がカットオフになると、第２の抵抗R2を通じてコンデ
ンサＣの放電がさらに行なわれ、出力端20は零電位まで
低下する。
したがって、上記回路においては、コンデンサＣおよび
第1,第２の抵抗R1,R2のそれぞれの値を大きくしてリッ
プル除去率を高くしておいても、第１のトランジスタQ1
の経路を利用した高速充電および第２のトランジスタQ2
の経路を利用した高速放電が可能であり、充放電回路の
時定数の選定により所望の充放電特性を得ることができ
る。第３図は、第２図の回路の一具体例を示すもので、
第５乃至第７の抵抗R5〜R7がそれぞれ省略（つまり、そ
れぞれの抵抗値が零）されている。この回路は、たとえ
ばVCC＝10v、R1＝R2＝6kΩ、R3＝R4＝20kΩ、R8＝100
Ω、Ｃ＝100μＦに設定されており、 になる。
第1,第２の抵抗R1,R2のそれぞれの値を大きくしてリッ
プル除去率を高くしておいても、第１のトランジスタQ1
の経路を利用した高速充電および第２のトランジスタQ2
の経路を利用した高速放電が可能であり、充放電回路の
時定数の選定により所望の充放電特性を得ることができ
る。第３図は、第２図の回路の一具体例を示すもので、
第５乃至第７の抵抗R5〜R7がそれぞれ省略（つまり、そ
れぞれの抵抗値が零）されている。この回路は、たとえ
ばVCC＝10v、R1＝R2＝6kΩ、R3＝R4＝20kΩ、R8＝100
Ω、Ｃ＝100μＦに設定されており、 になる。
ここで、上記回路の充電特性を第４図（ａ）に、放電特
性を第４図（ｂ）に示す。即ち、充電時における出力端
電位は、 になるまでは のカーブで上昇し、この後は で表される。ここで、 Ｔ′ｉ≒R8×Ｃ＝100Ω×100μＦ＝10ms、T1＝R1×Ｃ＝
6kΩ×100μＦ＝0.6secであるので、充電の立上りが急
峻であることが分る。また、放電時における出力端電位
は、 になるまでは のカーブで低下し、その後は で表わされる。ここで、T2′≒R8×Ｃ＝10ms、T2＝R2×
Ｃ＝0.6secであるので、放電の立下りが急峻であること
が分る。
性を第４図（ｂ）に示す。即ち、充電時における出力端
電位は、 になるまでは のカーブで上昇し、この後は で表される。ここで、 Ｔ′ｉ≒R8×Ｃ＝100Ω×100μＦ＝10ms、T1＝R1×Ｃ＝
6kΩ×100μＦ＝0.6secであるので、充電の立上りが急
峻であることが分る。また、放電時における出力端電位
は、 になるまでは のカーブで低下し、その後は で表わされる。ここで、T2′≒R8×Ｃ＝10ms、T2＝R2×
Ｃ＝0.6secであるので、放電の立下りが急峻であること
が分る。
なお、上記回路において、リップル周波数ｆ＝100Hzで
あるとすると、この周波数におけるコンデンサＣのイン
ピーダンスZCは となり、出力端20のリップル除去比は で表わされ、dB換算で約−52dBになる。
あるとすると、この周波数におけるコンデンサＣのイン
ピーダンスZCは となり、出力端20のリップル除去比は で表わされ、dB換算で約−52dBになる。
また、上記回路における抵抗R8は、充，放電の時定数を
決定するだけでなく、トランジスタQ1,Q2の過大電流保
護用としての役目も有している。
決定するだけでなく、トランジスタQ1,Q2の過大電流保
護用としての役目も有している。
ところで、上記回路においては、定常状態ではトランジ
スタQ1およびQ2は共にオフ状態で使用している。この状
態で電源に過大なリップル成分が重畳された場合にトラ
ンジスタQ1,Q2がオンするためのリップル成分のピーク
値は、R3とR4との値は1:1であるので、 とすると、２×2VBEQ＝2.8vである。そして、１電源方
式の場合にはリップル成分は上記ピーク値2.8vより小さ
いので問題はなく、また２源方式であって第２の電位供
給源として−VEEなる負電位を用いると共にVRを接地電
位に設定し、|VCC|≒|VEE|にする場合にも問題はない。
しかし、上記２電源方式において、任意に|VCC|≠|VEE|
として決められる場合があり、この場合には前記トラン
ジスタQ1もしくはQ2がオフ状態（定常状態）となる電源
電圧範囲が狭くなるという問題が生じる。
スタQ1およびQ2は共にオフ状態で使用している。この状
態で電源に過大なリップル成分が重畳された場合にトラ
ンジスタQ1,Q2がオンするためのリップル成分のピーク
値は、R3とR4との値は1:1であるので、 とすると、２×2VBEQ＝2.8vである。そして、１電源方
式の場合にはリップル成分は上記ピーク値2.8vより小さ
いので問題はなく、また２源方式であって第２の電位供
給源として−VEEなる負電位を用いると共にVRを接地電
位に設定し、|VCC|≒|VEE|にする場合にも問題はない。
しかし、上記２電源方式において、任意に|VCC|≠|VEE|
として決められる場合があり、この場合には前記トラン
ジスタQ1もしくはQ2がオフ状態（定常状態）となる電源
電圧範囲が狭くなるという問題が生じる。
この問題を回避するために、第５図に示す充放電回路は
第３図の回路にダイオードＤ（その順方向インピーダン
スが第２図の第５の抵抗R5に相当する）を挿入すること
によって、定常状態ではトランジスタQ1のベース電位が
トランジスタQ2のベース電位よりも低くなるように設定
したものである。これによって、トランジスタQ1,Q2が
オフ状態となる電源電圧領域が拡がり、電源電圧＋VCC,
−VEEのばらつきに対して充分耐え得るようになる。
第３図の回路にダイオードＤ（その順方向インピーダン
スが第２図の第５の抵抗R5に相当する）を挿入すること
によって、定常状態ではトランジスタQ1のベース電位が
トランジスタQ2のベース電位よりも低くなるように設定
したものである。これによって、トランジスタQ1,Q2が
オフ状態となる電源電圧領域が拡がり、電源電圧＋VCC,
−VEEのばらつきに対して充分耐え得るようになる。
さらに、上記トランジスタQ1,Q2がオフ状態となる電源
電圧領域を拡げるために、第６図に示す充放電回路は第
３図の回路に対して第５の抵抗R5（たとえば1kΩ）、第
６の抵抗R6（たとえば100Ω）、第７の抵抗R7（たとえ
ば200Ω）を挿入し、第８の抵抗R8を省略し、さらにト
ランジスタQ1の過大電流保護用としてそのベースと出力
端20との間に２個のダイオードD1,D2を直列接続し、ト
ランジスタQ2の過大電流保護用としてそのベースと出力
端20との間に２個のダイオードD3,D4を直列接続してい
る。この場合、抵抗R6の値と抵抗R7の値とを異ならせて
いるのは、充電、放電の時定数を異ならせるためであ
る。
電圧領域を拡げるために、第６図に示す充放電回路は第
３図の回路に対して第５の抵抗R5（たとえば1kΩ）、第
６の抵抗R6（たとえば100Ω）、第７の抵抗R7（たとえ
ば200Ω）を挿入し、第８の抵抗R8を省略し、さらにト
ランジスタQ1の過大電流保護用としてそのベースと出力
端20との間に２個のダイオードD1,D2を直列接続し、ト
ランジスタQ2の過大電流保護用としてそのベースと出力
端20との間に２個のダイオードD3,D4を直列接続してい
る。この場合、抵抗R6の値と抵抗R7の値とを異ならせて
いるのは、充電、放電の時定数を異ならせるためであ
る。
なお、第７図に示す充放電回路は、第３図の回路に対し
てトランジスタQ1の過大電流防止用としてそのコレクタ
とVCC電源との間に抵抗R9（たとえば500Ω）を挿入し、
トランジスタQ2の過大電流防止用としてそのコレスタと
接地端との間に抵抗R10（たとえば500Ω）を挿入し、抵
抗R1とVCC電源との間にダイオードD5を挿入し、抵抗R2
と接地端との間にダイオードD6を挿入している。上記ダ
イオードD5,D6は、それぞれ必要に応じてその両端の電
圧を取り出し得るようにしたものである。
てトランジスタQ1の過大電流防止用としてそのコレクタ
とVCC電源との間に抵抗R9（たとえば500Ω）を挿入し、
トランジスタQ2の過大電流防止用としてそのコレスタと
接地端との間に抵抗R10（たとえば500Ω）を挿入し、抵
抗R1とVCC電源との間にダイオードD5を挿入し、抵抗R2
と接地端との間にダイオードD6を挿入している。上記ダ
イオードD5,D6は、それぞれ必要に応じてその両端の電
圧を取り出し得るようにしたものである。
上述したように本発明の充放電回路によれば、基準電位
出力端のリップル除去特性および充放電特性の両方とも
充分満足でき、しかも定常状態での基準電位出力端の電
位を安定させることができるので、この電位をたとえば
バイポーラ・モノリシックアンプの中点電位として供給
する場合などに好適である。
出力端のリップル除去特性および充放電特性の両方とも
充分満足でき、しかも定常状態での基準電位出力端の電
位を安定させることができるので、この電位をたとえば
バイポーラ・モノリシックアンプの中点電位として供給
する場合などに好適である。
第１図は従来の充放電回路を示す回路図、第２図は本発
明に係る充放電回路の基本構成を示す回路図、第３図は
本発明回路の一実施例を示す回路図、第４図（ａ）およ
び第４図（ｂ）はそれぞれ第３図の回路の充電特性およ
び放電特性を示す図、第５図乃至第７図はそれぞれ本発
明回路の他の実施例を示す回路図である。 Q1,Q2……トランジスタ、R1〜R8……抵抗、Ｃ……コン
デンサ、Ｄ……ダイオード。
明に係る充放電回路の基本構成を示す回路図、第３図は
本発明回路の一実施例を示す回路図、第４図（ａ）およ
び第４図（ｂ）はそれぞれ第３図の回路の充電特性およ
び放電特性を示す図、第５図乃至第７図はそれぞれ本発
明回路の他の実施例を示す回路図である。 Q1,Q2……トランジスタ、R1〜R8……抵抗、Ｃ……コン
デンサ、Ｄ……ダイオード。
Claims (1)
- 【請求項１】第１の電位供給源と第２の電位供給源との
間に接続され、これら電位供給源間の電位差を分割して
基準電位を生成し、基準電位出力端から出力する電圧分
割手段と、 上記基準電位出力端と上記第２の電位供給源との間に接
続されるリップル除去用のキャパシタ手段と、 第１の電位供給源と第２の電位供給源との間に接続さ
れ、これら電位供給源間の電位差を分割して上記基準電
位に対応した第１の電位を生成するバイアス手段と、 上記第１の電位供給源と上記基準電位出力端との間に接
続され、上記バイアス手段の出力に応答して動作し、上
記基準電位出力端の電位が上記第１の電位よりも低い
時、上記第１の電位供給源から上記キャパシタ手段に充
電電流を流して充電し、上記基準電位出力端の電位が上
記第１の電位を越えた時に、上記充電電流の供給を停止
する充電手段と、 上記第２の電位供給源と上記基準電位出力端との間に設
けられ、上記バイアス手段の出力に応答して動作し、上
記基準電位出力端の電位が上記第１の電位より低い第２
の電位を越えた時に、上記キャパシタ手段から上記第２
の電位供給源へ放電電流を流して放電し、上記基準電位
出力端の電位が上記第２の電位よりも低い時に上記放電
を停止する放電手段と を具備することを特徴とする充放電回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056075A JPH0685141B2 (ja) | 1983-03-31 | 1983-03-31 | 充放電回路 |
| DE8484103201T DE3485292D1 (de) | 1983-03-31 | 1984-03-22 | Lade-entladekreis. |
| EP84103201A EP0123884B1 (en) | 1983-03-31 | 1984-03-22 | Charging/discharging circuit |
| US06/592,857 US4555655A (en) | 1983-03-31 | 1984-03-23 | Charging/discharging circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056075A JPH0685141B2 (ja) | 1983-03-31 | 1983-03-31 | 充放電回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59180710A JPS59180710A (ja) | 1984-10-13 |
| JPH0685141B2 true JPH0685141B2 (ja) | 1994-10-26 |
Family
ID=13016962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056075A Expired - Lifetime JPH0685141B2 (ja) | 1983-03-31 | 1983-03-31 | 充放電回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4555655A (ja) |
| EP (1) | EP0123884B1 (ja) |
| JP (1) | JPH0685141B2 (ja) |
| DE (1) | DE3485292D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4658198A (en) * | 1985-08-16 | 1987-04-14 | Intersil, Inc. | Charging circuit for a reference capacitor |
| US4727297A (en) * | 1986-07-17 | 1988-02-23 | Peak Systems, Inc. | Arc lamp power supply |
| US4672303A (en) * | 1986-08-28 | 1987-06-09 | International Business Machines Corporation | Inductor current control circuit |
| US4733153A (en) * | 1987-07-02 | 1988-03-22 | Brooktree Corporation | Switching system for capacitor charging/discharging |
| KR910007740B1 (ko) * | 1989-05-02 | 1991-09-30 | 삼성전자 주식회사 | 비트라인 안정화를 위한 전원전압 추적회로 |
| US5087827A (en) * | 1991-02-11 | 1992-02-11 | Tektronix, Inc. | Variable voltage transition circuit |
| US5523665A (en) * | 1994-10-26 | 1996-06-04 | Fluke Corporation | Active discharge circuit for charged capacitors |
| US6738277B2 (en) * | 2001-11-27 | 2004-05-18 | Power Integrations, Inc. | Method and apparatus for balancing active capacitor leakage current |
| CN105824382B (zh) * | 2015-01-08 | 2018-11-09 | 鸿富锦精密工业(武汉)有限公司 | Usb供电电路及应用该电路的电子装置 |
| JP6531530B2 (ja) * | 2015-07-15 | 2019-06-19 | アイシン精機株式会社 | 充電回路 |
| EP3780319A4 (en) * | 2018-03-30 | 2021-04-14 | SANYO Electric Co., Ltd. | BATTERY PACK AND ITS CHARGING CONTROL PROCESS |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3200341A (en) * | 1960-12-12 | 1965-08-10 | Burroughs Corp | Capacitor charging and discharging device |
| US3581104A (en) * | 1970-03-05 | 1971-05-25 | Hornischfeger Corp | Voltage splitter circuit |
| US3646428A (en) * | 1970-11-27 | 1972-02-29 | Bell Telephone Labor Inc | Symmetrical voltage regulator |
| US3683270A (en) * | 1971-02-22 | 1972-08-08 | Signetics Corp | Integrated circuit bilateral current source |
| BE795107A (fr) * | 1972-02-10 | 1973-08-07 | Imp Metal Ind Kynoch Ltd | Controleur de tension |
| US4109192A (en) * | 1976-06-25 | 1978-08-22 | Hughes Aircraft Company | Low power reactive drive circuit for capacitive loads |
| JPS5349246A (en) * | 1976-10-15 | 1978-05-04 | Toshiba Corp | Constant voltage circuit |
| US4219872A (en) * | 1978-12-11 | 1980-08-26 | James Von Bank | Power supply |
| JPS6043587B2 (ja) * | 1978-12-25 | 1985-09-28 | 株式会社日立製作所 | Ｍｉｓ入力回路 |
| DE2939546A1 (de) * | 1979-09-28 | 1981-04-09 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur geregelten spannungsvorsorgung |
-
1983
- 1983-03-31 JP JP58056075A patent/JPH0685141B2/ja not_active Expired - Lifetime
-
1984
- 1984-03-22 EP EP84103201A patent/EP0123884B1/en not_active Expired
- 1984-03-22 DE DE8484103201T patent/DE3485292D1/de not_active Expired - Lifetime
- 1984-03-23 US US06/592,857 patent/US4555655A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0123884A2 (en) | 1984-11-07 |
| EP0123884A3 (en) | 1987-09-30 |
| US4555655A (en) | 1985-11-26 |
| DE3485292D1 (de) | 1992-01-09 |
| EP0123884B1 (en) | 1991-11-27 |
| JPS59180710A (ja) | 1984-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818271A (en) | Power-up/interrupt delay timer | |
| JPH0685141B2 (ja) | 充放電回路 | |
| EP0142177B1 (en) | Transistor protection circuit | |
| US4272717A (en) | Output capacitor discharge circuit | |
| US4095194A (en) | Monolithic integrated circuit for an rc oscillator | |
| US4417292A (en) | Power amplifier protection circuit | |
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPS62234417A (ja) | パワ−オン・リセツト回路 | |
| JPS6256687B2 (ja) | ||
| SU1513579A1 (ru) | Стабилизирующий источник электропитани | |
| EP0079128A1 (en) | Regulator for a dynamo | |
| JPS6125324Y2 (ja) | ||
| SU744523A1 (ru) | Стабилизированный источник питани | |
| SU1015362A1 (ru) | Устройство защиты от перегрузок и коротких замыканий источника питани посто нного тока | |
| JPS646551B2 (ja) | ||
| JPH07118640B2 (ja) | パワ−オン・リセツト回路 | |
| JPH0238509Y2 (ja) | ||
| JPH0215129Y2 (ja) | ||
| JPH0233407Y2 (ja) | ||
| JPS63277423A (ja) | 集積回路 | |
| JPS60190199A (ja) | モ−タ駆動回路への電源電圧切換コントロ−ル回路 | |
| JPS6380710A (ja) | 短絡保護回路 | |
| JPH05292655A (ja) | 入力短絡保護回路 | |
| JPS6040206B2 (ja) | 増幅装置 | |
| JPH0261814B2 (ja) |