JPH0682630B2 - 半導体素子の多層電極の製造方法 - Google Patents
半導体素子の多層電極の製造方法Info
- Publication number
- JPH0682630B2 JPH0682630B2 JP14236389A JP14236389A JPH0682630B2 JP H0682630 B2 JPH0682630 B2 JP H0682630B2 JP 14236389 A JP14236389 A JP 14236389A JP 14236389 A JP14236389 A JP 14236389A JP H0682630 B2 JPH0682630 B2 JP H0682630B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- aluminum
- semiconductor region
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明のダイオード、トランジスタ、IC等の半導体素子
の多層電極の製造方法に関する。
の多層電極の製造方法に関する。
シリコン半導体素子（シリコン半導体チップ）上に、真
空蒸着によつてAl（アルミニウム）層とTi（チタン）層
とNi（ニツケル）層とから成る多層電極を形成すること
は公知である。このAl−Ti−Ni電極において、Al層はシ
リコン半導体素子との密着性が、接続すべき半導体領域
の導電型に関係なく良好に得られ、かつシリコン半導体
素子との間に良好なオーミツク接触が得られるコンタク
ト用金属層としての作用を有し、Ni層は半田の付着性が
良い半田付け用金属層としての作用を有し、Ti層はAl層
とNi層との間に介在して両層の密着性を向上させるグリ
ユー（糊）金属層としての作用を有する。このため、上
記Al−Ti−Ni電極は、リード電極の半田付けを良好に行
うことができると共に、半導体素子に対して密着性の良
い理想的な電極である。
空蒸着によつてAl（アルミニウム）層とTi（チタン）層
とNi（ニツケル）層とから成る多層電極を形成すること
は公知である。このAl−Ti−Ni電極において、Al層はシ
リコン半導体素子との密着性が、接続すべき半導体領域
の導電型に関係なく良好に得られ、かつシリコン半導体
素子との間に良好なオーミツク接触が得られるコンタク
ト用金属層としての作用を有し、Ni層は半田の付着性が
良い半田付け用金属層としての作用を有し、Ti層はAl層
とNi層との間に介在して両層の密着性を向上させるグリ
ユー（糊）金属層としての作用を有する。このため、上
記Al−Ti−Ni電極は、リード電極の半田付けを良好に行
うことができると共に、半導体素子に対して密着性の良
い理想的な電極である。
本願発明者は、上記Al−Ti−Ni電極をプレーナ型PN接合
ダイオードの電極に適用し、その一態様としてNi層の外
周側に下層のAl層を延伸させて、このAl層を周知のフイ
ールドプレートとして機能させたAl−Ti−Ni電極の製作
を試みた。この場合、Al層は長期間の使用等により腐食
され易いため、また絶縁耐圧を損なう原因ともなり得る
ので、フイールドプレートとして働くAl層の外周部は保
護膜で被覆して信頼性を高めるのが望ましい。本願発明
者は、以下の２つの製造方法で上記Al−Ti−Ni電極を作
製した。第１の方法では、まず半導体素子の上面に熱酸
化膜を形成した後、この熱酸化膜の素子中央部をエツチ
ング除去する。次に、Al層とTi層とNi層とを順次真空蒸
着した後、Ni層とTi層の周囲をエツチング除去してフイ
ールドプレートとして機能するAl層を露出させる。次
に、露出したこのAl層の上面にCVD法（気相成長法）等
でシリコン酸化膜等から成る保護膜（絶縁膜）を形成す
る。第２の方法では、まず半導体素子の上面に熱酸化膜
を形成した後、その熱酸化膜の素子中央部をエツチング
して除去する。次に、Al層を真空蒸着した後、このAl層
の素子周辺側の上面にCVD法等でシリコン酸化膜等から
成る保護膜を形成する。次に、半導体素子の上面にTi層
とNi層を順次真空蒸着して、この蒸着層の素子周辺側を
エツチングして除去する。しかしながら、上記の２つの
製造方法で形成されたAl−Ti−Ni電極では以下のような
問題のあることが判明した。即ち、第１の方法では、保
護膜形成時にNi層の上面が酸化されて、その半田付着性
が損われてしまう。そこで、本願発明者は、上気Ni層の
酸化を取除くべく、Ni層の上面をエツチング処理するこ
とを試みた。しかしながら、Ni層は5000Å程度に薄く形
成するのが一般的であるから、酸化膜のみを選択的に除
去することは困難であり、付着性を十分に高めるために
酸化膜を十分に除去するとNi層を必要以上にエツチング
除去してしまうことがあつた。また、第２の方法では、
Al層の上面が保護膜形成時に酸化されて、Al層と上層の
Ti層との密着性が低下し、両層の間で剥離が生じること
があつた。この場合、Ti層を蒸着する前にAl層の上面を
エツチング処理すれば良いと考えられる。しかしなが
ら、これによつても剥離は十分に防止できず、歩留りは
あまり増大しなかつた。
ダイオードの電極に適用し、その一態様としてNi層の外
周側に下層のAl層を延伸させて、このAl層を周知のフイ
ールドプレートとして機能させたAl−Ti−Ni電極の製作
を試みた。この場合、Al層は長期間の使用等により腐食
され易いため、また絶縁耐圧を損なう原因ともなり得る
ので、フイールドプレートとして働くAl層の外周部は保
護膜で被覆して信頼性を高めるのが望ましい。本願発明
者は、以下の２つの製造方法で上記Al−Ti−Ni電極を作
製した。第１の方法では、まず半導体素子の上面に熱酸
化膜を形成した後、この熱酸化膜の素子中央部をエツチ
ング除去する。次に、Al層とTi層とNi層とを順次真空蒸
着した後、Ni層とTi層の周囲をエツチング除去してフイ
ールドプレートとして機能するAl層を露出させる。次
に、露出したこのAl層の上面にCVD法（気相成長法）等
でシリコン酸化膜等から成る保護膜（絶縁膜）を形成す
る。第２の方法では、まず半導体素子の上面に熱酸化膜
を形成した後、その熱酸化膜の素子中央部をエツチング
して除去する。次に、Al層を真空蒸着した後、このAl層
の素子周辺側の上面にCVD法等でシリコン酸化膜等から
成る保護膜を形成する。次に、半導体素子の上面にTi層
とNi層を順次真空蒸着して、この蒸着層の素子周辺側を
エツチングして除去する。しかしながら、上記の２つの
製造方法で形成されたAl−Ti−Ni電極では以下のような
問題のあることが判明した。即ち、第１の方法では、保
護膜形成時にNi層の上面が酸化されて、その半田付着性
が損われてしまう。そこで、本願発明者は、上気Ni層の
酸化を取除くべく、Ni層の上面をエツチング処理するこ
とを試みた。しかしながら、Ni層は5000Å程度に薄く形
成するのが一般的であるから、酸化膜のみを選択的に除
去することは困難であり、付着性を十分に高めるために
酸化膜を十分に除去するとNi層を必要以上にエツチング
除去してしまうことがあつた。また、第２の方法では、
Al層の上面が保護膜形成時に酸化されて、Al層と上層の
Ti層との密着性が低下し、両層の間で剥離が生じること
があつた。この場合、Ti層を蒸着する前にAl層の上面を
エツチング処理すれば良いと考えられる。しかしなが
ら、これによつても剥離は十分に防止できず、歩留りは
あまり増大しなかつた。
そこで、本発明は上記問題を解決する一手段を提供する
ことをその目的とする。
ことをその目的とする。
上記目的を達成するための本発明は、少なくとも一方の
主面がシリコン半導体領域から成る半導体基板を用意す
る第１の工程と、前記半導体基板の一方の主面にアルミ
ニウムから成る第１の金属層を少なくともその一部が前
記シリコン半導体領域に接触するように形成する第２の
工程と、前記第１の金属層の外周部を絶縁膜で被覆する
第３の工程と、前記第１の金属層の上面にアルミニウム
から成る第２の金属層と、アルミニウム層及びニツケル
層に対して良好な接着性を有する金属層であり且つアル
ミニウムとニツケル以外の金属から成る第３の金属層
と、ニツケルから成る第４の金属層とを順次に蒸着で形
成する第４の工程とを有することを特徴とする半導体素
子の多層電極の製造方法に係わるものである。
主面がシリコン半導体領域から成る半導体基板を用意す
る第１の工程と、前記半導体基板の一方の主面にアルミ
ニウムから成る第１の金属層を少なくともその一部が前
記シリコン半導体領域に接触するように形成する第２の
工程と、前記第１の金属層の外周部を絶縁膜で被覆する
第３の工程と、前記第１の金属層の上面にアルミニウム
から成る第２の金属層と、アルミニウム層及びニツケル
層に対して良好な接着性を有する金属層であり且つアル
ミニウムとニツケル以外の金属から成る第３の金属層
と、ニツケルから成る第４の金属層とを順次に蒸着で形
成する第４の工程とを有することを特徴とする半導体素
子の多層電極の製造方法に係わるものである。
また、フイールドプレート構造にする場合には、第１の
金属層の外周部の下に第２の絶縁膜を設け、第１の金属
層の外周部の上に第２の絶縁膜を設けることが望まし
い。
金属層の外周部の下に第２の絶縁膜を設け、第１の金属
層の外周部の上に第２の絶縁膜を設けることが望まし
い。
請求項１に記載の発明によれば、アルミニウムから成る
第１の金属層の外周部が絶縁膜（保護膜）によつて被覆
されているので、第１の金属層の酸化及び腐食が防止さ
れると共に、第１の金属層の外周部における絶縁耐圧が
向上する。また、第１の金属層と第２の金属層がいずれ
もアルミニウムから成るので、第１の金属層と第２の金
属層の間に固溶層と呼べる層（固溶体領域）が形成され
て両層が良好に密着する。また、第２、第３及び第４の
金属層は異なつた金属材料から成るが途中に絶縁膜形成
工程をはさむことなく順次形成するので、第２の金属層
と第３の金属層との間及び第３の金属層と第４の金属層
の間の密着性が良好に得られる。
第１の金属層の外周部が絶縁膜（保護膜）によつて被覆
されているので、第１の金属層の酸化及び腐食が防止さ
れると共に、第１の金属層の外周部における絶縁耐圧が
向上する。また、第１の金属層と第２の金属層がいずれ
もアルミニウムから成るので、第１の金属層と第２の金
属層の間に固溶層と呼べる層（固溶体領域）が形成され
て両層が良好に密着する。また、第２、第３及び第４の
金属層は異なつた金属材料から成るが途中に絶縁膜形成
工程をはさむことなく順次形成するので、第２の金属層
と第３の金属層との間及び第３の金属層と第４の金属層
の間の密着性が良好に得られる。
請求項２に記載の発明によれば、第１の金属層の外周部
をフイールドプレートとして良好に機能させることがで
きる。
をフイールドプレートとして良好に機能させることがで
きる。
〔第１の実施例〕 以下、本発明の第１の実施例に係わるプレーナ型PN接合
ダイオードの製造方法について説明する。
ダイオードの製造方法について説明する。
第１図（Ｅ）に示す本実施例のプレーナ型PN接合ダイオ
ードを形成するには、まず、第１図（Ａ）に示すような
シリコン（Si）から成る半導体基板１を用意する。この
半導体基板１は、第１の導電型のN+領域２と、その上面
に形成されたＮ領域３と、その上面が露出するようにＮ
領域３内に形成された第２の導電型のP+領域４及びN+領
域５を有する。ここで、Ｎ領域３及びN+領域２はPN接合
ダイオードのカソード領域を構成し、P+領域４はアノー
ド領域を構成する。N+領域５はP+領域４から離間してそ
れを環状に包囲する。
ードを形成するには、まず、第１図（Ａ）に示すような
シリコン（Si）から成る半導体基板１を用意する。この
半導体基板１は、第１の導電型のN+領域２と、その上面
に形成されたＮ領域３と、その上面が露出するようにＮ
領域３内に形成された第２の導電型のP+領域４及びN+領
域５を有する。ここで、Ｎ領域３及びN+領域２はPN接合
ダイオードのカソード領域を構成し、P+領域４はアノー
ド領域を構成する。N+領域５はP+領域４から離間してそ
れを環状に包囲する。
次に、半導体基板１に酸化雰囲気中で熱処理を施して、
半導体基板１の上面全域に厚さ約１μｍのシリコン酸化
膜を形成する。なお、このシリコン酸化膜はP+領域４及
びN+領域２の拡散の際に形成された熱酸化膜であつても
よい。続いて、このシリコン酸化膜の素子中央部及び素
子周辺部をエツチングして除去し、第１図（Ｂ）に示す
ように第１の絶縁膜としての第１のシリコン酸化膜６を
環状に残存させる。この第１のシリコン酸化膜６はＮ領
域３とP+領域４との間のPN接合７の表面露出部分を被覆
している。
半導体基板１の上面全域に厚さ約１μｍのシリコン酸化
膜を形成する。なお、このシリコン酸化膜はP+領域４及
びN+領域２の拡散の際に形成された熱酸化膜であつても
よい。続いて、このシリコン酸化膜の素子中央部及び素
子周辺部をエツチングして除去し、第１図（Ｂ）に示す
ように第１の絶縁膜としての第１のシリコン酸化膜６を
環状に残存させる。この第１のシリコン酸化膜６はＮ領
域３とP+領域４との間のPN接合７の表面露出部分を被覆
している。
次に、半導体基板１の上面全域に周知の真空蒸着法によ
り第１の金属層としてのAl層を形成する。続いて、この
蒸着Al層を部分的にエツチング除去し、第１図（Ｃ）に
示すように第１のAl層８とEQR（等電位リング）用Al層
９を残存させる。Al層８、９の厚さはどちらも約５μｍ
である。第１のAl層８の中央部分は、半導体基板１の上
面に露出したP+領域４の上面にオーミツク接触してい
る。第１のAl層８の外周部分は、第１のシリコン酸化膜
６の上に延在し、且つPN接合７の露出部を越えてＮ領域
３の上まで延在している。従つて、第１のAl層８の外周
部分は第１のシリコン酸化膜６を介してＮ領域３に隣接
し、周知のフイールドプレートとして作用してPN接合７
の周辺耐圧向上に寄与する。環状に残存しているEQR用A
l層９は、半導体基板１の上面に露出している環状のN+
領域５にオーミツク接触している。このAl層９とN+領域
５は周知のEQR（等電位リング）として作用し、PN接合
７の耐圧安定に寄与する。
り第１の金属層としてのAl層を形成する。続いて、この
蒸着Al層を部分的にエツチング除去し、第１図（Ｃ）に
示すように第１のAl層８とEQR（等電位リング）用Al層
９を残存させる。Al層８、９の厚さはどちらも約５μｍ
である。第１のAl層８の中央部分は、半導体基板１の上
面に露出したP+領域４の上面にオーミツク接触してい
る。第１のAl層８の外周部分は、第１のシリコン酸化膜
６の上に延在し、且つPN接合７の露出部を越えてＮ領域
３の上まで延在している。従つて、第１のAl層８の外周
部分は第１のシリコン酸化膜６を介してＮ領域３に隣接
し、周知のフイールドプレートとして作用してPN接合７
の周辺耐圧向上に寄与する。環状に残存しているEQR用A
l層９は、半導体基板１の上面に露出している環状のN+
領域５にオーミツク接触している。このAl層９とN+領域
５は周知のEQR（等電位リング）として作用し、PN接合
７の耐圧安定に寄与する。
次に、Al層８、９をシンタした後に又はしないまま、半
導体基板１の上面全域にCVD法により厚さ約１μｍのシ
リコン酸化膜を形成した後、このシリコン酸化膜の素子
中央部と素子周辺部をエツチング除去して、第１図
（Ｄ）に示すような、第２の絶縁膜としての第２のシリ
コン酸化膜10を形成する。この第２のシリコン酸化膜10
は等電位リング用Al層９の上面全体とオーミツク電極用
の第１のAl層８の外周部分の上面を被覆する。第２のシ
リコン酸化膜10の素子中央部にはオーミツク電極用の第
１のAl層８を露出させるための開口11が形成されてい
る。なお、開口11はPN接合７の表面露出部よりも内側に
配設されている。
導体基板１の上面全域にCVD法により厚さ約１μｍのシ
リコン酸化膜を形成した後、このシリコン酸化膜の素子
中央部と素子周辺部をエツチング除去して、第１図
（Ｄ）に示すような、第２の絶縁膜としての第２のシリ
コン酸化膜10を形成する。この第２のシリコン酸化膜10
は等電位リング用Al層９の上面全体とオーミツク電極用
の第１のAl層８の外周部分の上面を被覆する。第２のシ
リコン酸化膜10の素子中央部にはオーミツク電極用の第
１のAl層８を露出させるための開口11が形成されてい
る。なお、開口11はPN接合７の表面露出部よりも内側に
配設されている。
次に、第１のAl層８の上面に第２の金属層を真空蒸着す
るに先だつて第１のAl層８の上面をHF（弗化水素酸）系
のエツチング液でエツチング処理して、第２のシリコン
酸化膜10を形成する際に形成された酸化膜を除去する。
なお、第１のAl層８の上面の酸化膜が極薄であれば残存
してもよい。
るに先だつて第１のAl層８の上面をHF（弗化水素酸）系
のエツチング液でエツチング処理して、第２のシリコン
酸化膜10を形成する際に形成された酸化膜を除去する。
なお、第１のAl層８の上面の酸化膜が極薄であれば残存
してもよい。
次に、半導体基板１の上面全域に第２のAl層とTi層とNi
層を順次真空蒸着した後、これら蒸着層の素子周辺部を
エツチング除去して、第１図（Ｅ）に示すように、第２
のAl層（第２の金属層）12とTi層（第３の金属層）13と
Ni層（第４の金属層）14を形成する。なお、Al層とTi層
とNi層は低圧雰囲気を維持した中で蒸着物質をAl、Ti、
Niに順次切換える方法、いわゆる連続蒸着方法で形成す
る。第２のAl層12とTi層13とNi層14の厚さは、それぞれ
5000Å、1000Å、5000Åとなつている。第２のAl層12は
開口11を通じて第１のAl層８に接触しており、Ti層13及
びNi層14と共に第１のAl層８に電気的に接続され、これ
等によつてアノード電極15が形成されている。第２のAl
層12、Ti層13及びNi層14の外周端は第２のシリコン酸化
膜10の開口11の縁から離間している。従つて、第２のAl
層12、Ti層13及びNi層14の外周側には第１のAl層８の表
面の一部が露出している。しかしながら、この露出部分
はわずかであるから、この部分の酸化や腐食が電極の特
性や信頼性に問題を与えることは無い。その後、300℃
〜400℃のシンタを行つて第１のAl層８と第２のAl層12
との密着性を高める。また、半導体基板１の下面には、
第１図（Ｅ）に示すようにTiとNiを連続して蒸着してN+
領域２とオーミツク接触するカソード電極16を形成す
る。
層を順次真空蒸着した後、これら蒸着層の素子周辺部を
エツチング除去して、第１図（Ｅ）に示すように、第２
のAl層（第２の金属層）12とTi層（第３の金属層）13と
Ni層（第４の金属層）14を形成する。なお、Al層とTi層
とNi層は低圧雰囲気を維持した中で蒸着物質をAl、Ti、
Niに順次切換える方法、いわゆる連続蒸着方法で形成す
る。第２のAl層12とTi層13とNi層14の厚さは、それぞれ
5000Å、1000Å、5000Åとなつている。第２のAl層12は
開口11を通じて第１のAl層８に接触しており、Ti層13及
びNi層14と共に第１のAl層８に電気的に接続され、これ
等によつてアノード電極15が形成されている。第２のAl
層12、Ti層13及びNi層14の外周端は第２のシリコン酸化
膜10の開口11の縁から離間している。従つて、第２のAl
層12、Ti層13及びNi層14の外周側には第１のAl層８の表
面の一部が露出している。しかしながら、この露出部分
はわずかであるから、この部分の酸化や腐食が電極の特
性や信頼性に問題を与えることは無い。その後、300℃
〜400℃のシンタを行つて第１のAl層８と第２のAl層12
との密着性を高める。また、半導体基板１の下面には、
第１図（Ｅ）に示すようにTiとNiを連続して蒸着してN+
領域２とオーミツク接触するカソード電極16を形成す
る。
本実施例の製造方法によれば以下の効果が得られる。
(1)第２のAl層12、Ti層13、Ni層14によつて覆われてい
ない第１のAl層８の外周部分が第２のシリコン酸化膜10
によつて被覆されてその腐食が防止されている。従つ
て、第１のAl層８はアノード電極及びフイールドプレー
トとして良好に機能する。また、第１のAl層８とEQR用A
l層９の間の絶縁耐圧を十分に大きくでき、絶縁耐圧不
足の問題は生じない。
ない第１のAl層８の外周部分が第２のシリコン酸化膜10
によつて被覆されてその腐食が防止されている。従つ
て、第１のAl層８はアノード電極及びフイールドプレー
トとして良好に機能する。また、第１のAl層８とEQR用A
l層９の間の絶縁耐圧を十分に大きくでき、絶縁耐圧不
足の問題は生じない。
(2)第１のAl層８を被覆する第２のシリコン酸化膜10を
形成した後にNi層14を形成するので、Ni層14の酸化が生
じない。従つて、Ni層14の半田付着性が良好に得られ
る。
形成した後にNi層14を形成するので、Ni層14の酸化が生
じない。従つて、Ni層14の半田付着性が良好に得られ
る。
(3)第２のAl層12とTi層13とNi層14を連続蒸着するの
で、Al層12とTi層13の密着性及びTi層13とNi層14の密着
性が良好に得られる。また、第１のAl層８の形成工程と
第２のAl層12の形成工程との間にシリコン酸化膜10の形
成工程が介在しているが、第１及び第２のAl層８、12は
同一の金属層であるから、両層は良好に密着する。即
ち、第２のAl層12の形成前に第１のAl層８の表面を化学
処理した時に、たとえ第１のAl層８上に極薄の酸化膜が
残存していても、第１及び第２のAl層８、12はこれが固
溶してなる固溶体層によつて結合されるので、両層の密
着性は十分に高い。結果として、第１のAl層８と第２の
Al層12の間の剥離が防止されるし、Al層８の化学処理工
程を簡単化することができる。なお、第２のAl層12はTi
層13及びNi層14の蒸着工程を利用して連続蒸着で形成で
きるし、その厚さも5000Åであるから、これを設けるこ
とによつて製造工程がさほど複雑にならない。
で、Al層12とTi層13の密着性及びTi層13とNi層14の密着
性が良好に得られる。また、第１のAl層８の形成工程と
第２のAl層12の形成工程との間にシリコン酸化膜10の形
成工程が介在しているが、第１及び第２のAl層８、12は
同一の金属層であるから、両層は良好に密着する。即
ち、第２のAl層12の形成前に第１のAl層８の表面を化学
処理した時に、たとえ第１のAl層８上に極薄の酸化膜が
残存していても、第１及び第２のAl層８、12はこれが固
溶してなる固溶体層によつて結合されるので、両層の密
着性は十分に高い。結果として、第１のAl層８と第２の
Al層12の間の剥離が防止されるし、Al層８の化学処理工
程を簡単化することができる。なお、第２のAl層12はTi
層13及びNi層14の蒸着工程を利用して連続蒸着で形成で
きるし、その厚さも5000Åであるから、これを設けるこ
とによつて製造工程がさほど複雑にならない。
(4)平面的に見て、半田付着性の良いNi層14の外周側を
半田付着性の悪い第１のAl層８が隣接して包囲した形成
となつている。従つて、リード電極をNi層14に半田付け
した場合、半田がNi層14の上面にのみ広がり、半田がフ
イールドプレートとして働く第１のAl層８の外周部には
広がらない。結果として、電極の周辺部（ここではAl層
８の外周部）が半田の凝固に伴う引張応力等によつて剥
離する現象が生じないので、(3)項の効果と相俟つて機
械的強度の大きい多層電極を形成することができる。
半田付着性の悪い第１のAl層８が隣接して包囲した形成
となつている。従つて、リード電極をNi層14に半田付け
した場合、半田がNi層14の上面にのみ広がり、半田がフ
イールドプレートとして働く第１のAl層８の外周部には
広がらない。結果として、電極の周辺部（ここではAl層
８の外周部）が半田の凝固に伴う引張応力等によつて剥
離する現象が生じないので、(3)項の効果と相俟つて機
械的強度の大きい多層電極を形成することができる。
〔第２の実施例〕 次に、本発明に基づく第２の実施例のプレーナ型PN接合
ダイオードの製造方法を説明する。
ダイオードの製造方法を説明する。
本実施例では第２図に示すPN接合ダイオードを製造す
る。第２図のPN接合ダイオードを形成するには、第１の
実施例と同様に、まず第１図（Ａ）に示す半導体基板１
を用意する。その後、この半導体基板１に第１の実施例
と同様の工程を施して第１図（Ｄ）に示す半導体基板１
を用意する。次に、この半導体基板１の上面全域にAl層
とTi層とNi層とを連続蒸着し、しかる後、これ等の蒸着
層をエツチングで選択的に除去し、第２図に示すよう
に、その外周側がシリコン酸化膜10の上面に延在する第
２のAl層12、Ti層13及びNi層14を形成する。なお、第２
のAl層12、Ti層13及びNi層14の外周端は第１のAl層８の
外周端よりも内側に位置する。第１及び第２のAl層８、
12、Ti層13、Ni層14はアノード電極15として機能し、第
１のAl層８のＮ領域３上面に延在する部分はフイールド
プレートとして機能する。なお、半導体基板１の下面
に、第１の実施例と同様にTiとNiとを連続蒸着してカソ
ード電極16を形成する。
る。第２図のPN接合ダイオードを形成するには、第１の
実施例と同様に、まず第１図（Ａ）に示す半導体基板１
を用意する。その後、この半導体基板１に第１の実施例
と同様の工程を施して第１図（Ｄ）に示す半導体基板１
を用意する。次に、この半導体基板１の上面全域にAl層
とTi層とNi層とを連続蒸着し、しかる後、これ等の蒸着
層をエツチングで選択的に除去し、第２図に示すよう
に、その外周側がシリコン酸化膜10の上面に延在する第
２のAl層12、Ti層13及びNi層14を形成する。なお、第２
のAl層12、Ti層13及びNi層14の外周端は第１のAl層８の
外周端よりも内側に位置する。第１及び第２のAl層８、
12、Ti層13、Ni層14はアノード電極15として機能し、第
１のAl層８のＮ領域３上面に延在する部分はフイールド
プレートとして機能する。なお、半導体基板１の下面
に、第１の実施例と同様にTiとNiとを連続蒸着してカソ
ード電極16を形成する。
第２の実施例は、第１の実施例の(1)〜(3)項と同一の効
果を有する他に、第２のAl層12、Ti層13及びNi層14を選
択的に良好にエツチングすることができるという効果も
有する。即ち、第１の実施例では第１のAl層８と第２の
Al層12がエツチングされる領域において連続しているの
で、第１のAl層12を第１のAl層８との境界部分まで正確
にエツチングすることが難かしい。これに対し、第２の
実施例によれば、第１のAl層８と第２のAl層12との間の
一部にシリコン酸化膜10が介在しているので、第２のAl
層12を酸化膜10の界面まで制御よく容易にエツチングで
除去することができる。また、周辺での電極の剥離につ
いては、第２のAl層12と第２のシリコン酸化膜10との密
着性が比較的良好に得られるため、実用上問題にはなら
ない。
果を有する他に、第２のAl層12、Ti層13及びNi層14を選
択的に良好にエツチングすることができるという効果も
有する。即ち、第１の実施例では第１のAl層８と第２の
Al層12がエツチングされる領域において連続しているの
で、第１のAl層12を第１のAl層８との境界部分まで正確
にエツチングすることが難かしい。これに対し、第２の
実施例によれば、第１のAl層８と第２のAl層12との間の
一部にシリコン酸化膜10が介在しているので、第２のAl
層12を酸化膜10の界面まで制御よく容易にエツチングで
除去することができる。また、周辺での電極の剥離につ
いては、第２のAl層12と第２のシリコン酸化膜10との密
着性が比較的良好に得られるため、実用上問題にはなら
ない。
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
(1)第１の実施例において、シリコン酸化膜10の開口11
の縁に第２のAl層12の外周端が隣接するようにしてもよ
い。
の縁に第２のAl層12の外周端が隣接するようにしてもよ
い。
(2)グリユー金属層としてTi層13の代わりにCr（クロ
ム）層を設けてもよい。
ム）層を設けてもよい。
(3)第２の実施例において、Ti層13及びNi層像14を第２
のAl層12よりも内側に形成し、平面的に見て第２のAl層
12をTi層13及びNi層14の外周側に延在させてもよい。こ
の場合、半田はNi層14の上面にのみ広がり、Al層12の上
面には形成されないので、Al層12と第２のシリコン酸化
膜10との界面での剥離をより確実に防止することができ
る。この場合、第２のAl層12の周囲が露出した構造とな
るが、この第２のAl層12の露出部分はTi電極13と第１の
Al層８の電気的接続あるいはフイールドプレートとして
直接機能する部分ではないので、この部分の腐食が特性
に影響を与えることはほとんどない。また、第１のAl層
８の上面は第２のシリコン酸化膜10で被覆されているか
ら、第２のAl層12の腐食が第１のAl層８や半導体基板１
表面に影響を及ぼすことはない。
のAl層12よりも内側に形成し、平面的に見て第２のAl層
12をTi層13及びNi層14の外周側に延在させてもよい。こ
の場合、半田はNi層14の上面にのみ広がり、Al層12の上
面には形成されないので、Al層12と第２のシリコン酸化
膜10との界面での剥離をより確実に防止することができ
る。この場合、第２のAl層12の周囲が露出した構造とな
るが、この第２のAl層12の露出部分はTi電極13と第１の
Al層８の電気的接続あるいはフイールドプレートとして
直接機能する部分ではないので、この部分の腐食が特性
に影響を与えることはほとんどない。また、第１のAl層
８の上面は第２のシリコン酸化膜10で被覆されているか
ら、第２のAl層12の腐食が第１のAl層８や半導体基板１
表面に影響を及ぼすことはない。
(4)第２のAl層12は第１のAl層８に固溶層によつて良好
に密着しているので、厚く形成しなくてもよい。真空蒸
着工程の短縮化も加味すると第２のAl層12の厚さは２μ
ｍ以下望ましくは１μｍ以下で良い。
に密着しているので、厚く形成しなくてもよい。真空蒸
着工程の短縮化も加味すると第２のAl層12の厚さは２μ
ｍ以下望ましくは１μｍ以下で良い。
(5)第１のAl層８を平面的に見てP+領域４の内側にのみ
形成する場合（フイールドプレートを設けない場合）に
も、本発明を適用することができる。
形成する場合（フイールドプレートを設けない場合）に
も、本発明を適用することができる。
以上のように、請求項１及び２の製造方法によれば、半
導体素子及び絶縁膜との密着性、半田の付着性、各層間
の密着性が良好に得られ、且つアルミニウムから成る第
１の金属層の外周部が絶縁膜によつて被覆されてその酸
化及び腐食が確実に防止された信頼性の高い多層電極を
歩留り良く且つ比較的容易に形成することができる。請
求項２の製造方法によれば、フイールドプレート効果を
良好に得ることができる。
導体素子及び絶縁膜との密着性、半田の付着性、各層間
の密着性が良好に得られ、且つアルミニウムから成る第
１の金属層の外周部が絶縁膜によつて被覆されてその酸
化及び腐食が確実に防止された信頼性の高い多層電極を
歩留り良く且つ比較的容易に形成することができる。請
求項２の製造方法によれば、フイールドプレート効果を
良好に得ることができる。
第１図（Ａ）〜（Ｅ）は本発明の第１の実施例の半導体
装置の製造方法を工程順に説明するための断面図、 第２図は本発明の第２の実施例の半導体装置を示す断面
図である。 １……半導体基板、６……第１のシリコン酸化膜、８…
…第１のAl層、10……第２のシリコン酸化膜、12……第
２のAl層、13……Ti層、14……Ni層。
装置の製造方法を工程順に説明するための断面図、 第２図は本発明の第２の実施例の半導体装置を示す断面
図である。 １……半導体基板、６……第１のシリコン酸化膜、８…
…第１のAl層、10……第２のシリコン酸化膜、12……第
２のAl層、13……Ti層、14……Ni層。
Claims (2)
- 【請求項１】少なくとも一方の主面がシリコン半導体領
域から成る半導体基板を用意する第１の工程と、 前記半導体基板の一方の主面にアルミニウムから成る第
１の金属層を少なくともその一部が前記シリコン半導体
領域に接触するように形成する第２の工程と、 前記第１の金属層の外周部を絶縁膜で被覆する第３の工
程と、 前記第１の金属層の上面にアルミニウムから成る第２の
金属層と、アルミニウム層及びニツケル層に対して良好
な接着性を有する金属層であり且つアルミニウムとニツ
ケル以外の金属から成る第３の金属層と、ニツケルから
成る第４の金属層とを順次に蒸着で形成する第４の工程
と を有することを特徴とする半導体素子の多層電極の製造
方法。 - 【請求項２】少なくとも一方の主面がシリコンから成る
第１の導電型の第１の半導体領域である半導体基板を用
意する第１の工程と、 その上面を除いて前記第１の半導体領域に囲まれた前記
第１の導電型と反対の第２の導電型の第２の半導体領域
を形成すると共に、少なくとも前記第１の半導体領域と
前記第２の半導体領域とのPN接合の表面露出部及びその
近傍を被覆し、且つ前記第２の半導体領域を露出させる
開口を有している第１の絶縁膜を形成する第２の工程
と、 前記開口を通じて前記第２の半導体領域に接触すると共
に、前記第１の絶縁膜を介して少なくとも前記PN接合の
表面露出部及びその近傍の上部に位置するアルミニウム
から成る第１の金属層を形成する第３の工程と、 前記第１の金属層の外周部を被覆する第２の絶縁膜を形
成する第４の工程と、 前記第１の金属層の上面にアルミニウムから成る第２の
金属層と、アルミニウム層及びニツケル層に対して良好
な接着性を有する金属層であり且つアルミニウムとニツ
ケル以外の金属から成る第３の金属層と、ニツケルから
成る第４の金属層とを順次に形成する第５の工程と を有することを特徴とする半導体素子の多層電極の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14236389A JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14236389A JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036817A JPH036817A (ja) | 1991-01-14 |
| JPH0682630B2 true JPH0682630B2 (ja) | 1994-10-19 |
Family
ID=15313644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14236389A Expired - Fee Related JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682630B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286197A (ja) * | 2004-03-30 | 2005-10-13 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
| JP5434087B2 (ja) * | 2009-01-21 | 2014-03-05 | トヨタ自動車株式会社 | 半導体装置とその半導体装置のハンダ付け方法 |
| CN110534564B (zh) * | 2019-08-30 | 2023-08-04 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种二极管芯片多层金属化层的制作方法 |
-
1989
- 1989-06-05 JP JP14236389A patent/JPH0682630B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036817A (ja) | 1991-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
| KR930004717B1 (ko) | 반도체 장치 | |
| JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63177463A (ja) | 電力用半導体構成要素の微細構造にされた接触電極の製造方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| JP3466543B2 (ja) | ショットキーバリア型半導体装置とその製造方法 | |
| TWI284419B (en) | Schottky barrier diode and process | |
| JPH0580157B2 (ja) | ||
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2717166B2 (ja) | 半導体装置の製造方法 | |
| JPH0677467A (ja) | ショットキバリア半導体装置 | |
| JPS61166070A (ja) | シヨツトキバリヤ型ダイオ−ド及びその製造方法 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
| EP0266093B1 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
| JPS61234074A (ja) | シヨツトキ−バリヤ型半導体装置 | |
| JPS62219934A (ja) | 半導体装置 | |
| JPS5984468A (ja) | 半導体装置 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPH04162532A (ja) | 半導体装置 | |
| JP2750737B2 (ja) | 半導体装置の製造方法 | |
| JPH05243323A (ja) | 半導体装置およびその製造方法 | |
| JPS6015150B2 (ja) | 半導体装置の製法 | |
| JPS61111580A (ja) | 薄膜の積層接着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |