JPH0671074B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0671074B2 JPH0671074B2 JP61281103A JP28110386A JPH0671074B2 JP H0671074 B2 JPH0671074 B2 JP H0671074B2 JP 61281103 A JP61281103 A JP 61281103A JP 28110386 A JP28110386 A JP 28110386A JP H0671074 B2 JPH0671074 B2 JP H0671074B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- guard ring
- polycrystalline silicon
- semiconductor device
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にショットキーダイオー
ドを含む半導体装置に関する。The present invention relates to a semiconductor device, and more particularly to a semiconductor device including a Schottky diode.
従来、この種のショットキーダイオードを含む半導体装
置では、このダイオードと他の内部素子とを接続する配
線が、一般に、アルミニウム等の金属層からなってい
た。Conventionally, in a semiconductor device including this type of Schottky diode, the wiring connecting this diode and other internal elements has generally been formed of a metal layer such as aluminum.
上述した従来の半導体装置は、ショットキーダイオード
を接続する配線、例えばアノード側の配線が、内部素子
との間の接続に用いられる配線用金属層と同じなので、
接続のための専用配線領域を必要とし、これが余分な面
積を占めて、集積度向上の妨げになるという欠点があ
る。In the conventional semiconductor device described above, the wiring connecting the Schottky diode, for example, the wiring on the anode side is the same as the wiring metal layer used for the connection with the internal element,
There is a drawback in that a dedicated wiring region for connection is required, which occupies an extra area and hinders improvement in integration.
本発明の半導体装置は、一導電型の半導体層表面に形成
したショットキー接合と該ショットキー接合に接しかつ
周囲を囲む反対導電型のガードリングとを備えたショッ
トキーダイオードを含む半導体装置において、少なくと
も前記ガードリングの上に反対導電型の不純物を含有し
前記ガードリング形成用の拡散源を兼ねる多結晶半導体
層からなるアノード電極を設けて成る。The semiconductor device of the present invention is a semiconductor device including a Schottky diode provided with a Schottky junction formed on the surface of a semiconductor layer of one conductivity type and a guard ring of an opposite conductivity type that is in contact with the Schottky junction and surrounds the periphery thereof, An anode electrode made of a polycrystalline semiconductor layer containing impurities of opposite conductivity type and also serving as a diffusion source for forming the guard ring is provided on at least the guard ring.
この実施例は、素子分離用の絶縁層5aによって仕切られ
たn-型のエピタキシャル層３の所定の位置表面に接する
ｐ型不純物を含有する多結晶シリコン層１を設け、多結
晶シリコン層１に接するエピタキシャル層３表面にｐ型
のガードリング２を設け、ガードリング２によって囲ま
れたエピタキシャル層３表面にPtSi層４からなるショッ
トキー電極を設け、多結晶シリコン層１は、ショットキ
ー電極とガードリング２を介して連なり、アノード電極
と他の内部素子とを接続している。In this example, a polycrystalline silicon layer 1 containing a p-type impurity is provided in contact with a predetermined position surface of an n − type epitaxial layer 3 partitioned by an insulating layer 5a for element isolation, and the polycrystalline silicon layer 1 is provided with the polycrystalline silicon layer 1. A p-type guard ring 2 is provided on the surface of the epitaxial layer 3 in contact with the Schottky electrode composed of a PtSi layer 4 on the surface of the epitaxial layer 3 surrounded by the guard ring 2. They are connected via a ring 2 and connect the anode electrode and other internal elements.
又、この実施例を製造するには、先ず、絶縁層5aによっ
て仕切られた比抵抗１Ω・cmのn-型のエピタキシャル層
３の表面に所定のパターンの絶縁層5bを形成した後に、
減圧化学気相成長（LPCVD）法,5×1015個／cm2,60kVの
条件のホウ素原子のイオン注入及びホトリソグラフィー
によって膜厚が350Åで層抵抗ρｓが100Ω／□程度の所
定のパターンの多結晶シリコン層１を形成する。次に、
N2雰囲気で1000℃,10分間の熱拡散を行い、多結晶シリ
コン層１に接するエピタキシャル層３表面に深さ0.25μ
ｍのガードリング２を形成する。In order to manufacture this embodiment, first, after forming the insulating layer 5b having a predetermined pattern on the surface of the n − type epitaxial layer 3 having a specific resistance of 1 Ω · cm and partitioned by the insulating layer 5a,
By low pressure chemical vapor deposition (LPCVD) method, ion implantation of boron atoms under the conditions of 5 × 10 15 atoms / cm 2 , 60 kV and photolithography, a predetermined pattern with a film thickness of 350 Å and layer resistance ρs of about 100 Ω / □ was formed. A polycrystalline silicon layer 1 is formed. next,
Thermal diffusion was performed at 1000 ° C for 10 minutes in an N 2 atmosphere, and a depth of 0.25μ was formed on the surface of the epitaxial layer 3 in contact with the polycrystalline silicon layer 1.
m guard ring 2 is formed.
次に、ガードリング１に囲まれたエピタキシャル層３表
面にPtを350Åの厚さに被着し、N2雰囲気で500℃,15分
間のシンターを行いPtSi層４を形成する。なお、白金の
被着及びシンター時には多結晶シリコン層１は、その表
面を酸化膜で被覆されているため、多結晶シリコン層１
の表面にはPtSi層は形成されない。Next, Pt is deposited on the surface of the epitaxial layer 3 surrounded by the guard ring 1 to a thickness of 350 Å, and the PtSi layer 4 is formed by sintering at 500 ° C. for 15 minutes in an N 2 atmosphere. Since the surface of the polycrystalline silicon layer 1 is covered with an oxide film at the time of depositing and sintering platinum, the polycrystalline silicon layer 1
No PtSi layer is formed on the surface of.
このようにショットキーダイオードはn-エピタキシャル
層３とPtSi層４上の接合によって形成される。Thus, the Schottky diode is formed by the junction on the n − epitaxial layer 3 and the PtSi layer 4.
又、近来のバイポーラトランジスタは、自己整合技術の
採用により、その電極引き出し部分に多結晶シリコン層
を使用しているが、これ等のトランジスタがnpn型の場
合、ベース引き出し電極はホウ素原子を含む多結晶シリ
コン層であり、一方、ショットキーダイオードのアノー
ド側は、ほとんどの場合ベースに接続して使用される。
そこで、トランジスタのベース電極とショットキーダイ
オードのアノード側は、ホウ素原子を含む一続きの多結
晶シリコン層によって接続することとができる。In addition, the recent bipolar transistors use a polycrystalline silicon layer in the electrode extraction portion due to the adoption of the self-alignment technique. However, when these transistors are npn type, the base extraction electrode contains many boron atoms. It is a crystalline silicon layer, while the anode side of a Schottky diode is used most of the time connected to the base.
Therefore, the base electrode of the transistor and the anode side of the Schottky diode can be connected by a series of polycrystalline silicon layers containing boron atoms.
従って、ショットキーダイオードのガードリングは、通
常、耐圧の向上を目的として形成されるが、本発明の構
造では、耐圧の向上と共にショットキーダイオードのア
ノードとしての役割を担っている。Therefore, although the guard ring of the Schottky diode is usually formed for the purpose of improving the breakdown voltage, the structure of the present invention plays a role as the anode of the Schottky diode together with the improvement of the breakdown voltage.
更に又、アノード電極となる多結晶シリコン層のホウ素
原子の含有率を下げて（例えばイオン注入条件５×1014
個／cm2,60kV,層抵抗5kΩ／□）形成した多結晶シリコ
ン層を抵抗体として、バイポーラRAMのショットキー負
荷セルを構成するという使用方法もある。Furthermore, the content of boron atoms in the polycrystalline silicon layer that will be the anode electrode is lowered (for example, ion implantation conditions of 5 × 10 14
There is also a method of use in which a Schottky load cell of a bipolar RAM is constructed by using the formed polycrystalline silicon layer as a resistor, which is a piece / cm 2 , 60 kV, and a layer resistance of 5 kΩ / □.
以上説明したように本発明は、ショットキーダイオード
のアノード側の電極及びそれに連なる配線として、ガー
ドリングに接続した多結晶シリコン層を使用することに
より、他の内部素子と接続する為の専用配線を新たに形
成する必要がなく、従って面積効率が良くなり集積度を
向上させることができるという効果がある。As described above, according to the present invention, by using the polycrystalline silicon layer connected to the guard ring as the anode side electrode of the Schottky diode and the wiring connected to the electrode, a dedicated wiring for connecting to other internal elements is provided. Since there is no need to newly form it, there is an effect that area efficiency is improved and the degree of integration can be improved.
特に、本発明によってバイポーラRAMのショットキーダ
イオードの抵抗体及び抵抗体とトランジスタのベースの
それぞれを接続するためのコンタクト領域も不要となる
ため、一層集積度を向上させることができるという効果
もある。In particular, according to the present invention, the resistor of the Schottky diode of the bipolar RAM and the contact region for connecting each of the resistor and the base of the transistor are not necessary, so that there is an effect that the degree of integration can be further improved.
第１図は本発明の一実施例の断面図である。 １……多結晶シリコン層、２……ガードリング、３……
エピタキシャル層、４……PtSi層、5a,5b,5c,5d……絶
縁層。FIG. 1 is a sectional view of an embodiment of the present invention. 1 ... Polycrystalline silicon layer, 2 ... Guard ring, 3 ...
Epitaxial layer, 4 ... PtSi layer, 5a, 5b, 5c, 5d ... Insulating layer.
Claims (1)
ットキー接合と、前記ショットキー接合に接しかつ周囲
を囲む逆導電型ガードリング層と、前記ガードリング層
に接続され前記逆導電型の不純物を含有する多結晶半導
体層であって、前記ショットキー接合によるダイオード
と他の内部素子とを接続する配線として用いられる多結
晶半導体層とを有することを特徴とする半導体装置。1. A Schottky junction formed on the surface of a semiconductor layer of one conductivity type, a reverse conductivity type guard ring layer in contact with and surrounding the Schottky junction, and a reverse conductivity type connected to the guard ring layer. 2. A semiconductor device comprising a polycrystalline semiconductor layer containing the impurity of claim 6, which is used as a wiring for connecting the diode having the Schottky junction to another internal element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281103A JPH0671074B2 (en) | 1986-11-25 | 1986-11-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281103A JPH0671074B2 (en) | 1986-11-25 | 1986-11-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63133569A JPS63133569A (en) | 1988-06-06 |
| JPH0671074B2 true JPH0671074B2 (en) | 1994-09-07 |
Family
ID=17634389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61281103A Expired - Lifetime JPH0671074B2 (en) | 1986-11-25 | 1986-11-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671074B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2008176A1 (en) * | 1989-01-25 | 1990-07-25 | John W. Palmour | Silicon carbide schottky diode and method of making same |
| US6573128B1 (en) | 2000-11-28 | 2003-06-03 | Cree, Inc. | Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same |
| US9515135B2 (en) | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| US7026650B2 (en) | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586313A (en) * | 1981-07-01 | 1983-01-13 | Matsushita Electric Ind Co Ltd | Combustion apparatus for liquid fuel |
-
1986
- 1986-11-25 JP JP61281103A patent/JPH0671074B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63133569A (en) | 1988-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504332A (en) | Method of making a bipolar transistor | |
| US4914497A (en) | Semiconductor integrated circuit device provided with a capacitor element having an oxidation-resist film as a dielectric and process for manufacturing the same | |
| JPS6322070B2 (en) | ||
| JPS6050958A (en) | Transistor integrated circuit | |
| JPH0654795B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US4005453A (en) | Semiconductor device with isolated circuit elements and method of making | |
| JP2605030B2 (en) | Quadrature bipolar transistor | |
| JPH0671074B2 (en) | Semiconductor device | |
| JP3099917B2 (en) | Field effect transistor | |
| US3959039A (en) | Method of manufacturing vertical complementary bipolar transistors each with epitaxial base zones | |
| JP3311166B2 (en) | Insulated gate semiconductor device | |
| US3959812A (en) | High-voltage semiconductor integrated circuit | |
| JPH0582772A (en) | Semiconductor device and its manufacture | |
| JPS6155775B2 (en) | ||
| JP2725773B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
| CA1123922A (en) | Integrated darlington circuit comprising at least one transistor associated with a schottky-diode | |
| JP2668528B2 (en) | Method for manufacturing semiconductor device | |
| US4122482A (en) | Vertical complementary bipolar transistor device with epitaxial base zones | |
| JP2627369B2 (en) | Semiconductor integrated circuit | |
| JPS58107645A (en) | Manufacture of semiconductor device | |
| JP2523489B2 (en) | Semiconductor device | |
| JP2692292B2 (en) | Vertical bipolar transistor for integrated circuit devices | |
| JP3149913B2 (en) | Method for manufacturing transistor | |
| JPS644349B2 (en) | ||
| JPS6346990B2 (en) |