JPH065812B2 - 振幅制限回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は集積回路に適した、ばらつきや温度変化の影響
を受けにくい振幅制限回路に関するものである。

従来の技術 近年、集積回路技術の向上に伴い、振幅制限回路におい
てもダイオードやトランジスタの特性を利用した多種多
様な回路が考え出されている。その中でトランジスタの
ベース・エミッタ間電圧の特性を利用したもので、かつ
上限電位と下限電位を任意に決めることができ、温度変
化に対しても安定な回路として従来第２図の回路が用い
られていた。以下、図面を参照しながら上述したような
従来の振幅制限回路について説明を行う。

第２図において、ＮＰＮトランジスタＱ_１とＰＮＰとト
ランジスタＱ_２はエミッタ同士接続されているその接続
点は出力端子Ｖ_outにつながっている。ＮＰＮトランジ
スタＱ_１のコレクタはプラス電源Ｖ_ＣＣに、ＰＮＰトラ
ンジスタＱ_２のコレクタは接地に接続されている。定電
流値Ｉ_０の第１の定電流源と抵抗Ｒ_１，Ｒ_２と定電流値
Ｉ_０の第２の定電流源が前記プラス電源Ｖ_ＣＣと接地間
に接続されており、前記第１の定電流源と抵抗Ｒ_１と接
続点で上限電位Ｖ_１が、前記第２の定電流源と抵抗Ｒ_２
の接続点で下限電位Ｖ_２がそれぞれ定まるように、定電
圧源Ｖ_０が抵抗Ｒ_１とＲ_２の接続点に接続されている。
ＰＮＰトランジスタＱ_３のベースは前記下限電位点に接
続され、そのエミッタフォロア出力がＮＰＮトランジス
タＱ_１のベースに印加されている。さらにＮＰＮトラン
ジスタＱ_４のベースは前記上限電位点に接続され、その
エミッタフォロア出力がＰＮＰトランジスタＱ_２のベー
スに印加されている。そして入力信号源Ｖ_ｉｎの一端は
抵抗Ｒ_Ｌを通して出力端子Ｖ_outに接続され、他端は定
電電源Ｖ_０に接続されている。

以上のように構成された振幅制限回路について、以下そ
の動作について説明する。まずＮＰＮトランジスタＱ_１
とＰＮＰトランジスタＱ_２は通常ＯＦＦするようにベー
ス電位がかかっているので、入力信号の振幅が小さい時
は、出力端子Ｖ_outからは入力信号がそのまま出力され
る。次に入力信号の振幅が大きくなるとＮＰＮトランジ
スタＱ_１及びＰＮＰトランジスタＱ_２がＯＮして振幅は
制限される。両方のトランジスタＱ_１，Ｑ_２がＯＮのと
き、トランジスタＱ_１とＱ_３のベース・エミッタ間電圧
が等しく、トランジスタＱ_２とＱ_４のベース・エミッタ
間電圧が等しいと見なせば、出力信号の上限電位はＶ_１
で、下限電位はＶ_２で与えられる。そのため入力信号が
正弦波形である場合、入力及び出力波形は第３図に示す
イ，ロ形となる。

発明が解決しようとする問題点 しかしながら上記のような構成では、ＰＮＰトランジス
タＮＰＮトランジスタのベース・エミッタ間電圧が完全
に同一ではないために、出力信号の上限電位と下限電位
が設定電位からずれてくるという問題点があった。さら
に集積回路に応用した場合、ＰＮＰトランジスタとＮＰ
Ｎトランジスタのばらつきは全く独立なため、上限電位
と下限電位が集積回路の各々によってばらつくという問
題点を有していた。

本発明は上記問題点に鑑み、上限電位と下限電位を正し
く設定でき、トランジスタのばらつきに対しても同特性
のトランジスタで打ち消すことのできる振幅制限回路を
提供するものである。

問題点を解決するための手段 この目的を達成するために本発明の振幅制限回路は、集
積回路中のＰＮＰトランジスタどうし、ＮＰＮトランジ
スタどうしはほぼ等しい特性を持つことに着目し、従来
例のトランジスタＱ_３，Ｑ_４の接続を改善したことを特
長とするものである。すなわち、ＮＰＮトランジスタＱ
_１と同特性のＮＰＮトランジスタを使用し、そのエミッ
タを下限電位設定点に接続し、そのコレクタとベースを
ＮＰＮトランジスタＱ_１のベースに接続するとともに定
電流源を介してプラス電源に接続し、またＰＮＰトラン
ジスタＱ_２と同特性のＰＮＰトランジスタを使用し、そ
のエミッタを上限電位設定点に接続し、そのコレクタと
ベースをＰＮＰトランジスタＱ_２のベースに接続すると
ともに定電流源を介して接地するという回路構成をとっ
ている。

作 用 この構成によって、ＮＰＮトランジスタのベース・エミ
ッタ間電圧のばらつきは同特性のＮＰＮトランジスタに
よって打ち消され、ＰＮＰトランジスタのベース・エミ
ッタ間電圧のばらつきは同特性のＰＮＰトランジスタに
より打ち消される。これにより、上限電位と下限電位の
ばらつきは解消され、設定した電位で正しく振幅制限が
行なわれることになる。

実施例 以下本発明の一実施例について図面を参照しながら説明
する。第１図は本発明の一実施例における振幅制限回路
の回路図を示すものである。第１図において第２図と同
一の構成部品には同一の符号を付している。すなわち第
１図と第２図の異なる点は、トランジスタＱ_５とＱ_６の
接続である。トランジスタＱ_５はトランジスタＱ_１と特
性の等しいＮＰＮトランジスタとダイオード接続したも
ので、そのエミッタを下限電位Ｖ_２の設定点に接続し、
コレクタとベースをＮＰＮトランジスタＱ_１のベースに
つなぐとともに定電流値Ｉ_１（Ｉ_１＜Ｉ_０）の定電流源
３を介してプラス電源に接続している。またトランジス
タＱ_６はトランジスタＱ_２と特性の等しいＰＮＰトラン
ジスタをダイオード接続したもので、そのエミッタを上
限電位Ｖ_１の設定点に接続し、コレクタとベースをＰＮ
ＰトランジスタＱ_２のベースにつなぐとともに定電流値
Ｉ_１（Ｉ_１＜Ｉ_０）の定電流源４を介して接地してい
る。

以上のように構成された振幅制限回路について以下その
動作について説明する。まず、トランジスタＱ_１及びＱ
_２は通常ＯＦＦするようにベース電位が与えられている
ので、入力信号の振幅が小さい時は、出力端子からは入
力信号がそのまま出力される。次に入力信号の振幅が大
きくなるとトランジスタＱ_１及びＱ_２がＯＮして振幅は
制限される。その上限電位及び下限電位は第１図のＶ_１
及びＶ_２で定まる。このとき、トランジスタＱ_６はトラ
ンジスタＱ_１と同特性であり、トランジスタＱ_５はトラ
ンジスタＱ_２と同特性であるので、それぞれのベース・
エミッタ間電圧は正しく打ち消され、従来例のような上
限・下限電圧のずれや、トランジスタの特性ばらつきの
影響をほとんどなくすることができる。さらに温度変化
に対しても、上限・下限電圧は安定である。

以上のように本実施例によれば、ＮＰＮトランジスタ相
互とＰＮＰトランジスタ相互のベース・エミッタ間電圧
の打消作用により、上限及び下限電位を正しく設定で
き、トランジスタのばらつきについても打ち消すことが
できる。

なお本実施例では入力信号の直流電位と抵抗Ｒ_１，Ｒ_２
の接続点の電位を等しくとってあるが、別電源としても
よい。また本実施例では入力信号が電圧源で、直列に抵
抗Ｒ_Ｌを接続しているが、入力信号を電流源としてトラ
ンジスタＱ_１とＱ_２の接続点に接続してもよい。さらに
本実施例では上限・下限電位の設定を抵抗と電流源とで
行っているが、抵抗分割でもよいし、電圧源で代替して
もよい。また定電流源３及び定電流源４についても抵抗
で置きかえてよい。

発明の効果 以上のように本発明は、トランジスタの接続を工夫し、
トランジスタのベース・エミッタ間電圧を相互に打ち消
すように接続することにより、上限及び下源電位を正し
く、ばらつきの影響も打ち消して設定することができ、
その実用的効果は大なるものがある。

【図面の簡単な説明】

第１図は本発明の一実施例における振幅制限回路の回路
図、第２図は従来の振幅制限回路の回路図、第３図は入
力及び出力信号波形図である。 １，２，３，４……定電流源、Ｑ_１，Ｑ_２，Ｑ_５，Ｑ_６
……トランジスタ、Ｖ_ｉｎ……入力信号源、Ｖ_out……
出力端子。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１のＮＰＮトランジスタのエミッタと第
   ２のＰＮＰトランジスタのエミッタとを接続し、前記第
   １のトランジスタのコレクタをプラス電源に、前記第２
   のトランジスタのコレクタを接地に接続した直列回路
   と、振幅制限の上限電位及び下限電位を設定するための
   定電圧バイアス回路とを備え、前記第１のトランジスタ
   のベースに第３のＮＰＮトランジスタのコレクタとベー
   スを接続し、前記下限電位点に前記第３のトランジスタ
   のエミッタを接続し、前記第２のトランジスタのベース
   に第４のＰＮＰトランジスタのコレクタとベースを接続
   し、前記上限電位点に前記第４のトランジスタのエミッ
   タを接続し、前記第３と第４のトランジスタにそれぞれ
   電流を流すための電流源もしくは抵抗を接続し、前記第
   １と第２のトランジスタの接続点を出力端子に接続し、
   内部抵抗を持つ入力信号源の一端を定電位に保つととも
   に、他端を出力端子に接続し、前記第１及び第２のトラ
   ンジスタのＯＦＦからＯＮになる動作をもって入力信号
   の振幅を制限するように構成した振幅制限回路。