JPH0652712B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0652712B2 JPH0652712B2 JP61048471A JP4847186A JPH0652712B2 JP H0652712 B2 JPH0652712 B2 JP H0652712B2 JP 61048471 A JP61048471 A JP 61048471A JP 4847186 A JP4847186 A JP 4847186A JP H0652712 B2 JPH0652712 B2 JP H0652712B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- stripe
- layer
- film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置、特に、絶縁体上に半導体単結晶
膜を形成し、この単結晶膜を基板としてトランジスタを
形成する構造の半導体装置において、絶縁体層上に高品
質かつ大面積の単結晶半導体層を形成することのできる
半導体装置に関する。The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a structure in which a semiconductor single crystal film is formed on an insulator and a transistor is formed using this single crystal film as a substrate. The present invention relates to a semiconductor device capable of forming a high-quality and large-area single crystal semiconductor layer over an insulating layer.
[従来の技術] 半導体装置の高速化,高密度化を実現するため、回路素
子を誘電体で電気的に分離して浮遊容量の少ない半導体
集積回路を製造する試み、また回路素子を立体的に積層
するいわゆる3次元回路素子を製造する試みがなされて
おり、その一方法として絶縁体層上に半導体単結晶層を
形成し、この半導体単結晶層内に回路素子を構成する方
法がある。この半導体単結晶層を形成する方法の1つと
して、絶縁体上に多結晶または非晶質の半導体層を堆積
し、その表面にレーザ光,電子線などのエネルギー線を
照射することによって表面層の半導体層のみを加熱し、
非晶質または多結晶の半導体層を溶融,再結晶化させる
ことにより単結晶の半導体層を形成する方法がある。[Prior Art] In order to realize high speed and high density of a semiconductor device, an attempt is made to electrically separate circuit elements with a dielectric to manufacture a semiconductor integrated circuit with a small stray capacitance, and to make the circuit elements three-dimensional. Attempts have been made to manufacture so-called three-dimensional circuit elements to be laminated, and as one method therefor, there is a method of forming a semiconductor single crystal layer on an insulating layer and forming a circuit element in the semiconductor single crystal layer. As one of the methods for forming this semiconductor single crystal layer, a polycrystalline or amorphous semiconductor layer is deposited on an insulator, and the surface thereof is irradiated with an energy beam such as a laser beam or an electron beam. Heating only the semiconductor layer of
There is a method of forming a single crystal semiconductor layer by melting and recrystallizing an amorphous or polycrystalline semiconductor layer.
第3A図ないし第3C図は従来の、絶縁体膜上に単結晶
半導体膜を製造する方法を示すための図であり、第3A
図は従来の半導体装置の平面構造を示し、第3B図は第
3A図のI−I線に沿った断面構造およびレーザ走査方
向を示す図であり、第3C図は第3A図のII−II線に沿
った断面構造を示す図である。以下、第3A図ないし第
3C図を参照して従来の半導体装置の構成および絶縁体
膜上へ単結晶半導体を製造する方法について説明する。3A to 3C are views for showing a conventional method for manufacturing a single crystal semiconductor film on an insulator film.
FIG. 3 is a plan view of a conventional semiconductor device, FIG. 3B is a cross-sectional view taken along the line II of FIG. 3A and a laser scanning direction, and FIG. 3C is a line II-II of FIG. 3A. It is a figure which shows the cross-section along the line. The structure of a conventional semiconductor device and a method for manufacturing a single crystal semiconductor on an insulator film will be described below with reference to FIGS. 3A to 3C.
従来の半導体装置は、{100}面((001)面また
はその等価な結晶面)を主面とするシリコンからなる単
結晶半導体基板11と、単結晶シリコン基板11の主面
上に、その一部に長手状開口部23を有する厚い二酸化
シリコンからなる絶縁膜である酸化膜12と、酸化膜1
2上および開口部23上に形成され、レーザ光15によ
って溶融されるべき多結晶シリコン膜13と、多結晶シ
リコン膜13上に、その長さ方向がシリコン単結晶基板
11の(001)面上の<110>方向(正確には<1
0>方向)に設定され、幅約5μm、間隔約10μm
で周期的にストライプ状に形成されるたとえばシリコン
窒化膜からなる反射防止膜41とから構成される。酸化
膜12に設けられた長手状開口部23は、シリコン単結
晶基板11の(001)面上の<110>方向に設けら
れ、この部分において、単結晶シリコン基板11の主面
は酸化膜12表面まで露出する。反射防止膜41は、レ
ーザ光15照射時に多結晶シリコン膜13内の温度分布
を制御して一方方向の結晶成長(開口部23を通じた下
地基板単結晶を種とするエピタキシャル成長)のみを実
現するために厚さ約550ÅにCVD法などを用いて形
成される。多結晶シリコン13を溶融するためのレーザ
光15は第3B図の矢印X方向、すなわち単結晶シリコ
ン基板11の(001)主面上の<110>方向に走査
される。次に第3A図ないし第3C図を参照して多結晶
シリコン層13を単結晶化する方法について説明する。A conventional semiconductor device includes a single crystal semiconductor substrate 11 made of silicon having a {100} plane ((001) plane or its equivalent crystal plane) as a main surface, and a single crystal semiconductor substrate 11 on the main surface of the single crystal silicon substrate 11. Oxide film 12 which is an insulating film made of thick silicon dioxide having a longitudinal opening 23 in the portion, and oxide film 1
2 and the opening 23, and the polycrystalline silicon film 13 to be melted by the laser beam 15 and the polycrystalline silicon film 13 whose length direction is on the (001) plane of the silicon single crystal substrate 11. <110> direction (to be exact <1
0> direction), width about 5 μm, spacing about 10 μm
And an antireflection film 41 made of, for example, a silicon nitride film, which is periodically formed in a stripe shape. The longitudinal opening 23 provided in the oxide film 12 is provided in the <110> direction on the (001) plane of the silicon single crystal substrate 11, and in this portion, the main surface of the single crystal silicon substrate 11 is the oxide film 12. Exposed to the surface. The antireflection film 41 controls the temperature distribution in the polycrystalline silicon film 13 at the time of irradiating the laser beam 15 and realizes only one-way crystal growth (epitaxial growth using the base substrate single crystal as a seed through the opening 23). It is formed to a thickness of about 550Å by using the CVD method or the like. Laser beam 15 for melting polycrystalline silicon 13 is scanned in the direction of arrow X in FIG. 3B, that is, in the <110> direction on the (001) main surface of single crystal silicon substrate 11. Next, a method for single-crystallizing the polycrystalline silicon layer 13 will be described with reference to FIGS. 3A to 3C.
長手状開口部23上および厚い酸化膜12上の多結晶シ
リコン膜13をレーザ光15の照射により溶融させ、さ
らにこの溶融を長手状開口部23の下地単結晶シリコン
基板11の表面まで及ばせることにより、溶融部30が
固化,再結晶化する際に、長手状開口部23の下地単結
晶シリコン基板11を種とするエピタキシャル成長が生
じ多結晶シリコン膜13が単結晶化する。ここで多結晶
シリコン膜13上に設けられたストライプ状のシリコン
窒化膜からなる反射防止膜41は、レーザ光の走査方向
(矢印X方向)に対し横方向の温度を上昇させ、溶融部
30が固化,再結晶化する際に、多結晶シリコン膜13
に存在する雑多な結晶核を種とする結晶成長を抑制し多
結晶シリコン膜13の溶融部30の結晶成長が必ず開口
部23の下地の多結晶シリコン基板を種とするエピタキ
シャル成長のみが生じるように、その幅,間隔および膜
厚が設定されている。したがって、レーザ光15で多結
晶シリコン膜13を照射しながら矢印X方向に走査する
と、多結晶シリコン膜13が溶融されて溶融部30が形
成され、この溶融部30から走査方向、すなわち矢印X
方向にエピタキシャル成長が連続して生じ、絶縁膜とし
ての酸化膜12上まで下地単結晶シリコン基板の有する
面方位をなぞった単結晶膜14を成長させることができ
る。レーザ光15の照射後、すなわち全ての多結晶シリ
コン膜13を単結晶シリコン膜14に成長させた後、シ
リコン窒化膜からなる反射防止膜41は除去され、単結
晶化したシリコン膜14上にトランジスタ等の素子が作
成される。Polycrystalline silicon film 13 on elongated opening 23 and thick oxide film 12 is melted by irradiation with laser beam 15, and this melting is further spread to the surface of underlying single crystal silicon substrate 11 in elongated opening 23. As a result, when the melted portion 30 is solidified and recrystallized, epitaxial growth using the underlying single crystal silicon substrate 11 of the elongated opening 23 as a seed occurs, and the polycrystalline silicon film 13 is single crystallized. Here, the antireflection film 41 made of a stripe-shaped silicon nitride film provided on the polycrystalline silicon film 13 raises the temperature in the lateral direction with respect to the scanning direction of the laser light (direction of arrow X), and When solidifying and recrystallizing, the polycrystalline silicon film 13
The crystal growth of the melted portion 30 of the polycrystalline silicon film 13 is suppressed so that only the epitaxial growth using the underlying polycrystalline silicon substrate of the opening 23 as a seed is suppressed by suppressing the crystal growth of the miscellaneous crystal nuclei existing in the. , Its width, interval, and film thickness are set. Therefore, when the polycrystalline silicon film 13 is scanned with the laser beam 15 in the direction of the arrow X while being irradiated, the polycrystalline silicon film 13 is melted to form the melted portion 30, and from the melted portion 30, the scanning direction, that is, the arrow X.
The epitaxial growth continuously occurs in the direction, and the single crystal film 14 tracing the plane orientation of the underlying single crystal silicon substrate can be grown on the oxide film 12 as the insulating film. After irradiation with the laser beam 15, that is, after all the polycrystalline silicon film 13 is grown into the single crystal silicon film 14, the antireflection film 41 made of the silicon nitride film is removed, and the transistor is formed on the single crystallized silicon film 14. Etc. elements are created.
[発明が解決しようとする問題点] しかし、上述のような従来の半導体装置の構造において
は、下地単結晶シリコン基板上で<110>方向に設け
られた長手状開口部23からこの長手状開口部23に垂
直な<110>(正確には<10>)方向にレーザ光
15を走査しているので、開口部20の下地単結晶シリ
コン基板11を種とするエピタキシャル結晶成長方向は
レーザ光15の走査方向、すなわち<110>方向とな
る。しかし、<110>方向へのこの結晶面固有の結晶
成長速度が小さいため、処理速度(スループット)を考
慮してレーザ光の走査速度を速くすると、単結晶エピタ
キシャル成長がレーザ光の走査に追随することができ
ず、積層欠陥などの結晶欠陥が発生し開口部端から10
0〜200μm程度の距離でエピタキシャル成長が止ま
ってしまい、それ以後は他の結晶軸をもった結晶が成長
してしまうなどの問題点があった。[Problems to be Solved by the Invention] However, in the structure of the conventional semiconductor device as described above, the longitudinal opening 23 is provided in the <110> direction on the underlying single crystal silicon substrate, and the longitudinal opening is formed. Since the laser beam 15 is scanned in the <110> (more precisely, <10>) direction perpendicular to the portion 23, the epitaxial crystal growth direction using the underlying single crystal silicon substrate 11 of the opening 20 as a seed is the laser beam 15. Scanning direction, that is, the <110> direction. However, since the crystal growth rate peculiar to this crystal plane in the <110> direction is small, if the scanning speed of the laser light is increased in consideration of the processing speed (throughput), the single crystal epitaxial growth will follow the scanning of the laser light. However, crystal defects such as stacking faults are generated, and 10
There is a problem that the epitaxial growth stops at a distance of about 0 to 200 μm, and thereafter, crystals having other crystal axes grow.
それゆえ、この発明の目的は、上述のような問題点を除
去し、速いレーザ光走査速度においても単結晶成長距離
を長くすることができ、絶縁体膜上に大面積の下地基板
と同一の結晶軸を有する単結晶半導体層を得ることので
きる半導体装置を提供することである。Therefore, an object of the present invention is to eliminate the above-mentioned problems, to make it possible to lengthen the single crystal growth distance even at a high laser beam scanning speed, and to achieve the same size as the large-sized base substrate on the insulating film. It is an object of the present invention to provide a semiconductor device capable of obtaining a single crystal semiconductor layer having a crystal axis.
[問題点を解決するための手段] この発明にかかる半導体装置は、多結晶または非晶質半
導体(シリコン)膜上に、エネルギー線照射時に所望の
温度分布を与えるためのストライプ状に形成される反射
防止膜または反射膜のストライプの長さ方向を下地単結
晶基板の{100}面の主面における[110]方向、
[10]方向、[10]方向、および[0]方
向のうちの一方向から反時計方向に20度以上60度以
下の範囲内の角度をなすようにしたものである。[Means for Solving the Problems] A semiconductor device according to the present invention is formed on a polycrystalline or amorphous semiconductor (silicon) film in a stripe shape for giving a desired temperature distribution at the time of energy beam irradiation. The length direction of the antireflection film or the stripe of the reflection film is defined as the [110] direction on the main surface of the {100} plane of the underlying single crystal substrate,
An angle within a range of 20 degrees or more and 60 degrees or less is formed counterclockwise from one of the [10] direction, the [10] direction, and the [0] direction.
[作用] エピタキシャル成長は、ほぼストライプの長さ方向に沿
って生じる。この結晶面の固有の成長速度は(001)
主面における[110]方向、[10]方向、[1
0]方向、および[0]方向のうちの一方向から反
時計方向に20度以上60度以下の範囲内の角度をなす
方向で大きいので比較的速い走査速度でレーザ光を走査
しても結晶成長がレーザ光の走査に追随することがで
き、絶縁体膜上に形成される単結晶半導体層の成長距離
を長くすることができ、大面積で結晶欠陥のない良品質
な半導体単結晶膜を得ることができる。[Operation] Epitaxial growth occurs almost along the length direction of the stripe. The intrinsic growth rate of this crystal plane is (001)
[110] direction, [10] direction, [1
[0] direction and one direction out of the [0] direction, which is large in a direction forming an angle of 20 degrees or more and 60 degrees or less in the counterclockwise direction, a crystal is obtained even if laser light is scanned at a relatively high scanning speed. The growth can follow the scanning of the laser beam, the growth distance of the single crystal semiconductor layer formed on the insulator film can be lengthened, and a good quality semiconductor single crystal film with a large area and no crystal defects can be obtained. Obtainable.
[発明の実施例] 以下、この発明の一実施例について図面を参照して説明
する。なお以下の実施例の説明において従来の技術の説
明と重複する部分については適宜その説明を省略する。[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings. It should be noted that in the following description of the embodiments, the description overlapping with the description of the conventional technique will be appropriately omitted.
第1A図ないし第1C図はこの発明の一実施例である半
導体装置および絶縁体膜上に単結晶膜を形成する工程を
説明するための図であり、第1A図はこの発明の一実施
例である半導体装置の平面配置を示す図であり、第1B
図は第1A図のI−I線に沿った断面構造およびレーザ
光の走査方向を示し、第1C図は第1A図のII−II線に
沿った断面構造を示す図である。第1A図ないし第1C
図において、この発明の特徴として長手状開口部23の
長手方向および膜厚550ÅのCVD法で形成された窒
化シリコン膜からなるストライプ状の反射防止膜41の
ストライプの長さ方向が共に<110>方向またはその
等価な方向に対し33゜の角度をなす方向、すなわち<
510>方向に設けられている点を除いて、第3A図な
いし第3C図に示される従来の半導体装置の構成と同一
である。多結晶シリコン層13の単結晶化は以下のよう
に行なわれる。たとえば連続発振のアルゴンレーザから
なる予め定められたパワー密度を有するレーザ光15の
ビーム径を100μmに調節して、第1B図に示される
矢印Y方向、すなわち<510>方向へ走査速度10cm
/秒で走査しながら照射する。レーザ光15の1回の走
査が終了すると、レーザ光15を走査方向に対し垂直方
向に40μm移動させた後、再び矢印Y方向に走査す
る。次に多結晶シリコン層13の単結晶化の機構につい
て詳細に説明する。1A to 1C are views for explaining a process of forming a single crystal film on a semiconductor device and an insulator film according to an embodiment of the present invention, and FIG. 1A is an embodiment of the present invention. FIG. 1B is a diagram showing a planar arrangement of a semiconductor device that is
The drawing shows the cross-sectional structure along the line I-I in FIG. 1A and the scanning direction of the laser light, and FIG. 1C is the view showing the cross-sectional structure along the line II-II in FIG. 1A. 1A to 1C
In the figure, as a feature of the present invention, both the longitudinal direction of the longitudinal opening 23 and the stripe length direction of the stripe-shaped antireflection film 41 made of a silicon nitride film having a film thickness of 550Å formed by the CVD method are both <110>. Direction, or a direction that forms an angle of 33 ° with the equivalent direction, that is, <
The structure is the same as that of the conventional semiconductor device shown in FIGS. 3A to 3C except that it is provided in the 510> direction. Single crystallization of the polycrystalline silicon layer 13 is performed as follows. For example, the beam diameter of the laser beam 15 having a predetermined power density, which is a continuous wave argon laser, is adjusted to 100 μm, and the scanning speed is 10 cm in the arrow Y direction shown in FIG. 1B, that is, the <510> direction.
Irradiate while scanning at 1 / sec. When one scan of the laser beam 15 is completed, the laser beam 15 is moved by 40 μm in the direction perpendicular to the scanning direction, and then scanned again in the arrow Y direction. Next, the mechanism of single crystallization of the polycrystalline silicon layer 13 will be described in detail.
レーザ光は通常、そのパワーが中心部で高く周辺部で低
いいわゆるガウス型の強度分布を有している。しかし、
多結晶シリコン膜13上にはシリコン窒化膜からなる反
射防止膜41がストライプ状にパターニングされている
ため、シリコン窒化膜41下部の多結晶シリコン膜13
の温度は、シリコン窒化膜41のない領域下部の多結晶
シリコン膜13の温度より高く保たれる。これによりレ
ーザ光10の照射領域では、ストライプが形成されてい
る周期とほぼ同様の周期を有する温度分布が多結晶シリ
コン13内に形成されて、レーザ光15のガウス型の強
度分布を補償することができる。すなわち反射防止膜4
1下の温度が高くかつストライプとストライプの間隔部
分の温度が低い温度分布が周期的に繰返される温度分布
を多結晶シリコン膜13内に与える。溶融した多結晶シ
リコン30は、反射防止膜(シリコン窒化膜)41の効
果により、温度の低いシリコン窒化膜41が形成されて
いない領域の中心部から温度の高いシリコン窒化膜41
が形成されている領域へ向かって固化,再結晶化する。
このとき、多結晶シリコン膜13は開口部23を通じて
基板単結晶シリコン11に接しているため、開口部23
から下地単結晶シリコン基板11を種とするエピタキシ
ャルな結晶成長のみがストライプの長さ方向に沿って、
窒化シリコン膜41が形成されていない領域に向かって
連続的に生じる。このとき窒化シリコン膜41のストラ
イプの長さ方向はシリコン結晶の固有の結晶成長速度が
大きい<510>方向にパターニングされているため、
多結晶シリコン膜13が再結晶化する際の単結晶エピタ
キシャル成長はレーザ光15の走査に追随することがで
き、それにより積層欠陥等の結晶欠陥が少なく、かつそ
の結晶面が下地単結晶シリコン基板11と同一の(00
1)面である良質かつ大面積の単結晶層を得ることがで
きる。Laser light usually has a so-called Gaussian intensity distribution in which its power is high in the central part and low in the peripheral part. But,
Since the antireflection film 41 made of a silicon nitride film is patterned in a stripe shape on the polycrystalline silicon film 13, the polycrystalline silicon film 13 below the silicon nitride film 41.
Is kept higher than the temperature of the polycrystalline silicon film 13 below the region without the silicon nitride film 41. As a result, in the irradiation region of the laser beam 10, a temperature distribution having a period substantially similar to the period in which the stripes are formed is formed in the polycrystalline silicon 13 to compensate the Gaussian intensity distribution of the laser beam 15. You can That is, the antireflection film 4
A temperature distribution in which the temperature under 1 is high and the temperature in the space between the stripes is low is repeated in the polycrystalline silicon film 13. Due to the effect of the antireflection film (silicon nitride film) 41, the melted polycrystalline silicon 30 has a high temperature silicon nitride film 41 from the center of a region where the low temperature silicon nitride film 41 is not formed.
It solidifies and recrystallizes toward the area where is formed.
At this time, since the polycrystalline silicon film 13 is in contact with the substrate single crystal silicon 11 through the opening 23, the opening 23
From the base single crystal silicon substrate 11 as a seed, only epitaxial crystal growth occurs along the length direction of the stripe.
It continuously occurs toward the region where the silicon nitride film 41 is not formed. At this time, since the stripe length direction of the silicon nitride film 41 is patterned in the <510> direction in which the intrinsic crystal growth rate of the silicon crystal is high,
The single crystal epitaxial growth when the polycrystalline silicon film 13 is recrystallized can follow the scanning of the laser beam 15, so that there are few crystal defects such as stacking faults and the crystal plane thereof is the base single crystal silicon substrate 11. Same as (00
It is possible to obtain a high-quality and large-area single crystal layer having the 1) plane.
なお、上記実施例においては、反射防止膜ストライプの
長さ方向を単結晶シリコン基板11の主面上の<510
>方向としているが他の方向たとえば<410>,<2
10>,<100>方向にストライプを形成してもほぼ
同様の効果が得られる。すなわち、反射防止膜のストラ
イプの長さ方向が下地単結晶シリコン基板11の主面上
の<110>方向またはその等価な方向に対し20゜な
いし60゜の角度をなす方向、すなわち主面における
[110]方向、[10]方向、[10]方向、お
よび[0]方向のうちの一方向から反時計方向に2
0度以上60度以下の角度をなす方向にストライプを形
成するようにすれば開口部23端部からのエピタキシャ
ル結晶成長距離を大幅に増大させることができる。In the above embodiment, the length direction of the antireflection film stripe is set to <510 on the main surface of the single crystal silicon substrate 11.
> Direction, but other directions such as <410>, <2
Even if stripes are formed in the 10> and <100> directions, almost the same effect can be obtained. That is, the length direction of the stripe of the antireflection film forms an angle of 20 ° to 60 ° with respect to the <110> direction on the main surface of the underlying single crystal silicon substrate 11 or its equivalent direction, that is, on the main surface [ 2 in the counterclockwise direction from one of the [110] direction, the [10] direction, the [10] direction, and the [0] direction.
If the stripes are formed in a direction that forms an angle of 0 degree or more and 60 degrees or less, the epitaxial crystal growth distance from the end of the opening 23 can be significantly increased.
ここで、〈110〉方向としてはオリエンテーションフ
ラット面と最小の角度をなす方向をとると配置が実際的
となる。通常のウエハではオリエンテーションフラット
面は実質的に(110)面に一致するので、ストライプ
の長さ方向はオリエンテーションフラット面とウエハ主
面の交線から20゜ないし60゜の範囲内の角度をなす
方向に設定されてもよい。Here, if the <110> direction is the direction that forms the minimum angle with the orientation flat surface, the arrangement becomes practical. In a normal wafer, the orientation flat plane substantially coincides with the (110) plane. Therefore, the length direction of the stripe forms an angle within the range of 20 ° to 60 ° from the line of intersection between the orientation flat plane and the wafer main surface. May be set to.
さらに、上記実施例においては、反射防止膜として膜厚
550Åのシリコン窒化膜を使用しているが、溶融され
るべき多結晶シリコン膜中に所望の温度分布を作るよう
な膜の構成であればどのような構成でもよく、たとえば
多結晶シリコン膜13上に1600Åのシリコン酸化膜
をCVD法を用いて堆積し、このシリコン酸化膜上に膜
厚550Åのシリコン窒化膜をストライプ状にパターニ
ングした2層構造の絶縁体反射防止膜であっても同様の
効果が得られる。さらに、膜厚2000ÅのCVD法を
用いて形成したシリコン酸化膜上にストライプ状のパタ
ーニングをした多結晶シリコン膜を設ける構成であって
もよい。この場合はこのストライプ状に形成された多結
晶シリコン膜がレーザ光を吸収するため、ストライプ状
の多結晶シリコン膜が形成されている領域の下の溶融さ
れるべき多結晶シリコン膜13の温度はストライプ状の
多結晶シリコン膜が形成されていない領域よりも低くな
る。さらに溶融されるべき多結晶シリコン膜上にシリコ
ン酸化膜とたとえばタングステン膜からなる高融点金属
を堆積しこの高融点金属をストライプ状にパターニング
してもよい。このとき高融点金属膜をレーザ光を反射す
るため、その高融点金属の機能は反射防止膜と反対の反
射膜となる。Further, in the above embodiment, a silicon nitride film having a film thickness of 550Å is used as the antireflection film, but if the film structure is such that a desired temperature distribution is formed in the polycrystalline silicon film to be melted. Any structure may be used, for example, a two-layer structure in which a 1600Å silicon oxide film is deposited on the polycrystalline silicon film 13 by the CVD method, and a 550Å film-thickness silicon nitride film is patterned in stripes on the silicon oxide film. Similar effects can be obtained even with an insulating antireflection film having a structure. Furthermore, a polycrystalline silicon film having a stripe pattern may be provided on a silicon oxide film having a film thickness of 2000 Å formed by the CVD method. In this case, since the stripe-shaped polycrystalline silicon film absorbs laser light, the temperature of the polycrystalline silicon film 13 to be melted below the region where the stripe-shaped polycrystalline silicon film is formed is The height is lower than the area where the stripe-shaped polycrystalline silicon film is not formed. Further, a refractory metal such as a silicon oxide film and a tungsten film may be deposited on the polycrystalline silicon film to be melted, and the refractory metal may be patterned in a stripe shape. At this time, since the laser light is reflected by the refractory metal film, the function of the refractory metal is a reflection film opposite to the antireflection film.
さらに上記実施例においてはたとえば連続発振のアルゴ
ンレーザを用いる場合を説明しているが、他のレーザ光
を用いてもよく、また電子線などのエネルギ線を用いて
も同様の効果が得られる。Further, in the above embodiment, the case where a continuous wave argon laser is used, for example, is explained, but other laser light may be used, and the same effect can be obtained by using an energy beam such as an electron beam.
またさらに、3次元回路素子のように下地半導体基板主
面上に構造が形成されていてもよく、たとえば第2A
図,第2B図に示されるように、下地単結晶シリコン基
板11の主面上にトランジスタなどの素子30を形成し
た後で厚い絶縁物層12を介して多結晶シリコン13、
および反射防止膜41を形成しても同様の効果が得られ
る。ここで、第2A図は上述の3次元回路素子を実現す
るための半導体装置の構成の一例を示す図であり、第2
A図はその平面配置を示す図であり、第2B図はその断
面構造を示す図である。第2A図および第2B図におい
て、下地単結晶シリコン基板11の主面上には、回路素
子を電気的に分離するための厚い絶縁膜すなわち分離酸
化膜12′と、MOSトランジスタの動作を制御するた
めのゲート電極31と、各回路素子を相互接続するため
のたとえば高融点金属で構成される配線32とからなる
1層目の回路素子30が形成される。1層目の回路素子
30上には厚い絶縁膜である酸化膜12が形成され、厚
い酸化膜12の一部には下地単結晶シリコン基板11の
主面に達する開口部23が長手状に設けられる。厚い絶
縁膜である酸化膜12上および開口部23上には溶融さ
れるべき多結晶シリコン膜13が形成され、多結晶シリ
コン膜13上には、そのストライプの長さ方向がたとえ
ば<510>方向に設定された反射防止膜41が予め定
められた幅および間隔を有してストライプ状に形成され
る。このような構成においても開口部23の多結晶シリ
コン膜13をレーザ光を用いて溶融させ、この溶融を単
結晶シリコン基板11の主面にまで及ばせることにより
この開口部23の多結晶シリコン膜13をエピタキシャ
ル成長させ、この開口部23の下地単結晶シリコン基板
11の結晶面方位を拾ってエピタキシャル成長した単結
晶膜を種結晶として、絶縁体である酸化膜12上の多結
晶シリコン膜13上へのエピタキシャル成長をレーザ光
の走査により実現することができ、結晶成長速度の大き
い<510>方向に沿って長い距離の単結晶成長を実現
することができる。Further, a structure may be formed on the main surface of the underlying semiconductor substrate like a three-dimensional circuit element, and for example, the second A
As shown in FIG. 2B, after the element 30 such as a transistor is formed on the main surface of the base single crystal silicon substrate 11, the polycrystalline silicon 13 is formed through the thick insulator layer 12,
Even if the antireflection film 41 is formed, the same effect can be obtained. Here, FIG. 2A is a diagram showing an example of a configuration of a semiconductor device for realizing the above-described three-dimensional circuit element.
FIG. A is a diagram showing its plane arrangement, and FIG. 2B is a diagram showing its sectional structure. 2A and 2B, on the main surface of the base single crystal silicon substrate 11, a thick insulating film, that is, an isolation oxide film 12 'for electrically isolating circuit elements, and the operation of the MOS transistor are controlled. The first-layer circuit element 30 is formed by the gate electrode 31 and the wiring 32 for interconnecting the circuit elements and made of, for example, a refractory metal. An oxide film 12, which is a thick insulating film, is formed on the circuit element 30 of the first layer, and an opening 23 reaching the main surface of the underlying single crystal silicon substrate 11 is provided in a part of the thick oxide film 12 in a longitudinal shape. To be A polycrystalline silicon film 13 to be melted is formed on the oxide film 12 which is a thick insulating film and on the opening 23, and the length direction of the stripe on the polycrystalline silicon film 13 is, for example, the <510> direction. The antireflection film 41 set to 1 is formed in a stripe shape with a predetermined width and interval. Even in such a configuration, the polycrystalline silicon film 13 in the opening 23 is melted by using laser light, and the melting is spread to the main surface of the single crystal silicon substrate 11, so that the polycrystalline silicon film in the opening 23 is melted. 13 is epitaxially grown, the crystal plane orientation of the underlying single crystal silicon substrate 11 in the opening 23 is picked up, and the single crystal film epitaxially grown is used as a seed crystal to form a polycrystal silicon film 13 on the oxide film 12 as an insulator. Epitaxial growth can be realized by scanning with laser light, and single crystal growth can be realized over a long distance along the <510> direction where the crystal growth rate is high.
さらに上記実施例においては、溶融されるべき半導体膜
として多結晶シリコン膜を用いた場合について説明して
いるが、非晶質シリコン膜を用いた場合においても同様
の効果が得られる。Further, in the above-described embodiment, the case where the polycrystalline silicon film is used as the semiconductor film to be melted has been described, but the same effect can be obtained even when the amorphous silicon film is used.
[発明の効果] 以上のようにこの発明によれば、(001)面またはそ
の等価な結晶面を主面とする単結晶半導体基板と、この
基板主面上に形成され、少なくともその一部分に単結晶
半導体基板主面が露出する長手状開口部を有する絶縁膜
と、この絶縁膜上および長手状開口部上に形成される、
エネルギー線照射により溶融されるべき多結晶または非
晶質半導体膜とから構成される基体となる半導体装置に
おいて、エネルギー線照射時に多結晶または非晶質半導
体膜内に所望の温度分布を与えるための反射膜または反
射防止膜を下地単結晶半導体基板の主面における[11
0]方向、[10]方向、[10]方向、および
[0]方向のうちの一方向から反時計方向に20度
以上60度以下の範囲内の角度をその長さ方向が有する
ストライプ状に形成したので、絶縁体膜上に高品質かつ
大面積の単結晶半導体層を短時間で形成することができ
る。[Effects of the Invention] As described above, according to the present invention, a single crystal semiconductor substrate having a (001) plane or its equivalent crystal plane as a main surface, and a single crystal semiconductor substrate formed on the main surface of the substrate and at least a part thereof is formed. An insulating film having a longitudinal opening in which the main surface of the crystalline semiconductor substrate is exposed, and formed on the insulating film and the longitudinal opening.
In a semiconductor device which is a base composed of a polycrystal or amorphous semiconductor film to be melted by irradiation with energy rays, in order to give a desired temperature distribution in the polycrystal or amorphous semiconductor film at the time of irradiation with energy rays. A reflection film or an antireflection film is formed on the main surface of the underlying single crystal semiconductor substrate by [11
0] direction, [10] direction, [10] direction, and [0] direction from one direction to a counterclockwise direction in the range of 20 degrees or more and 60 degrees or less in a stripe shape having an angle within the range of 60 degrees or less. Since it is formed, a high-quality and large-area single crystal semiconductor layer can be formed over the insulator film in a short time.
第1A図ないし第1C図はこの発明の一実施例である半
導体装置および絶縁膜上に単結晶半導体層を形成するた
めの工程を示す図であり、第1A図はこの発明の一実施
例である半導体装置の平面配置を示す図であり、第1B
図は第1A図の線I−Iに沿った断面構造およびエネル
ギー線照射および走査方向を示す図であり、第1C図は
第1A図のII−II線に沿った断面構造を示す図である。
第2A図および第2B図はこの発明の他の実施例である
半導体装置の構成を示す図であり、第2A図はその平面
配置を示し、第2B図は第2A図のI−I′線に沿った
断面構造を示す図である。第3A図ないし第3C図は従
来の半導体装置の構成および絶縁体膜上に単結晶半導体
層を形成するための製造工程を示すための図であり、第
3A図は従来の半導体装置の平面配置を示す図であり、
第3B図は第3A図のI−I線に沿った断面構造および
エネルギー線照射走査方向を示す図であり、第3C図は
第3A図のII−II線に沿った断面構造を示す図である。 図において、11は(001)面またはその等価な結晶
面を主面とする単結晶半導体基板、12は絶縁膜である
酸化シリコン膜、13は溶融されるべき多結晶または非
晶質シリコン膜、14は再結晶化シリコン膜、23は長
手状開口部、30は1層目の回路素子、41は反射防止
膜である。 なお、図中、同符号は同一または相当部分を示す。1A to 1C are views showing a process for forming a single crystal semiconductor layer on a semiconductor device and an insulating film according to an embodiment of the present invention, and FIG. 1A is an embodiment of the present invention. FIG. 1B is a diagram showing a planar arrangement of a semiconductor device,
The figure is a diagram showing a cross-sectional structure along the line I-I in FIG. 1A and the energy ray irradiation and scanning directions, and FIG. 1C is a diagram showing a cross-sectional structure along the line II-II in FIG. 1A. .
2A and 2B are diagrams showing the structure of a semiconductor device according to another embodiment of the present invention, FIG. 2A showing its planar arrangement, and FIG. 2B showing a line II 'in FIG. 2A. It is a figure which shows the cross-section structure along. 3A to 3C are views for showing the structure of a conventional semiconductor device and a manufacturing process for forming a single crystal semiconductor layer on an insulating film, and FIG. 3A is a plan view layout of the conventional semiconductor device. FIG.
FIG. 3B is a view showing a cross-sectional structure taken along line I-I and an energy ray irradiation scanning direction in FIG. 3A, and FIG. 3C is a view showing a cross-sectional structure taken along line II-II in FIG. 3A. is there. In the figure, 11 is a single crystal semiconductor substrate whose main surface is a (001) plane or its equivalent crystal plane, 12 is a silicon oxide film which is an insulating film, 13 is a polycrystalline or amorphous silicon film to be melted, Reference numeral 14 is a recrystallized silicon film, 23 is a longitudinal opening, 30 is a first-layer circuit element, and 41 is an antireflection film. In the drawings, the same reference numerals indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−108313(JP,A) 特開 昭58−93221(JP,A) ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-59-108313 (JP, A) JP-A-58-93221 (JP, A)
Claims (13)
る半導体単結晶の基板と、 前記基板の前記主面上に形成され、少なくともその一部
分に前記基板主面に達する開口部を有する第1の絶縁層
と、 前記第1の絶縁層上および前記開口部上に形成され、エ
ネルギ線の照射を受けて溶融し、単結晶化された第1の
半導体層と、 前記第1の半導体層上に形成されて、予め定められた幅
および間隔を有するストライプが周期的に繰返されるス
トライプ状の膜厚分布を有し、前記エネルギ線に対しス
トライプ状の反射率変化を与えるストライプ層とを備え
る半導体装置において、前記ストライプ層のストライプ
の長さ方向が前記基板の主面における[110]方向、
[10]方向、[10]方向、および[0]方
向のうちの一方向から反時計方向に20度以上60度以
下の範囲内の角度θをなすように形成されたことを特徴
とする半導体装置。1. A substrate of a semiconductor single crystal having a crystal plane of substantially a (001) plane as a main surface, and an opening formed on the main surface of the substrate and having at least a part thereof reaching the main surface of the substrate. A first insulating layer having: and a first semiconductor layer formed on the first insulating layer and the opening, melted by irradiation of energy rays, and monocrystallized; A stripe layer having a stripe-shaped film thickness distribution in which stripes having a predetermined width and interval are periodically repeated and formed on the semiconductor layer to give a stripe-like reflectance change to the energy rays. In the semiconductor device having the following, the length direction of the stripe of the stripe layer is the [110] direction in the main surface of the substrate,
A semiconductor formed to form an angle θ within a range of 20 degrees or more and 60 degrees or less counterclockwise from one of the [10] direction, the [10] direction, and the [0] direction. apparatus.
1の絶縁層は二酸化シリコンからなる特許請求の範囲第
1項記載の半導体装置。2. The semiconductor device according to claim 1, wherein the substrate is made of silicon, and the first insulating layer is made of silicon dioxide.
される第2の絶縁層一層のみで構成される特許請求の範
囲第1項または第2項記載の半導体装置。3. The semiconductor device according to claim 1, wherein the stripe layer is composed of only one second insulating layer formed in a stripe shape.
成される特許請求の範囲第3項記載の半導体装置。4. The semiconductor device according to claim 3, wherein the second insulating layer is composed of a silicon nitride film.
上に形成される第2の絶縁層と、前記第2の絶縁層上に
前記ストライプ状に形成される第3の絶縁層とから構成
される特許請求の範囲第1項または第2項に記載の半導
体装置。5. The stripe layer includes a second insulating layer formed on the first semiconductor layer and a third insulating layer formed in the stripe shape on the second insulating layer. The semiconductor device according to claim 1, which is configured.
なり、かつ前記第3の絶縁層は、シリコン窒化膜からな
る特許請求の範囲第5項記載の半導体装置。6. The semiconductor device according to claim 5, wherein the second insulating layer is made of silicon dioxide, and the third insulating layer is made of a silicon nitride film.
上に形成される第2の絶縁層と、前記第2の絶縁層上に
ストライプ状に形成される非単結晶の第2の半導体層か
ら構成される特許請求の範囲第1項または第2項の記載
の半導体装置。7. The stripe layer is a second insulating layer formed on the first semiconductor layer, and a non-single-crystal second semiconductor formed in a stripe shape on the second insulating layer. The semiconductor device according to claim 1 or 2, which is composed of layers.
なり、かつ前記第2の半導体層は、多結晶シリコンを用
いて構成される特許請求の範囲第7項記載の半導体装
置。8. The semiconductor device according to claim 7, wherein the second insulating layer is made of silicon dioxide, and the second semiconductor layer is made of polycrystalline silicon.
形成される高融点金属層を含む特許請求の範囲第1項記
載の半導体装置。9. The semiconductor device according to claim 1, wherein the stripe layer includes a refractory metal layer formed in the stripe shape.
成される特許請求の範囲第9項記載の半導体装置。10. The semiconductor device according to claim 9, wherein the refractory metal layer is made of tungsten.
ームである特許請求の範囲第1項記載の半導体装置。11. The semiconductor device according to claim 1, wherein the energy beam is a continuous wave laser light beam.
求の範囲第1項記載の半導体装置。12. The semiconductor device according to claim 1, wherein the energy beam is an electron beam.
トランジスタ回路素子が形成される特許請求の範囲第1
項記載の半導体装置。13. A transistor circuit element is formed between the substrate and the first insulating layer.
The semiconductor device according to the item.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61048471A JPH0652712B2 (en) | 1986-03-07 | 1986-03-07 | Semiconductor device |
DE8787103146T DE3779672T2 (en) | 1986-03-07 | 1987-03-05 | METHOD FOR PRODUCING A MONOCRISTALLINE SEMICONDUCTOR LAYER. |
EP87103146A EP0235819B1 (en) | 1986-03-07 | 1987-03-05 | Process for producing single crystal semiconductor layer |
US07/022,717 US4822752A (en) | 1986-03-07 | 1987-03-06 | Process for producing single crystal semiconductor layer and semiconductor device produced by said process |
US07/587,500 US5371381A (en) | 1986-03-07 | 1990-09-24 | Process for producing single crystal semiconductor layer and semiconductor device produced by said process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61048471A JPH0652712B2 (en) | 1986-03-07 | 1986-03-07 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62206819A JPS62206819A (en) | 1987-09-11 |
JPH0652712B2 true JPH0652712B2 (en) | 1994-07-06 |
Family
ID=12804291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61048471A Expired - Lifetime JPH0652712B2 (en) | 1986-03-07 | 1986-03-07 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0652712B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200090188A (en) * | 2017-11-30 | 2020-07-28 | 이스카 엘티디. | Single-sided 3-way indexable milling inserts with high void volume to material volume ratio and insert mills thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03250620A (en) * | 1990-02-27 | 1991-11-08 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
TW280037B (en) | 1994-04-22 | 1996-07-01 | Handotai Energy Kenkyusho Kk | Drive circuit of active matrix type display device and manufacturing method |
JP4969024B2 (en) * | 2003-01-21 | 2012-07-04 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5893221A (en) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | Semiconductor thin film structure and preparation thereof |
JPS59108313A (en) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | Manufacture of semiconductor single crystal layer |
-
1986
- 1986-03-07 JP JP61048471A patent/JPH0652712B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200090188A (en) * | 2017-11-30 | 2020-07-28 | 이스카 엘티디. | Single-sided 3-way indexable milling inserts with high void volume to material volume ratio and insert mills thereof |
Also Published As
Publication number | Publication date |
---|---|
JPS62206819A (en) | 1987-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0235819B1 (en) | Process for producing single crystal semiconductor layer | |
US4870031A (en) | Method of manufacturing a semiconductor device | |
US4861418A (en) | Method of manufacturing semiconductor crystalline layer | |
JPH0652712B2 (en) | Semiconductor device | |
JPH06140321A (en) | Method of crystallizing of semiconductor film | |
JPH0611025B2 (en) | Method for manufacturing semiconductor single crystal film | |
JPH0461491B2 (en) | ||
JPH0523492B2 (en) | ||
JPH0652711B2 (en) | Semiconductor device | |
JPS58180019A (en) | Semiconductor base body and its manufacture | |
JPH0693428B2 (en) | Method for manufacturing multilayer semiconductor substrate | |
JP2566663B2 (en) | Method for manufacturing semiconductor single crystal film | |
JPS59154016A (en) | Formation of thin film crystal | |
JPS6320011B2 (en) | ||
JPH0368532B2 (en) | ||
JPH0799734B2 (en) | Single crystal growth method | |
JPH0410212B2 (en) | ||
JPH0693429B2 (en) | Method for manufacturing multilayer semiconductor substrate | |
JPS60191090A (en) | Manufacture of semiconductor device | |
JPS629212B2 (en) | ||
JPH0157491B2 (en) | ||
JPS62208620A (en) | Manufacture of semiconductor device | |
JPS62130509A (en) | Manufacture of semiconductor substrate | |
JPS60105217A (en) | Manufacture of semiconductor device | |
JPS60164318A (en) | Beam annealing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |