JPH0637041A - Forming method for wiring member - Google Patents
Forming method for wiring memberInfo
- Publication number
- JPH0637041A JPH0637041A JP18785592A JP18785592A JPH0637041A JP H0637041 A JPH0637041 A JP H0637041A JP 18785592 A JP18785592 A JP 18785592A JP 18785592 A JP18785592 A JP 18785592A JP H0637041 A JPH0637041 A JP H0637041A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- insulating film
- tungsten film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、配線形成技術に関し、
特に、選択CVD法を使用する配線形成技術に適用して
有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming technique,
In particular, the present invention relates to a technique effective when applied to a wiring forming technique using the selective CVD method.
【0002】[0002]
【従来の技術】半導体装置において、層間絶縁膜に形成
された微細な接続孔内を、CVD法で選択的にタングス
テン膜を形成して埋込む方法が使用されている。この場
合、例えば、前記層間絶縁膜の接続孔内で露出する下層
の半導体基板の主面に、前記タングステン膜は接続され
る。前記層間絶縁膜は、酸化珪素膜で構成されている。
前記層間絶縁膜の上層の配線は、タングステン膜で構成
されている。前記半導体基板は、単結晶珪素で構成され
ている。この技術によれば、接続孔の縦横比(アスペク
ト比)が大きい接続孔を通して、層間絶縁膜の上層の配
線と下層の半導体基板の主面とを接続できる。2. Description of the Related Art In a semiconductor device, a method is used in which a tungsten film is selectively formed by a CVD method so as to be buried in a fine connection hole formed in an interlayer insulating film. In this case, for example, the tungsten film is connected to the main surface of the lower semiconductor substrate exposed in the connection hole of the interlayer insulating film. The interlayer insulating film is composed of a silicon oxide film.
The wiring in the upper layer of the interlayer insulating film is composed of a tungsten film. The semiconductor substrate is composed of single crystal silicon. According to this technique, the wiring in the upper layer of the interlayer insulating film and the main surface of the semiconductor substrate in the lower layer can be connected through the connection hole having a large aspect ratio (aspect ratio).
【0003】前記タングステン膜は、六フッ化タングス
テンガスと水素ガスまたはモノシランガスをソースガス
とする選択CVD法で形成される。The tungsten film is formed by a selective CVD method using tungsten hexafluoride gas and hydrogen gas or monosilane gas as a source gas.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。However, as a result of examining the above-mentioned prior art, the present inventor found the following problems.
【0005】前記六フッ化タングステンガスと水素ガス
をソースガスとしてタングステン膜を形成する場合、六
フッ化タングステンに対する水素の還元力が珪素より弱
いため、エンクローチメントと呼ばれる半導体基板中へ
のタングステンの食い込みが形成される。この結果、タ
ングステン膜がMOSFETのソースまたはドレイン領
域を構成する半導体領域に接続される場合には、ソー
ス、ドレイン領域を構成する半導体領域間がエンクロー
チメントにより短絡し、半導体装置の歩留りが低下する
という問題がある。または、エンクローチメントがMO
SFETのソースまたはドレイン領域を構成する半導体
領域中を突き抜け、前記タングステン膜と半導体基板の
主面部との間がエンクローチメントによって短絡し(接
合破壊が発生し)半導体装置の歩留りが低下するという
問題がある。また、六フッ化タングステンに対する水素
の還元力が珪素より弱いため、タングステン膜の蒸着速
度が、前記六フッ化タングステン膜とモノシランガスを
ソースガスとする場合より遅く、半導体装置の工完時間
が長くなるという問題がある。When a tungsten film is formed by using the above-mentioned tungsten hexafluoride gas and hydrogen gas as source gases, since the reducing power of hydrogen to tungsten hexafluoride is weaker than that of silicon, the penetration of tungsten into a semiconductor substrate called encroachment. Is formed. As a result, when the tungsten film is connected to the semiconductor region forming the source or drain region of the MOSFET, the semiconductor regions forming the source and drain regions are short-circuited due to encroachment, and the yield of the semiconductor device is reduced. There's a problem. Or the encroachment is MO
There is a problem in that the tungsten film penetrates through the semiconductor region that constitutes the source or drain region and short-circuits between the tungsten film and the main surface portion of the semiconductor substrate due to encroachment (junction breakdown occurs) and the yield of the semiconductor device decreases. is there. Further, since the reducing power of hydrogen to tungsten hexafluoride is weaker than that of silicon, the deposition rate of the tungsten film is slower than that when the tungsten hexafluoride film and monosilane gas are used as the source gas, and the completion time of the semiconductor device becomes longer. There is a problem.
【0006】前記六フッ化タングステンガスとモノシラ
ンガスをソースガスとしてタングステン膜を形成する場
合、六フッ化タングステンに対するモノシランの還元力
が珪素より強いので、エンクローチメントは形成されな
い。また、六フッ化タングステンに対するモノシランの
還元力は珪素より強いため、蒸着速度は、六フッ化タン
グステンガスと水素ガスをソースガスとした場合よりも
速い。しかし、モノシラン中の水素−珪素間の結合は弱
く切れ易いため、形成されたタングステン膜中に珪素が
取り込まれ、タングステン膜の抵抗率が増大する。この
結果、半導体装置の動作速度が低下するという問題があ
った。また、タングステン膜中に珪素が取り込まれる
と、タングステン膜内部の縮み応力が大きくなるため、
半導体装置の製造工程中にタングステン膜がはがれ、歩
留りが低下するという問題があった。When the tungsten film is formed by using the tungsten hexafluoride gas and the monosilane gas as source gases, since the reducing power of monosilane with respect to tungsten hexafluoride is stronger than that of silicon, no encroachment is formed. In addition, since the reducing power of monosilane with respect to tungsten hexafluoride is stronger than that of silicon, the vapor deposition rate is faster than when tungsten hexafluoride gas and hydrogen gas are used as the source gas. However, since the hydrogen-silicon bond in monosilane is weak and easily broken, silicon is taken into the formed tungsten film and the resistivity of the tungsten film increases. As a result, there is a problem that the operation speed of the semiconductor device is reduced. Further, when silicon is taken into the tungsten film, the shrinking stress inside the tungsten film increases,
There is a problem that the tungsten film peels off during the manufacturing process of the semiconductor device and the yield decreases.
【0007】そこで、前記タングステンによるエンクロ
ーチメント及びタングステン膜中への珪素の取り込みを
防止するために、六フッ化タングステンガスとジフルオ
ロシランガスをソースガスとしてタングステン膜を形成
する方法が開発されている。この場合、六フッ化タング
ステンに対する還元力は、水素よりジフルオロシランの
方が強いので、エンクローチメントは発生しない。ま
た、珪素−フッ素間の結合が珪素−水素間の結合より強
いため、タングステン膜中に珪素は取り込まれない。し
かし、タングステン膜の形成速度は、前記六フッ化タン
グステンガスとモノシランガスをソースガスとする場合
より遅いという問題がある。Therefore, in order to prevent the encroachment by the tungsten and the incorporation of silicon into the tungsten film, a method of forming a tungsten film using tungsten hexafluoride gas and difluorosilane gas as source gases has been developed. In this case, since difluorosilane has a stronger reducing power for tungsten hexafluoride than hydrogen, encroachment does not occur. Further, since the bond between silicon and fluorine is stronger than the bond between silicon and hydrogen, silicon is not incorporated in the tungsten film. However, there is a problem that the formation rate of the tungsten film is slower than the case where the tungsten hexafluoride gas and the monosilane gas are used as the source gas.
【0008】本発明の目的は、配線部材の形成方法にお
いて、歩留りを向上することが可能な技術を提供するこ
とにある。An object of the present invention is to provide a technique capable of improving the yield in a method for forming a wiring member.
【0009】本発明の他の目的は、前記配線部材の形成
方法において、工完時間を短縮することが可能な技術を
提供することにある。Another object of the present invention is to provide a technique capable of shortening the process completion time in the method for forming a wiring member.
【0010】本発明の他の目的は、前記配線部材の形成
方法において、動作速度を高速化することが可能な技術
を提供することにある。Another object of the present invention is to provide a technique capable of increasing the operating speed in the method for forming a wiring member.
【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0012】[0012]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.
【0013】(1)珪素で構成される半導体基板の主面
上の絶縁膜に、前記半導体基板の主面を露出する開口を
形成する工程と、この開口内に、六フッ化タングステン
と電子供与性置換基を有する有機シランをソースガスと
するCVD法で選択的にタングステン膜を形成する工程
とを備える。(1) A step of forming an opening for exposing the main surface of the semiconductor substrate in an insulating film on the main surface of the semiconductor substrate made of silicon, and tungsten hexafluoride and electron donating in the opening. Selectively forming a tungsten film by a CVD method using an organic silane having a reactive substituent as a source gas.
【0014】(2)前記有機シランは、モノシランのア
ルキルまたはフェニル誘導体である。(2) The organosilane is an alkyl or phenyl derivative of monosilane.
【0015】(3)前記有機シランは、モノメチルシラ
ンまたはジメチルシランである。(3) The organic silane is monomethylsilane or dimethylsilane.
【0016】[0016]
【作用】前述した手段(1)乃至(3)によれば、前記
電子供与性置換基(アルキルまたはフェニル基)は、有
機シラン(モノシラン)の六フッ化タングステンに対す
る還元力を増大させるので、有機シランの六フッ化タン
グステンに対する還元力は、珪素及び水素より大きくな
る。従って、タングステン膜を形成する工程において、
エンクローチメントは形成されないので、エンクローチ
メントによる半導体装置の歩留りの低下を防止できる。
つまり、半導体装置の歩留りを向上できる。According to the above-mentioned means (1) to (3), the electron-donating substituent (alkyl or phenyl group) increases the reducing power of the organic silane (monosilane) for tungsten hexafluoride. The reducing power of silane for tungsten hexafluoride is larger than that of silicon and hydrogen. Therefore, in the step of forming the tungsten film,
Since the encroachment is not formed, it is possible to prevent the yield of the semiconductor device from lowering due to the encroachment.
That is, the yield of semiconductor devices can be improved.
【0017】また、前記電子供与性置換基(アルキルま
たはフェニル基)を有する有機シラン(モノシラン)の
六フッ化タングステンに対する還元力は水素及びジフル
オロシランより大きいので、タングステン膜の蒸着速度
を速くできる。これにより、半導体装置の工完時間を短
縮できる。Further, since the reducing power of the organosilane (monosilane) having the electron-donating substituent (alkyl or phenyl group) with respect to tungsten hexafluoride is larger than that of hydrogen and difluorosilane, the deposition rate of the tungsten film can be increased. As a result, the completion time of the semiconductor device can be shortened.
【0018】また、前記電子供与性置換基(アルキルま
たはフェニル基)を有する有機シラン(モノシラン)中
の珪素−炭素間の結合は、モノシラン中の珪素−水素間
の結合より強いので、タングステン膜中に珪素が取り込
まれることを防止できる。これにより、タングステン膜
の抵抗値の増大を防止できるので、半導体装置の動作速
度を高速化できる。また、タングステン膜中への珪素の
取り込みを防止できることにより、半導体装置の製造工
程中のタングステン膜の剥がれを防止できるので、半導
体装置の歩留りを向上できる。Since the bond between silicon and carbon in the organosilane (monosilane) having the electron-donating substituent (alkyl or phenyl group) is stronger than the bond between silicon and hydrogen in monosilane, the bond in the tungsten film is It is possible to prevent silicon from being taken in. As a result, the resistance value of the tungsten film can be prevented from increasing, so that the operating speed of the semiconductor device can be increased. In addition, since the incorporation of silicon into the tungsten film can be prevented, the tungsten film can be prevented from peeling off during the manufacturing process of the semiconductor device, so that the yield of the semiconductor device can be improved.
【0019】[0019]
【実施例】以下、本発明の実施例を図面を用いて具体的
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。Embodiments of the present invention will be specifically described below with reference to the drawings. In all the drawings for explaining the embodiments, parts having the same functions are designated by the same reference numerals, and repeated description thereof will be omitted.
【0020】まず、本発明の実施例の半導体装置の構成
を、図1(要部断面図)を用いて説明する。First, the structure of a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. 1 (main part sectional view).
【0021】図1に示すように、半導体装置は、p-型
半導体基板1で構成されている。このp-型半導体基板
1は、例えば、単結晶珪素で構成されている。このp-
型半導体基板1の主面部には、nチャネルMISFET
Qnが設けられている。As shown in FIG. 1, the semiconductor device comprises a p--type semiconductor substrate 1. The p − type semiconductor substrate 1 is made of, for example, single crystal silicon. This p-
N-channel MISFET is provided on the main surface of the semiconductor substrate 1.
Qn is provided.
【0022】前記nチャネルMISFETQnは、前記
p-型半導体基板1の非活性領域の主面の素子間分離絶
縁膜2で周囲を規定された活性領域の主面に設けられて
いる。この素子間分離絶縁膜2は、例えば、酸化珪素膜
で構成されている。The n-channel MISFET Qn is provided on the main surface of the active region whose periphery is defined by the element isolation insulating film 2 on the main surface of the non-active region of the p − type semiconductor substrate 1. The element isolation insulating film 2 is made of, for example, a silicon oxide film.
【0023】前記nチャネルMISFETQnは、前記
p-型半導体基板1の主面に設けられたゲート絶縁膜
3、このゲート絶縁膜3上に設けられたゲート電極4、
ソース領域とドレイン領域を構成する一対のn+型半導
体領域7の夫々を主体に構成されている。前記ゲート絶
縁膜3は、例えば酸化珪素膜で構成されている。前記ゲ
ート電極4は、例えば多結晶珪素膜で構成されている。
前記ゲート電極4の上面及び側壁には、絶縁膜6が設け
られている。この絶縁膜6は、例えば酸化珪素膜で構成
されている。The n-channel MISFET Qn has a gate insulating film 3 provided on the main surface of the p − type semiconductor substrate 1, a gate electrode 4 provided on the gate insulating film 3,
Each of the pair of n + type semiconductor regions 7 forming the source region and the drain region is mainly constituted. The gate insulating film 3 is composed of, for example, a silicon oxide film. The gate electrode 4 is composed of, for example, a polycrystalline silicon film.
An insulating film 6 is provided on the upper surface and the side wall of the gate electrode 4. The insulating film 6 is composed of, for example, a silicon oxide film.
【0024】前記絶縁膜6の上層には、層間絶縁膜10
が設けられている。この層間絶縁膜10は、例えばと1
00nm程度の膜厚の酸化珪素膜と800nm程度の膜厚の
BPSG(Boron Phospho Silicate Glass)膜
の積層膜で構成されている。An interlayer insulating film 10 is formed on the insulating film 6.
Is provided. The interlayer insulating film 10 has, for example,
00nm approximately the thickness of the silicon oxide film and 800nm a film thickness of about BPSG (B oron P hospho S ilicate G lass) is composed of a stacked film of film.
【0025】前記層間絶縁膜10には、前記ソース領域
及びドレイン領域の夫々を構成する一対のn+型半導体
領域7の主面を露出する接続孔11が形成されている。
この接続孔11の直径は、例えば、0.7μm程度であ
る。この接続孔11内は、タングステン膜12によって
埋込まれている。このタングステン膜12は、前記層間
絶縁膜10の上層の第1層目の配線13と前記n+型半
導体領域7の主面の間を接続している。A connection hole 11 is formed in the interlayer insulating film 10 so as to expose the main surfaces of the pair of n + type semiconductor regions 7 forming the source region and the drain region, respectively.
The diameter of the connection hole 11 is, for example, about 0.7 μm. The inside of this connection hole 11 is filled with a tungsten film 12. The tungsten film 12 connects between the wiring 13 of the first layer, which is the upper layer of the interlayer insulating film 10, and the main surface of the n + type semiconductor region 7.
【0026】前記第1層目の配線13は、例えば、タン
グステン膜で構成されている。The wiring 13 of the first layer is made of, for example, a tungsten film.
【0027】前記第1層目の配線13上には、層間絶縁
膜14が設けられている。この層間絶縁膜14は、例え
ば、下層側から酸化珪素膜、SOG(Spin On Gla
ss)膜、酸化珪素膜の夫々を積層した積層膜で構成され
ている。この層間絶縁膜14には、前記第1層目の配線
13の表面を露出する接続孔15が形成されている。こ
の接続孔15内は、前記接続孔11内と同様に、タング
ステン膜16で埋込まれている。このタングステン膜1
6は、前記層間絶縁膜14の上層の第2層目の配線17
と前記第1層目の配線13の間を接続している。この第
2層目の配線17は、例えば窒化チタン膜、アルミニウ
ム膜、チタンタングステン膜の積層膜で構成されてい
る。この第2層目の配線17の上層には、図示しない表
面保護膜が設けられる。An interlayer insulating film 14 is provided on the first-layer wiring 13. The interlayer insulating film 14 is, for example, a silicon oxide film from the lower side, SOG (S pin O n G la
The ss) film and the silicon oxide film are laminated. A connection hole 15 exposing the surface of the first layer wiring 13 is formed in the interlayer insulating film 14. Similar to the inside of the connection hole 11, the inside of the connection hole 15 is filled with the tungsten film 16. This tungsten film 1
6 is a second layer wiring 17 which is an upper layer of the interlayer insulating film 14.
And the wiring 13 of the first layer are connected. The second-layer wiring 17 is composed of, for example, a laminated film of a titanium nitride film, an aluminum film, and a titanium tungsten film. A surface protective film (not shown) is provided on the upper layer of the wiring 17 of the second layer.
【0028】次に、前記半導体装置の形成方法を、図2
及び図3(前記図1に示す領域を製造工程の一部で示す
要部断面図)を用いて説明する。Next, a method of forming the semiconductor device will be described with reference to FIG.
3 and FIG. 3 (a main part sectional view showing the region shown in FIG. 1 as part of the manufacturing process).
【0029】まず、p-型半導体基板1の非活性領域の
主面を選択酸化法で酸化し、素子間分離絶縁膜2を形成
する。この素子間分離絶縁膜2は、例えば、550nm程
度の膜厚で形成される。First, the main surface of the inactive region of the p--type semiconductor substrate 1 is oxidized by the selective oxidation method to form the element isolation insulating film 2. The element isolation insulating film 2 is formed to have a film thickness of, for example, about 550 nm.
【0030】次に、nチャネルMISFETQnを形成
する領域において、前記p-型半導体基板1の素子間分
離絶縁膜2で周囲を規定された活性領域の主面を露出す
る。この後、熱酸化法によって、前記露出されたp-型
半導体基板1の主面にゲート絶縁膜3を形成する。Next, in the region where the n-channel MISFETQn is formed, the main surface of the active region of which the periphery is defined by the element isolation insulating film 2 of the p-type semiconductor substrate 1 is exposed. Thereafter, the gate insulating film 3 is formed on the exposed main surface of the p − type semiconductor substrate 1 by a thermal oxidation method.
【0031】次に、前記ゲート絶縁膜3上に、多結晶珪
素膜を堆積後、フォトリソグラフィ技術及びエッチング
技術によりパターンニングし、ゲート電極4を形成す
る。Next, a polycrystalline silicon film is deposited on the gate insulating film 3 and then patterned by photolithography and etching to form a gate electrode 4.
【0032】次に、nチャネルMISFETQnを形成
する領域において、主に前記ゲート電極4をマスクとす
るイオン打込みによって、前記p-型半導体基板1の主
面部にn型不純物例えばヒ素を導入する。この後、90
0℃程度の温度で、10分間程度の熱処理を施し、前記
導入されたn型不純物を活性化し、一対のn+型半導体
領域7を形成する。このn+型半導体領域7を形成する
ことにより、nチャネルMISFETQnは完成する。Next, in the region where the n-channel MISFETQn is formed, an n-type impurity such as arsenic is introduced into the main surface portion of the p--type semiconductor substrate 1 by ion implantation mainly using the gate electrode 4 as a mask. After this, 90
A heat treatment is performed at a temperature of about 0 ° C. for about 10 minutes to activate the introduced n-type impurities and form a pair of n + -type semiconductor regions 7. By forming the n + type semiconductor region 7, the n channel MISFET Qn is completed.
【0033】次に、前記ゲート電極4の上面及び側面の
夫々に、絶縁膜6を形成する。Next, the insulating film 6 is formed on each of the upper surface and the side surface of the gate electrode 4.
【0034】次に、例えば、高温、低圧の条件で、酸化
珪素膜を100nm程度の膜厚で堆積する。この後、この
酸化珪素膜の上層に、例えば、800nm程度の膜厚でB
PSG膜を形成する。このBPSG膜は、例えば、ジボ
ラン、フォスフィン、モノシラン、酸素の夫々をソース
ガスとするCVD法で形成される。このBPSG膜に
は、膜堆積後に、900℃程度の温度で、10分間程度
の熱処理により、リフロー処理が施される。Next, a silicon oxide film is deposited to a thickness of about 100 nm under conditions of high temperature and low pressure, for example. After that, a B layer having a film thickness of, for example, about 800 nm is formed on the upper layer of the silicon oxide film.
A PSG film is formed. This BPSG film is formed by, for example, a CVD method using diborane, phosphine, monosilane, and oxygen as source gases. After the film deposition, the BPSG film is subjected to a reflow process by a heat treatment at a temperature of about 900 ° C. for about 10 minutes.
【0035】次に、例えばフォトリソグラフィ技術及び
エッチング技術を用いて、図2に示すように、前記層間
絶縁膜10に、前記一対のn+型半導体領域7の主面を
露出させる接続孔11を形成する。この接続孔11は、
例えば、0.7μm程度の直径で形成される。Next, by using, for example, a photolithography technique and an etching technique, as shown in FIG. 2, a connection hole 11 for exposing the main surfaces of the pair of n + type semiconductor regions 7 is formed in the interlayer insulating film 10. Form. This connection hole 11 is
For example, it is formed with a diameter of about 0.7 μm.
【0036】次に、前記接続孔11内において露出する
n+型半導体領域7の主面上に、図3に示すように、タ
ングステン膜12を形成する。このタングステン膜12
は、六フッ化タングステンガスとモノメチルシランガス
をソースガスとする減圧CVD法により形成される。こ
のタングステン膜12は、例えば、800nm程度の膜厚
で形成される。このタングステン膜12を形成する際の
条件は、例えば、キャリアガスとして窒素を使用し、六
フッ化タングステンガスの分圧を5.33Pa程度、モノ
メチルシランガスの分圧を5.33Pa程度、全圧を4
6.66Pa程度とする。また、基板温度は、例えば、2
50℃程度である。Next, as shown in FIG. 3, a tungsten film 12 is formed on the main surface of the n + type semiconductor region 7 exposed in the connection hole 11. This tungsten film 12
Is formed by a low pressure CVD method using tungsten hexafluoride gas and monomethylsilane gas as source gases. The tungsten film 12 is formed to have a film thickness of about 800 nm, for example. The conditions for forming the tungsten film 12 are, for example, that nitrogen is used as a carrier gas, the partial pressure of the tungsten hexafluoride gas is about 5.33 Pa, the partial pressure of the monomethylsilane gas is about 5.33 Pa, and the total pressure is Four
It is about 6.66 Pa. The substrate temperature is, for example, 2
It is about 50 ° C.
【0037】このような条件でタングステン膜12を形
成した場合、モノメチルシラン中の電子供与性置換基で
あるメチルは、有機シラン(モノシラン)の六フッ化タ
ングステンに対する還元力を増大させるので、モノメチ
ルシランの六フッ化タングステンに対する還元力は、珪
素及び水素より大きくなる。従って、タングステン膜1
2を形成する工程において、エンクローチメントは形成
されないので、エンクローチメントによる半導体装置の
歩留りの低下を防止できる。つまり、半導体装置の歩留
りを向上できる。When the tungsten film 12 is formed under such conditions, methyl, which is an electron-donating substituent in monomethylsilane, increases the reducing power of organosilane (monosilane) for tungsten hexafluoride, and therefore monomethylsilane. The reducing power of tungsten hexafluoride is larger than that of silicon and hydrogen. Therefore, the tungsten film 1
Since no encroachment is formed in the step of forming 2, it is possible to prevent the yield of the semiconductor device from being lowered due to the encroachment. That is, the yield of semiconductor devices can be improved.
【0038】また、モノメチルシランの六フッ化タング
ステンに対する還元力は水素及びジフルオロシランより
大きいので、タングステン膜の蒸着速度を速くできる。
例えば、前述の条件でタングステン膜12を形成した場
合、蒸着速度は、100nm/min程度であり、六フッ化
タングステンガスと水素または六フッ化タングステンと
ジフルオロシラガスをソースガスとする場合よりも蒸着
速度は速くなるので、半導体装置の工完時間を短縮でき
る。また、接続孔11内に選択性良くタングステン膜1
2を形成できる。Since the reducing power of monomethylsilane for tungsten hexafluoride is larger than that of hydrogen and difluorosilane, the deposition rate of the tungsten film can be increased.
For example, when the tungsten film 12 is formed under the above-described conditions, the vapor deposition rate is about 100 nm / min, which is higher than that when tungsten hexafluoride gas and hydrogen or tungsten hexafluoride and difluorosila gas are used as the source gas. Since the speed is increased, the time required for completing the semiconductor device can be shortened. In addition, the tungsten film 1 is selectively formed in the connection hole 11.
2 can be formed.
【0039】また、モノメチルシラン中の珪素−炭素間
の結合は、モノシラン中の珪素−水素間の結合より強い
ので、タングステン膜12中に珪素が取り込まれること
を防止できる。例えば、前述の条件でタングステン膜1
2を形成した場合、基板温度を180℃乃至350℃程
度まで変化させてタングステン膜12を形成しても、基
板温度に関係なくタングステン膜12の抵抗値は10μ
Ω・cm程度ある。すなわち、タングステン膜12の抵抗
値を低減できるので、半導体装置の動作速度を高速化で
きる。Since the silicon-carbon bond in monomethylsilane is stronger than the silicon-hydrogen bond in monosilane, it is possible to prevent silicon from being taken into the tungsten film 12. For example, under the above-mentioned conditions, the tungsten film 1
In the case where No. 2 is formed, the resistance value of the tungsten film 12 is 10 μ regardless of the substrate temperature even if the tungsten film 12 is formed by changing the substrate temperature from 180 ° C. to 350 ° C.
There is about Ω · cm. That is, since the resistance value of the tungsten film 12 can be reduced, the operation speed of the semiconductor device can be increased.
【0040】また、タングステン膜12中への珪素の取
り込みを防止できることにより、半導体装置の製造工程
中のタングステン膜12の剥がれを防止できるので、半
導体装置の歩留りを向上できる。Further, by preventing the incorporation of silicon into the tungsten film 12, it is possible to prevent the tungsten film 12 from peeling off during the manufacturing process of the semiconductor device, so that the yield of the semiconductor device can be improved.
【0041】次に、前記層間絶縁膜10の上層にタング
ステン膜を堆積後、フォトリソグラフィ技術及びエッチ
ング技術でパターンニングし、第1層目の配線13を形
成する。この後、この第1層目の配線13の上層に、層
間絶縁膜14を形成する。この層間絶縁膜14は、下層
側から、酸化珪素膜、SOG膜、酸化珪素膜の夫々を積
層した積層膜で形成される。この層間絶縁膜14の上層
及び下層の酸化珪素膜は、例えば、プラズマCVD法で
堆積される。前記SOG膜は、塗布法により形成され
る。Next, a tungsten film is deposited on the upper layer of the interlayer insulating film 10 and then patterned by photolithography and etching techniques to form the wiring 13 of the first layer. After that, an interlayer insulating film 14 is formed on the upper layer of the wiring 13 of the first layer. The interlayer insulating film 14 is formed of a laminated film in which a silicon oxide film, an SOG film, and a silicon oxide film are laminated from the lower layer side. The upper and lower silicon oxide films of the interlayer insulating film 14 are deposited by, for example, a plasma CVD method. The SOG film is formed by a coating method.
【0042】次に、前記層間絶縁膜14に、前記第1層
目の配線13の表面を露出する接続孔15を形成する。
この後、前記タングステン膜12と同様に、減圧CVD
法でタングステン膜16を形成し、接続孔15内をタン
グステン膜16で埋込む。このように、タングステン膜
で構成される第1層目の配線13の表面を露出する接続
孔15を層間絶縁膜14に形成し、この接続孔15内を
タングステン膜16で埋込む際、モノシランガスの場合
には第1層目の配線13を構成するタングステンの表面
で分解する可能性があるが、本実施例の構成によれば、
有機シランガスの分解を防止できるので、前記接続孔1
6内に選択性良くタングステン膜16を形成できる。ま
た、この場合、第1層目の配線13が、窒化チタン、タ
ングステンシリサイド、モリブデンシリサイド等で構成
されている場合にも、同様の効果を得ることができる。Next, a connection hole 15 exposing the surface of the wiring 13 of the first layer is formed in the interlayer insulating film 14.
Thereafter, similar to the tungsten film 12, low pressure CVD is performed.
Then, the tungsten film 16 is formed by the method, and the inside of the connection hole 15 is filled with the tungsten film 16. As described above, when the connection hole 15 that exposes the surface of the first-layer wiring 13 formed of the tungsten film is formed in the interlayer insulating film 14 and the inside of the connection hole 15 is filled with the tungsten film 16, a monosilane gas In this case, there is a possibility that decomposition will occur on the surface of the tungsten forming the wiring 13 of the first layer, but according to the structure of this embodiment,
Since the decomposition of the organic silane gas can be prevented, the connection hole 1
The tungsten film 16 can be formed in the film 6 with good selectivity. Further, in this case, the same effect can be obtained even when the first-layer wiring 13 is made of titanium nitride, tungsten silicide, molybdenum silicide, or the like.
【0043】次に、前記層間絶縁膜14上に、窒化チタ
ン膜、アルミニウム膜、チタンタングステン膜の積層膜
を形成後、この積層膜をフォトリソグラフィ技術及びエ
ッチン術技術でパターンニングし、第2層目の配線17
を形成する。この後、この第2層目の配線17上に図示
しない表面保護膜を形成することにより、前記図1に示
す本実施例の半導体装置は完成する。Next, after forming a laminated film of a titanium nitride film, an aluminum film, and a titanium tungsten film on the interlayer insulating film 14, the laminated film is patterned by a photolithography technique and an etching technique to form a second layer. Eye wiring 17
To form. Thereafter, a surface protective film (not shown) is formed on the second-layer wiring 17 to complete the semiconductor device of this embodiment shown in FIG.
【0044】以上、説明したように、本実施例では、n
+型半導体領域7の主面上の層間絶縁膜10に、前記n+
型半導体領域7の主面を露出する接続孔11を形成する
工程と、この接続孔11内に、六フッ化タングステンと
電子供与性置換基を有する有機シランであるモノメチル
シランガスをソースガスとする減圧CVD法で選択的に
タングステン膜12を形成する工程とを備えている。こ
の構成によれば、前記電子供与性置換基であるメチル基
は、有機シランであるモノシランの六フッ化タングステ
ンに対する還元力を増大させるので、モノメチルシラン
の六フッ化タングステンに対する還元力は、珪素及び水
素より大きくなる。従って、タングステン膜12を形成
する工程において、エンクローチメントは形成されない
ので、エンクローチメントによる半導体装置の歩留りの
低下を防止できる。つまり、半導体装置の歩留りを向上
できる。As described above, in this embodiment, n
On the interlayer insulating film 10 on the main surface of the + type semiconductor region 7, the n +
A step of forming a connection hole 11 exposing the main surface of the type semiconductor region 7, and depressurizing the connection hole 11 using tungsten hexafluoride and monomethylsilane gas which is an organic silane having an electron donating substituent as a source gas. And a step of selectively forming the tungsten film 12 by the CVD method. According to this configuration, the methyl group that is the electron-donating substituent increases the reducing power of the organosilane monosilane for tungsten hexafluoride, so that the reducing power of the monomethylsilane for tungsten hexafluoride is silicon and It becomes larger than hydrogen. Therefore, since the encroachment is not formed in the step of forming the tungsten film 12, it is possible to prevent the yield of the semiconductor device from lowering due to the encroachment. That is, the yield of semiconductor devices can be improved.
【0045】また、前記メチル基を有するモノメチルシ
ランの六フッ化タングステンに対する還元力は水素及び
ジフルオロシランより大きいので、タングステン膜12
の蒸着速度を速くできる。これにより、半導体装置の工
完時間を短縮できる。Since the reducing power of monomethylsilane having a methyl group for tungsten hexafluoride is larger than that of hydrogen and difluorosilane, the tungsten film 12
The deposition rate can be increased. As a result, the completion time of the semiconductor device can be shortened.
【0046】また、前記メチル基を有するモノメチルシ
ラン中の珪素−炭素間の結合は、モノシラン中の珪素−
水素間の結合より強いので、タングステン膜12中に珪
素が取り込まれることを防止できる。これにより、タン
グステン膜12の抵抗値の増大を防止できるので、半導
体装置の動作速度を高速化できる。また、タングステン
膜12中への珪素の取り込みを防止できるので、半導体
装置の製造工程中のタングステン膜12の剥がれを防止
できる。これにより、半導体装置の歩留りを向上でき
る。The silicon-carbon bond in the monomethylsilane having a methyl group is the same as the silicon-carbon bond in the monosilane.
Since it is stronger than the bond between hydrogen, it is possible to prevent silicon from being taken into the tungsten film 12. As a result, the resistance value of the tungsten film 12 can be prevented from increasing, so that the operating speed of the semiconductor device can be increased. Further, since it is possible to prevent silicon from being taken into the tungsten film 12, it is possible to prevent the tungsten film 12 from peeling off during the manufacturing process of the semiconductor device. As a result, the yield of semiconductor devices can be improved.
【0047】以上、本発明を実施例に基づき説明した
が、本発明は、前記実施例に限定されるものではなく、
種々変更可能であることは言うまでもない。The present invention has been described above based on the embodiments, but the present invention is not limited to the above embodiments.
It goes without saying that various changes can be made.
【0048】例えば、前記実施例では、原子供与性置換
基としてメチル基を有するモノメチルシランガスをソー
スガスとして使用する例を示したが、本発明は、ジメチ
ルシランガスをソースガスとして使用することもでき
る。また、メチル基の換わりに、他のアルキル基または
フェニル基を有する有機シランガスをソースガスとして
用いることもできる。なお、アルキル基の炭素鎖及びフ
ェニル基の官能機の炭素鎖が長い場合反応性が低下する
ので、アルキル基及びフェニル基の炭素鎖が短かい有機
シラン誘導体を用いた方が良い。For example, in the above-mentioned embodiment, an example in which monomethylsilane gas having a methyl group as an atom-donating substituent is used as a source gas has been shown, but the present invention can also use dimethylsilane gas as a source gas. . Further, an organic silane gas having another alkyl group or phenyl group instead of the methyl group can be used as the source gas. Since the reactivity decreases when the carbon chain of the alkyl group and the carbon chain of the functional group of the phenyl group are long, it is preferable to use an organosilane derivative having a short carbon chain of the alkyl group and the phenyl group.
【0049】また、基板全面上に例えばスパッタリング
法でタングステン膜を形成した後、前記実施例と同様に
タングステン膜を形成すれば、基板全面にタングステン
膜を形成することもできる。Further, if a tungsten film is formed on the entire surface of the substrate by, for example, a sputtering method and then a tungsten film is formed in the same manner as in the above-mentioned embodiment, the tungsten film can be formed on the entire surface of the substrate.
【0050】[0050]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
【0051】配線部材の形成方法において、歩留りを向
上できる。In the method of forming the wiring member, the yield can be improved.
【0052】前記配線部材の形成方法において、工完時
間を短縮できる。In the method for forming the wiring member, the work completion time can be shortened.
【0053】前記配線部材の形成方法において、動作速
度を高速化できる。In the method of forming the wiring member, the operating speed can be increased.
【図1】本発明の実施例の半導体装置の要部断面図。FIG. 1 is a cross-sectional view of essential parts of a semiconductor device according to an embodiment of the present invention.
【図2】前記図1に示す領域を製造工程の一部で示す要
部断面図。FIG. 2 is a cross-sectional view of an essential part showing the region shown in FIG. 1 as part of a manufacturing process.
【図3】前記図1に示す領域を製造工程の一部で示す要
部断面図。FIG. 3 is a cross-sectional view of an essential part showing the region shown in FIG. 1 as part of a manufacturing process.
1…p-型半導体基板、2…素子間分離絶縁膜、3…ゲ
ート絶縁膜、4…ゲート電極、7…n+型半導体領域、
10,14…層間絶縁膜、11,15…接続孔、12,1
6…タングステン膜、13…第1層目の配線、…17…
第2層目の配線。1 ... p-type semiconductor substrate, 2 ... element isolation insulating film, 3 ... gate insulating film, 4 ... gate electrode, 7 ... n + type semiconductor region,
10, 14 ... Interlayer insulating film, 11, 15 ... Connection hole, 12, 1
6 ... Tungsten film, 13 ... First layer wiring, ... 17 ...
Second layer wiring.
Claims (3)
絶縁膜に、前記半導体基板の主面を露出する開口を形成
する工程と、該開口内に、六フッ化タングステンと電子
供与性置換基を有する有機シランをソースガスとするC
VD法で選択的にタングステン膜を形成する工程とを備
えたことを特徴とする配線部材の形成方法。1. A step of forming an opening for exposing the main surface of the semiconductor substrate in an insulating film on the main surface of the semiconductor substrate made of silicon, and tungsten hexafluoride and an electron donating property in the opening. C using an organic silane having a substituent as a source gas
And a step of selectively forming a tungsten film by a VD method.
ル又はフェニル誘導体であることを特徴とする前記請求
項1に記載の配線部材の形成方法。2. The method for forming a wiring member according to claim 1, wherein the organic silane is an alkyl or phenyl derivative of monosilane.
たはジメチルシランであることをを特徴とする前記請求
項2に記載の配線部材の形成方法。3. The method for forming a wiring member according to claim 2, wherein the organic silane is monomethylsilane or dimethylsilane.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18785592A JPH0637041A (en) | 1992-07-15 | 1992-07-15 | Forming method for wiring member |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18785592A JPH0637041A (en) | 1992-07-15 | 1992-07-15 | Forming method for wiring member |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0637041A true JPH0637041A (en) | 1994-02-10 |
Family
ID=16213398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18785592A Pending JPH0637041A (en) | 1992-07-15 | 1992-07-15 | Forming method for wiring member |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0637041A (en) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6599572B2 (en) | 2000-01-18 | 2003-07-29 | Asm Microchemistry Oy | Process for growing metalloid thin films utilizing boron-containing reducing agents |
US6800552B2 (en) | 1999-10-15 | 2004-10-05 | Asm International, N.V. | Deposition of transition metal carbides |
US6902763B1 (en) | 1999-10-15 | 2005-06-07 | Asm International N.V. | Method for depositing nanolaminate thin films on sensitive surfaces |
US6986914B2 (en) | 2001-09-14 | 2006-01-17 | Asm International N.V. | Metal nitride deposition by ALD with reduction pulse |
US7405143B2 (en) | 2004-03-25 | 2008-07-29 | Asm International N.V. | Method for fabricating a seed layer |
US7749871B2 (en) | 1999-10-15 | 2010-07-06 | Asm International N.V. | Method for depositing nanolaminate thin films on sensitive surfaces |
US9631272B2 (en) | 2008-04-16 | 2017-04-25 | Asm America, Inc. | Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds |
US9704716B2 (en) | 2013-03-13 | 2017-07-11 | Asm Ip Holding B.V. | Deposition of smooth metal nitride films |
US9786492B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US9786491B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US9831094B2 (en) | 2005-10-27 | 2017-11-28 | Asm International N.V. | Enhanced thin film deposition |
US9941425B2 (en) | 2015-10-16 | 2018-04-10 | Asm Ip Holdings B.V. | Photoactive devices and materials |
US10002936B2 (en) | 2014-10-23 | 2018-06-19 | Asm Ip Holding B.V. | Titanium aluminum and tantalum aluminum thin films |
US10186420B2 (en) | 2016-11-29 | 2019-01-22 | Asm Ip Holding B.V. | Formation of silicon-containing thin films |
US10504901B2 (en) | 2017-04-26 | 2019-12-10 | Asm Ip Holding B.V. | Substrate processing method and device manufactured using the same |
US10513772B2 (en) | 2009-10-20 | 2019-12-24 | Asm International N.V. | Process for passivating dielectric films |
US10600637B2 (en) | 2016-05-06 | 2020-03-24 | Asm Ip Holding B.V. | Formation of SiOC thin films |
US10847529B2 (en) | 2017-04-13 | 2020-11-24 | Asm Ip Holding B.V. | Substrate processing method and device manufactured by the same |
US10991573B2 (en) | 2017-12-04 | 2021-04-27 | Asm Ip Holding B.V. | Uniform deposition of SiOC on dielectric and metal surfaces |
US11158500B2 (en) | 2017-05-05 | 2021-10-26 | Asm Ip Holding B.V. | Plasma enhanced deposition processes for controlled formation of oxygen containing thin films |
-
1992
- 1992-07-15 JP JP18785592A patent/JPH0637041A/en active Pending
Cited By (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6800552B2 (en) | 1999-10-15 | 2004-10-05 | Asm International, N.V. | Deposition of transition metal carbides |
US6821889B2 (en) | 1999-10-15 | 2004-11-23 | Asm International N.V. | Production of elemental thin films using a boron-containing reducing agent |
US6902763B1 (en) | 1999-10-15 | 2005-06-07 | Asm International N.V. | Method for depositing nanolaminate thin films on sensitive surfaces |
US7749871B2 (en) | 1999-10-15 | 2010-07-06 | Asm International N.V. | Method for depositing nanolaminate thin films on sensitive surfaces |
US7144809B2 (en) | 1999-10-15 | 2006-12-05 | Asm International N.V. | Production of elemental films using a boron-containing reducing agent |
US7485340B2 (en) | 1999-10-15 | 2009-02-03 | Asm International N.V. | Production of elemental films using a boron-containing reducing agent |
US6599572B2 (en) | 2000-01-18 | 2003-07-29 | Asm Microchemistry Oy | Process for growing metalloid thin films utilizing boron-containing reducing agents |
US6794287B2 (en) | 2000-01-18 | 2004-09-21 | Asm International Nv | Process for growing metal or metal carbide thin films utilizing boron-containing reducing agents |
US7410666B2 (en) | 2001-09-14 | 2008-08-12 | Asm International N.V. | Metal nitride carbide deposition by ALD |
US6986914B2 (en) | 2001-09-14 | 2006-01-17 | Asm International N.V. | Metal nitride deposition by ALD with reduction pulse |
US7405143B2 (en) | 2004-03-25 | 2008-07-29 | Asm International N.V. | Method for fabricating a seed layer |
US10297444B2 (en) | 2005-10-27 | 2019-05-21 | Asm International N.V. | Enhanced thin film deposition |
US9831094B2 (en) | 2005-10-27 | 2017-11-28 | Asm International N.V. | Enhanced thin film deposition |
US9631272B2 (en) | 2008-04-16 | 2017-04-25 | Asm America, Inc. | Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds |
US11549177B2 (en) | 2009-10-20 | 2023-01-10 | Asm International, N.V. | Process for passivating dielectric films |
US10513772B2 (en) | 2009-10-20 | 2019-12-24 | Asm International N.V. | Process for passivating dielectric films |
US10074541B2 (en) | 2013-03-13 | 2018-09-11 | Asm Ip Holding B.V. | Deposition of smooth metal nitride films |
US9704716B2 (en) | 2013-03-13 | 2017-07-11 | Asm Ip Holding B.V. | Deposition of smooth metal nitride films |
US10636889B2 (en) | 2014-10-23 | 2020-04-28 | Asm Ip Holding B.V. | Titanium aluminum and tantalum aluminum thin films |
US11139383B2 (en) | 2014-10-23 | 2021-10-05 | Asm Ip Holding B.V. | Titanium aluminum and tantalum aluminum thin films |
US10002936B2 (en) | 2014-10-23 | 2018-06-19 | Asm Ip Holding B.V. | Titanium aluminum and tantalum aluminum thin films |
US9941425B2 (en) | 2015-10-16 | 2018-04-10 | Asm Ip Holdings B.V. | Photoactive devices and materials |
US9786491B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US10510529B2 (en) | 2015-11-12 | 2019-12-17 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US9786492B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US11996284B2 (en) | 2015-11-12 | 2024-05-28 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US10424476B2 (en) | 2015-11-12 | 2019-09-24 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US11107673B2 (en) | 2015-11-12 | 2021-08-31 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
US10600637B2 (en) | 2016-05-06 | 2020-03-24 | Asm Ip Holding B.V. | Formation of SiOC thin films |
US11562900B2 (en) | 2016-05-06 | 2023-01-24 | Asm Ip Holding B.V. | Formation of SiOC thin films |
US10186420B2 (en) | 2016-11-29 | 2019-01-22 | Asm Ip Holding B.V. | Formation of silicon-containing thin films |
US11195845B2 (en) | 2017-04-13 | 2021-12-07 | Asm Ip Holding B.V. | Substrate processing method and device manufactured by the same |
US10847529B2 (en) | 2017-04-13 | 2020-11-24 | Asm Ip Holding B.V. | Substrate processing method and device manufactured by the same |
US10504901B2 (en) | 2017-04-26 | 2019-12-10 | Asm Ip Holding B.V. | Substrate processing method and device manufactured using the same |
US11158500B2 (en) | 2017-05-05 | 2021-10-26 | Asm Ip Holding B.V. | Plasma enhanced deposition processes for controlled formation of oxygen containing thin films |
US11776807B2 (en) | 2017-05-05 | 2023-10-03 | ASM IP Holding, B.V. | Plasma enhanced deposition processes for controlled formation of oxygen containing thin films |
US10991573B2 (en) | 2017-12-04 | 2021-04-27 | Asm Ip Holding B.V. | Uniform deposition of SiOC on dielectric and metal surfaces |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0637041A (en) | Forming method for wiring member | |
US7800134B2 (en) | CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein | |
US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
US5658811A (en) | Method of manufacturing a semiconductor device | |
JPH09120965A (en) | Manufacture of semiconductor device | |
JP3676185B2 (en) | Semiconductor device | |
JP3249892B2 (en) | Method for manufacturing semiconductor device having SOI structure | |
JPH098135A (en) | Manufacture of semiconductor device | |
JP3167362B2 (en) | Manufacturing method of bipolar type MOS semiconductor device | |
JP2746100B2 (en) | Method for manufacturing semiconductor device | |
JP2968548B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4538978B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH1126584A (en) | Semiconductor device and its manufacture | |
JPS62245657A (en) | Manufacture of semiconductor device | |
JPH06196689A (en) | Insulated gate field-effect semiconductor device and manufacture thereof | |
JPS613461A (en) | Manufacture of semiconductor device | |
KR970005704B1 (en) | Semiconductor device and manufacturing method for the same | |
JP2632159B2 (en) | Method for manufacturing semiconductor device | |
JP2738327B2 (en) | Method for manufacturing MOS type semiconductor device | |
JPS6156448A (en) | Manufacture of complementary semiconductor device | |
JPS6046546B2 (en) | Manufacturing method of semiconductor device | |
JPH06291077A (en) | Semiconductor device and manufacture thereof | |
JPH06310730A (en) | Semiconductor integrated circuit device and fabrication thereof | |
JPH0290671A (en) | Manufacture of semiconductor integrated circuit | |
JPS63204642A (en) | Manufacture of cmos type semiconductor device |